JP5264585B2 - 電子部品接合方法および電子部品 - Google Patents

電子部品接合方法および電子部品 Download PDF

Info

Publication number
JP5264585B2
JP5264585B2 JP2009071065A JP2009071065A JP5264585B2 JP 5264585 B2 JP5264585 B2 JP 5264585B2 JP 2009071065 A JP2009071065 A JP 2009071065A JP 2009071065 A JP2009071065 A JP 2009071065A JP 5264585 B2 JP5264585 B2 JP 5264585B2
Authority
JP
Japan
Prior art keywords
electrode
component
dummy
substrate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009071065A
Other languages
English (en)
Other versions
JP2010225822A5 (ja
JP2010225822A (ja
Inventor
法人 塚原
雅義 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009071065A priority Critical patent/JP5264585B2/ja
Priority to US12/728,555 priority patent/US8304338B2/en
Priority to CN201010157060.6A priority patent/CN101848605B/zh
Publication of JP2010225822A publication Critical patent/JP2010225822A/ja
Publication of JP2010225822A5 publication Critical patent/JP2010225822A5/ja
Application granted granted Critical
Publication of JP5264585B2 publication Critical patent/JP5264585B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、接合樹脂に含まれる半田粉などの導電性粒子の自己集合作用を利用して基板に部品を実装する電子部品接合方法に関する。
回路基板と電子部品との接合を行うための技術の一つとして、『液体の表面張力による接合電極への粒子集積化現象』を利用した「半田自己集合」という方式が知られている。
この半田自己集合を図１７（ａ）〜（ｅ）に基づいて説明する。
図１７（ｅ）に示すように回路基板１に形成されている電極２に部品５を接合する場合、図１７（ａ）では、回路基板１に形成されている電極２の上に半田粉３を含む接合樹脂４が供給される。電極２は、図１８（ａ）（ｂ）に示すように、接合する部品５の電極６に対向する位置にエリア配置状に形成されている。
接合樹脂４の供給は、ディスペンス、スクリーン印刷、転写などの一般的な粘性材料の供給法により行われ、図１９に示すように回路基板１上の電極２を覆う形状に供給される。
図１７（ｂ）では、ステージ９の上に乗せられた回路基板１に対して部品５を吸着ツール７で保持して、電極６が電極２と対向するように位置合わせし、電極２と電極６との間に隙間（ギャップ）Ｈを確保するよう保持した状態で、吸着ツール７に設けられているヒータ８と、ステージ９に設けられているヒータ１０の少なくとも一方を加熱して、部品５と回路基板１の少なくとも一方を所定の温度プロファイルで加熱することで、接合樹脂４の中の半田粉３が図１７（ｃ）に示すよう溶融し、かつ電極２と電極６との隙間Ｈおよびその周辺において、溶融した半田粉３が集合した溶融半田１２と接合材料４の樹脂成分を対流Ｚさせることにより、液体の表面張力による電極への粒子集積化現象によって、電極２と電極６の間に溶融半田１２が自己集合する。
そして回路基板１及び部品５を半田粉３の融点以下に冷却することで、図１７（ｄ）に示すように、電極２と電極６の間に自己集合した溶融半田１２は凝固し、電極２と電極６が半田金属接合１３される。
なお、１１は接合樹脂４の硬化した樹脂成分を示しており、半田接合後の部品５と回路基板１との接合部の保護、及び接合強度を確保するためのアンダーフィルの役割を果たす。
特許第３９５５３０２号公報
しかしながら、接合を行う特定の電極、例えばエリア配置電極の場合、その最外周の電極に溶融半田が過剰に集合し、半田ショート不良が発生し、安定したモノづくりが行えないという問題がある。
具体的には、図２１（ａ）はエリア配置された電極の場合の断面図を示しており、この接合部の平面図を図２１（ｂ）に示す。この図２１に示すように、接合後、エリア配置された最外周の電極に、過剰に自己集合された半田により、半田ショート不良１４が発生する。
図２０（ａ）は、回路基板１にエリア配置状に形成された電極２を覆う形状に接合樹脂４が供給された状態を示している。供給された接合樹脂４中には、半田粉３が均一に分散された状態になっている。
次に図２０（ｂ）に示すように、電極２と電極６との間に隙間（ギャップ）を確保するよう保持して加熱することで半田粉３を溶融させ、かつ溶融半田１２及び接合材料４の樹脂成分を対流Ｚさせることにより、半田粉３は、図２０（ｃ）に示す流動挙動を示す。
回路基板１にエリア配置形成された電極２の内、内側に配置された電極、例えば図２０（ｃ）に示す電極ｂの場合、電極ｂを中心とし、隣接する電極との距離を等間隔に分割したエリアＢ内に存在する半田粉３が接合工程において確率的に自己集合してくる。
その結果、エリア配置に形成された電極のうちの、最外周を除く、内側に配置された電極ｂは、各電極ｂを中心とし、隣接する電極との距離を等分割したエリアＢの面積が同じであるが故に、確率的にほぼ同量（同体積）の半田粉３が自己集合されることとなる。
一方、最外周に形成された電極ａの場合、自己集合してくる半田粉３は、最外周電極より外側に供給されている接合樹脂４を含む、広いエリアＡ内にも存在する。
何故ならば、最外周の電極ａにおいては、半田粒子が溶融、流動する経路Ｚにおいて、溶融半田が濡れ、留まる電極が存在しないからである。その結果、最外周の電極ａには、エリア配置形状の内側電極ｂと比較し、自己集合される半田の量（体積）が必然的に多くなる。
このエリアＡ内に存在する半田粉３の量をエリアＢ内に存在する半田粉３と同等レベルにすること、言い換えればエリア配置電極の外側の接合樹脂４の量をコントロールすることは、ディスペンス、印刷等の粘性材料の一般的に広く用いられる材料供給法では、極めて困難である。
本発明は、基板と部品との接合を半田自己集合方式によってショート不良なく、安定的に実施できる電子部品接合方法を提供することを目的とする。
本発明の電子部品接合方法は、第１電極と、前記第１電極に接続され前記第１電極のエリアから引き出された配線の途中上に位置するダミー電極とを有する基板に、第２電極を有する部品を実装する方法であって、第１電極と、前記ダミー電極と、前記第１電極と前記ダミー電極との間に導電性粒子を含んだ接合樹脂を供給する供給工程と、前記第１電極と前記第２電極との間に隙間を保持し、かつ、前記基板と前記部品とを位置合わせする位置合わせ工程と、前記基板と前記部品とを加熱する加熱工程と、前記基板と前記部品を冷却して前記接合樹脂を凝固する冷却工程と、からなることを特徴とする。
本発明の電子部品接合方法は、第１電極群と前記第１電極群の外周に配置された第１のダミー電極列と前記第１のダミー電極列の外周で前記第１のダミー電極列のピッチ間に位置する第２のダミー電極列とを有する基板に、第２電極を有する部品を、実装する方法であって、前記第１電極群と、前記第１のダミー電極列と、前記第１電極群と前記第１のダミー電極との間に導電性粒子を含んだ接合樹脂を供給する供給工程と、前記第１電極と前記第２電極との間に隙間を保持し、かつ、前記基板と前記部品とを位置合わせする位置合わせ工程と、前記基板と前記部品とを加熱する加熱工程と、前記基板と前記部品を冷却して前記接合樹脂を凝固する冷却工程と、からなることを特徴とする。
本発明の電子部品接合方法は、第１電極を有する基板に、第２電極と前記第２電極に接続され前記第２電極のエリアから引き出された配線の途中上に位置するダミー電極とを有する部品を実装する方法であって、第１電極上に導電性粒子を含んだ接合樹脂を供給する供給工程と、前記第１電極と前記第２電極との間に隙間を保持し、かつ、前記基板と前記部品とを位置合わせする位置合わせ工程と、前記基板と前記部品とを加熱する加熱工程と、前記基板と前記部品を冷却して前記接合樹脂を凝固する冷却工程と、からなることを特徴とする。
本発明の電子部品接合方法は、第１電極を有する基板に、第２電極群と前記第２電極群の外周に配置された第１のダミー電極列と前記第１のダミー電極列の外周で前記第１のダミー電極列のピッチ間に位置する第２のダミー電極列とを有する部品を、実装する方法であって、前記第１電極に導電性粒子を含んだ接合樹脂を供給する供給工程と、前記第１電極と前記第２電極との間に隙間を保持し、かつ、前記基板と前記部品とを位置合わせする位置合わせ工程と、前記基板と前記部品とを加熱する加熱工程と、前記基板と前記部品を冷却して前記接合樹脂を凝固する冷却工程と、からなることを特徴とする。
本発明の電子部品は、第１電極と、前記第１電極に接続され前記第１電極のエリアから引き出された配線の途中上に位置するダミー電極とを有する基板と、第２電極を有する部品と、前記第１電極と前記第２電極との間に位置する導電性粒子を含む接合樹脂と、からなる電子部品であり、前記第１電極と前記第２電極を含む接合領域以外で、かつ、前記接合樹脂の内に、前記ダミー電極が形成されていることを特徴とする。
本発明の電子部品は、第１電極群と、前記第１電極群の外周に配置された第１のダミー電極列と、前記第１のダミー電極列の外周で前記第１のダミー電極列のピッチ間に位置する第２のダミー電極列とを有する基板と、第２電極を有する部品と、前記第１電極と前記第２電極との間に位置する導電性粒子を含む接合樹脂とからなる電子部品であり、前記第１電極と前記第２電極を含む接合領域以外で、かつ、前記接合樹脂の内に、前記第１のダミー電極と、前記第２のダミー電極が配置されたことを特徴とする。
本発明の電子部品は、第１電極を有する基板と、第２電極と前記第２電極に接続され前記第２電極のエリアから引き出された配線の途中上に位置するダミー電極とを有する部品と、前記第１電極と前記第２電極との間に位置する導電性粒子を含む接合樹脂と、からなる電子部品であり、前記第１電極と前記第２電極を含む接合領域以外で、かつ、前記接合樹脂の内に、前記ダミー電極が配置されていることを特徴とする。
本発明の電子部品は、第１電極を有する基板と、第２電極群と前記第２電極群の外周に配置された第１のダミー電極列と前記第１のダミー電極列の外周で前記第１のダミー電極列のピッチ間に位置する第２のダミー電極列とを有する部品と、前記第１電極と前記第２電極との間に位置する導電性粒子を含む接合樹脂と、からなる電子部品であり、前記第１電極と前記第２電極を含む接合領域以外で、かつ、前記接合樹脂の内に、前記第１のダミー電極と、前記第２のダミー電極とが形成されていることを特徴とする。
この構成によると、基板または部品の適切な場所にダミー電極を形成したため、過剰な溶融した導電性金属を前記ダミー電極に自己集合させることによって、基板の電極と部品の電極とのショート不良を無くして、品質的に安定的した量産化を実現できる。
以下、本発明の各実施の形態を図１〜図１６に基づいて説明する。
（実施の形態１）
図１〜図７は本発明の実施の形態１を示す。
図１（ａ）に示すように回路基板１には、部品５の電極６と対向して等間隔、等ピッチでエリア配置された２５個の電極２と、部品５の電極６との間の電気接続に関与しない２４個のダミー電極１５がこの電極２の外周部に形成されている。図１（ａ）に仮想線で示した部品５の大きさから分かるように部品５には回路基板１の側のダミー電極１５に対応する電極は存在していない。なお、部品５の電極６と電気接続される回路基板１の電極２と区別するために、ダミー電極１５にはハッチングを記入して図示している。
接合樹脂４の供給は、図１（ｂ）に示すようにダミー電極１５を覆う形で行われる。
なお、図１（ｂ）においては、形成されているダミー電極１５を全て覆う形状で接合樹脂４が供給されている事例を模式的に表したが、必ずしも接合樹脂４の供給時点で、全ての電極を覆う必要は無い。後の接合工程中において、接合樹脂４が流動して、ダミー電極１５を覆えば良い。
この電極２とダミー電極１５を有する回路基板１と電極６を有する部品５とを、電極２と電極６とが対向するように位置合わせして、電極２と電極６との間に隙間Ｈを保った状態に保持した状態で、吸着ツール７に設けられているヒータ８と、ステージ９に設けられているヒータ１０の少なくとも一方を加熱して、部品５と回路基板１の少なくとも一方を所定の温度プロファイルで加熱する。
このときの接合樹脂４中の半田粉３の流動挙動を図２に示す。
回路基板１にエリア配置形成された電極２のうちの最外周の電極ｅの場合は、この電極ｅを中心とし、隣接する電極との距離を等間隔に分割したエリアＥ内に存在する半田粉３が接合工程において確率的に自己集合してくる。
電極２の内、電極ｅ以外の電極もその電極を中心とし、隣接する電極との距離を等間隔に分割したエリアＥの面積は、同等であるがため、各電極２には、確率的にほぼ同量（同体積）の半田粉３が自己集合されることとなる。
一方、電極２の外側に形成したダミー電極１５、例えば図２における電極ｄの場合、自己集合してくる半田粉３は、ダミー電極１５より外側に供給されている接合樹脂４を含む、広いエリアＤ内に存在する。
何故ならば、最外周に位置するダミー電極１５においては、半田粒子が溶融、流動する経路Ｚにおいて、溶融半田が濡れ、留まる電極が存在しないからである。その結果、最外周に位置する電極ｄには、内側に位置する電極ｅと比較し、自己集合される半田の量（体積）が必然的に多くなる。
その結果、図３（ａ）に示すように接合後の状態において、ダミー電極１５には、電極２より多くの半田が自己集合されることで、箇所によっては、図３（ａ）と図３（ｃ）にも示すように過剰半田が吸収されるため、箇所によっては、半田ショート１４が発生する。
このようにダミー電極１５により過剰半田が吸収されることにより、電極２は図３（ｂ）に示すように、各電極とも均一な半田量で電極６と良好な金属接合１３が行われる。
しかし、過剰な半田が自己集合されたダミー電極１５は、例え半田ショート１４が発生したとしても、電気回路設計上、必要でない電極であるがため、電気特性上問題は無い。
なお、図３（ａ）は接合後の半田接合部を上部よりＸ線に観察した際の模式図、図（ｂ）は、Ｇ−Ｈ断面図、図３（ｃ）はＪ−Ｋ面断面図を示す。
以上の結果から、エリア配置された接合用電極の最外周部に、従来例のような半田ショート不良が発生することなく、回路基板１と部品５との接合を安定的に行える。
なお、図１〜図３においては、回路基板１上に過剰半田吸収用のダミー電極１５を形成する事例を示したが、本発明はこれに限定されない。部品５の側にダミー電極１５を形成しても良い。
また、図１〜図３においては、エリア配置電極の事例を示したが、本発明はこれに限定されない。ペリフェラル配置、その他の電極配置であっても良い。
また、図１〜図３においては、接合用の電極２と電気的には、つながっていないダミー電極１５の事例を示したが、本発明はこれに限定されない。例えば、エリア配置された接合用電極２から基板表層を引き回し、配線される回路パターン上に形成しても良い。
（実施例１）
図１（ａ）に示す回路基板１として、グレードＦＲ４のガラスエポキシ基板、厚み０．６ｍｍの両面基板を用いた。回路基板１の上には、部品５の電極６との接合用の電極２を２００μｍピッチで、４８４ピン、エリア状に配置した。なお、電極２には、φ１００μｍサイズ、高さは、１８μｍで形成されたＣｕにＮｉ／Ａｕメッキを施したものを用いた。
また、電極２の外周部には、同じく２００μｍピッチで、同サイズの過剰半田吸収用のダミー電極１５を設けた。
図１（ｂ）に示すように、回路基板１の電極２およびダミー電極１５上には、以下の条件により接合樹脂４を供給し、回路基板１と部品５との接合を実施した。
接合樹脂４には、平均粒径２０μｍの半田粉３が５０ｗｔ％、エポキシ樹脂２２ｗｔ％、硬化剤２２ｗｔ％、活性剤５ｗｔ％、硬化促進剤１ｗｔ％、含有された組成比により、構成されている材料を用いた。半田粉３の組成としてはＳｎＢｉ系半田を用いた。
部品５には、厚み１５０μｍ、５．０２ｍｍ□の半導体チップを用い、そのアクティブ面には、高さ１２μｍ、φ１００μｍのＡｕメッキ電極が、回路基板１の電極２と対向する形状にエリア配置されているものを用いた。
接合樹脂４を２．０ｍｇ、回路基板１の上へディスペンス法により供給した後、図１７（ｂ）に示す、従来例と同様に回路基板１の電極２と部品５の電極６との隙間Ｈを２０μｍとし、吸着ツール７とステージ９により接合温度を２００℃とし、接合を実施した。
１００個の接合を評価した結果、電極２と電極６との接合エリア内で半田ショート不良発生率は０％であった。一方、最外周に形成したダミー電極１５での半田ショート発生は５４％であった。
この結果から、ダミー電極１５の効果により、接合用電極２の半田ショートは防げることが明確となった。
（比較例１）
比較実験として、従来例の過剰半田吸収用のダミー電極１５を設けない図１８（ａ）に示す回路基板１でも接合評価を実施した。
回路基板１には、電極２を同様に、２００μｍピッチで、４８４ピン、エリア状に配置し、構造は、φ１００μｍサイズ、高さ１８μｍ、ＣｕにＮｉ／Ａｕメッキを施したものとした。部品５も同様に高さ１２μｍ、φ１００μｍのＡｕメッキ電極が、回路基板１の電極２と対向する形状にエリア配置されている半導体チップを用いた。
１００個の接合評価の結果、電極２の最外周部にのみ、半田ショート１４が図２１に示すように、７５％発生した。
この結果からも、電極２の外側に設けるダミー電極１５には、接合電極部の半田ショートを抑制する効果が顕著にあることが明確となった。
なお、ダミー電極１５として図４に示すように、電極２と同形状、同サイズで形成したものを用いたが、本発明はこれに限定されない。具体的には、図５に示すような四角形状など、その他形状でサイズが電極２と異なっている構造でも良い。
また、エリア配置された電極２の外周部に等ピッチで一列ダミー電極１５を形成する事例を示したが、本発明はこれに限定されない。具体的には、図６に示すように複数列形成されていても良い。
また、図４から図６に示すダミー電極１５の数、位置は、好適には、エリア配置された電極２の外周部電極に対し、等ピッチで同等数が配置されるが、それに限定されるものでは無い。任意の数、任意の位置への形成で、同様の効果が得られる。
また図４から図６においては、接合用の電極２とダミー電極１５は、電気的には、つながっていない事例を示したが、本発明はこれに限定されない。
例えば、図７に示すようにエリア配置された電極２から基板１を引き回して配線される回路パターン１６上にダミー電極１５を形成しても良い。この場合のダミー電極１５は、形状が限定されるものではなく、任意の形状で良い。ダミー電極１５の配置形状も、図７に示すように一列に並べるほかに、千鳥配置や１個飛ばしの配置でもよい。ダミー電極１５が近接していても、このダミー電極１５に引き付けられた半田は、回路パターン１６にも流れて回路パターン１６を濡らすことになるため、隣接したダミー電極１５の間が半田ブリッジして短絡することは極めて少ない。この場合の具体的な構成としては、ソルダーレジストを、引き出される回路パターン１６の接合領域エリア外の部分に設けない構造を挙げることができる。
この実施の形態１では、回路基板１の側にダミー電極１５を設けたが、部品５の側にダミー電極１５を設けても同様の効果が得られる。
（実施の形態２）
図１１〜図１６に基づいて本発明の実施の形態２を示す。
図８〜図１０は電極２が回路基板１の上にペリフェラル配置された従来例を示す。
先ず、比較のために従来例を説明する。
図８（ａ）は回路基板１はグレードＦＲ４のガラスエポキシ基板、厚み０．６ｍｍの両面基板を用いた。回路基板１上には、電子部品との接合用電極２が１５０μｍピッチで、２４０ピン、ペリフェラル状に配置されている。なお、基板電極２には、幅６０μｍサイズ、高さは、１５μｍで形成されたＣｕにＮｉ／Ａｕメッキを施したものを用いた。
図８（ｂ）に示すように、回路基板１上の電極２上には、以下の条件により接合樹脂４を供給し、回路基板１と部品５との接合を実施した。
接合樹脂４には、平均粒径２０μｍの半田粉３が５０ｗｔ％、エポキシ樹脂２２ｗｔ％、硬化剤２２ｗｔ％、活性剤５ｗｔ％、硬化促進剤１ｗｔ％、含有された組成比により、構成されている材料を用いた。また、半田粉３の組成としては、ＳｎＢｉ系半田を用いた。
接合樹脂４を１．０ｍｇ、回路基板１の上へディスペンス法により供給した後、図１７（ｂ）に示す、従来例と同様に回路基板１の電極２と部品５の電極６との隙間Ｈを２０μｍとし、吸着ツール７およびステージ９により接合温度を２００℃とし、接合を実施した。
部品５には厚み４００μｍの半導体素子を用い、そのアクティブ面には、高さ１２μｍ、φ６０μｍのＡｕメッキ電極が、回路基板１の電極２と対向する形状にペリフェラル配置されているものを用いた。
１００個の接合評価した結果、電極２において、図９のように半田ショート１４が６４％発生した。なお、図９は電子部品と回路基板の接合部をＸ線観察した模式図である。
この接合事例では、図１０に示すように回路基板１上にペリフェラル配置された電極２の接合を行う際に、その接合工程において、例えば、電極ｆを事例とした場合、電極ｆを中心とし、隣接する電極との距離を等間隔に分割、且つペリフェラル配置された電極の内外を広く含むエリアＦ内に存在する半田粉３が確率的に自己集合してくる。その結果、ペリフェラル配置された電極ｆの内外に広く分布していた半田粉３が、その流動経路Ｚに半田を濡れさす電極が存在しないため、接合に必要な半田量以上に集合してくるため、半田が過剰量となり、半田ショートとなったと推定される。
そこで、本発明の実施の形態２では図１１に示すように、ペリフェラル配置された回路基板１の電極２の内外に等ピッチで過剰半田吸収用のダミー電極１５を配置した基板を用いて接合評価を実施した。ダミー電極１５は、電極２と同様のサイズ、材質により構成した。
図８（ａ）における基板電極構造の接合と全く同じプロセス条件を用いて、１００個を接合評価した結果、半田ショート不良は０％となった。
この結果から、ペリフェラル配置の電極構造においても、その内外に過剰半田吸収用のダミー電極１５を設けることにより、接合電極部の半田ショートを抑制する効果が顕著にあることが明確となった。
ダミー電極１５として、図１１に示すようにペリフェラルに配置された電極２の内外に同形状、同サイズで形成したものを用いたが、本発明はこれに限定されない。接合する対象物のサイズ、接合ピッチ、回路パターン設計により、図１２，図１３に示すようにペリフェラル電極の片側にのみ、あるいは、内外に混在して形成しても良い。また、その形状、数も対象物により任意である。
また、図１４に示すようにペリフェラル配置に形成された電極２の基板表層を引き回す回路パターン１６上に形成しても良い。回路パターン１６上に形成されるダミー電極１５は、形状が限定されるものではなく、任意の形状で、任意の位置に形成して良い。ダミー電極１５が近接していても、このダミー電極１５に引き付けられた半田は、回路パターン１６にも流れて回路パターン１６を濡らすことになるため、隣接したダミー電極１５の間が半田ブリッジして短絡することは極めて少ない。この場合の具体的な構成としては、ソルダーレジストを、引き出される回路パターン１６の接合領域エリア外の部分に設けない構造を挙げることができる。
更に、図１５，図１６に示すように、ペリフェラル配置された接合電極２の内部に過剰半田を吸収するためのダミー電極１５を大きな電極として一つまたは複数形成しても良い。
また、この実施の形態２においても、過剰半田を吸収するためのダミー電極１５は、回路基板１ではなく、部品５上に設けても同様の効果が得られる。
上記の各実施の形態において、接合樹脂４に含まれている導電性粒子が半田粉３の場合を説明したが、導電性粒子としては半田コート銅粉、半田コート銀粉、低融点金属でコートされた金属粒子などの導電性粒子なども同様に使用できる。
本発明によれば小型・軽量化が進む電子機器に使用される微小且つ微細な電極間ピッチを有する半導体と微細な配線パターンが形成されたプリント配線板との電極間接合の接続品質の向上に寄与することができる。
本発明の実施の形態１に使用する回路基板の拡大平面図と接合樹脂の供給状態を示す平面図 同実施の形態のダミー電極の作用の説明図 同実施の形態のダミー電極に捕らえられた過剰半田を示す水平断面図とＧ−Ｈ断面図およびＪ−Ｋ断面図 同実施の形態のダミー電極の具体的な形状を示す拡大平面図 同実施の形態のダミー電極の別の具体的な形状を示す拡大平面図 同実施の形態のダミー電極の別の具体的な形状を示す拡大平面図 同実施の形態のダミー電極の別の具体的な形状を示す拡大平面図 従来の回路基板の拡大平面図と接合樹脂の供給状態を示す平面図 従来のショート状態の発生を示す平面図 従来のショート状態の発生のメカニズム説明図 本発明の実施の形態２に使用する回路基板の拡大平面図 同実施の形態の別の具体例の回路基板の拡大平面図 同実施の形態の別の具体例の回路基板の拡大平面図 同実施の形態の別の具体例の回路基板の拡大平面図 同実施の形態の別の具体例の回路基板の拡大平面図 同実施の形態の別の具体例の回路基板の拡大平面図 「半田自己集合方式」による接合工程の説明図 従来の回路基板の拡大平面図と部品の拡大平面図 従来の回路基板への接合樹脂の供給状態を示す平面図と断面図 従来の回路基板の場合の「半田自己集合方式」とメカニズムの説明図 同従来例の接合結果の断面図と平面図
１ 回路基板
２ 回路基板の電極
３ 半田粉（導電性粒子）
４ 接合樹脂
５ 部品
６ 部品の電極
７ 吸着ツール
８ ヒータ
９ ステージ
１０ ヒータ
１１ 硬化樹脂成分
１２ 溶融半田
１３ 半田金属接合部
１４ 半田ショート不良部
１５ 過剰半田吸収用のダミー電極
１６ 引き回し配線

Claims (16)

  1. 第１電極と、前記第１電極に接続され前記第１電極のエリアから引き出された配線の途中上に位置するダミー電極とを有する基板に、第２電極を有する部品を実装する方法であって、
    第１電極と、前記ダミー電極と、前記第１電極と前記ダミー電極との間に導電性粒子を含んだ接合樹脂を供給する供給工程と、
    前記第１電極と前記第２電極との間に隙間を保持し、かつ、前記基板と前記部品とを位置合わせする位置合わせ工程と、
    前記基板と前記部品とを加熱する加熱工程と、
    前記基板と前記部品を冷却して前記接合樹脂を凝固する冷却工程と、
    からなることを特徴とする電子部品接合方法。
  2. 第１電極群と前記第１電極群の外周に配置された第１のダミー電極列と前記第１のダミー電極列の外周で前記第１のダミー電極列のピッチ間に位置する第２のダミー電極列とを有する基板に、第２電極を有する部品を、実装する方法であって、
    前記第１電極群と、前記第１のダミー電極列と、前記第１電極群と前記第１のダミー電極との間に導電性粒子を含んだ接合樹脂を供給する供給工程と、
    前記第１電極と前記第２電極との間に隙間を保持し、かつ、前記基板と前記部品とを位置合わせする位置合わせ工程と、
    前記基板と前記部品とを加熱する加熱工程と、
    前記基板と前記部品を冷却して前記接合樹脂を凝固する冷却工程と、
    からなることを特徴とする電子部品接合方法。
  3. 第１電極を有する基板に、第２電極と前記第２電極に接続され前記第２電極のエリアから引き出された配線の途中上に位置するダミー電極とを有する部品を実装する方法であって、
    第１電極上に導電性粒子を含んだ接合樹脂を供給する供給工程と、
    前記第１電極と前記第２電極との間に隙間を保持し、かつ、前記基板と前記部品とを位置合わせする位置合わせ工程と、
    前記基板と前記部品とを加熱する加熱工程と、
    前記基板と前記部品を冷却して前記接合樹脂を凝固する冷却工程と、
    からなることを特徴とする電子部品接合方法。
  4. 第１電極を有する基板に、第２電極群と前記第２電極群の外周に配置された第１のダミー電極列と前記第１のダミー電極列の外周で前記第１のダミー電極列のピッチ間に位置する第２のダミー電極列とを有する部品を、実装する方法であって、
    前記第１電極に導電性粒子を含んだ接合樹脂を供給する供給工程と、
    前記第１電極と前記第２電極との間に隙間を保持し、かつ、前記基板と前記部品とを位置合わせする位置合わせ工程と、
    前記基板と前記部品とを加熱する加熱工程と、
    前記基板と前記部品を冷却して前記接合樹脂を凝固する冷却工程と、
    からなることを特徴とする電子部品接合方法。
  5. 第１電極と、前記第１電極に接続され前記第１電極のエリアから引き出された配線の途中上に位置するダミー電極とを有する基板と、
    第２電極を有する部品と、
    前記第１電極と前記第２電極との間に位置する導電性粒子を含む接合樹脂と、からなる電子部品であり、
    前記第１電極と前記第２電極を含む接合領域以外で、かつ、前記接合樹脂の内に、前記ダミー電極が形成されている
    電子部品。
  6. 前記部品は、半導体チップまたはフレキシブル基板もしくはリジット基板である
    請求項５記載の電子部品。
  7. 前記部品は、前記第２電極がペリフェラル配置された半導体チップであり、
    前記ダミー電極がペリフェラル配置された前記第２電極よりも外側と内側の少なくとも一方に形成されている
    請求項５記載の電子部品。
  8. 第１電極群と、前記第１電極群の外周に配置された第１のダミー電極列と、前記第１のダミー電極列の外周で前記第１のダミー電極列のピッチ間に位置する第２のダミー電極列とを有する基板と、
    第２電極を有する部品と、
    前記第１電極と前記第２電極との間に位置する導電性粒子を含む接合樹脂とからなる電子部品であり、
    前記第１電極と前記第２電極を含む接合領域以外で、かつ、前記接合樹脂の内に、前記第１のダミー電極と、前記第２のダミー電極が配置された
    電子部品。
  9. 前記部品は、半導体チップまたはフレキシブル基板もしくはリジット基板である
    請求項８記載の電子部品。
  10. 前記部品は、前記第２電極がペリフェラル配置された半導体チップであり、前記ダミー電極がペリフェラル配置された前記第２電極よりも外側と内側の少なくとも一方に形成されている
    請求項８記載の電子部品。
  11. 第１電極を有する基板と、
    第２電極と前記第２電極に接続され前記第２電極のエリアから引き出された配線の途中上に位置するダミー電極とを有する部品と、前記第１電極と前記第２電極との間に位置する導電性粒子を含む接合樹脂と、からなる電子部品であり、
    前記第１電極と前記第２電極を含む接合領域以外で、かつ、前記接合樹脂の内に、前記ダミー電極が配置されている
    電子部品。
  12. 前記部品は、半導体チップまたはフレキシブル基板もしくはリジット基板である
    請求項１１記載の電子部品。
  13. 前記部品は、前記第２電極がペリフェラル配置された半導体チップであり、
    前記ダミー電極がペリフェラル配置された前記第２電極よりも外側と内側の少なくとも一方に形成されている
    請求項１１記載の電子部品。
  14. 第１電極を有する基板と、
    第２電極群と前記第２電極群の外周に配置された第１のダミー電極列と前記第１のダミー電極列の外周で前記第１のダミー電極列のピッチ間に位置する第２のダミー電極列とを有する部品と、
    前記第１電極と前記第２電極との間に位置する導電性粒子を含む接合樹脂と、からなる電子部品であり、
    前記第１電極と前記第２電極を含む接合領域以外で、かつ、前記接合樹脂の内に、前記第１のダミー電極と、前記第２のダミー電極とが形成されている
    電子部品。
  15. 前記部品は、半導体チップまたはフレキシブル基板もしくはリジット基板である
    請求項１４記載の電子部品。
  16. 前記部品は、前記第２電極がペリフェラル配置された半導体チップであり、
    前記ダミー電極がペリフェラル配置された前記第２電極よりも外側と内側の少なくとも一方に形成されている
    請求項１４記載の電子部品。
JP2009071065A 2009-03-24 2009-03-24 電子部品接合方法および電子部品 Expired - Fee Related JP5264585B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009071065A JP5264585B2 (ja) 2009-03-24 2009-03-24 電子部品接合方法および電子部品
US12/728,555 US8304338B2 (en) 2009-03-24 2010-03-22 Method of joining electronic component and the electronic component
CN201010157060.6A CN101848605B (zh) 2009-03-24 2010-03-23 电子元器件接合方法及电子元器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009071065A JP5264585B2 (ja) 2009-03-24 2009-03-24 電子部品接合方法および電子部品

Publications (3)

Publication Number Publication Date
JP2010225822A JP2010225822A (ja) 2010-10-07
JP2010225822A5 JP2010225822A5 (ja) 2012-04-26
JP5264585B2 true JP5264585B2 (ja) 2013-08-14

Family

ID=42773012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009071065A Expired - Fee Related JP5264585B2 (ja) 2009-03-24 2009-03-24 電子部品接合方法および電子部品

Country Status (3)

Country Link
US (1) US8304338B2 (ja)
JP (1) JP5264585B2 (ja)
CN (1) CN101848605B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138426B2 (en) * 2007-11-05 2012-03-20 Panasonic Corporation Mounting structure
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
DE102012217603A1 (de) 2012-09-27 2014-03-27 Siemens Aktiengesellschaft Anordnung zur Nukleinsäure-Sequenzierung mittels Tunnelstromanalyse
DE102013214341A1 (de) * 2013-07-23 2015-01-29 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Nanopore zum Sequenzieren eines Biopolymers
JP6344919B2 (ja) * 2014-01-21 2018-06-20 キヤノン株式会社 プリント回路板及び積層型半導体装置
JP6588214B2 (ja) * 2015-03-19 2019-10-09 新光電気工業株式会社 電子部品装置と電子部品装置の製造方法
JP2018056234A (ja) * 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JP2002314002A (ja) * 2001-04-18 2002-10-25 Mitsubishi Electric Corp 半導体装置
JP2004104102A (ja) * 2002-08-21 2004-04-02 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004158733A (ja) 2002-11-08 2004-06-03 Renesas Technology Corp 半導体装置およびその製造方法
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
US7301229B2 (en) * 2004-06-25 2007-11-27 Taiwan Semiconductor Manufacturing Company Electrostatic discharge (ESD) protection for integrated circuit packages
JP4477966B2 (ja) * 2004-08-03 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006245189A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 半導体素子のフリップチップ実装方法及び実装構造体
WO2006103918A1 (ja) * 2005-03-28 2006-10-05 Matsushita Electric Industrial Co., Ltd. フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
US20070069378A1 (en) * 2005-04-15 2007-03-29 Chang-Yong Park Semiconductor module and method of forming a semiconductor module
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
JP4887997B2 (ja) 2006-09-19 2012-02-29 日本電気株式会社 電子部品の実装方法
JP2008101980A (ja) * 2006-10-18 2008-05-01 Denso Corp 容量式半導体センサ装置
JP2008226946A (ja) * 2007-03-09 2008-09-25 Nec Corp 半導体装置およびその製造方法
KR100924552B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8525333B2 (en) * 2008-03-17 2013-09-03 Renesas Electronics Corporation Electronic device and manufacturing method therefor

Also Published As

Publication number Publication date
US20100244283A1 (en) 2010-09-30
CN101848605A (zh) 2010-09-29
JP2010225822A (ja) 2010-10-07
US8304338B2 (en) 2012-11-06
CN101848605B (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
JP5264585B2 (ja) 電子部品接合方法および電子部品
JP5557936B2 (ja) 半導体の実装構造体およびその製造方法
CN101996902B (zh) 半导体器件的制造方法
US7632710B2 (en) Method for soldering electronic component and soldering structure of electronic component
JP5649788B2 (ja) プリント板、プリント板実装構造、およびプリント板実装方法
CN1949498A (zh) 无空隙电路板和具有该电路板的半导体封装
WO2006098196A1 (ja) 半導体チップを備えた実装体およびその製造方法
JP4887997B2 (ja) 電子部品の実装方法
JP2007251053A (ja) 半導体装置の実装構造及びその実装構造の製造方法
JP2006303392A (ja) プリント配線板と電子回路基板及びその製造方法
JP2006303173A (ja) 回路基板デバイスおよびその製造方法
WO2006016650A1 (ja) 電極基板
JP2007281269A (ja) 電子部品の実装構造およびその製造方法
JP5560713B2 (ja) 電子部品の実装方法等
JP5634571B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
JP6790504B2 (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
JP2013131508A (ja) 電子装置
JP4114488B2 (ja) 半導体パッケージの実装構造
JP5438450B2 (ja) 導電性微粒子、異方性導電材料、及び、接続構造体
JP5781825B2 (ja) 配線基板の製造方法
JP6471885B2 (ja) 実装構造体の製造方法
CN210110744U (zh) 封装器件和电子设备
JP2008270846A (ja) 半導体装置の製造方法
JP2003007763A (ja) 配線基板の製造方法
JP2007243084A (ja) はんだ層形成方法及び電子部品実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

LAPS Cancellation because of no payment of annual fees