CN101848605A - 电子元器件接合方法及电子元器件 - Google Patents

电子元器件接合方法及电子元器件 Download PDF

Info

Publication number
CN101848605A
CN101848605A CN201010157060A CN201010157060A CN101848605A CN 101848605 A CN101848605 A CN 101848605A CN 201010157060 A CN201010157060 A CN 201010157060A CN 201010157060 A CN201010157060 A CN 201010157060A CN 101848605 A CN101848605 A CN 101848605A
Authority
CN
China
Prior art keywords
electrode
components
parts
substrate
dummy electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010157060A
Other languages
English (en)
Other versions
CN101848605B (zh
Inventor
塚原法人
小山雅义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101848605A publication Critical patent/CN101848605A/zh
Application granted granted Critical
Publication of CN101848605B publication Critical patent/CN101848605B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

将元器件(5)安装到基板(1)上时，在包含全部第一电极(2)和第二电极(6)的接合区域以外、且在接合树脂(4)内，将不参与基板(1)与元器件(5)之间的电连接的虚拟电极(15)配置于基板(1)的与第一电极(2)连接的布线上。当通过加热而接合树脂(4)中的导电性粒子(3)熔融时，熔融焊料向第一电极(2)与第二电极(6)之间以及虚拟电极(15)进行自聚集并凝固。藉此，通过焊料向相邻的虚拟电极(15)之间进行自聚集而焊料短路，能够抑制住向相邻的第一电极(2)之间、相邻的第二电极(6)之间提供过剩的焊料，能够抑制住相邻的第一电极(2)之间、相邻的第二电极(6)之间的不良短路。

Description

电子元器件接合方法及电子元器件
技术领域
本发明涉及利用接合树脂中包含的焊料粉等导电性粒子的自聚集作用而将元器件安装到基板上的电子元器件接合方法。
背景技术
作为用于进行电路基板与电子元器件的接合的技术之一，已知有利用了“因液体的表面张力而引起的粒子向接合电极集聚化的现象”的称为“焊料自聚集”的方式。基于图17(a)～(e)，说明该焊料自聚集的情况。
在如图17(e)所示那样将元器件5与形成于电路基板1的电极2接合时，在图17(a)中，向形成于电路基板1的电极2上提供包含焊料粉3的接合树脂4。电极2如图18A、图18B所示，在与接合的元器件5的电极6相对的位置形成为区域配置状。
关于接合树脂4的提供，是利用计量分配、丝网印刷、转印等一般的粘性材料的提供方法来进行，如图19A、图19B所示那样提供，成为覆盖电路基板1的电极2的形状。
在图17(b)中，面向载于平台9上的电路基板1用吸附工具7保持元器件5，使得电极6与电极2相对那样进行位置对准，并在电极2与电极6之间确保间隙H那样的保持状态下，对设置于吸附工具7的加热器8、和设置于平台9的加热器10的至少一方进行加热，并且按预定的温度分布图对元器件5和电路基板1的至少一方进行加热，通过这样，接合树脂4中的焊料粉3如图17(c)所示那样熔融，并且在电极2与电极6的间隙H及其周边，使熔融的焊料粉3聚集的熔融焊料12与接合材料4的树脂成分产生对流Z，从而由于因液体表面张力而引起的粒子向电极集聚化的现象，熔融焊料12向电极2与电极6之间进行自聚集。
然后，通过将电路基板1及元器件5冷却到焊料粉3的熔点以下，如图17(d)所示，向电极2与电极6之间进行自聚集的熔融焊料12凝固，将电极2与电极6进行焊料金属接合13。
此外，11表示接合树脂4固化后的树脂成分，具有用于保护焊料接合后的元器件5与电路基板1的接合部、及确保接合强度的底部填料的作用。
专利文献1：日本专利特许第3955302号公报
发明内容
然而，在进行接合的特定的电极、例如区域配置电极的情况下，存在以下问题：即，在其最外周的电极，过剩地聚集熔融焊料，发生不良焊料短路，不能进行稳定的产品制造。
具体而言，图21A示出了进行区域配置的电极的情况下的剖面图，在图21B中表示该接合部的平面图。如该图21A和图21B所示，接合后，在区域配置的最外周的电极，由于过剩地自聚集的焊料而发生不良焊料短路14。
图20A示出了以覆盖在电路基板1上形成为区域配置状的电极2的形状来提供接合树脂4的状态。在提供的接合树脂4中，焊料粉3处于均匀分散的状态。
接着，如图20B所示，在电极2与电极6之间确保间隙那样而进行保持和加热，使焊料粉3熔融，并且使熔融焊料12及接合材料4的树脂成分进行对流Z，从而焊料粉3表现出图20C所示的流动行为。
在电路基板1上进行区域配置形成的电极2中，在配置于内侧的电极、例如图20C所示的电极b的情况下，以电极b为中心、等间隔地分割与相邻的电极的距离的区域B内存在的焊料粉3，在接合工序中以一定的概率自聚集起来。
其结果，对于形成为区域配置的电极中的除最外周以外的、配置于内侧的电极b，以各电极b为中心、等距离分割与相邻的电极的距离的区域B的面积相同，因此在概率上有大致相同量(相同体积)的焊料粉3进行自聚集。
另一方面，在形成于最外周的电极a的情况下，自聚集起来的焊料粉3包含提供给最外周电极的外侧的接合树脂4，在较大的区域A内也存在自聚集的焊料粉。
原因是，对于最外周的电极a，在焊料粒子熔融、流动的路径Z中，不存在熔融焊料浸润、停留的电极。其结果，对于最外周的电极a，与区域配置形状的内侧电极b相比，自聚集的焊料的量(体积)必然变多。
为了使得存在于该区域A内的焊料粉3的量、与存在于区域B内的焊料粉3为相同程度，换言之，为了控制区域配置电极的外侧的接合树脂4的量，对于利用计量分配、印刷等粘性材料的一般广泛使用的材料提供方法，是极其困难的。
本发明的目的在于，提供一种能够利用焊料自聚集方式而无不良短路地、稳定地实施基板与元器件的接合的电子元器件接合方法。
本发明的电子元器件接合方法的特征在于，在使包含导电性粒子的接合树脂介于基板与元器件之间并且保持在所述基板的第一电极与所述元器件的第二电极之间的间隙的状态下、进行了加热的所述接合树脂流动，从而熔融的所述导电性粒子向所述第一电极与所述第二电极之间进行自聚集，其后冷却到所述导电性粒子的凝固温度以下而将所述元器件安装到所述基板上，这时，在包含全部所述第一电极和所述第二电极的接合区域以外、且在所述接合树脂内，将不参与所述基板与所述元器件之间的电连接的虚拟电极配置于所述基板的与所述第一电极连接的布线上，通过所述加热，所述接合树脂流动，从而使熔融的所述导电性粒子向所述第一电极与所述第二电极之间以及所述虚拟电极进行自聚集并凝固。
另外，本发明的电子元器件接合方法的特征在于，在使包含导电性粒子的接合树脂介于基板与元器件之间并且保持在所述基板的第一电极与所述元器件的第二电极之间的间隙的状态下、进行了加热的所述接合树脂流动，从而熔融的所述导电性粒子向所述第一电极与所述第二电极之间进行自聚集，其后冷却到所述导电性粒子的凝固温度以下而将所述元器件安装到所述基板上，这时，在包含全部所述第一电极和所述第二电极的接合区域以外、且在所述接合树脂内，作为不参与所述基板与所述元器件之间的电连接的虚拟电极，将与所述第一电极相邻的第一虚拟电极、和与所述第一虚拟电极以短于所述第一电极的间距的间隔而相邻的第二虚拟电极配置于所述基板上，通过所述加热，所述接合树脂流动，从而使熔融的所述导电性粒子向所述第一电极与所述第二电极之间以及所述虚拟电极进行自聚集并凝固。
另外，本发明的电子元器件接合方法的特征在于，在使包含导电性粒子的接合树脂介于基板与元器件之间并且保持在所述基板的第一电极与所述元器件的第二电极之间的间隙的状态下、进行了加热的所述接合树脂流动，从而熔融的所述导电性粒子向所述第一电极与所述第二电极之间进行自聚集，其后冷却到所述导电性粒子的凝固温度以下而将所述元器件安装到所述基板上，这时，在包含全部所述第一电极和所述第二电极的接合区域以外、且在所述接合树脂内，将不参与所述基板与所述元器件之间的电连接的虚拟电极配置于所述元器件的与所述第二电极连接的布线上，通过所述加热，所述接合树脂流动，从而使熔融的所述导电性粒子向所述第一电极与所述第二电极之间以及所述虚拟电极进行自聚集并凝固。
另外，本发明的电子元器件接合方法的特征在于，在使包含导电性粒子的接合树脂介于基板与元器件之间并且保持在所述基板的第一电极与所述元器件的第二电极之间的间隙的状态下、进行了加热的所述接合树脂流动，从而熔融的所述导电性粒子向所述第一电极与所述第二电极之间进行自聚集，其后冷却到所述导电性粒子的凝固温度以下而将所述元器件安装到所述基板上，这时，在包含全部所述第一电极和所述第二电极的接合区域以外、且在所述接合树脂内，作为不参与所述基板与所述元器件之间的电连接的虚拟电极，将与所述第二电极相邻的第一虚拟电极、和与所述第一虚拟电极以短于所述第二电极的间距的间隔而相邻的第二虚拟电极配置于所述元器件上，通过所述加热，所述接合树脂流动，从而使熔融的所述导电性粒子向所述第一电极与所述第二电极之间以及所述虚拟电极进行自聚集并凝固。
本发明的电子元器件的特征在于，是在使包含导电性粒子的接合树脂介于基板与元器件之间并且保持在所述基板的第一电极与所述元器件的第二电极之间的间隙的状态下进行了加热的所述接合树脂流动、从而熔融的所述导电性粒子向所述第一电极与所述第二电极之间进行自聚集、其后冷却到所述导电性粒子的凝固温度以下而将所述元器件安装到所述基板上的电子元器件，在包含全部所述第一电极和所述第二电极的接合区域以外、且在所述接合树脂内，将不参与所述基板与所述元器件之间的电连接的虚拟电极形成于所述基板的与所述第一电极连接的布线上。
另外，本发明的电子元器件的特征在于，是在使包含导电性粒子的接合树脂介于基板与元器件之间并且保持在所述基板的第一电极与所述元器件的第二电极之间的间隙的状态下进行了加热的所述接合树脂流动、从而熔融的所述导电性粒子向所述第一电极与所述第二电极之间进行自聚集、其后冷却到所述导电性粒子的凝固温度以下而将所述元器件安装到所述基板上的电子元器件，在包含全部所述第一电极和所述第二电极的接合区域以外、且在所述接合树脂内，作为不参与所述基板与所述元器件之间的电连接的虚拟电极，将与所述第一电极相邻的第一虚拟电极、和与所述第一虚拟电极以短于所述第一电极的间距的间隔而相邻的第二虚拟电极形成于所述基板的与所述第一电极连接的布线上。
另外，本发明的电子元器件的特征在于，是在使包含导电性粒子的接合树脂介于基板与元器件之间并且保持在所述基板的第一电极与所述元器件的第二电极之间的间隙的状态下进行了加热的所述接合树脂流动、从而熔融的所述导电性粒子向所述第一电极与所述第二电极之间进行自聚集、其后冷却到所述导电性粒子的凝固温度以下而将所述元器件安装到所述基板上的电子元器件，在包含全部所述第一电极和所述第二电极的接合区域以外、且在所述接合树脂内，将不参与所述基板与所述元器件之间的电连接的虚拟电极形成于所述元器件的与所述第二电极连接的布线上。
另外，本发明的电子元器件的特征在于，是在使包含导电性粒子的接合树脂介于基板与元器件之间并且保持在所述基板的第一电极与所述元器件的第二电极之间的间隙的状态下进行了加热的所述接合树脂流动、从而熔融的所述导电性粒子向所述第一电极与所述第二电极之间进行自聚集、其后冷却到所述导电性粒子的凝固温度以下而将所述元器件安装到所述基板上的电子元器件，其特征在于，在包含全部所述第一电极和所述第二电极的接合区域以外、且在所述接合树脂内，作为不参与所述基板与所述元器件之间的电连接的虚拟电极，将与所述第二电极相邻的第一虚拟电极、和与所述第一虚拟电极以短于所述第二电极的间距的间隔而相邻的第二虚拟电极形成于所述元器件上。
根据该结构，由于在基板或元器件的适当的位置形成了虚拟电极，所以通过使过剩的熔融的导电性金属向所述虚拟电极进行自聚集，能够实现无基板的电极与元器件的电极的不良短路且质量稳定的批量化生产。
附图说明
图1A是本发明实施方式1中使用的电路基板的放大俯视图。
图1B是表示向该实施方式中使用的电路基板提供接合树脂的状态的俯视图。
图2是该实施方式的虚拟电极的作用的说明图。
图3A是表示该实施方式的虚拟电极所捕获的过剩焊料的水平剖面图。
图3B是表示该实施方式的虚拟电极所捕获的过剩焊料的G-H剖面图。
图3C是表示该实施方式的虚拟电极所捕获的过剩焊料的J-K剖面图。
图4是表示该实施方式的虚拟电极的具体形状的放大俯视图。
图5是表示该实施方式的虚拟电极的另一具体形状的放大俯视图。
图6A是表示该实施方式的虚拟电极的另一具体形状的焊接前的放大俯视图。
图6B是表示该实施方式的虚拟电极的另一具体形状的焊接后的放大俯视图。
图7A是表示该实施方式的虚拟电极的另一具体形状的焊接前的放大俯视图。
图7B是表示该实施方式的虚拟电极的另一具体形状的焊接后的放大俯视图。
图8A是现有的电路基板的放大俯视图。
图8B是表示向现有的电路基板提供接合树脂的状态的俯视图。
图9是表示现有的发生短路状态的俯视图。
图10是表示现有的发生短路状态的机理说明图。
图11是本发明实施方式2中使用的电路基板的放大俯视图。
图12是该实施方式的另一具体例的电路基板的放大俯视图。
图13是该实施方式的另一具体例的电路基板的放大俯视图。
图14是该实施方式的另一具体例的电路基板的放大俯视图。
图15是该实施方式的另一具体例的电路基板的放大俯视图。
图16是该实施方式的另一具体例的电路基板的放大俯视图。
图17是基于“焊料自聚集方式”的接合工序的说明图。
图18A是现有的电路基板的放大俯视图。
图18B是元器件的放大俯视图。
图19A是表示向现有的电路基板提供接合树脂的状态的俯视图。
图19B是表示向现有的电路基板提供接合树脂的状态的剖面图。
图20A是表示现有的电路基板的情况下的“焊料自聚集方式”和机理的说明图。
图20B是表示现有的电路基板的情况下的“焊料自聚集方式”和机理的说明图。
图20C是表示现有的电路基板的情况下的“焊料自聚集方式”和机理的说明图。
图21A是该现有例的接合结果的剖面图。
图21B是该现有例的接合结果的俯视图。
具体实施方式
以下，基于图1A、图1B～图16，说明本发明的各实施方式。
(实施方式1)
图1A、图1B～图7A、图7B表示本发明的实施方式1。
如图1A所示，在电路基板1中，形成和元器件5的电极6相对而以等间隔、等间距进行区域配置的25个电极2，并在该电极2的外周部形成不参与和元器件5的电极6之间的电连接的24个虚拟电极15。由图1A中用虚拟线所示的元器件5的大小可知，在元器件5中不存在与电路基板1一侧的虚拟电极15对应的电极。此外，为了区别于和元器件5的电极6电连接的电路基板1的电极2，在虚拟电极15中填入阴影来图示。
关于接合树脂4的提供，是如图1B所示那样以覆盖虚拟电极15的形式来进行的。
此外，在图1B中，虽然表示了以覆盖所有形成的虚拟电极15的形状来提供接合树脂4的示例，但未必需要在接合树脂4的提供时刻覆盖所有的电极。只要在后面的接合工序中，接合树脂4产生流动而覆盖虚拟电极15即可。
将具有该电极2和虚拟电极15的电路基板1、与具有电极6的元器件5的位置对准，使得电极2与电极6相对，且处于在电极2与电极6之间维持间隙H的状态，在以上的状态下，对设置于吸附工具7的加热器8、和设置于平台9的加热器10的至少一方进行加热，按预定的温度分布图对元器件5和电路基板1的至少一方进行加热。
图2表示此时的接合树脂4中的作为导电性粒子的焊料粉3的流动行为。
在电路基板1上区域配置形成的电极2中的最外周的电极e的情况下，以该电极e为中心、等间隔地分割与相邻的电极的距离的区域E内存在的焊料粉3，在接合工序中以一定的概率自聚集起来。
由于电极2中的电极e以外的电极的以该电极为中心、等间隔地分割与相邻的电极的距离的区域E的面积也相同，所以在概率上大致相同量(相同体积)的焊料粉3向各电极2进行自聚集。
另一方面，在形成于电极2的外侧的虚拟电极15、例如图2中的电极d的情况下，自聚集起来的焊料粉3存在于包含提供给虚拟电极15的外侧的接合树脂4的较大的区域D内。
原因是，对于位于最外周的虚拟电极15，在焊料粒子熔融、流动的路径Z中，不存在熔融焊料浸润、停留的电极。其结果，对于位于最外周的电极d，与位于内侧的电极e相比，自聚集的焊料的量(体积)必然变多。
其结果，在图3A所示那样接合的状态下，对于虚拟电极15，由于比电极2有更多的焊料自聚集，因此，有些地方如图3A还有图3C所示那样吸收过剩焊料，所以有些地方发生焊料短路14。
通过这样利用虚拟电极15吸收过剩焊料，则电极2如图3B所示，各电极都以均等的焊料量与电极6进行良好的焊料金属接合13。
然而，对于过剩的焊料自聚集后的虚拟电极15，即使例如发生了焊料短路14，也由于是电路设计上不需要的电极，因此在电气特性上没有问题。
此外，图3A表示从上部在X射线中观察接合后的焊料接合部时的示意图，图3B表示G-H剖面图，图3C表示J-K面剖面图。
根据以上结果，在区域配置的接合用电极的最外周部，能够不发生现有例那样的不良焊料短路，而稳定地进行电路基板1与元器件5的接合。
此外，在图1A、图1B～图3A、图3B、图3C中，虽然表示了在电路基板1上形成吸收过剩焊料用的虚拟电极15的事例，但本发明不限于此。也可以在元器件5一侧形成虚拟电极15。
另外，在图1A、图1B～图3A、图3B、图3C中，虽然表示了区域配置电极的事例，但本发明不限于此。也可以是外围配置、和其它电极配置。
另外，在图1A、图1B～图3A、图3B、图3C中，虽然表示了与接合用的电极2未电连接的虚拟电极15的事例，但本发明不限于此。例如，也可以形成于从区域配置的接合用的电极2开始对基板表层进行迂回布线的电路图案上。
(实施例1)
作为图1A所示的电路基板，使用了等级为FR4的环氧玻璃基板的、厚度为0.6mm的双面基板。在电路基板1上，将与元器件5的电极6接合用的电极2以200μm为间距，配置为484个引脚的区域状。此外，对于电极2，使用了以φ100μm为直径大小、18μm为高度而形成的、对Cu实施了镀Ni/Au的电极。
另外，在电极2的外周部，同样以200μm为间距，设置了相同大小的吸收过剩焊料用的虚拟电极15。
如图1B所示，在电路基板1的电极2及虚拟电极15上，按照以下条件提供接合树脂4，实施电路基板1与元器件5的接合。
对于接合树脂4，使用了按照含有50wt％的平均粒径为20μm的焊料粉3、22wt％的环氧树脂、22wt％的固化剂、5wt％的活性剂、1wt％的固化催化剂的组成比而构成的材料。作为焊料粉3的组成，使用了SnBi类焊料。
对于元器件5，使用了厚度为150μm、5.02mm见方的半导体芯片，对于其有源面，采用了将高度为12μm、直径为φ100μm的镀Au电极进行区域配置为与电路基板1的电极2相对的形状的结构。
利用计量分配法将2.0mg的接合树脂4提供到电路基板1上后，与图17(b)所示的现有例一样，使电路基板1的电极2与元器件5的电极6的间隙H为20μm，利用吸附工具7和平台9使接合温度为200℃，实施接合。
对100个接合进行评价的结果为，在电极2与电极6的接合区域内的不良焊料短路发生率为0％。另一方面，形成于最外周的虚拟电极15中的焊料短路发生为54％。
根据该结果，明确可知，利用虚拟电极15的效果，能够防止接合用电极2的焊料短路。
(比较例1)
作为比较实验，在现有例的不设置吸收过剩焊料用的虚拟电极15的、图18A所示的电路基板1中，也实施了接合评价。
在电路基板1上，将电极2同样以200μm为间距，配置为484个引脚的区域状，采用直径大小为φ100μm、高度为18μm、对Cu实施了镀Ni/Au的结构。对于元器件5，同样也使用了将高度为12μm、直径为φ100μm的镀Au电极进行区域配置为与电路基板1的电极2相对的形状的半导体芯片。
对100个进行接合评价的结果为，如图21B所示，仅在电极2的最外周部，75％发生了焊料短路14。
根据该结果，也明确可知，设置于电极2的外侧的虚拟电极15，显著具有抑制接合电极部的焊料短路的效果。
此外，虽然作为虚拟电极15，如图4所示，使用了以与电极2形状相同、大小相同而形成的电极，但本发明不限于此。具体而言，也可以采用如图5所示那样的四边形等其它形状的、且大小与电极2不同的结构。
另外，虽然表示了在区域配置的电极2的外周部以等间距形成一排虚拟电极15的事例，但本发明不限于此。具体而言，也可以如图6A所示那样形成多排。即，在区域配置的电极2的外周部，以与电极2的间距P1相同的间距P1配置虚拟电极15a，并且在该一排虚拟电极15a的外侧，以短于间距P1的间隔P2交错配置虚拟电极15b，使其位于虚拟电极15a的中央。藉此，相邻的虚拟电极15b与15b之间的间隔，变为短于电极2的间距P1的间隔P3。在对该图6A的电路基板1以与前述相同的条件进行焊接时，如图6B所示，在相邻的虚拟电极15b与15b之间发生焊料短路14，从而吸收过剩焊料，具有抑制区域配置的电极2中的焊料短路的效果。
另外，对于图4至图6A所示的虚拟电极15的数量、位置，最好相对于区域配置的电极2的外周部电极，以等间距配置相同数量，但不限于此。形成为任意的数量、任意的位置，都能获得相同的效果。
另外，在图4至图6A中，虽然表示了接合用的电极2与虚拟电极15未电连接的事例，但本发明不限于此。
例如，也可以如图7A所示那样在从区域配置的电极2开始对基板1进行迂回布线的电路图案16上形成虚拟电极15。在此情况下，如图7B所示，在虚拟电极15之间发生焊料短路14，从而吸收过剩焊料，具有抑制区域配置的电极2中的焊料短路的效果。另外，对于此情况的虚拟电极15，不限定形状，可以是任意的形状。对于虚拟电极15的配置形状也同样，除了如图7A所示那样排列为一排之外，还可以是交错配置或跳过1个的配置。即使虚拟电极15接近，但吸引到该虚拟电极15的焊料，也由于还流过电路图案16而将电路图案16浸润，所以极少有相邻的虚拟电极15之间焊料桥接而短路的情况。作为此情况的具体结构，能够举出在引出的电路图案16的接合区域外的部分不设置阻焊剂的结构。
在该实施方式1中，虽然在电路基板1一侧设置了虚拟电极15，但在元器件5一侧设置虚拟电极15、15a、15b，也能得到同样的效果。
(实施方式2)
基于图11～图16，表示本发明的实施方式2。
图8A、图8B～图10表示将电极2在电路基板1上进行外围配置的现有例。
首先为了比较，说明现有例。
图8A中，作为电路基板1，使用了等级为FR4的环氧玻璃基板的、厚度为0.6mm的双面基板。在电路基板1上，将与电子元器件接合用的电极2以150μm为间距，配置为240个引脚的外围状。此外，对于基板电极2，使用了以宽度60μm为大小、15μm为高度而形成的、对Cu实施了镀Ni/Au的电极。
如图8B所示，在电路基板1上的电极2上，按照以下条件提供接合树脂4，实施电路基板1与元器件5的接合。
对于接合树脂4，使用了按照含有50wt％的平均粒径为20μm的焊料粉3、22wt％的环氧树脂、22wt％的固化剂、5wt％的活性剂、1wt％的固化催化剂的组成比而构成的材料。另外，作为焊料粉3的组成，使用了SnBi类焊料。
利用计量分配法将1.0mg的接合树脂4提供到电路基板1上后，与图17(b)所示的现有例一样，使电路基板1的电极2与元器件5的电极6的间隙H为20μm，利用吸附工具7及平台9使接合温度为200℃，实施接合。
对于元器件5，使用了厚度为400μm的半导体元件，对于其有源面，采用了将高度为12μm、直径为φ60μm的镀Au电极进行外围配置为与电路基板1的电极2相对的形状的结构。
对100个进行接合评价的结果为，在电极2中，64％发生了图9那样的焊料短路14。此外，图9是对电子元器件与电路基板的接合部进行了X射线观察的示意图。
在该接合事例中，如图10所示那样对外围配置于电路基板1上的电极2进行接合时，在该接合工序中，例如在以电极f作为事例时，以电极f为中心、等间隔地分割与相邻的电极的距离、且大范围包含外围配置的电极的内外的区域F内存在的焊料粉3，以一定概率自聚集起来。其结果，大范围分布在外围配置的电极f的内外的焊料粉3，由于在其流动路径Z中不存在浸润焊料的电极，所以聚集起来有接合所需的焊料量以上的量，因此，估计焊料量会过剩，形成焊料短路。
因此，在本发明的实施方式2中，如图11所示，使用在外围配置的电路基板1的电极2的内外、以等间距配置了吸收过剩焊料用的虚拟电极15的基板，实施接合评价。虚拟电极15用与电极2相同的大小、材质来构成。
使用与图8A中的基板电极结构的接合完全相同的工艺条件，对100个进行接合评价的结果为，不良焊料短路为0％。
根据该结果，明确可知，在外围配置的电极结构中，通过在其内外设置吸收过剩焊料用的虚拟电极15，也显著具有抑制接合电极部的焊料短路的效果。
虽然作为虚拟电极15，如图11所示，使用了在外围配置的电极2的内外以相同形状、相同大小形成的电极，但本发明不限于此。根据接合的对象物的大小、接合间距、电路图案设计，也可以如图12、图13所示，仅在外围电极的单侧或内外两侧共存而形成。另外，关于其形状、数量，也可根据对象物任意决定。
另外，也可以如图14所示，在对形成为外围配置的电极2的基板表层进行迂回布线的电路图案16上形成。对于形成于电路图案16上的虚拟电极15，不限定形状，可以用任意的形状形成于任意的位置。即使虚拟电极15接近，但吸引到该虚拟电极15的焊料，也由于还流过电路图案16而将电路图案16浸润，所以极少有相邻的虚拟电极15之间焊料桥接而短路的情况。作为此情况的具体结构，能够举出在引出的电路图案16的接合区域外的部分不设置阻焊剂的结构。
而且，如图15、16所示，也可以在外围配置的接合电极2的内部将用于吸收过剩焊料的虚拟电极15作为较大的电极而形成一个或多个。
另外，在该实施方式2中也同样，将用于吸收过剩焊料的虚拟电极15设置于元器件5上、而非电路基板1上，也能得到相同的效果。
在上述各实施方式中，虽然说明了接合树脂4中包含的导电性粒子为焊料粉3的情况，但作为导电性粒子，同样也能使用焊料涂层铜粉、焊料涂层银粉、用低熔点金属涂敷的金属粒子等导电性粒子。
根据本发明，能够有助于提高用于日益小型化且轻量化的电子设备的、微小且具有微细的电极间距的半导体与形成了微细的布线图案的印刷布线板的电极间接合的连接质量。

Claims (16)

1.一种电子元器件接合方法，其特征在于，在使包含导电性粒子(3)的接合树脂(4)介于基板(1)与元器件(5)之间并且保持在所述基板(1)的第一电极(2)与所述元器件(5)的第二电极(6)之间的间隙(H)的状态下、进行了加热的所述接合树脂(4)流动，从而熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间进行自聚集，然后冷却到所述导电性粒子(3)的凝固温度以下来将所述元器件(5)安装于所述基板(1)，这时，
在包含全部所述第一电极(2)和所述第二电极(6)的接合区域以外、且在所述接合树脂(4)内，将不参与所述基板(1)与所述元器件(5)之间的电连接的虚拟电极(15)配置于所述基板(1)的与所述第一电极(2)连接的布线上，
通过所述加热，所述接合树脂(4)流动，从而使熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间以及所述虚拟电极(15)进行自聚集并凝固。
2.一种电子元器件接合方法，其特征在于，在使包含导电性粒子(3)的接合树脂(4)介于基板(1)与元器件(5)之间并且保持在所述基板(1)的第一电极(2)与所述元器件(5)的第二电极(6)之间的间隙(H)的状态下、进行了加热的所述接合树脂(4)流动，从而熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间进行自聚集，然后冷却到所述导电性粒子(3)的凝固温度以下来将所述元器件(5)安装于所述基板(1)，这时，
在包含全部所述第一电极(2)和所述第二电极(6)的接合区域以外、且在所述接合树脂(4)内，作为不参与所述基板(1)与所述元器件(5)之间的电连接的虚拟电极(15)，将与所述第一电极(2)相邻的第一虚拟电极(15a)、和与所述第一虚拟电极(15a)以短于所述第一电极(2)的间距的间隔而相邻的第二虚拟电极(15b)配置于所述基板(1)，
通过所述加热，所述接合树脂(4)流动，从而使熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间以及所述虚拟电极(15)进行自聚集并凝固。
3.一种电子元器件接合方法，其特征在于，在使包含导电性粒子(3)的接合树脂(4)介于基板(1)与元器件(5)之间并且保持在所述基板(1)的第一电极(2)与所述元器件(5)的第二电极(6)之间的间隙(H)的状态下、进行了加热的所述接合树脂(4)流动，从而熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间进行自聚集，然后冷却到所述导电性粒子(3)的凝固温度以下来将所述元器件(5)安装于所述基板(1)，这时，
在包含全部所述第一电极(2)和所述第二电极(6)的接合区域以外、且在所述接合树脂(4)内，将不参与所述基板(1)与所述元器件(5)之间的电连接的虚拟电极(15)配置于所述元器件(5)的与所述第二电极(6)连接的布线上，
通过所述加热，所述接合树脂(4)流动，从而使熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间以及所述虚拟电极(15)进行自聚集并凝固。
4.一种电子元器件接合方法，其特征在于，在使包含导电性粒子(3)的接合树脂(4)介于基板(1)与元器件(5)之间并且保持在所述基板(1)的第一电极(2)与所述元器件(5)的第二电极(6)之间的间隙(H)的状态下、进行了加热的所述接合树脂(4)流动，从而熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间进行自聚集，然后冷却到所述导电性粒子(3)的凝固温度以下来将所述元器件(5)安装于所述基板(1)，这时，
在包含全部所述第一电极(2)和所述第二电极(6)的接合区域以外、且在所述接合树脂(4)内，作为不参与所述基板(1)与所述元器件(5)之间的电连接的虚拟电极(15)，将与所述第二电极(6)相邻的第一虚拟电极(15a)、和与所述第一虚拟电极(15a)以短于所述第二电极(6)的间距的间隔而相邻的第二虚拟电极(15b)配置于所述元器件(5)，
通过所述加热，所述接合树脂(4)流动，从而使熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间以及所述虚拟电极(15)进行自聚集并凝固。
5.一种电子元器件，其特征在于，在该电子元器件中，在使包含导电性粒子(3)的接合树脂(4)介于基板(1)与元器件(5)之间并且保持在所述基板(1)的第一电极(2)与所述元器件(5)的第二电极(6)之间的间隙(H)的状态下进行了加热的所述接合树脂(4)流动，从而熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间进行自聚集，然后冷却到所述导电性粒子(3)的凝固温度以下来将所述元器件(5)安装于所述基板(1)，
在包含全部所述第一电极(2)和所述第二电极(6)的接合区域以外、且在所述接合树脂(4)内，将不参与所述基板(1)与所述电子元器件(5)之间的电连接的虚拟电极(15)形成于所述基板(1)的与所述第一电极(2)连接的布线上。
6.如权利要求5所述的电子元器件，其特征在于，
所述元器件(5)是半导体芯片或柔性基板或刚性基板。
7.如权利要求5所述的电子元器件，其特征在于，
所述元器件(5)是将所述第二电极(6)进行外围配置的半导体芯片，
将所述虚拟电极(15)形成于外围配置的所述第二电极(6)的外侧和内侧的至少一方。
8.一种电子元器件，其特征在于，在该电子元器件中，在使包含导电性粒子(3)的接合树脂(4)介于基板(1)与元器件(5)之间并且保持在所述基板(1)的第一电极(2)与所述元器件(5)的第二电极(6)之间的间隙(H)的状态下进行了加热的所述接合树脂(4)流动，从而熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间进行自聚集，然后冷却到所述导电性粒子(3)的凝固温度以下来将所述元器件(5)安装于所述基板(1)，
在包含全部所述第一电极(2)和所述第二电极(6)的接合区域以外、且在所述接合树脂(4)内，作为不参与所述基板(1)与所述元器件(5)之间的电连接的虚拟电极(15)，将与所述第一电极(2)相邻的第一虚拟电极(15a)、和与所述第一虚拟电极(15a)以短于所述第一电极(2)的间距的间隔而相邻的第二虚拟电极(15b)形成于所述基板(1)的与所述第一电极(2)连接的布线上。
9.如权利要求8所述的电子元器件，其特征在于，
所述元器件(5)是半导体芯片或柔性基板或刚性基板。
10.如权利要求8所述的电子元器件，其特征在于，
所述元器件(5)是将所述第二电极(6)进行外围配置的半导体芯片，
将所述虚拟电极(15)形成于外围配置的所述第二电极(6)的外侧和内侧的至少一方。
11.一种电子元器件，其特征在于，在该电子元器件中，在使包含导电性粒子(3)的接合树脂(4)介于基板(1)与元器件(5)之间并且保持在所述基板(1)的第一电极(2)与所述元器件(5)的第二电极(6)之间的间隙(H)的状态下进行了加热的所述接合树脂(4)流动，从而熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间进行自聚集，然后冷却到所述导电性粒子(3)的凝固温度以下来将所述元器件(5)安装到所述基板(1)，
在包含全部所述第一电极(2)和所述第二电极(6)的接合区域以外、且在所述接合树脂(4)内，将不参与所述基板(1)与所述元器件(5)之间的电连接的虚拟电极(15)形成于所述元器件(5)的与所述第二电极(6)连接的布线上。
12.如权利要求11所述的电子元器件，其特征在于，
所述元器件(5)是半导体芯片或柔性基板或刚性基板。
13.如权利要求11所述的电子元器件，其特征在于，
所述元器件(5)是将所述第二电极(6)进行外围配置的半导体芯片，
将所述虚拟电极(15)形成于外围配置的所述第二电极(6)的外侧和内侧的至少一方。
14.一种电子元器件，其特征在于，在该电子元器件中，在使包含导电性粒子(3)的接合树脂(4)介于基板(1)与元器件(5)之间并且保持在所述基板(1)的第一电极(2)与所述元器件(5)的第二电极(6)之间的间隙(H)的状态下进行了加热的所述接合树脂(4)流动，从而熔融的所述导电性粒子(3)向所述第一电极(2)与所述第二电极(6)之间进行自聚集，然后冷却到所述导电性粒子(3)的凝固温度以下来将所述元器件(5)安装到所述基板(1)，
在包含全部所述第一电极(2)和所述第二电极(6)的全部的接合区域以外、且在所述接合树脂(4)内，作为不参与所述基板(1)与所述元器件(5)之间的电连接的虚拟电极(15)，将与所述第二电极(6)相邻的第一虚拟电极(15a)、和与所述第一虚拟电极(15a)以短于所述第二电极(6)的间距的间隔而相邻的第二虚拟电极(15b)形成于所述元器件(5)。
15.如权利要求14所述的电子元器件，其特征在于，
所述元器件(5)是半导体芯片或柔性基板或刚性基板。
16.如权利要求14所述的电子元器件，其特征在于，
所述元器件(5)是将所述第二电极(6)进行外围配置的半导体芯片，
将所述虚拟电极(15)形成于外围配置的所述第二电极(6)的外侧和内侧的至少一方。
CN201010157060.6A 2009-03-24 2010-03-23 电子元器件接合方法及电子元器件 Expired - Fee Related CN101848605B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009071065A JP5264585B2 (ja) 2009-03-24 2009-03-24 電子部品接合方法および電子部品
JP2009-071065 2009-03-24

Publications (2)

Publication Number Publication Date
CN101848605A true CN101848605A (zh) 2010-09-29
CN101848605B CN101848605B (zh) 2014-06-25

Family

ID=42773012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010157060.6A Expired - Fee Related CN101848605B (zh) 2009-03-24 2010-03-23 电子元器件接合方法及电子元器件

Country Status (3)

Country Link
US (1) US8304338B2 (zh)
JP (1) JP5264585B2 (zh)
CN (1) CN101848605B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107872922A (zh) * 2016-09-27 2018-04-03 佳能株式会社 印刷电路板、电子设备以及印刷电路板的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138426B2 (en) * 2007-11-05 2012-03-20 Panasonic Corporation Mounting structure
KR101711499B1 (ko) * 2010-10-20 2017-03-13 삼성전자주식회사 반도체 패키지 및 그 제조 방법
DE102012217603A1 (de) 2012-09-27 2014-03-27 Siemens Aktiengesellschaft Anordnung zur Nukleinsäure-Sequenzierung mittels Tunnelstromanalyse
DE102013214341A1 (de) * 2013-07-23 2015-01-29 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Nanopore zum Sequenzieren eines Biopolymers
JP6344919B2 (ja) * 2014-01-21 2018-06-20 キヤノン株式会社 プリント回路板及び積層型半導体装置
JP6588214B2 (ja) * 2015-03-19 2019-10-09 新光電気工業株式会社 電子部品装置と電子部品装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040166660A1 (en) * 2002-08-21 2004-08-26 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP2006245189A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 半導体素子のフリップチップ実装方法及び実装構造体
CN101151723A (zh) * 2005-03-28 2008-03-26 松下电器产业株式会社 倒装片安装体和倒装片安装方法及倒装片安装装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
JP2002314002A (ja) * 2001-04-18 2002-10-25 Mitsubishi Electric Corp 半導体装置
JP2004158733A (ja) 2002-11-08 2004-06-03 Renesas Technology Corp 半導体装置およびその製造方法
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
US7301229B2 (en) * 2004-06-25 2007-11-27 Taiwan Semiconductor Manufacturing Company Electrostatic discharge (ESD) protection for integrated circuit packages
JP4477966B2 (ja) 2004-08-03 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
US20070069378A1 (en) * 2005-04-15 2007-03-29 Chang-Yong Park Semiconductor module and method of forming a semiconductor module
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
JP4887997B2 (ja) 2006-09-19 2012-02-29 日本電気株式会社 電子部品の実装方法
JP2008101980A (ja) * 2006-10-18 2008-05-01 Denso Corp 容量式半導体センサ装置
JP2008226946A (ja) * 2007-03-09 2008-09-25 Nec Corp 半導体装置およびその製造方法
KR100924552B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
WO2009116517A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 電子装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040166660A1 (en) * 2002-08-21 2004-08-26 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument
JP2005310837A (ja) * 2004-04-16 2005-11-04 Elpida Memory Inc 半導体装置及びその製造方法
JP2006245189A (ja) * 2005-03-02 2006-09-14 Matsushita Electric Ind Co Ltd 半導体素子のフリップチップ実装方法及び実装構造体
CN101151723A (zh) * 2005-03-28 2008-03-26 松下电器产业株式会社 倒装片安装体和倒装片安装方法及倒装片安装装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107872922A (zh) * 2016-09-27 2018-04-03 佳能株式会社 印刷电路板、电子设备以及印刷电路板的制造方法

Also Published As

Publication number Publication date
US20100244283A1 (en) 2010-09-30
JP5264585B2 (ja) 2013-08-14
JP2010225822A (ja) 2010-10-07
CN101848605B (zh) 2014-06-25
US8304338B2 (en) 2012-11-06

Similar Documents

Publication Publication Date Title
CN101848605B (zh) 电子元器件接合方法及电子元器件
CN100501957C (zh) 焊料凸块形成方法及半导体元件的安装方法
CN101147249B (zh) 电子部件安装方法和电子电路装置
CN101337308B (zh) 焊料
CN103403864B (zh) 具有凝聚端子的半导体封装体
CN107872922B (zh) 印刷电路板、电子设备以及印刷电路板的制造方法
KR20120094850A (ko) 도전성 접합 재료 및 도체의 접합 방법
CN101276800B (zh) 电路基板及其制造方法
TW200525666A (en) Bump-on-lead flip chip interconnection
CN103797901A (zh) 部件安装基板的制造方法及制造系统
CN102357697A (zh) 一种提高cbga/ccga封装植球/柱回流焊后焊点熔点的方法
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
CN103447713A (zh) 导电键合材料、其制造方法以及电子装置的制造方法
US20070178688A1 (en) Method for forming multi-layer bumps on a substrate
CN105904046A (zh) 使用嵌入在焊料膏中的实心焊料预成件控制孔隙
EP1996002B1 (en) Bump forming method and bump forming apparatus
JP4051570B2 (ja) 半導体装置の製造方法
JP2017175092A (ja) 電子部品、異方性接続構造体、電子部品の設計方法
CN108493121A (zh) 一种解决双面电路晶元焊料短路的载板制作及封装方法
CN100587930C (zh) 倒装片安装体及倒装片安装方法
JP3913531B2 (ja) スペーサー、及びこれを用いた実装方法
JP5438450B2 (ja) 導電性微粒子、異方性導電材料、及び、接続構造体
CN101853794B (zh) 电子元器件接合方法和凸点形成方法及其装置
JP2005317270A (ja) 導電性微粒子及び導電接続構造体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140625

Termination date: 20180323

CF01 Termination of patent right due to non-payment of annual fee