JP6588214B2 - 電子部品装置と電子部品装置の製造方法 - Google Patents

電子部品装置と電子部品装置の製造方法 Download PDF

Info

Publication number
JP6588214B2
JP6588214B2 JP2015056214A JP2015056214A JP6588214B2 JP 6588214 B2 JP6588214 B2 JP 6588214B2 JP 2015056214 A JP2015056214 A JP 2015056214A JP 2015056214 A JP2015056214 A JP 2015056214A JP 6588214 B2 JP6588214 B2 JP 6588214B2
Authority
JP
Japan
Prior art keywords
dummy
electronic component
solder
pad
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015056214A
Other languages
English (en)
Other versions
JP2016178177A5 (ja
JP2016178177A (ja
Inventor
村山　啓
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015056214A priority Critical patent/JP6588214B2/ja
Priority to US15/012,017 priority patent/US9633964B2/en
Publication of JP2016178177A publication Critical patent/JP2016178177A/ja
Publication of JP2016178177A5 publication Critical patent/JP2016178177A5/ja
Application granted granted Critical
Publication of JP6588214B2 publication Critical patent/JP6588214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29305—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H01L2224/83888—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid with special adaptation of the surface of the body to be connected, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)

Description

本発明は、配線基板及び電子部品装置と電子部品装置の製造方法に関する。
従来、半導体チップなどの電子部品を実装するための配線基板がある。そのような配線基板では、配線基板の接続パッドに半導体チップのバンプがはんだを介してフリップチップ接続される。
特開平４−２６２８９０号公報 特開２００８−７８２３８号公報
後述する予備的事項で説明するように、配線基板の接続パッドにはんだ入り樹脂を介して電子部品のバンプをフリップチップ接続する方法がある。この方法では、加熱処理することにより、はんだ入り樹脂のはんだ粒子を電子部品のバンプ周りに凝集させてはんだを形成する。
しかし、電子部品の複数のバンプの間で各バンプに形成されるはんだのボリュームがばらつくため、電子部品のバンプの間で電気ショートが発生しやすい。
はんだ入り樹脂を使用して信頼性よく電子部品をフリップチップ接続できる配線基板及び電子部品装置と電子部品装置の製造方法を提供することを目的とする。
また、その開示の他の観点によれば、最外配線層に形成される接続パッドと、前記最外配線層に形成されるダミーパッドと、前記最外配線層に形成され、前記接続パッドと前記ダミーパッドとを接続するダミー配線部とを有する配線基板と、電子部品のバンプが前記接続パッドにフリップチップ接続された前記電子部品と、前記電子部品のバンプと、前記配線基板の接続パッド、前記ダミー配線部及び前記ダミーパッドに形成されたはんだと、
前記電子部品と前記配線基板との間に充填された封止樹脂とを有し、前記ダミーパッドの最大幅は、前記ダミー配線部の幅よりも大きく設定され、前記ダミーパッド上の前記はんだのボリュームは、前記ダミー配線部上の前記はんだのボリュームよりも大きい電子部品装置が提供される。
さらに、その開示の他の観点によれば、最外配線層として、接続パッドと、前記接続パッドに繋がるダミー配線部と、前記ダミー配線部に繋がるダミーパッドとを上面に備えた配線基板を用意する工程と、前記配線基板の上にはんだ入り樹脂を形成する工程と、電子部品のバンプを前記はんだ入り樹脂に押し込んで前記配線基板の接続パッドの上に配置すると共に、加熱処理により前記はんだ粒子を前記電子部品のバンプ、前記接続パッド、前記ダミー配線部、及び前記ダミーパッドに凝集させてはんだを形成する工程とを有し、前記接続パッド及び前記ダミーパッドの最大幅は、前記ダミー配線部の幅よりも大きく設定され、前記はんだを形成する工程において、前記接続パッド及び前記電子部品のバンプに凝集するはんだを、前記ダミー配線部を介してダミーパッド側に流動させることで、前記電子部品のバンプに形成されるはんだのボリュームを調整することを特徴とする電子部品装置の製造方法が提供される。
以下の開示によれば、配線基板の接続パッドにはんだ入り樹脂を介して電子部品のバンプがフリップチップ接続される。このとき、加熱処理することにより、はんだ入り樹脂のはんだ粒子を電子部品のバンプ周りに凝集させてはんだを形成する。
配線基板では、接続パッドにダミー配線部とダミーパッドとが繋がって形成されている。このため、電子部品の各バンプに形成されるはんだはダミーパッド側に流動するため、電子部品の各バンプに形成されるはんだのボリュームが調整される。
これにより、電子部品のバンプの間ではんだによって電気ショートが発生することが防止される。
図１（ａ）〜（ｅ）は予備的事項に係る電子部品をはんだ入り樹脂を介して配線基板にフリップチップ接続する際の課題を説明するための断面図である。 図２は実施形態の配線基板を示す断面図である。 図３は実施形態の配線基板を示す平面図である。 図４は図２の配線基板にはんだ入り樹脂を介して電子部品をフリップチップ接続する方法を示す断面図（その１）である。 図５は図２の配線基板にはんだ入り樹脂を介して電子部品をフリップチップ接続する方法を示す断面図（その２）である。 図６は図２の配線基板にはんだ入り樹脂を介して電子部品をフリップチップ接続する方法を示す断面図（その３）である。 図７は図２の配線基板にはんだ入り樹脂を介して電子部品をフリップチップ接続する方法を示す断面図（その４）である。 図８は実施形態の電子部品装置を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。図１（ａ）〜（ｅ）は、予備的事項に係る電子部品をはんだ入り樹脂を介して配線基板にフリップチップ接続する際の課題を説明するための図である。
図１（ａ）に示すように、まず、チップ状の電子部品１００を用意する。電子部品１００は、電極１２０とそれに接続された金バンプ１４０とを備えている。さらに、図１（ｂ）に示すように、上面側に接続パッドＰを備えた配線基板２００を用意する。
次いで、図１（ｃ）に示すように、配線基板２００の上にはんだ入り樹脂３００を塗布する。はんだ入り樹脂３００は、熱硬化性のエポキシ樹脂３２０の中に多数のはんだ粒子３４０が分散されて形成される。
続いて、図１（ｄ）に示すように、図１（ａ）の電子部品１００の金バンプ１４０をはんだ入り樹脂３００の中に押し込んで、配線基板２００の接続パッドＰの上に配置する。さらに、これと同時に、配線基板２００、はんだ入り樹脂３００及び電子部品１００を加熱する。
これにより、図１（ｅ）に示すように、はんだ入り樹脂３００のエポキシ樹脂３２０の流動化に伴ってはんだ粒子３４０が電子部品１００の電極１２０及び金バンプ１４０と配線基板２００の接続パッドＰとの各外面に凝集してはんだ４００が形成される。
このとき、はんだ入り樹脂３００の単位体積当たりに含まれるはんだ粒子３４０の量と配線基板２００のパッドＰの総面積とが適度な場合は、配線基板２００の接続パッドＰから電子部品１００の金バンプ１４０の周りに適度なボリュームではんだ４００が形成される。
しかし、図１（ｅ）に示すように、はんだ入り樹脂３００の単位体積当たりに含まれるはんだ粒子３４０の量に対して配線基板２００のパッドＰの総面積が小さい場合は、はんだ入り樹脂３００の余剰なはんだ粒子３４０が行場を失ってパッドＰ間の領域で凝集して余剰はんだ４００Ｓとなって繋がって形成される。
このため、電子部品１００の金バンプ１４０の間で余剰はんだ４００Ｓによって電気ショートが発生しやすい課題がある。
上記課題の解決手段として、特許文献２に示されるように接続パッドと独立したダミーパッドを設ける手段がある。しかし、はんだ粒子の粒径に対し接続パッドの大きさが相対的に小さくなってくると、接続パッドに凝集されるはんだ量のばらつきが大きくなる。
このため、場所によってはショートが発生したり、電子部品との接続信頼性や電気的特性においてばらつきが大きくなるという課題が残る。
また、配線基板２００の接続パッドＰのパターン配置の粗密に依存して、電子部品１００の各金バンプ１４０に形成されるはんだ４００のボリュームがばらつきやすく、これをコントロールすることは困難である。このため、多量のはんだが形成された電子部品１００の金バンプ１４０の周りで電気ショートが発生しやすい。
以下に説明する実施形態の配線基板では、前述した課題を解消することができる。
（実施形態）
図２及び図３は実施形態の配線基板を示す図、図４〜図７は実施形態の電子部品装置を製造する方法を説明するための図、図８は実施形態の電子部品装置を示す図である。
図２に示すように、実施形態の配線基板１では、厚み方向の中央部にガラスエポキシ樹脂などから形成されるコア基板１０を備えている。コア基板１０には厚み方向に貫通するスルーホールＴＨが形成され，スルーホールＴＨ内に貫通導体ＴＣが充填されている。
また、コア基板１０の両面側には第１配線層２１がそれぞれ形成されている。両面側の第１配線層２１は貫通導体ＴＣを介して相互接続されている。
あるいは、スルーホールＴＨの側壁にスルーホールめっき層が形成され、スルーホールＴＨの残りの孔に樹脂体が充填されていてもよい。この場合は、両面側の第１配線層２１がスルーホールめっき層を介して相互接続される。
第１配線層２１及び貫通導体ＴＣは銅などの配線材料から形成され、他の配線層においても同様である。
コア基板１０の両面側には、第１配線層２１の接続部上にビアホールＶＨが配置された絶縁層３１がそれぞれ形成されている。絶縁層３１は、エポキシ樹脂又はポリイミド樹脂などから形成される。
また、両面側の絶縁層３１の上には、ビアホールＶＨ内のビア導体を介して第１配線層２１に接続される第２配線層２２がそれぞれ形成されている。
コア基板１０の上面側の絶縁層３１の上には、第２配線層２２のパッド群を一括して露出させる開口部３２ａが設けられたソルダレジスト層３２が形成されている。
また、コア基板１０の下面側の絶縁層３１の上には、第２配線層２２の接続部上に開口部３３ａが設けられたソルダレジスト層３３が形成されている。
次に、図３の平面図を加えて参照しながら、コア基板１０の上面側の第２配線層２２について詳しく説明する。図２の断面図は、図３の平面図のＩ−Ｉに沿った断面に相当する。
図３の平面図では、一つの電子部品が搭載される四角状のチップ搭載領域が部分的に示されており、実際には、複数のチップ搭載領域が画定された大型基板を採用してもよい。
図３に示すように、チップ搭載領域の四辺から内側の各周縁領域には、複数の第２配線層２２が外側から内側に延在して並んで配置されている。第２配線層２２はコア基板１０の上面側に最外配線層として形成される。
第２配線層２２は、配線部Ｗとそれに繋がって内側に延在するダミー部Ｄとから形成される。配線部Ｗは、ビアホールＶＨ内のビア導体に繋がるビアパッドＶＰと、それに繋がる引き出し配線部Ｗｘと、それに繋がる接続パッドＰとにより形成される。
また、ダミー部Ｄは、接続パッドＰに繋がるダミー配線部ＤＷと、それに繋がるダミーパッドＤＰとから形成されている。接続パッドＰ及びダミーパッドＤＰは、円形で形成されている。
このように、実施形態の配線基板１は、最外配線層に形成される接続パッドＰと、最外配線層に形成されるダミーパッドＤＰと、最外配線層に形成され、接続パッドＰとダミーパッドＤＰとを接続するダミー配線部ＤＷとを有する。
そして、ダミ―パッドＤＰ及び接続パッドＰの各直径の最大幅は、ダミー配線部ＤＷの幅よりも大きく設定される。また、ダミーパッドＤＰの直径の最大幅は、接続パッドＰの直径の最大幅よりも小さいか又は同一に設定される。
第２配線層２２のダミー配線部ＤＷとダミーパッドＤＰは、電気回路の配線としては機能しないが、配線部Ｗと電気的に接続されている。
後述するように、第２配線層２２の接続パッドＰの上にはんだ入り樹脂を介して電子部品のバンプが配置される。このとき、電子部品のバンプ及び配線基板１の接続パッドＰに凝集するはんだをダミ―パッドＤＰ側に流動させて電子部品のバンプに凝集するはんだのボリュームが調整される。
はんだは、表面張力により丸くなろうとする性質がある。このため、接続パッドＰ及びダミーパッドＤＰの形状として円形を採用することにより、はんだ量を制御しやすくなるため好ましい。
あるいは、接続パッドＰ及びダミーパッドＤＰの形状は、円形に代えて、三角形、四角形、又は六角形などの多角形を採用してもよい。
また、チップ搭載領域の四隅の領域に配置された４つの第２配線層２２は、下側のビアホール内のビア導体に接続された接続パッドＰと、それに繋がって外側に延在するダミー配線部ＤＷとそれに繋がるダミーパッドＤＰとから形成される。
また、チップ搭載領域の中央部には、周縁側の配線部Ｗ及びダミー部Ｄと分離されて形成されたダミー配線層ＤＬが配置されている。ダミー配線層ＤＬは配線部Ｗ及びダミー部Ｄと同一層から形成され、第２配線層２２はダミー配線層ＤＬを含んで形成される。
ダミー配線層ＤＬは特に形状に限定はないが、例えば長手方向の中央に配置されダミーパッドＤＰｘとその両側から延在するダミー配線部ＤＷｘとから形成される。ダミーパッドＤＰｘの直径は、ダミー配線部ＤＷｘの幅より大きく設定される。ダミー配線層ＤＬは、電気回路を構築する配線とは電気的に接続されておらず、フローティング電極として配置される。
あるいは、ダミー配線層ＤＬとして、ダミーパッドＤＰｘの両側のダミー配線部ＤＷｘの一方の終端又は両方の終端に別のダミーパッドを繋げて形成してもよい。
ダミー配線層ＤＬは、接続パッドＰ、ダミー配線部ＤＷ及びダミーパッドＤＰと同じパターンで配置してもよい。
図３の平面図に示すように、第２配線層２２の各接続パッドＰには破線円が描かれている。これは、後述するように、破線円が描かれた各接続パッドＰの上に電子部品のバンプが配置されることを意味する。
破線円が描かれていないダミーパッドＤＰ，ＤＰｘには、電子部品のバンプは配置されない。
なお、コア基板１０を有するリジット型の配線基板１を例示したが、コア基板を有さないコアレス配線基板を使用してもよい。コアレス配線基板は、仮基板の上に所要のビルドアップ配線層が形成された後に、仮基板が除去されて製造される。そして、コアレス配線基板の最上の配線層が前述した配線基板１の第２配線層２２と同様に形成される。
次に、前述した実施形態の配線基板１に電子部品をフリップチップ接続する方法について説明する。以下、図４（ａ）に示すように、図２及び図３の配線基板１の第２配線層２２及びその周り領域を拡大した部分拡大断面図を参照して説明する。
図４（ａ）では、図３のチップ搭載領域の両側の第２配線層２２とそれらの間の１つのダミー配線層ＤＬが描かれており、図３のＩＩ−ＩＩに沿った断面とＩＩＩ−ＩＩＩに沿った断面とを合成した部分拡大断面図である。
図４（ａ）では、第２配線層２２のうちの接続パッドＰとそれに繋がるダミ−配線部ＤＷ及びダミーパッドＤＰと、ダミー配線層ＤＬとが描かれている。
まず、図４（ｂ）に示すように、図４（ａ）の配線基板１の絶縁層３１の上に第２配線層２２を覆うように液状のはんだ入り樹脂４０を形成する。はんだ入り樹脂４０は、ディスペンサ又はスクリーン印刷などによって図２及び図３のソルダレジスト層３２の一括した開口部３２ａのチップ搭載領域又はそれを含む領域に塗布される。
はんだ入り樹脂４０は、熱硬化性のエポキシ樹脂４２ａの中に多数のはんだ粒子４４ａが分散されて形成される。はんだ粒子４４ａは、エポキシ樹脂４２ａの硬化温度である１５０℃でリフローする融点が低いはんだ材料から形成される。
はんだ粒子４４ａの好適なはんだ材料としては、融点が１３７℃の錫（Ｓｎ）・ビスマス（Ｂｉ）系はんだが使用される。または、錫（Ｓｎ）・インジウム（Ｉｎ）系はんだを使用してもよい。あるいは、ガリウム（Ｇａ）系はんだ、錫（Ｓｎ）・銀（Ａｇ）系はんだを使用してもよい。
はんだ入り樹脂４０の厚みは、電子部品のバンプの高さに対応するように調整される。例えば、はんだ入り樹脂４０の厚みは、２０μｍ〜５０μｍ、好適には３０μｍ程度である。また、はんだ粒子４４ａの直径は、例えば、１０μｍ〜２０μｍ程度である。
次いで、図５に示すように、電子部品５０を用意する。電子部品５０は、アルミニウム（Ａｌ）などから形成される電極５２とそれに接続された金（Ａｕ）バンプ５４とを備えている。金バンプ５４はワイヤボンディング法によって形成される。
電子部品５０の金属バンプの好適な一例として金バンプ５４を挙げるが、ワイヤボンディング法によって形成される銅（Ｃｕ）バンプを使用してもよい。また、めっきや蒸着法で形成した銅（Ｃｕ）バンプを使用してもよい。
なお、電子部品装置を少量生産する際には、ウェハではなくチップ状に個片化された電子部品５０が支給され、それにバンプを形成する場合が多い。チップ状の電子部品５０にめっきでバンプを形成したり、はんだボールを搭載する手法ではコスト高となるため採用しずらい。
本実施形態では、ワイヤボンディング法を採用することにより、チップ状の電子部品５０であっても金属バンプを低コストで容易に形成することができる。
電子部品５０は、例えば、加速度センサー又は圧力センサーなどのＭＥＭＳチップ、あるいは、ＣＰＵチップ又はメモリチップなどの半導体チップなどが使用される。ＭＥＭＳチップを使用する場合は、ドライバＩＣが同時に実装される。また、半導体チップを使用する場合は、キャパシタなどの受動素子を同時に実装してもよい。
続いて、図５及び図６に示すように、電子部品５０の金バンプ５４をはんだ入り樹脂４０の中に押し込むことにより、配線基板１の接続パッドＰの上に配置する。
このとき同時に、配線基板１、はんだ入り樹脂４０及び電子部品５０を１５０℃程度の温度で加熱する。これにより、図６に示すように、はんだ入り樹脂４０のエポキシ樹脂４２ａの流動に伴ってはんだ粒子４４ａが電子部品５０の電極５２及び金バンプ５４の外面と配線基板１の第２配線層２２上に凝集してはんだ４４が形成される。
またこのとき、配線基板１の中央部のダミー配線層ＤＬの上にも同様にはんだ粒子４４ａが凝集してはんだ４４が形成される。
本実施形態では、配線基板１の中央部の空き領域にダミー配線層ＤＬを配置している。このため、配線基板１の中央部のはんだ入り樹脂４０のはんだ粒子４４ａが行場を失うことなくダミー配線層ＤＬの上に凝集される。よって、電子部品５０の金バンプ５４の間ではんだが繋がって電気ショートすることが防止される。
さらに、配線基板１の第２配線層２２は接続パッドＰにダミー配線部ＤＷとダミーパッドＤＰが繋がっているため、電子部品５０の金バンプ５４に形成されるはんだ４４がダミーパッドＤＰ側に流動していく。これにより、電子部品５０の金バンプ５４に余剰のはんだ４４が形成されることが防止される。
その結果、電子部品５０の金バンプ５４の間ではんだが繋がることが防止される。よって、電子部品５０の金バンプ５４が狭ピッチで配置されるとしても、電気ショートの発生が防止される。
また、配線基板１の第２配線層２２のダミー部Ｄでは、ダミーパッドＤＰの直径はダミー配線部ＤＷの幅よりも大きく設定されている。このため、ダミーパッドＤＰ上のはんだ４４のボリュームはダミー配線部ＤＷ上のはんだ４４のボリュームよりも大きくなる。
このように、配線基板１の第２配線層２２の接続パッドＰにダミー配線部ＤＷとダミーパッドＤＰとを繋げることにより、電子部品５０の金バンプ５４に形成されるはんだ４４のボリュームを一定に制御することができる。ダミーパッドＤＰの直径を大きくすることにより、電子部品５０の金バンプ５４に残されるはんだ４４のボリュームを小さくすることができる。
ただし、ダミーパッドＤＰの直径を接続パッドＰの直径よりも大きくすると、隣接するダミーパッドＤＰの間隔が狭くなるため、ダミーパッドＤＰの間で電気ショートが発生する懸念がある。
このような観点から、本実施形態では、ダミーパッドＤＰの直径は接続パッドＰの直径より小さいか又は同一に設定される。
さらに、配線基板１の第２配線層２２の接続パッドＰにダミー配線部ＤＷとダミーパッドＤＰとを繋げることにより、電子部品５０の複数の金バンプ５４の間で最終的に残されるはんだ４４のボリュームのばらつきを抑えることができる。
本実施形態と違って、接続パッドＰにダミー配線部ＤＷとダミーパッドＤＰとが繋がっていない場合は、電子部品５０の金バンプ５４に形成されるはんだ４４は周囲に流動できなくなる。
このため、電子部品５０の金バンプ５４にはんだ４４が余剰に残され、特に四隅の金バンプ５４にはんだ４４が集中して金バンプ５４の間で電気ショートが発生しやすい。
その後に、図７に示すように、図６の構造体を２００℃の温度で３０分間、加熱する。このとき、はんだ４４が錫（Ｓｎ）・ビスマス（Ｂｉ）系はんだからなる場合は、Ｂｉが電子部品５０の金バンプ５４の周囲からダミーパッドＤＰ側に排出される。
これと同時に、電子部品５０の金バンプ５４の周囲に形成されたはんだ４４内の未反応の錫の全てが金バンプ５４と反応してＡｕ・Ｓｎ合金となる。これにより、電子部品５０の金バンプ５４の周囲に未反応の錫がなくなる。
電子部品５０の金バンプ５４の周囲に未反応の錫が残存すると、実際の製品として使用する際に、金バンプ５４がはんだの未反応の錫に浸食されて金バンプ５４の周りにボイドが発生したり、金バンプ５４が消失したりする問題が発生する。
本実施形態では、以上のような理由で、過剰に加熱処理を行うことにより、電子部品５０の金バンプ５４の周囲に未反応の錫が残らないようにし、製品として使用する際の金バンプ５４の食われを防止している。
このようにして、電子部品５０の金バンプ５４が配線基板１の接続パッドＰにはんだ４４によってフリップチップ接続される。そして、前述したはんだ入り樹脂４０を加熱処理してはんだ粒子４４ａを凝集させる際に、はんだ入り樹脂４０のエポキシ樹脂４２ａを同時に硬化させる。これにより、配線基板１と電子部品５０との間に封止樹脂４２が形成される。
図８には、前述した図７の構造体を含む配線基板１の全体の様子が示されている。図８に示すように、さらに、配線基板１の下面側の第２配線層２２の接続部にはんだボールを搭載するなどして外部接続端子Ｔを形成する。複数のチップ搭載領域が画定された大型基板を使用する場合は、大型基板が切断されて個々の配線基板１が得られる。
以上により、図８に示すように、実施形態の電子部品装置２が得られる。実施形態の電子部品装置２では、前述した図２及び図３で説明した配線基板１の接続パッドＰに、電子部品５０の金バンプ５４がはんだ４４によってフリップチップ接続されている。
電子部品５０の金バンプ５４と、配線基板１の接続パッドＰ、ダミー配線部ＤＷ及びダミーパッドＤＰにはんだ４４が形成されている。さらに、電子部品５０と配線基板との間に封止樹脂４２が充填されている。
前述したように、電子部品５０の金バンプ５４の周りに形成されたはんだ４４は、はんだ入り樹脂４０のはんだ粒子４４ａが凝集して形成される。配線基板１の接続パッドＰにはダミー配線部ＤＷとダミーパッドＤＰが繋がっている。
このため、電子部品５０の金バンプ５４に形成された余剰なはんだがダミーパッドＤＰに流出する。このため、電子部品５０の複数の金バンプ５４の間ではんだ４４が均一に形成されて、金バンプ５４の間での電気ショートの発生が防止される。
また、ダミーパッドＤＰの直径はダミー配線部ＤＷの幅よりも大きく設定されるため、ダミーパッドＤＰ上のはんだ４４のボリュームは、ダミー配線部ＤＷ上のはんだ４４のボリュームよりも大きくなっている。
また、はんだ４４としてＳｎ・Ｂｉ系はんだを使用する場合、過剰な加熱処理を行うことにより、ＢｉをダミーパッドＤＰ側に排出し、 全てのＳｎを電子部品５０の金バンプ５４と合金化させることができる。
これにより、電子部品装置２を実際に使用する際に、電子部品５０の金バンプ５４の周囲に未反応の錫が残存しないため、電子部品５０の金バンプ５４の食われを防止することができる。
その結果、電子部品５０と配線基板１との接続部のコンタクト抵抗を低減できると共に、接続の信頼性を確保することができる。さらに、電子部品５０と配線基板１との接続部でのエレクトロマイグレーションの耐性を向上させることができる。
また、配線基板１にはんだ入り樹脂４０を介して電子部品５０をフリップチップ接続する手法を採用することにより、はんだを印刷などで形成する方法よりも低コストでかつ短手番で電子部品装置を製造することができる。
よって、特に少量生産する場合に、製造コストの低減を図ることができると共に、納期を短縮することができる。
１…配線基板、２…電子部品装置、１０…コア基板、２１…第１配線層、２２…第２配線層、３１…絶縁層、３２，３３…ソルダレジスト層、３２ａ，３３ａ…開口部、４０…はんだ入り樹脂、４２…封止樹脂、４２ａ…エポキシ樹脂、４４…はんだ、４４ａ…はんだ粒子、５０…電子部品、５２…電極、５４…金バンプ、Ｄ…ダミー部、ＤＰ，ＤＰｘ…ダミーパッド、ＤＬ…ダミー配線層、ＤＷ，ＤＷｘ…ダミー配線部、Ｐ…接続パッド、Ｗｘ…引き出し配線部、ＶＰ…ビアパッド、Ｔ…外部接続端子、ＴＣ…貫通導体、ＴＨ…スルーホール、ＶＨ…ビアホール。

Claims (2)

  1. 最外配線層に形成される接続パッドと、
    前記最外配線層に形成されるダミーパッドと、
    前記最外配線層に形成され、前記接続パッドと前記ダミーパッドとを接続するダミー配線部とを
    有する配線基板と、
    電子部品のバンプが前記接続パッドにフリップチップ接続された前記電子部品と、
    前記電子部品のバンプと、前記配線基板の接続パッド、前記ダミー配線部及び前記ダミーパッドに形成されたはんだと、
    前記電子部品と前記配線基板との間に充填された封止樹脂とを有し、
    前記ダミーパッドの最大幅は、前記ダミー配線部の幅よりも大きく設定され、前記ダミーパッド上の前記はんだのボリュームは、前記ダミー配線部上の前記はんだのボリュームよりも大きいことを特徴とする電子部品装置。
  2. 最外配線層として、接続パッドと、前記接続パッドに繋がるダミー配線部と、前記ダミー配線部に繋がるダミーパッドとを上面に備えた配線基板を用意する工程と、
    前記配線基板の上にはんだ入り樹脂を形成する工程と、
    電子部品のバンプを前記はんだ入り樹脂に押し込んで前記配線基板の接続パッドの上に配置すると共に、加熱処理により前記はんだ粒子を前記電子部品のバンプ、前記接続パッド、前記ダミー配線部、及び前記ダミーパッドに凝集させてはんだを形成する工程と
    を有し、
    前記接続パッド及び前記ダミーパッドの最大幅は、前記ダミー配線部の幅よりも大きく設定され、
    前記はんだを形成する工程において、前記接続パッド及び前記電子部品のバンプに凝集するはんだを、前記ダミー配線部を介してダミーパッド側に流動させることで、前記電子部品のバンプに形成されるはんだのボリュームを調整することを特徴とする電子部品装置の製造方法。
JP2015056214A 2015-03-19 2015-03-19 電子部品装置と電子部品装置の製造方法 Active JP6588214B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015056214A JP6588214B2 (ja) 2015-03-19 2015-03-19 電子部品装置と電子部品装置の製造方法
US15/012,017 US9633964B2 (en) 2015-03-19 2016-02-01 Wiring substrate and electronic component device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015056214A JP6588214B2 (ja) 2015-03-19 2015-03-19 電子部品装置と電子部品装置の製造方法

Publications (3)

Publication Number Publication Date
JP2016178177A JP2016178177A (ja) 2016-10-06
JP2016178177A5 JP2016178177A5 (ja) 2017-10-26
JP6588214B2 true JP6588214B2 (ja) 2019-10-09

Family

ID=56925143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015056214A Active JP6588214B2 (ja) 2015-03-19 2015-03-19 電子部品装置と電子部品装置の製造方法

Country Status (2)

Country Link
US (1) US9633964B2 (ja)
JP (1) JP6588214B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130457A (zh) * 2019-12-31 2021-07-16 Tcl集团股份有限公司 光源板及其制备方法和显示器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102992A (ja) * 1987-10-15 1989-04-20 Mitsubishi Electric Corp リフロー半田付けによる電子部品の実装方法
JPH03117864U (ja) * 1990-03-16 1991-12-05
US5136365A (en) 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JPH0488038U (ja) * 1990-12-19 1992-07-30
JPH05121864A (ja) * 1991-10-25 1993-05-18 Nec Corp 印刷配線板
JP2001085827A (ja) * 1999-09-14 2001-03-30 Fuji Xerox Co Ltd プリント配線基板
JP2002076594A (ja) * 2000-09-05 2002-03-15 Hitachi Telecom Technol Ltd プリント配線板
JP2002171051A (ja) * 2000-12-04 2002-06-14 Hitachi Telecom Technol Ltd プリント配線板
JP4168346B2 (ja) * 2004-12-07 2008-10-22 株式会社アドリンクス 表面実装部品の実装構造
JP4887997B2 (ja) * 2006-09-19 2012-02-29 日本電気株式会社 電子部品の実装方法
JP2008171975A (ja) * 2007-01-11 2008-07-24 Funai Electric Co Ltd 半導体部品の実装構造及び実装方法
WO2009044695A1 (ja) * 2007-10-05 2009-04-09 Nec Corporation 電子部品の実装方法等
JP5205066B2 (ja) * 2008-01-18 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5264585B2 (ja) * 2009-03-24 2013-08-14 パナソニック株式会社 電子部品接合方法および電子部品
JP5991915B2 (ja) * 2012-12-27 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6215784B2 (ja) * 2014-06-27 2017-10-18 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
US9633964B2 (en) 2017-04-25
JP2016178177A (ja) 2016-10-06
US20160276301A1 (en) 2016-09-22

Similar Documents

Publication Publication Date Title
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
TWI667759B (zh) 形成用於覆晶半導體晶粒的墊佈局的半導體裝置及方法
US8763242B2 (en) Semiconductor device and method of manufacturing the same
US8623753B1 (en) Stackable protruding via package and method
TWI419300B (zh) 內建電子零件之基板及其製造方法
JP4035733B2 (ja) 半導体装置の製造方法及び電気的接続部の処理方法
KR102448248B1 (ko) Pop형 반도체 패키지 및 그 제조 방법
US20070057022A1 (en) Component mounting method and component-mounted body
TW201526232A (zh) 半導體裝置及其製造方法
US20070281557A1 (en) Method of fabricating circuit board having different electrical connection structures
JP5320165B2 (ja) 半導体装置
WO2012102303A1 (ja) 電子部品モジュールおよび電子部品素子
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
KR100961309B1 (ko) 반도체 패키지
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US20080290528A1 (en) Semiconductor package substrate having electrical connecting pads
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
JP2009111307A (ja) 部品内蔵配線板
JP6588214B2 (ja) 電子部品装置と電子部品装置の製造方法
JP2009289914A (ja) 配線基板
CN114551415A (zh) 半导体封装
JP4417974B2 (ja) 積層型半導体装置の製造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR100961308B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180619

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180820

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190912

R150 Certificate of patent or registration of utility model

Ref document number: 6588214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150