JP4168346B2 - 表面実装部品の実装構造 - Google Patents

表面実装部品の実装構造 Download PDF

Info

Publication number
JP4168346B2
JP4168346B2 JP2004382320A JP2004382320A JP4168346B2 JP 4168346 B2 JP4168346 B2 JP 4168346B2 JP 2004382320 A JP2004382320 A JP 2004382320A JP 2004382320 A JP2004382320 A JP 2004382320A JP 4168346 B2 JP4168346 B2 JP 4168346B2
Authority
JP
Japan
Prior art keywords
mounting
component
pad
lead
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004382320A
Other languages
English (en)
Other versions
JP2006165485A (ja
Inventor
寛 有坂
Original Assignee
株式会社アドリンクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドリンクス filed Critical 株式会社アドリンクス
Priority to JP2004382320A priority Critical patent/JP4168346B2/ja
Publication of JP2006165485A publication Critical patent/JP2006165485A/ja
Application granted granted Critical
Publication of JP4168346B2 publication Critical patent/JP4168346B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、表面実装部品の実装構造に関し、ガルウィングタイプ或いはJタイプのリード群を備えた表面実装部品をプリント基板上等に実装するための、プリント配線パターンを構成するパッドを含み構成されて電気的接続装置(ソケット)として用いることができる表面実装部品の実装構造に関する。
電子部品をプリント基板上に実装する際には、該部品のリードをプリント基板のスルーホールに挿入してはんだ付けを行う挿入実装部品と、該部品のリードをプリント基板のパッド上に載置し、はんだ付けを行う表面実装部品とがある。表面実装部品には、BGA、QFP、SOP、チップ等様々な形状があり、それぞれの部品に対応した形状のパッドがプリント基板上に配置される。図9にガルウィングタイプのリードを備えたQFPのICの外観を示す。これらの表面実装部品は、多くの場合、リフローソルダリングによって一括してプリント基板上のパッドにはんだ付けされる。
図10−(a)に、QFP等のガルウィングタイプのリードを備えた表面実装部品、またはPLCC等のJタイプのリードを備えた表面実装部品を実装するための既知のパッド部を示す。図10−(b)は、部品底面にはんだバンプを配列したBGAを実装するパッド部を示す。図6に示した形状のパッドに表面実装部品を実装する場合には、部品位置を固定する因子が存在しない為、マウンタを用いる。マウンタにより正確な位置に表面実装部品を搭載しても、何らかの外的要因によってリードの位置ずれが発生する場合がある。また、該パッドの隣に位置するパッドとの間に壁となるものが存在しない為、互いの半田同士が接触し、短絡不良(はんだブリッジ)が発生する場合がある。
〔特許文献1〕には、上記のような点に鑑みなされた、プリント基板のプリント配線パターン上に各種表面実装部品を実装する時、はんだブリッジや部品位置ずれの発生を抑止することによって不良修正工数の低減を図れると共に、Pbフリーはんだにてはんだ付けしたときに発生するパッド剥離や面付濡れ不足によるCu見えを防止して製品寿命低下を抑止できる、プリント基板上のパッドの形状が提案されており、プリント基板上のプリント配線パターン上に各種表面実装部品を実装する時、不良修正工数の低減及び製品寿命低下を抑止できるとされている。
図11に特許文献1での開示例を示す(図では、特許文献1に準じた参照数字にダッシュを付加した符号を付してある)。図11(a)は、QFP及びPLCC等の、図11−(b)は、SOP及びSOJ等の表面実装部品のリードに対応してプリント基板表面に形成されたパッド配列の一例を示す平面図であり、表面実装部品のリードに対応するピッチで多数のパッドが直線的に配置されていて電気的接続部として機能する。図11−(c)に該パッドの正面図を、図11−(d)に該パッドの側面図を、図11−(e)に表面実装を完了した状態の側面図を示す。
また、集積回路等の多電極の表面実装部品は、電気的接続装置(ソケット)を用いてプリント基板あるいはIC試験機器における適宜の基体の実装も広く行われる。この場合、従来から電気的接続装置(ソケット)として導体のコンタクトとそれを支持する非導体のハウジングから構成されたものが多く使われている(例えば、特許文献2、特許文献3参照)。参考のため、図9に特許文献2での開示例を、図12に特許文献3での開示例を示す(各図では、各特許文献に準じた参照数字にダッシュを付加した符号を付してある)。
このような電気的接続装置(ソケット)を用いての実装の場合、従来のソケットは(集積回路の)リード線と電気的接続をする導体の部分とリード線の位置を固定する非導体の部分が大きく構成されており、小型化微細化に対応するのが難しくなっている。また、電気回路の動作信号速度が速くなってくると伝導体の部分が大きいため高速度に対応することが出来なくなっているとの不都合がある。
特開2003−249746号公報 特開平5−174922号公報 特開平11−195677号公報
したがって、本発明は従来の表面実装技術に見られる上述した不都合を解決した、QFP等のガルウィングタイプ或いはPLCC等のJタイプのリード群を備えた表面実装部品を実装対象とし、はんだブリッジや部品位置ずれの発生も無く小型化微細化が可能となる、新規な構造を採った表面実装部品の実装構造を提供することを目的とする。
請求項1に記載の本発明の実装構造は、ガルウィングタイプ或いはJタイプのリード群を備えた表面実装部品をプリント基板上に実装するための表面実装部品の実装構造であって、プリント基板の基体の表面に前記リード群の夫々の先端部に対応してリードの延出方向に延在するように設けられた整列した複数のパッド部と、前記表面実装部品を前記基体側に付勢し固定する固定手段とを含み構成され、前記パッド部には、導電性を有した突出部が実装位置に実装姿勢で載置された前記表面実装部品のリード先端部の延在方向両側に交互に千鳥状に各パッド部につき少なくとも3個が個々のパッド部全てに同一配置形状の配置で形成されており、前記突出部表面は、前記基体上実装位置に載置され前記固定手段により付勢された前記表面実装部品のリードの下側面の両側端の角部に側方下方から斜めに当接するようにした曲面もしくは斜面を有していることを特徴とする。
請求項2に記載の本発明の実装構造は、前記表面実装部品のリードの配置形状に対応させて、少なくとも2つの整列方向が異なる前記パッド部列を有することを特徴とする。請求項に記載の本発明の実装構造は、前記パッド部が、前記突出部の少なくとも上部を残してソルダレジスト被覆部によって被覆されていることを特徴とする。
また、請求項4に記載の本発明の実装構造は、請求項1または請求項2に記載の表面実装部品の実装構造において、前記パッド部が、前記突出部少なくとも上部を残してソルダレジスト被覆部によって被覆されており、前記突出部はメッキ処理により形成されていることを特徴とする。請求項5に記載の本発明の実装構造は、請求項1〜3のいずれか1項に記載の表面実装部品の実装構造において、前記突出部が半田バンプとして形成されていることを特徴とする。請求項に記載の本発明の実装構造は、請求項1〜5のいずれか1項に記載の実装構造において、前記表面実装部品の面方向の位置及び姿勢を規制するガイド部材を更に備える。
本発明に係る表面実装部品の実装構造によれば、従来のソケットに比べて伝導体部の長さが1/100から1/500と短くなるので高速化対応に効果があり、伝送速度と漏話が著しく改善される。また、リードあたりの接点が複数で構成されるマルチコンタクトになるので接続信頼性が大幅に向上する。また、電気接続のための接触面が面接点と異なり複数の点接触で構成され、その接触部以外は空に浮いている形となるため、微細のゴミによる接触異常が起こりにくい。また、表面実装部品の実装が極めて簡単になる。特に、3個のバンプ15を千鳥状に配置しているので、リード13を3点支持することができ、リード位置決めひいてはICの位置決めが正確にできる。
本発明における表面実装部品の実装構造は、基体表面の伝送路(導体)上にバンプを平行に複数個設け、そのバンプの頂点と底の間にリード線を落とし込むことによりリード線の位置固定と電気的接続を同時に行うことが出来る電気的接続装置(ソケット)として機能する。
参考用第1実施形態〕先ず、3個のバンプ15を千鳥状に配置した本発明の実装構造と類似した参考構造を参考実施形態として示す。この参考用の第1の実施の形態について、図面に従って説明する。図1はこの形態に係る、基体(プリント基板)表面上に設けられたパッド列を示す平面図、図2はIC及びプリント基板の、ICのリード整列方向から見た断面図、図3は同じくICのリード延出方向から見た断面図である。
実装構造は、取付基体としてのプリント基板の上面で伝送路(パターン)の先端部に形成され突出部を備えた複数のパッド部と、これらのパッド群部分上に載置されて個々のリードを夫々にパッド部に接するようにして載置された表面実装部品を前記基体側に付勢した状態で固定するように構成されている図示しない固定手段とにより構成されている。
パッド群(パッド列)は、表面実装部品としての、図9に示したようなガルウィングタイプのリードを採用したQFPパッケージのICを実装するためにプリント基板上に整列して形成されている。夫々のパッド部は、ICのリード群の夫々の先端部に対応してリードの延出方向に延在するように設けられている。
本実施の形態では、実際には実装対象の四角形状のIC(表面実装部品)17に対応して、バンプ15が形成されたパッド部14が、IC17の一辺に割り当てられたリードと同数配置されてパッド列になっており、このようなパッド列が図10(a)の場合と同様に、ICの平面外径形状に対応して四角形形状に配置されているが、図1〜図3では、一列のパッド部列(14,14,…)の一部のみを図示している。
本実施形態の実装構造10Aでは、基体としてのプリント基板11の表面には、伝送路(パターン)12が形成され、該パターン12の先端は、ICのリード群(13,13,…)のうちで対応するリード13の先端部に対応する位置にリード13の延出方向に延在するように伝送路と一体で等幅の長方形状のパッド部14になっている。12aはパターン端部のランドで、スルホールになっている。各パッド部14はリード延出方向と直交方向に整列して設けられている(図1ではパッド部列の一部のみが示されている)。個々のパッド部14のリードの延在方向両側の側辺部分には、導電性を有する突出部としてのバンプ15が形成されている。
この実施の形態では、1つのパッド部14にはパッド部の延在方向両側に夫々2個ずつ対称に合計4個のバンプ(突出部)15が形成されている。バンプ15は、表面実装部品の側縁に沿って整列した個々のパッド部14全てにバンプ15が同一配置形状に配置されている。すなわち、1列内では夫々のパッド部14でのバンプ15の配置状態(分布)が、互いに向きの揃った合同の関係になっている。
上記バンプ15は、パターン12上に金属メッキ処理をすることにより形成されている。すなわち、パターン12およびパッド部14をエッチング工程により形成した後に、パッド部14上の突出部15に相当する位置を残してレジスト材16を塗布し、突出部位置に金属メッキ処理により所定形状の突出部を突出形成する。すなわち、表面実装部品17のリード12の幅よりも所定寸法内側までかかる突出部領域を残してレジスト材16を塗布し、レジスト材16で被覆されない突出部領域に、例えば胴メッキ処理を施す。これにより、プリント基板11上の実装位置に載置された表面実装部品のリード12の下側面の両側端の角部に側方下方から斜めに当接するような凸曲面を有するようにバンプ(突出部)15が形成される。その後、突出部表面に更に金メッキを施してパターン12に電気接続された導電性のバンプ15を完成する。このようにして、本実施の形態では、プリント基板11はソルダレジスト被覆部レジスト材16によって被覆されており、パッド部14ではバンプ15の上部のみ残して被覆される。
部品実装位置近傍には、IC(表面実装部品)17をプリント基板11側に付勢し固定する適宜の固定手段(図示せず)が設けられる。この固定手段は、表面実装部品17を上方から押圧する構造であれば良く、プリント基板11に一端を固定支持され先端部で表面実装部品17の上部を押圧するようにしたバネ片等の簡易なもので良く、既知の適宜の構成を採用すれば良い。例えば、表面実装部品の面方向の位置及び姿勢を規制するガイド部材を備えた前出の図12に示したのと類似の構成を採用し、表面実装部品17取付け時の位置及び姿勢の規制と表面実装部品17の固定を図っても良い。もっとも、これよりも格段に簡易な固定手段でも実用上は充分足りる。
IC(表面実装部品)17の実装作業は、プリント基板11上の実装位置にIC17を、伝送路上に平行に設けたバンプ15の間夫々に各リード16を落とし込むようにして載置する。後は、IC17を固定手段により付勢した状態で固定するだけで良く、載置されたIC17の各リード16にはその下側面の両側端の角部に側方からバンプ15の底部と頂点の間の曲面が当接し、IC17の位置決めと電気的接続を同時に行うことが出来る。このように、IC17を容易に正確な位置に固定でき、また電気的接続が確実に行うことが出来る。実装位置に載置されたICは固定手段によって上面側から付勢され確実に固定される。
本発明の実装構造によれば、従来のソケットに比べて、伝導体部の長さが1/100から1/500と短くなるので高速化対応に効果がある。すなわち、伝送速度と漏話が著しく改善される。リードあたりの接点が複数で構成されるマルチコンタクトになるので接続信頼性が大幅に向上する。バンプの頂点から底辺の間のスロープが寄与して、表面実装部品のリード線幅の仕様の異なる物および固体差(寸法誤差)に対する許容度が大きい。また、接触面が面接点と異なり複数の点接触で構成され、その接触部以外は空に浮いている形となるため、微細のゴミによる接触異常が起こりにくい。
本実施の形態では、実装構造は互いに直交方向に延びていて整列方向が異なる4つのパッド列でなっている。このため、パッド群の上に所定位置及び所定姿勢でIC17を載置した際にIC17の位置は各リード13が突出部15にガイドされて、自ずと正確な実装位置に載置されることになり容易に実装することができる。なお、本表面実装構造を用いてIC17が実装(固定手段の付勢力で固定)されると、各リード13中に若干曲がったリード13があった場合でも、このリード13がバンプ15間に位置規制されて変形が矯正されるのでリード間の短絡事故が防止できるという副次的効果も得られる。
上述の実施の形態では、突出部としてバンプ15を形成した例を示したが、これに限らず突出部は表面実装部品のリードに接触して電気接続をはかると同時に部品の位置決めを行うための曲面もしくは斜面を有した形状であれば良く、適宜の金属部品で形成することもできる。然しながら、コスト面や形成の容易さから、バンプとして形成すると合理的である。また、実施の形態では、ガルウィングタイプのリードを採用したQFPパッケージのICの場合を例示したが、略同様の構成でPLCC等のJタイプのリード群を備えた表面実装部品をプリント基板上に実装するための実装構造も実現できる。
本実施の形態では、表面実装部品のIC17には四角形状にパッド列が配置されているので水平方向の位置及び姿勢が規定されるが、実装構造がデュアルインラインの端子配置を持った表面実装部品に対応させる場合には、部品実装時に表面実装部品の面方向の位置及び姿勢を規制するための適宜のガイド部材を更に設けるようにするのが良く、確実に正確な実装位置に載置して実装され好適である。
参考用第2実施形態〕更に参考として、上述同様のIC17を実装するためのパッド列の第2の実施の形態を図4の平面図に示す(一列の一部のパッド部のみ図示)。符号は前実施形態と同等部分には同一符号を付している。この実施の形態では、1つのパッド部14にはパッド部14の延在方向両側に夫々1個ずつ対称に平面形状(領域)が長楕円形のバンプ(突出部)15が形成されている。このような突出部15は、前述したと同様にメッキ処理により形成することができる。
なお、これ以外にも、同等の突出部15が、予め製作しておいた所定形状の頭部と微細な脚部を一体にした金属部品を、その脚部をプリント基板上パッド部の突出部形成位置に設けた孔部に係合させることでも形成することができる。上記の点以外は、前実施形態と同様で良く、重複する説明は省略する。本実施形態においても、前実施の形態同様に適宜の固定手段により表面実装部品を容易に位置固定でき、また電気的接続が確実に行うことが出来る。
〔第3実施形態〕続いて、本願発明である上述したと同様のIC17を実装するためのパッド列の実施形態を第3の実施の形態として図5〜図7により説明する。図5は、パッド列の一部を示した平面図、図6は斜視図である。図7は同じくパッド列14を、載置されたIC(表面実装部品)17と共に一部を示した部分斜視図である。これまでの参考用の実施の形態と同等部分には同一符号を付して説明を省略する。
この第3実施形態では、1つのパッド部14には3個のバンプ(突出部)15がパッド部14の延在方向両側に交互に千鳥状配置となるように形成されている。バンプ15は、表面実装部品の側縁に沿って整列した個々のパッド部14全てにおいて前記突出部15が同一配置形状で千鳥状に配置されている。この実施の形態ではバンプ15を一列のパッド群で対応する同一位置に千鳥状に配置しているので隣接するパッド間の間隔を狭くすることが可能になっている(図は説明の都合上狭ピッチのものではない)。
このように、伝送路上に平行に構成するバンプの位置を的確な千鳥状の配置にし、隣接する伝送路にも同様にバンプを千鳥配置することでリード線間距離の微細化に対応することができる。更に、隣接するバンプに対応した位置及び形状にパッド部の側縁部に切欠きを形成するようにしても良く、このようにすれば、更に峡間隔にパッド部14を形成することができる。特に、3個のバンプ15を千鳥状に配置しているので、リード13を3点支持することができ、リード位置決めひいてはICの位置決めが正確にできる。パッド部14からのパターン12の延出方向は、全て同一向きでなくとも良く、図8の平面図に示すようにIC本体側に延びるパターンを混在させても良い。
バンプ15は、前述したと同様にメッキ処理により形成、或いは別体の金属部品をプリント基板パッド部の所定位置に固着することで突出部を形成することができる。或いは、突出部15を半田バンプにより形成しても良い。また、1つのパッド部に千鳥状に配置するバンプ15は3個以上にしても良い。
本発明の実装構造は、実際に表面実装部品を装置のプリント基板に実装する場合の他、ICテスタ等の試験機器のIC接続部に使用しても良く、正確確実な部品実装が極めて簡易に行える。
本発明の実装構造に係る基体表面上に設けられたパッド列の一実施形態を示す平面図である。 IC及びプリント基板の、ICのリード整列方向から見た断面図である。 同じくICのリード延出方向から見た断面図である。 本発明に係るパッド列の第2実施形態を示す平面図である。 本発明に係るパッド列の第3実施形態を示す平面図である。 同じく、パッド列を示す斜視図である。 同じく、パッド列を載置されたICと共に示した斜視図である。 本発明の第3実施形態に係る他のパッド列を示す平面図である。 ガルウィングタイプのリードを備えたQFPのICの外観図である。 (a)〜(e)は、従来のパッドの形状の形態例を示す斜視図である。 既知の電気的接続装置(ソケット)の形態例を示す斜視図である。 既知の電気的接続装置(ソケット)の形態例を示す斜視図である。
符号の説明
10A,10B,10C,10D…実装構造
11…プリント基板(基体)
12…伝送路(パターン)
13(13,13,…)…リード(群)
14…パッド部
15…バンプ(突出部)
16…レジスト材
17…IC(表面実装部品)

Claims (6)

  1. ガルウィングタイプ或いはJタイプのリード群を備えた表面実装部品をプリント基板上に実装するための表面実装部品の実装構造であって、
    プリント基板の基体の表面に前記リード群の夫々の先端部に対応してリードの延出方向に延在するように設けられた整列した複数のパッド部と、
    前記表面実装部品を前記基体側に付勢し固定する固定手段とを含み構成され、
    前記パッド部には、導電性を有した突出部が実装位置に実装姿勢で載置された前記表面実装部品のリード先端部の延在方向両側に交互に千鳥状に各パッド部につき少なくとも3個が個々のパッド部全てに同一配置形状の配置で形成されており、
    前記突出部表面は、前記基体上実装位置に載置され前記固定手段により付勢された前記表面実装部品のリードの下側面の両側端の角部に側方下方から斜めに当接するようにした曲面もしくは斜面を有していることを特徴とする表面実装部品の実装構造。
  2. 前記表面実装部品のリードの配置形状に対応させて、少なくとも2つの整列方向が異なる前記パッド部列を有することを特徴とする請求項1に記載の表面実装部品の実装構造。
  3. 前記パッド部が、前記突出部の少なくとも上部を残してソルダレジスト被覆部によって被覆されていることを特徴とする請求項1または請求項2に記載の表面実装部品の実装構造。
  4. 前記パッド部が、前記突出部少なくとも上部を残してソルダレジスト被覆部によって被覆されており、前記突出部はメッキ処理により形成されていることを特徴とする請求項1または請求項2に記載の表面実装部品の実装構造。
  5. 前記突出部が半田バンプとして形成されていることを特徴とする請求項1〜3のいずれか1項に記載の表面実装部品の実装構造。
  6. 前記表面実装部品の面方向の位置及び姿勢を規制するガイド部材を更に備えたことを特徴とする請求項1〜5のいずれか1項に記載の表面実装部品の実装構造。
JP2004382320A 2004-12-07 2004-12-07 表面実装部品の実装構造 Expired - Fee Related JP4168346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004382320A JP4168346B2 (ja) 2004-12-07 2004-12-07 表面実装部品の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004382320A JP4168346B2 (ja) 2004-12-07 2004-12-07 表面実装部品の実装構造

Publications (2)

Publication Number Publication Date
JP2006165485A JP2006165485A (ja) 2006-06-22
JP4168346B2 true JP4168346B2 (ja) 2008-10-22

Family

ID=36667122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004382320A Expired - Fee Related JP4168346B2 (ja) 2004-12-07 2004-12-07 表面実装部品の実装構造

Country Status (1)

Country Link
JP (1) JP4168346B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5201820B2 (ja) * 2006-12-04 2013-06-05 三洋電機株式会社 電池パック
JP5445368B2 (ja) * 2010-07-13 2014-03-19 サンケン電気株式会社 半導体モジュール及び半導体モジュールの製造方法
JP5738623B2 (ja) 2011-02-22 2015-06-24 オリンパス株式会社 ケーブル接続構造およびケーブル接続方法
JP5762820B2 (ja) * 2011-05-17 2015-08-12 オリンパス株式会社 ケーブル接続構造およびケーブル接続基板
JP6588214B2 (ja) * 2015-03-19 2019-10-09 新光電気工業株式会社 電子部品装置と電子部品装置の製造方法
SG11202104077RA (en) * 2019-01-31 2021-05-28 Yamaichi Electronics Co Ltd Socket for inspection

Also Published As

Publication number Publication date
JP2006165485A (ja) 2006-06-22

Similar Documents

Publication Publication Date Title
US7090502B2 (en) Board connecting component and three-dimensional connecting structure using thereof
JP4956609B2 (ja) ファインピッチ電気接続アセンブリのための複合端子
JP3399959B2 (ja) 高密度電子装置用はんだ付け可能なコネクタ
US20030114029A1 (en) Contact for ball grid array connector
JP2018174017A (ja) ソケット
US5602422A (en) Flexible leads for tape ball grid array circuit
US8096836B2 (en) Electrical connector with contacts having tail portions with a different pitch than or discrete from contact portions of the contacts
JP4168346B2 (ja) 表面実装部品の実装構造
US20070238324A1 (en) Electrical connector
US6830462B1 (en) Electrical connector housing
KR0146063B1 (ko) 반도체 패키지 및 그 제조방법
US7193158B2 (en) Wiring board device
US20050124186A1 (en) Electronic device having adapter and connection method thereof
US7029292B2 (en) Electrical connector and contact
US7910838B2 (en) Solder ball interface
JP3072064B2 (ja) コネクタ
US20070089901A1 (en) Circuit board providing coplanarity of solders and high soldering reliability for semiconductor component
JP3895465B2 (ja) 基板の実装方法、基板の実装構造
JP3242858B2 (ja) コネクタ及びその製造方法
JP2022083960A (ja) 電子部品の実装構造
JPH0739260Y2 (ja) 混成集積回路装置
US8270179B2 (en) Printed circuit board and method for mounting electronic components
KR0128205Y1 (ko) 반도체 패키지
KR200173797Y1 (ko) 반도체 제조용 마이크로 스프링의 컨텍터
JP2925376B2 (ja) 回路基板

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20071205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071205

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20080212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140815

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees