JPH0739260Y2 - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0739260Y2 JPH0739260Y2 JP5163691U JP5163691U JPH0739260Y2 JP H0739260 Y2 JPH0739260 Y2 JP H0739260Y2 JP 5163691 U JP5163691 U JP 5163691U JP 5163691 U JP5163691 U JP 5163691U JP H0739260 Y2 JPH0739260 Y2 JP H0739260Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- integrated circuit
- insulator
- sil
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、面実装が可能なシング
ルインライン型混成集積回路装置に関する。
ルインライン型混成集積回路装置に関する。
【０００２】
【従来の技術】特定の機能を有する混成集積回路基板の
一方の辺に端子リードを一列に取付けたパッケージタイ
プの回路装置、いわゆるシングルインライン型混成集積
回路装置（以下これを「ＳＩＬ集積回路装置」という）
を他の混成集積回路基板（以下これを「親基板」とい
う）上に装着し、上記端子リードを介してＳＩＬ集積回
路装置と親基板とを電気的に接続する手法がある。以下
この接続方法を図５（ａ）、（ｂ）にしたがって説明す
る。
一方の辺に端子リードを一列に取付けたパッケージタイ
プの回路装置、いわゆるシングルインライン型混成集積
回路装置（以下これを「ＳＩＬ集積回路装置」という）
を他の混成集積回路基板（以下これを「親基板」とい
う）上に装着し、上記端子リードを介してＳＩＬ集積回
路装置と親基板とを電気的に接続する手法がある。以下
この接続方法を図５（ａ）、（ｂ）にしたがって説明す
る。
【０００３】ＳＩＬ集積回路装置１はその主面の一つの
端部に端子リード用半田ランド２が一列に形成され、こ
こに端子リード３の一端が半田付けされ、該端子リード
３が該回路装置１の主面に対して平行に導出されてい
る。一方親基板５は上記ＳＩＬ集積回路装置１の端子リ
ード３が挿入されるスルーホール６を備え、ここに上記
端子リード３が挿入された後、フロー半田付け法によ
り、電気的、機械的に端子リードを接続・固定すること
で、ＳＩＬ集積回路装置１が親基板に実装される。ま
た、混成集積回路装置に外来ノイズが混入したり、ある
いは上記回路装置自身から発するノイズによって他の回
路に影響を与えるのを防止するために、図５（ｂ）に示
す如く、フェライトコア７に複数の孔８を設け、該孔８
に上記端子リード３を挿入した後に親基板５に実装して
ノイズの吸収を計ることも行なわれている。
端部に端子リード用半田ランド２が一列に形成され、こ
こに端子リード３の一端が半田付けされ、該端子リード
３が該回路装置１の主面に対して平行に導出されてい
る。一方親基板５は上記ＳＩＬ集積回路装置１の端子リ
ード３が挿入されるスルーホール６を備え、ここに上記
端子リード３が挿入された後、フロー半田付け法によ
り、電気的、機械的に端子リードを接続・固定すること
で、ＳＩＬ集積回路装置１が親基板に実装される。ま
た、混成集積回路装置に外来ノイズが混入したり、ある
いは上記回路装置自身から発するノイズによって他の回
路に影響を与えるのを防止するために、図５（ｂ）に示
す如く、フェライトコア７に複数の孔８を設け、該孔８
に上記端子リード３を挿入した後に親基板５に実装して
ノイズの吸収を計ることも行なわれている。
【０００４】
【考案が解決しようとしている課題】近年、混成集積回
路基板上に実装される各種電子部品は面実装方法による
ものが多くなっている。この方法は電子部品を装着する
上記基板上の半田ランドにあらかじめ一定量の半田を印
刷するため、リフロー後に過剰なハンダによる端子間の
ブリッジ現象が生ずることがなく、信頼性のある混成集
積回路が実現できると言う利点がある。
路基板上に実装される各種電子部品は面実装方法による
ものが多くなっている。この方法は電子部品を装着する
上記基板上の半田ランドにあらかじめ一定量の半田を印
刷するため、リフロー後に過剰なハンダによる端子間の
ブリッジ現象が生ずることがなく、信頼性のある混成集
積回路が実現できると言う利点がある。
【０００５】しかしながら、ＳＩＬ集積回路装置を親基
板に対して面実装を施すことは困難である。例えば、図
６はＳＩＬ集積回路装置が面実装されている状態の概念
図を示すもので、同図から明らかなように、ＳＩＬ集積
回路装置１を面実装可能にしようとすると、端子リード
３を曲げ加工する必要がある。しかし図６に示すように
ＳＩＬ集積回路装置１の主面に垂直に端子リード３を揃
えて曲げることは困難であり、曲げ角度が揃っていない
と親基板５上の半田ランド９上に精度よく端子リード３
を載せることができない。また上記した方法で面実装が
可能としても、端子リード３に何等かの外力に対する保
護対策が必要であるが、そのような保護対策は実質的に
困難である。
板に対して面実装を施すことは困難である。例えば、図
６はＳＩＬ集積回路装置が面実装されている状態の概念
図を示すもので、同図から明らかなように、ＳＩＬ集積
回路装置１を面実装可能にしようとすると、端子リード
３を曲げ加工する必要がある。しかし図６に示すように
ＳＩＬ集積回路装置１の主面に垂直に端子リード３を揃
えて曲げることは困難であり、曲げ角度が揃っていない
と親基板５上の半田ランド９上に精度よく端子リード３
を載せることができない。また上記した方法で面実装が
可能としても、端子リード３に何等かの外力に対する保
護対策が必要であるが、そのような保護対策は実質的に
困難である。
【０００６】さらに図５（ｂ）に示す如く、ＳＩＬ集積
回路装置をノイズ対策を施して親基板に実装する場合、
上記ＳＩＬ集積回路の端子リードをフェライトコアに通
してから親基板上の端子リード挿入用スルーホールに挿
入する工程となる。この場合の実装作業は手作業とな
り、自動実装が出来ないことから、非常に効率の悪い実
装作業が要求される。またＳＩＬ集積回路装置の基板面
を親基板面に対して平行な姿勢で実装する方法がある
が、この方法はＳＩＬ集積回路装置の面積が広いため、
親基板側に設けられる半田ランドの位置決めのために、
親基板側の回路パターン作成時に大きな制約があるばか
りでなく、ＳＩＬ集積回路装置の片側に端子リードを備
えた場合は、その反対側の端部に補強用の固定手段が必
要となる。
回路装置をノイズ対策を施して親基板に実装する場合、
上記ＳＩＬ集積回路の端子リードをフェライトコアに通
してから親基板上の端子リード挿入用スルーホールに挿
入する工程となる。この場合の実装作業は手作業とな
り、自動実装が出来ないことから、非常に効率の悪い実
装作業が要求される。またＳＩＬ集積回路装置の基板面
を親基板面に対して平行な姿勢で実装する方法がある
が、この方法はＳＩＬ集積回路装置の面積が広いため、
親基板側に設けられる半田ランドの位置決めのために、
親基板側の回路パターン作成時に大きな制約があるばか
りでなく、ＳＩＬ集積回路装置の片側に端子リードを備
えた場合は、その反対側の端部に補強用の固定手段が必
要となる。
【０００７】そこで本考案の目的は前記従来技術におけ
る各種問題に鑑み、ＳＩＬ集積回路装置を親基板に対し
て面実装が可能な信頼性のある混成集積回路装置を提供
することにある。
る各種問題に鑑み、ＳＩＬ集積回路装置を親基板に対し
て面実装が可能な信頼性のある混成集積回路装置を提供
することにある。
【０００８】
【課題を解決するための手段】上記の本考案の目的を達
成するために、本考案は、複数の端子リードが一定の間
隔で一列状に導出された回路装置と、少なくとも上記端
子リードの数と同じ数の溝が両側に形成された柱状また
は板状の絶縁体とを有し、上記端子リードは上記絶縁体
の両側の溝に係合され、保持されると共に、該端子リー
ドの先端側が絶縁体の底面に導出されていることを特徴
とする混成集積回路装置を提供する。この場合におい
て、前記絶縁体は磁性体で形成することができる。
成するために、本考案は、複数の端子リードが一定の間
隔で一列状に導出された回路装置と、少なくとも上記端
子リードの数と同じ数の溝が両側に形成された柱状また
は板状の絶縁体とを有し、上記端子リードは上記絶縁体
の両側の溝に係合され、保持されると共に、該端子リー
ドの先端側が絶縁体の底面に導出されていることを特徴
とする混成集積回路装置を提供する。この場合におい
て、前記絶縁体は磁性体で形成することができる。
【０００９】
【作用】本考案によれば、従来困難とされていたＳＩＬ
集積回路装置の親基板への面実装が可能となり、さらに
チップ部品等と同様に自動実装も可能となる。即ち、Ｓ
ＩＬ集積回路装置からの端子リードが絶縁体の両側の溝
に係合され、保持されているため、上記絶縁体は保持具
の機能を有し、外力や振動等が加わっても端子リードが
切断されるおそれがなくなる。また端子リードの曲げ加
工時は上記絶縁体が曲げ治具の役をなすため、曲げ加工
が容易になると共に、曲げ加工精度が向上し、それによ
って半田接合時の位置決め精度が高くなる。
集積回路装置の親基板への面実装が可能となり、さらに
チップ部品等と同様に自動実装も可能となる。即ち、Ｓ
ＩＬ集積回路装置からの端子リードが絶縁体の両側の溝
に係合され、保持されているため、上記絶縁体は保持具
の機能を有し、外力や振動等が加わっても端子リードが
切断されるおそれがなくなる。また端子リードの曲げ加
工時は上記絶縁体が曲げ治具の役をなすため、曲げ加工
が容易になると共に、曲げ加工精度が向上し、それによ
って半田接合時の位置決め精度が高くなる。
【００１０】そしてＳＩＬ集積回路装置からの端子リー
ドを絶縁体の底面の溝に沿って内側に折り曲げているた
め、端子リードの先端を親基板上の半田ランドに位置合
わせして、絶縁体の底面を親基板上に載せれば、容易に
リフローを行うことが可能となる。さらに上記絶縁体に
フェライトを用いれば自己回路から発するノイズ、ある
いは外来ノイズも上記フェライトによって吸収されるた
め、別にフェライトコア等を用いる必要がなくなる。
ドを絶縁体の底面の溝に沿って内側に折り曲げているた
め、端子リードの先端を親基板上の半田ランドに位置合
わせして、絶縁体の底面を親基板上に載せれば、容易に
リフローを行うことが可能となる。さらに上記絶縁体に
フェライトを用いれば自己回路から発するノイズ、ある
いは外来ノイズも上記フェライトによって吸収されるた
め、別にフェライトコア等を用いる必要がなくなる。
【００１１】
【実施例】次ぎに、本考案の一実施例を図１、図２にし
たがって説明する。なお、これらの図面において、図
５、６に示す符号と同じものは、同一記号で示した。Ｓ
ＩＬ集積回路装置１の端部に設けられた複数の半田ラン
ド２にそれぞれ複数の端子リード３が列状に半田付けさ
れている点は、既に述べた通りである。本考案では、こ
の他に絶縁体１０を用意する。この絶縁体１０は、断面
が二等辺三角形となる三角柱であり、この三角形の両側
の二等辺部に上記端子リード３のピッチ間隔の２倍の間
隔で複数の溝１１が交互に設けられ、これらの溝１１
は、絶縁体１０の底面に連なっている。そして上記端子
リード３はこの両側に溝１１に沿って交互に挿入され、
さらに溝１１に沿って絶縁体１０の底面側に曲げ加工さ
れる。
たがって説明する。なお、これらの図面において、図
５、６に示す符号と同じものは、同一記号で示した。Ｓ
ＩＬ集積回路装置１の端部に設けられた複数の半田ラン
ド２にそれぞれ複数の端子リード３が列状に半田付けさ
れている点は、既に述べた通りである。本考案では、こ
の他に絶縁体１０を用意する。この絶縁体１０は、断面
が二等辺三角形となる三角柱であり、この三角形の両側
の二等辺部に上記端子リード３のピッチ間隔の２倍の間
隔で複数の溝１１が交互に設けられ、これらの溝１１
は、絶縁体１０の底面に連なっている。そして上記端子
リード３はこの両側に溝１１に沿って交互に挿入され、
さらに溝１１に沿って絶縁体１０の底面側に曲げ加工さ
れる。
【００１２】以上の構成によれば上記絶縁体１０は上記
端子リード３によって挟持される形となり、また端子リ
ード３は絶縁体１０の溝１１の中に挿入されているた
め、端子リード３の両端が半田で固定された状態ではコ
アタイプの構造となり、それによって、外力並びに振動
等による端子リード３の断線、あるいは曲がりの問題が
解決される。さらに上記絶縁体１０は端子リード３の曲
げ加工時の治具となり得、それによって曲げ加工精度の
向上並びに曲げ角度が均一となり、ＳＩＬ集積回路装置
の面実装がより確実に行えるようになる。
端子リード３によって挟持される形となり、また端子リ
ード３は絶縁体１０の溝１１の中に挿入されているた
め、端子リード３の両端が半田で固定された状態ではコ
アタイプの構造となり、それによって、外力並びに振動
等による端子リード３の断線、あるいは曲がりの問題が
解決される。さらに上記絶縁体１０は端子リード３の曲
げ加工時の治具となり得、それによって曲げ加工精度の
向上並びに曲げ角度が均一となり、ＳＩＬ集積回路装置
の面実装がより確実に行えるようになる。
【００１３】また本考案の混成集積回路装置は該回路に
混入する外来ノイズ、あるいは該回路自身から発するノ
イズの影響を避けるために上記絶縁体１０をフェライト
等の磁性体で形成すれば、この絶縁体１０をノイズ除去
用の従来のフェライトコアに置き換えることができる。
混入する外来ノイズ、あるいは該回路自身から発するノ
イズの影響を避けるために上記絶縁体１０をフェライト
等の磁性体で形成すれば、この絶縁体１０をノイズ除去
用の従来のフェライトコアに置き換えることができる。
【００１４】図３は本考案の他の実施例を示す図であ
る。ここで絶縁体１０は板状の形をし、絶縁体１０の両
端部１３にＳＩＬ混成集積回路装置１の端子リード３の
倍のピッチで溝１１が交互に設けられている。そして、
ＳＩＬ混成集積回路装置１の端子リード３は板状の絶縁
体１０の面に沿って曲げられ、さらに絶縁体１０の両側
部で、図４に示すように、溝１１の中に挿入されると共
に、該溝１１の中で絶縁体１０の底面１４側へ内側に折
り曲げられる。曲げられた上記底面１４側にある端子リ
ード３の先端側は図示を省略しているが、この先端側が
親基板側に設けられている半田ランド上に位置決めさ
れ、リフローによってＳＩＬ集積回路装置１が親基板に
面実装される。このような板状の絶縁体を用いることに
より、親基板に実装後のＳＩＬ集積回路装置の高さは全
体として低く構成することが可能となり、より機械的な
安定性が増す。
る。ここで絶縁体１０は板状の形をし、絶縁体１０の両
端部１３にＳＩＬ混成集積回路装置１の端子リード３の
倍のピッチで溝１１が交互に設けられている。そして、
ＳＩＬ混成集積回路装置１の端子リード３は板状の絶縁
体１０の面に沿って曲げられ、さらに絶縁体１０の両側
部で、図４に示すように、溝１１の中に挿入されると共
に、該溝１１の中で絶縁体１０の底面１４側へ内側に折
り曲げられる。曲げられた上記底面１４側にある端子リ
ード３の先端側は図示を省略しているが、この先端側が
親基板側に設けられている半田ランド上に位置決めさ
れ、リフローによってＳＩＬ集積回路装置１が親基板に
面実装される。このような板状の絶縁体を用いることに
より、親基板に実装後のＳＩＬ集積回路装置の高さは全
体として低く構成することが可能となり、より機械的な
安定性が増す。
【００１５】なお、図３、図４は絶縁体１０の両側部１
３のみに溝１１を設けた場合を示しているが絶縁体１０
の平面部分に溝を設け、その中に端子リードを係合して
も良い。また、上記板状の絶縁体１０をフェライトで形
成すれば、前記と同様にしてノイズの除去作用を有する
ことは言うまでもない。さらに、端子リード３を絶縁体
１０の両側に交互に曲げているが、例えば、２本おきや
３本おきに曲げたり、或は両端の端子リード３を一方の
側に、その中間部の端子リード３を他方の側に曲げるこ
とができるのは、いうまでない。
３のみに溝１１を設けた場合を示しているが絶縁体１０
の平面部分に溝を設け、その中に端子リードを係合して
も良い。また、上記板状の絶縁体１０をフェライトで形
成すれば、前記と同様にしてノイズの除去作用を有する
ことは言うまでもない。さらに、端子リード３を絶縁体
１０の両側に交互に曲げているが、例えば、２本おきや
３本おきに曲げたり、或は両端の端子リード３を一方の
側に、その中間部の端子リード３を他方の側に曲げるこ
とができるのは、いうまでない。
【００１６】
【考案の効果】以上の説明から明らかなように、本考案
による混成集積回路装置によれば、ＳＩＬ集積回路装置
を親基板に実装する際、絶縁体の主面に端子リードを挿
入する溝を備え、且つ端子リードが上記絶縁体を挟持す
る如く構成しているので、外力に対して端子リードの曲
がり、あるいは変形することが無くなり、上記両基板間
の信頼性のある面実装が実現可能となる。
による混成集積回路装置によれば、ＳＩＬ集積回路装置
を親基板に実装する際、絶縁体の主面に端子リードを挿
入する溝を備え、且つ端子リードが上記絶縁体を挟持す
る如く構成しているので、外力に対して端子リードの曲
がり、あるいは変形することが無くなり、上記両基板間
の信頼性のある面実装が実現可能となる。
【図１】本考案の一実施例によるＳＩＬ集積回路装置の
実装方法を説明するための斜視図である。
実装方法を説明するための斜視図である。
【図２】本考案の絶縁体の一実施例を示す斜視図であ
る。
る。
【図３】本考案からなる他の実施例を示す図であり、
（ａ）はその斜視図、（ｂ）は側面図である。
（ａ）はその斜視図、（ｂ）は側面図である。
【図４】同実施例を示す部分拡大斜視図である。
【図５】従来技術を用いた実装方法を説明するための斜
視図であり、（ａ）は挿入実装方法を示し、（ｂ）はノ
イズ対策用のフェライトコアを用いる場合を示してい
る。
視図であり、（ａ）は挿入実装方法を示し、（ｂ）はノ
イズ対策用のフェライトコアを用いる場合を示してい
る。
【図６】従来技術のもとで面実装を行なった場合の説明
図である。
図である。
１ ＳＩＬ集積回路装置 ３ 端子リード ５ 親基板 ６ スルーホール ７ フェライトコア １０ 絶縁体 １１ 溝
Claims (2)
- 【請求項１】 複数の端子リードが一定の間隔で一列状
に導出された回路装置と、少なくとも上記端子リードの
数と同じ数の溝が両側に形成された柱状または板状の絶
縁体とを有し、上記端子リードは上記絶縁体の両側の溝
に係合され、保持されると共に、該端子リードの先端側
が絶縁体の底面に導出されていることを特徴とする混成
集積回路装置。 - 【請求項２】 前記請求項１において、絶縁体が磁性体
であることを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163691U JPH0739260Y2 (ja) | 1991-06-08 | 1991-06-08 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163691U JPH0739260Y2 (ja) | 1991-06-08 | 1991-06-08 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0666063U JPH0666063U (ja) | 1994-09-16 |
| JPH0739260Y2 true JPH0739260Y2 (ja) | 1995-09-06 |
Family
ID=12892338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5163691U Expired - Lifetime JPH0739260Y2 (ja) | 1991-06-08 | 1991-06-08 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0739260Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7475010B2 (ja) * | 2022-01-21 | 2024-04-26 | 太陽インキ製造株式会社 | 立体組み立て回路部品、立体組み立て回路構造 |
-
1991
- 1991-06-08 JP JP5163691U patent/JPH0739260Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666063U (ja) | 1994-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4785533A (en) | Hybrid integrated circuit device, and method of and lead frame for use in manufacturing same | |
| EP0513743B1 (en) | Semiconductor package for surface mounting | |
| JPH0739260Y2 (ja) | 混成集積回路装置 | |
| JP4168346B2 (ja) | 表面実装部品の実装構造 | |
| JPH0615424Y2 (ja) | コネクタ実装構造 | |
| JPH0745899Y2 (ja) | 突出部を有する外部接続端子および当該外部接続端子を備えた混成集積回路装置 | |
| JPH0427183Y2 (ja) | ||
| JPH0624136Y2 (ja) | 接続端子 | |
| JP2526170Y2 (ja) | 電子基板回路 | |
| JPH073577Y2 (ja) | 混成集積回路装置 | |
| JPH0823163A (ja) | 基板の実装方法 | |
| JPH084696Y2 (ja) | 混成集積回路 | |
| JPS6236316Y2 (ja) | ||
| JP2697656B2 (ja) | チップ部品立体実装用ソケット | |
| JPH0677620A (ja) | 電子部品実装構造 | |
| JPH04134874U (ja) | 面実装型混成集積回路モジユール | |
| JPS635248Y2 (ja) | ||
| JPH0747901Y2 (ja) | 印刷配線板 | |
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPH07326705A (ja) | 電子部品およびこれを利用した実装方法 | |
| JPH0440283Y2 (ja) | ||
| JPH0576029U (ja) | 電子部品 | |
| JPS5910768Y2 (ja) | プリント基板 | |
| JPS62195160A (ja) | 混成集積回路装置製造方法およびその方法に用いられるリ−ドフレ−ム | |
| JPS62243393A (ja) | プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960227 |