JP2007243084A - はんだ層形成方法及び電子部品実装方法 - Google Patents

はんだ層形成方法及び電子部品実装方法 Download PDF

Info

Publication number
JP2007243084A
JP2007243084A JP2006066940A JP2006066940A JP2007243084A JP 2007243084 A JP2007243084 A JP 2007243084A JP 2006066940 A JP2006066940 A JP 2006066940A JP 2006066940 A JP2006066940 A JP 2006066940A JP 2007243084 A JP2007243084 A JP 2007243084A
Authority
JP
Japan
Prior art keywords
solder
substrate
lump
printing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006066940A
Other languages
English (en)
Inventor
Takeshi Kobayashi
丈司 小林
Takabumi Ogura
高文 小椋
Kentaro Yamada
健太郎 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Microelectronics Co Ltd
Original Assignee
Ricoh Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Microelectronics Co Ltd filed Critical Ricoh Microelectronics Co Ltd
Priority to JP2006066940A priority Critical patent/JP2007243084A/ja
Publication of JP2007243084A publication Critical patent/JP2007243084A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】はんだメッキ処理によらずに、フレキシブルプリント基板(FPC)1上の微細な電極パッド4の表面にはんだ層を容易に形成することができる新規なはんだ層形成方法を提供する。
【解決手段】まず、FPC1上にクリームはんだ塊を印刷する印刷工程を行う。この印刷工程では、FPC1上の複数の電極パッド4の上にそれぞれクリームはんだ塊を独立して印刷するといったことは行わず、1つのクリームはんだ塊を複数の電極パッド4に跨がせたり、クリームはんだ塊を表面に載せない電極パッド4を出現させたりするような印刷を行う。次いで、それらクリームはんだ塊中のはんだをレーザー光の照射によって溶融せしめて電極パッド4の表面に塗れ広がらせるレーザー照射工程とを実施して、FPC1上の複数の電極パッド4にそれぞれ独立したはんだ層を形成する。
【選択図】図11

Description

本発明は、基板の表面に複数の基板電極が形成された配線基板におけるそれぞれの基板電極の表面にはんだ層を形成するはんだ層形成方法に関するものである。また、本体下面に複数の下面電極を有する電子部品を配線基板の上に実装する電子部品実装方法に関するものである。
従来、電子部品として、例えばQFP(Quad Flat Pack)のように、パッケージ周囲にガルウイング状に広がるリード端子を備えるものが知られている。この種の電子部品において、パッケージ周囲に広がるリード端子の強度をある程度維持しながらリード端子数(I/O数)を増加させるためには、パッケージサイズを大型化せざるを得ない。
このため、近年では、パッケージ下面に複数の下面電極をアレイ状に配設した下面電極方式の電子部品が主流になりつつなる。例えば、LGA(Land Grid Array)、BGA(Ball Grid Array)、CSP(Chip Size Package)などである。これらの電子部品では、扁平な電極をパッケージ下面にアレイ状に配設することにより、パッケージを大型化することなく、I/O数を増加させることができる。
かかる下面電極方式の電子部品については、はんだペーストを用いて配線基板上に実装するのが一般的である。例えば特許文献1に記載されているように、まず、印刷マスクを用いた印刷法により、配線基板の配線パターン内における複数の電極パッド上にそれぞれはんだペースト塊を印刷する。次いで、電子部品を、配線基板上に印刷されたはんだペースト塊上に載置する。そして、リフロー工程にて、配線基板を電子部品とともにリフロー炉に入れて加熱して、はんだペースト塊内のはんだ粒を溶融させる。この後、溶融はんだを冷却によって固化させることで、配線基板の電極パッドと電子部品の下面電極とを接合する。
配線基板の電極パッド上にはんだペースト塊を印刷する方法に代えて、電極パッド上にはんだメッキ処理によるはんだ層を形成する方法を採用してもよい。但し、はんだメッキ処理は、はんだペースト塊を印刷する方法に比べてコスト高になってしまう。
特開2000−299552号公報
電子機器の小型化に伴って配線基板上の電極パターンの微細ピッチ化が進められる近年においては、次に説明する理由により、上述した印刷法を利用して電子部品を実装することが非常に困難になってきている。即ち、微細ピッチの電極パターンに対応する印刷パターンを形成した印刷マスクでは、印刷パターンを構成する複数の微細な貫通孔からのクリームはんだの抜け性が著しく悪くなる。このため、貫通孔内からの電極パッド上へのクリームはんだの転位が良好に行われなくなって、クリームはんだ塊のはんだ量が不足したり、クリームはんだ塊の欠落が発生したりする。そして、これらにより、配線基板の電極パッドと電子部品の下面電極との接合不良を引き起こしてしまう。また、たとえはんだ量の不足やクリームはんだ塊の欠落が起きなかったとしても、印刷ズレにより、複数のクリームはんだ塊がそれぞれ対応する電極パッド上にきちんと載らないことがある。このような場合にも、電極パッドと下面電極との接合不良が起こる。今後、電極パターンの更なる微細ピッチが進められていくと、接合不良の多発によって歩留まりが相当に悪くなっていくことが予想される。
かかる接合不良を回避すべく、はんだペースト塊を印刷する方法に代えて、電極パッド上にはんだメッキ処理によるはんだ層を形成する方法を採用すると、上述したように、コスト高を引き起こしてしまう。
本発明は、以上の背景に鑑みなされたものであり、その目的とするところは、はんだメッキ処理によらずに、配線基板上の微細な基板電極の表面にはんだ層を容易に形成することができる新規なはんだ層形成方法を提供することである。また、かかるはんだ層形成方法を利用して配線基板上に電子部品を実装する電子部品実装方法を提供することである。
上記目的を達成するために、請求項1の発明は、基板の表面に複数の基板電極が形成された配線基板におけるそれぞれの基板電極の表面にはんだ層を形成するはんだ層形成方法において、上記配線基板上にクリームはんだ塊を印刷する印刷工程と、該クリームはんだ塊中のはんだをレーザー光の照射によって溶融せしめて上記基板電極の表面に塗れ広がらせるレーザー照射工程とを実施して、上記複数の基板電極の表面にそれぞれ独立したはんだ層を形成することを特徴とするものである。
また、請求項2の発明は、請求項1のはんだ層形成方法において、上記レーザー照射工程にて、1つのクリームはんだ塊から得られた溶融はんだを2以上の上記基板電極の表面上でそれぞれ独立して濡れ広がらせることを特徴とするものである。
また、請求項3の発明は、請求項2のはんだ層形成方法において、上記印刷工程にて、1つのクリームはんだ塊に2以上の上記基板電極を跨がせるパターンを印刷した後、上記レーザー照射工程にて、該クリームはんだ塊から得られた溶融はんだを該クリームはんだ塊が跨いでいた2以上の基板電極の表面上でそれぞれ独立して濡れ広がらせることを特徴とするものである。
また、請求項4の発明は、請求項1乃至3の何れかのはんだ層形成方法において、上記印刷工程にて、複数の基板電極のうち、上記クリームはんだ塊を載せないものを出現させるパターンを印刷した後、上記レーザー照射工程にて、その基板電極の近傍に印刷されたクリームはんだ塊から得られた溶融はんだを、その基板電極の表面上で濡れ広がらせることを特徴とするものである。
また、請求項5の発明は、本体下面に複数の下面電極が形成された電子部品を、基板の表面に複数の基板電極が形成された配線基板の上に実装する電子部品実装方法において、上記配線基板上にクリームはんだ塊を印刷する印刷工程と、該クリームはんだ塊中のはんだをレーザー光の照射によって溶融せしめて上記基板電極の表面に塗れ広がらせるレーザー照射工程と、濡れ広がった溶融はんだの固化によって表面にはんだ層が形成された複数の基板電極の上に上記電子部品を載置する載置工程と、それら基板電極のはんだ層のはんだを再溶融させて、それら基板電極と該電子部品の複数の上記下面電極とを接合する再溶融工程とを実施して、該電子部品を上記配線基板上に実装することを特徴とするものである。
これらの発明においては、次に説明する理由により、はんだメッキ処理によらずに、配線基板上の微細な基板電極の表面にはんだ層を容易に形成することができる。即ち、本発明者らは、配線基板の基板電極上に印刷したクリームはんだ塊中のはんだ粒をリフロー工程によって溶融させる代わりに、レーザー光の照射によって溶融させた場合に、溶融はんだが基板電極の表面上でどのように濡れ広がるのかを確かめる実験を行った。このとき、実験専用の配線基板や印刷マスクを用意するのにはコストや手間がかかるので、それぞれ持ち合わせのあるものを適当に組み合わせて使用した。配線基板の電極パターンと、印刷マスクの印刷パターンとが一致しないため、はんだペースト塊が無垢の基板面に印刷されたり、複数の基板電極を跨いで印刷されたりしたが、偶然に1つの基板電極上にピタリと重なって印刷されたものもあった。そのはんだペースト塊のあたりにレーザー光を照射してはんだ粒を溶融、固化させた後、顕微鏡で観察してみた。すると、はんだペースト塊がピタリと重ね合わされていた基板電極上に、溶融はんだが良好に濡れ広がって平滑なはんだ層が形成されたことを確認することができた。同時に、驚くべき現象が確認された。1つのはんだペースト塊に跨がれていた複数の電極パッドや、はんだペースト塊が載っていなかった電極パッド上にも、溶融はんだの濡れ広がりによる平滑なはんだ層がそれぞれ独立して形成されていたのである。同様の実験を何度か試みたが、それぞれ同じような結果になった。つまり、本発明者らは実験により、複数の微細な基板電極の上やその近傍に、ある程度大きなはんだペースト塊を1つ印刷してそれにレーザー光を照射すると、溶融はんだをそれら複数の基板電極の表面上でそれぞれ独立して濡れ広がらせて、それぞれ独立したはんだ層になることを見出した。ある程度大きなはんだペースト塊であれば、はんだ量の不足や欠落を引き起こすことなく、配線基板上に確実に印刷することができる。そして、それにレーザー光を照射することで、複数の微細な基板電極にそれぞれ独立したはんだ層を形成することができる。更には、はんだペースト塊の印刷ズレが生じても、それに対するレーザー照射によって得られた溶融はんだを近傍の基板電極の表面に一様に塗れ広がらせてはんだ層を形成し得ることも見出した。よって、本発明によれば、はんだメッキ処理によらずに、配線基板上の微細な基板電極の表面にはんだ層を容易に形成することができる。
特に、請求項2の発明においては、平面積の比較的大きな1つのはんだペースト塊により、平面積の比較的小さな複数の基板電極の表面にそれぞれ独立したはんだ層を形成することができる。
また特に、請求項3の発明においては、2以上の基板電極を跨ぐ位置に印刷されたクリームはんだ塊から得られた溶融はんだにより、それらの基板電極の表面上にそれぞれ独立したはんだ層を形成することができる。
また特に、請求項4の発明においては、クリームはんだ塊が表面上に載らなかった基板電極の表面上に、その基板電極の近傍に印刷されたクリームはんだ塊から得られた溶融はんだを他の基板電極から独立して塗れ広がらせる。これにより、クリームはんだ塊の印刷ズレが生じても、複数の基板電極の表面上にそれぞれ独立したはんだ層を形成することができる。
以下、本発明を適用したはんだ層形成方法の一実施形態について説明する。
図1は、配線基板たるフレキシブルプリント基板1(以下、FPC1という)を示す斜視図である。FPC1は、厚み数十[μm]の可撓性のある基材シート2の表面に、電極パターン3が形成されたものである。基材シート2は、良好なレーザ−光透過性と絶縁性とを両立する材料からなる。かかる材料としては、例えば、波長1064[nm]のYAGレーザー光や、波長248〜355[nm]のエキシマレーザー光を透過させ得るソーダライムガラス、合成石英、硼珪酸ガラス、セラミック等を例示することができる。また、波長1064[nm]のYAGレーザー光を透過させ得るPET、ポリエチレンナフタレート(PEN)、非晶性ポリオリフィン、ソーダライムガラス、合成石英、硼珪酸ガラス、セラミック、4,4’ジアミノジフェニルエーテル・無水ピロメリット酸重縮合物を例示することができる。4,4’ジアミノジフェニルエーテル・無水ピロメリット酸重縮合物は、ポリイミドにジメチルアセトアミドを混合して得られる樹脂であり、例えば東レ・デュポン株式会社から「カプトン」という商品名で販売されている。また、波長248〜355[nm]のエキシマレーザー光を透過させ得るポリアセタール樹脂、フッ素樹脂を例示することができる。基材シート2に良好な耐衝撃性や耐久性を発揮させるために、これら材料のなかでも、特に、PET、ポリエチレンナフタレート(PEN)、非晶性ポリオリフィン、ポリアセタール樹脂、フッ素樹脂等の樹脂材料を用いることが望ましい。
電極パターン3は、図示のように、1つの大きな長四角形状として視認されるが、図2に示すように、所定ピッチで並ぶ複数の微細な短冊状の電極パッド4から構成されている。電極パッド4の幅W1、長さL1はそれぞれ37[μm]、200[μm]である。また、電極パッド4の配設ピッチP1は、169[μm]である。
電極パッド4は、図3に示すように、基材シート2の表面に積層された銅からなる第1層4aと、これの上にメッキ処理によって積層されたスズ(Sn)からなる第2層4bとから構成されている。そして、幅方向に169[μm]の配設ピッチP1で約300個並んでいる。
以上の構成のFPC1における表面に、印刷マスクとしてのプラスチックマスクを用いて、複数のクリームはんだ塊を印刷した。図4は、この印刷に用いたプラスチックマスク30を示す拡大平面図である。同図において、プラスチックマスク30は、PET(ポリエチレンテレフタレート)等のプラスチックからなる厚さ数十[μm]程度のプラスチックシートに、複数の貫通孔30aからなる印刷パターンが形成されたものである。これら貫通孔30aは、それぞれエキシマレーザー光の照射によってアブレーション加工されたものであり、図示のように幅W2、長さL2がそれぞれ200[μm]、150[μm]となっている。このような貫通孔30aが幅方向に300[μm]の配設ピッチP2で約180個並んでいる。
かかる構成のプラスチックマスク30を用いて、先に図1に示したFPC1のおもて面に約180個のクリームはんだ塊を印刷した(印刷工程)。印刷後のFPC1のおもて面を顕微鏡で拡大観察したところ、図5に示すように、クリームはんだ塊5として、何れか1つの電極パッド4の上に印刷されたものや、2つの電極パッド4を跨いで印刷されたものが確認された。
周知のYAGレーザー装置により、波長1064[nm]、ビームスポット直径40[μm]のYAGレーザー光を複数のクリームはんだ塊5に順に当てるように、FPC1をX−Yテーブル上で移動させながら、YAGレーザー照射を繰り返し行った(レーザー照射工程)。これにより、全てのクリームはんだ塊5のはんだを溶融させた。その後、FPC1上におけるはんだの状態を顕微鏡で拡大観察したところ、図6に示すように、約300個の電極パッド4の全てに、それぞれ独立したはんだ層6を形成することができた。YAGレーザーの照射については、次に掲げる条件で行った。
・YAGレーザー波長:1064[nm]
・電流出力:24[A]
・繰り返し周波数:50[KHz]
・YAGレーザー装置:日本電気株式会社製のSL115K+SL231KP
なお、電極パッド4の周囲に微少なはんだの飛び散りが認められたが、大きさが非常に小さいため、それによって電極パッド間を短絡させることはなかった。また、付着性の悪い無垢の基板面(プラスチック)に飛び散っているため、洗浄によって容易に除去することができた。FPC1にはんだを飛び散らせたくない領域がある場合には、テープや薬品によってその領域をマスキングすればよい。
また、試しに、図5に示したようなクリームはんだ塊5が印刷されたFPC1を、リフロー炉に入れてはんだを溶融させてみた。しかし、図7に示すように、固化後のはんだ7はもとのクリームはんだ塊があった位置にあり、複数の電極パッド4上で独立して塗れ広がることはなかった。YAGレーザー光の照射によって独立したはんだ層6を形成することができた理由は、次のように考えられる。即ち、レーザー照射による急激な加熱、溶融によってはんだが周囲に勢い良く広がって複数の電極パッド4を覆った後、塗れ性の悪い無垢の基板面で撥かれて、それぞれの電極パッド4上に分離されたためと考えられる。
現在の印刷技術では、印刷マスクとして、プラスチックの基材シート2に貫通孔30aがアブレーション加工されたものを用いれば、平面積が30[μm]×30[μm]=900[μm]程度のクリームはんだ塊5であれば、はんだ不足や欠落を起こすことなく良好に印刷することができる。よって、それよりも小さい例えば数十[μm]の極小電極パッドにはんだ層6を形成することも可能であると考えられる。
次に、本発明を適用した電子部品実装方法として、プリンタの電子部品たるインクジェットヘッドをFPC上に実装する電子部品実装方法(以下、単に実装方法という)の一実施形態について説明する。
本実施形態に係る実装方法では、印刷工程、レーザー照射工程、載置工程、載溶融工程という一連のプロセスにより、インクジェットヘッドをFPC上に表面実装する。
印刷工程では、先に説明したように、複数の電極パッドが形成されたFPCのおもて面上に、プラスチックマスクを用いて、電極パッドよりも少ない数のクリームはんだ塊を印刷する。かかる印刷工程は、プラスチックマスクをFPCのおもて面に密着せしめる密着工程と、密着せしめたプラスチックマスクの各貫通孔にクリームはんだを充填する充填工程と、プラスチックマスクをFPCから剥がす剥離工程とに分けられる。具体的には、まず、図8や図9に示すように、FPC1のおもて面にプラスチックマスク30を密着せしめる(密着工程)。プラスチックマスク30には、複数の貫通孔30aからなる印刷パターンが形成されている。各貫通孔30aの開口面積は、それぞれ電極パッド4の平面積よりも大きくなっている。密着工程が終了したら、次に、図10に示すように、FPC1に密着しているプラスチックマスク30の上面に、スキージ31を用いてクリームはんだ8を刷り付けて、プラスチックマスク30の各貫通孔30a内にクリームはんだ8を充填する(充填工程)。そして、図11に示すように、プラスチックマスク30をFPC1から剥がして、各貫通孔30a内のクリームはんだ8を、それぞれFPC1上に転移させる(剥離工程)。この転移によって得られた複数のクリームはんだ塊5は、それぞれ2つの電極パッド4を跨いで印刷される。なお、1つのクリームはんだ塊5を1つの電極パッド4上に印刷し、これの周囲の電極パッド4上にはクリームはんだ塊5を印刷しないようにしてもよい。また、無垢の基板面(基材シート2の表面)に印刷したクリームはんだ塊5を何れの電極パッド4上にも載せないように印刷してもよい。
このようにして印刷工程を実施したら、次に、各クリームはんだ塊5にレーザー光を照射するレーザー照射工程を実施して、各電極パッド4上にそれぞれはんだ層6を形成する。レーザー光としては、波長1064[nm]のYAGレーザー光や、波長248〜355[nm]のエキシマレーザー光などを採用することができる。
次に、周知の電子部品マウンター装置により、図12に示すように、インクジェットヘッド20を、その下面に設けられた複数の下面電極20aと、複数の電極パッド4上のはんだ層6とを対向させる姿勢でFPC1上に載置する(載置工程)。インクジェットヘッド20の複数の下面電極20aは、それぞれ独立したPZT層20bの上に積層されている。これらPZT層20bは、それぞれPb、Zr、Tiを含むペロブスカイト構造のもので、その振動による圧力でインクジェットヘッド20内から図示しないインク滴を噴射させるためのものである。
FPC1上にインクジェットヘッド20を載置したら、周知のレーザー装置により、図13に示すように、FPC1の裏面側からレーザー光Lを照射する。照射されたレーザー光Lは、FPC1のレーザー透過性の基材シート2を透過した後、電極パッド4にあたる。電極パッド4は、レーザー光Lの照射によって加熱され、その表面に形成されたはんだ層6のはんだを再溶融させる(再溶融工程)。これにより、FPC1の電極パッド4とインクジェットヘッド20の下面電極20aとを接合する。図示しないX−YテーブルによってFPC1を水平方向に移動させながら、複数の電極パッド4にレーザー光Lを順次照射していくことで、全ての下面電極20aをそれぞれ対応する電極パッド4に接合する。
なお、レーザー照射によってはんだ層6のはんだを再溶融させる例について説明したが、リフロー工程によって再溶融させてもよい。この場合、再溶融のためにレーザー光をFPC1の基材シート2に透過させる必要がないので、FPC1として、基材シート2がレーザー光を透過させない材料からなるものを用いることができる。但し、電極パッド4上にはんだ層6を形成するためのレーザー照射は必要であり、この際、レーザー光を基材シート2に当ててしまうため、耐レーザー性に優れた材料からなる基材シート2を用いる必要がある。
実施形態に係るはんだ層形成方法によるはんだ層形成対象となるFPCを示す斜視図。 同FPCの電極パターンを構成する複数の電極パッドを示す拡大平面図。 同FPCを示す拡大断面図。 実施形態に係るはんだ層形成方法に用いられるプラスチックマスクを示す拡大平面図。 複数のクリームはんだ塊が印刷された同FPCを示す拡大平面図。 レーザー照射工程を経た後の同FPCを示す拡大平断面図。 レーザー照射工程の代わりに、リフロー工程を経た後の同FPCを示す拡大平面図。 FPCと、これに密着せしめられる直前のプラスチックマスクとを示す断面図。 FPCと、これに密着せしめられたプラスチックマスクとを示す断面図。 充填工程におけるFPC及びプラスチックマスクを示す断面図。 剥離工程におけるFPC及びプラスチックマスクを示す断面図。 載置工程におけるインクジェットヘッド及びFPCを示す断面図。 再溶融工程におけるインクジェットヘッド及びFPCを示す断面図。
符号の説明
1:FPC(配線基板)
2:基材シート(基板)
4:電極パッド(基板電極)
5:クリームはんだ塊
6:はんだ層
20:インクジェットヘッド(電子部品)
20a:下面電極
L:レーザー光

Claims (5)

  1. 基板の表面に複数の基板電極が形成された配線基板におけるそれぞれの基板電極の表面にはんだ層を形成するはんだ層形成方法において、
    上記配線基板上にクリームはんだ塊を印刷する印刷工程と、該クリームはんだ塊中のはんだをレーザー光の照射によって溶融せしめて上記基板電極の表面に塗れ広がらせるレーザー照射工程とを実施して、上記複数の基板電極の表面にそれぞれ独立したはんだ層を形成することを特徴とするはんだ層形成方法。
  2. 請求項1のはんだ層形成方法において、
    上記レーザー照射工程にて、1つのクリームはんだ塊から得られた溶融はんだを2以上の上記基板電極の表面上でそれぞれ独立して濡れ広がらせることを特徴とするはんだ層形成方法。
  3. 請求項2のはんだ層形成方法において、
    上記印刷工程にて、1つのクリームはんだ塊に2以上の上記基板電極を跨がせるパターンを印刷した後、上記レーザー照射工程にて、該クリームはんだ塊から得られた溶融はんだを該クリームはんだ塊が跨いでいた2以上の基板電極の表面上でそれぞれ独立して濡れ広がらせることを特徴とするはんだ層形成方法。
  4. 請求項1乃至3の何れかのはんだ層形成方法において、
    上記印刷工程にて、複数の基板電極のうち、上記クリームはんだ塊を載せないものを出現させるパターンを印刷した後、上記レーザー照射工程にて、その基板電極の近傍に印刷されたクリームはんだ塊から得られた溶融はんだを、その基板電極の表面上で濡れ広がらせることを特徴とするはんだ層形成方法。
  5. 本体下面に複数の下面電極が形成された電子部品を、基板の表面に複数の基板電極が形成された配線基板の上に実装する電子部品実装方法において、
    上記配線基板上にクリームはんだ塊を印刷する印刷工程と、該クリームはんだ塊中のはんだをレーザー光の照射によって溶融せしめて上記基板電極の表面に塗れ広がらせるレーザー照射工程と、濡れ広がった溶融はんだの固化によって表面にはんだ層が形成された複数の基板電極の上に上記電子部品を載置する載置工程と、それら基板電極のはんだ層のはんだを再溶融させて、それら基板電極と該電子部品の複数の上記下面電極とを接合する再溶融工程とを実施して、該電子部品を上記配線基板上に実装することを特徴とする電子部品実装方法。
JP2006066940A 2006-03-13 2006-03-13 はんだ層形成方法及び電子部品実装方法 Pending JP2007243084A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006066940A JP2007243084A (ja) 2006-03-13 2006-03-13 はんだ層形成方法及び電子部品実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006066940A JP2007243084A (ja) 2006-03-13 2006-03-13 はんだ層形成方法及び電子部品実装方法

Publications (1)

Publication Number Publication Date
JP2007243084A true JP2007243084A (ja) 2007-09-20

Family

ID=38588291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006066940A Pending JP2007243084A (ja) 2006-03-13 2006-03-13 はんだ層形成方法及び電子部品実装方法

Country Status (1)

Country Link
JP (1) JP2007243084A (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239992A (ja) * 1988-03-22 1989-09-25 Toshiba Corp フラットパッケージ型素子の半田付け方法
JPH0286175U (ja) * 1988-12-22 1990-07-09
JPH05110241A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp プリント基板への半田供給方法
JPH06140755A (ja) * 1992-10-27 1994-05-20 Toshiba Corp 電子部品の実装方法
JPH07193365A (ja) * 1993-11-02 1995-07-28 Philips Electron Nv 半田コーティング方法及び該コーティングにおける使用に適切な半田ペースト
JPH0936533A (ja) * 1995-07-18 1997-02-07 Seiko Epson Corp はんだプリコート基板の作製方法、およびその方法を用いた実装工程、ならびに実装基板
JPH09129667A (ja) * 1995-10-30 1997-05-16 Sumitomo Metal Mining Co Ltd 半田バンプ形成方法
JP2000031632A (ja) * 1998-07-13 2000-01-28 Matsushita Electric Ind Co Ltd プリコート半田の形成方法
JP2000299552A (ja) * 1999-04-13 2000-10-24 Ricoh Microelectronics Co Ltd 電子回路基板製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239992A (ja) * 1988-03-22 1989-09-25 Toshiba Corp フラットパッケージ型素子の半田付け方法
JPH0286175U (ja) * 1988-12-22 1990-07-09
JPH05110241A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp プリント基板への半田供給方法
JPH06140755A (ja) * 1992-10-27 1994-05-20 Toshiba Corp 電子部品の実装方法
JPH07193365A (ja) * 1993-11-02 1995-07-28 Philips Electron Nv 半田コーティング方法及び該コーティングにおける使用に適切な半田ペースト
JPH0936533A (ja) * 1995-07-18 1997-02-07 Seiko Epson Corp はんだプリコート基板の作製方法、およびその方法を用いた実装工程、ならびに実装基板
JPH09129667A (ja) * 1995-10-30 1997-05-16 Sumitomo Metal Mining Co Ltd 半田バンプ形成方法
JP2000031632A (ja) * 1998-07-13 2000-01-28 Matsushita Electric Ind Co Ltd プリコート半田の形成方法
JP2000299552A (ja) * 1999-04-13 2000-10-24 Ricoh Microelectronics Co Ltd 電子回路基板製造方法

Similar Documents

Publication Publication Date Title
US7870663B2 (en) Method for manufacturing multilayer wiring board
WO2014024338A1 (ja) 部品実装基板の製造方法及び製造システム
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
CN110449683A (zh) 一种高可靠应用印制电路板组件qfn装焊预处理方法
JP2011071533A (ja) 多層プリント回路基板の製造方法
JP5264585B2 (ja) 電子部品接合方法および電子部品
JP2012164965A (ja) 配線基板及びその製造方法
US7732935B2 (en) Wiring board, electronic circuit board, electronic apparatus and manufacturing method of electronic circuit board
JP2006303392A (ja) プリント配線板と電子回路基板及びその製造方法
KR100771644B1 (ko) 전자소자의 생산방법
JPH11297890A (ja) はんだバンプの形成方法
JP2007243084A (ja) はんだ層形成方法及び電子部品実装方法
JP2006303357A (ja) 電子部品実装方法
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
JP2018006465A (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
JP5587804B2 (ja) 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
JP2009111196A (ja) 半田バンプ付き配線基板およびその製造方法
JP5781825B2 (ja) 配線基板の製造方法
KR101055527B1 (ko) 패턴부의 리페어 구조 및 리페어 방법
JPH11233568A (ja) ハンダボール・キャリアテープ及びその製作方法
JPH066023A (ja) 電子部品の実装方法
JP2006245190A (ja) 半田バンプの形成方法
JP2006351845A (ja) 電子部品実装用基板及び実装方法並びに装置
US20100230152A1 (en) Method of soldering electronic component, and electronic component
JP2006012883A (ja) 電子部品はんだ接合方法,エリアアレイ型電子部品,電子回路基板および電子部品ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A977 Report on retrieval

Effective date: 20101228

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20110107

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110701