CN101447471B - 用于半导体封装的基板及使用该基板的半导体封装 - Google Patents

用于半导体封装的基板及使用该基板的半导体封装 Download PDF

Info

Publication number
CN101447471B
CN101447471B CN200810212973.6A CN200810212973A CN101447471B CN 101447471 B CN101447471 B CN 101447471B CN 200810212973 A CN200810212973 A CN 200810212973A CN 101447471 B CN101447471 B CN 101447471B
Authority
CN
China
Prior art keywords
contact pad
pad designed
illusory
scolder
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810212973.6A
Other languages
English (en)
Other versions
CN101447471A (zh
Inventor
朴明根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40674908&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101447471(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101447471A publication Critical patent/CN101447471A/zh
Application granted granted Critical
Publication of CN101447471B publication Critical patent/CN101447471B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供一种用于半导体封装的基板及使用该基板的半导体封装。用于半导体封装的基板包括：基板主体；接触衬垫组，包括以确定的间距平行布置在所述基板主体的表面上的多个接触衬垫；虚设接触衬垫，分别布置在所述接触衬垫组的两侧；以及焊料阻抗图案，覆盖该基板主体且具有暴露所述虚设接触衬垫和所述接触衬垫组的开口。当使具有凸块的半导体芯片碰触到布置于形成在所述基板上的接触衬垫上的焊料时，各焊料的不同体积导致的碰触缺陷能被防止。

Description

用于半导体封装的基板及使用该基板的半导体封装
技术领域
本发明涉及一种用于半导体封装的基板和具有该基板的半导体封装，更特别地，涉及一种用于半导体封装的基板，其防止了由于暴露接触衬垫(contact pad)的焊料图案开口的定位误差而会产生的缺陷。
背景技术
随着半导体制造技术的发展，已经研究了发展使半导体芯片适于再更短时间处理更多数据的半导体封装。
一般而言，半导体封装制造工艺包括在高纯度硅晶片上制造半导体芯片的半导体芯片制造工艺，检查半导体芯片的电整体性的管芯(die)分类工艺，封装已分类的半导体芯片的封装工艺，以及其他工艺。
近来发展的芯片尺寸大小的封装的目标在于封装尺寸是封装在其中的芯片的尺寸的例如仅100％至105％。
一类芯片尺寸大小的封装称为倒装芯片(flip chip)半导体封装，其通过将半导体芯片中的凸块(bump)直接电连接到基板中的接触衬垫而不使用引线框来减小封装尺寸。
半导体芯片的高集成意味着大量增加的形成于芯片上的凸块的数目，以及因此造成的形成于半导体芯片上的凸块之间的更紧密的间距。
根据一种常规技术，具有微小节距(pitch)的多个接触衬垫以平行方式布置于基板上，焊料阻抗膜形成为覆盖所述多个接触衬垫。然后，焊料阻抗膜被构图以形成使所述多个接触衬垫一起曝露的一个开口，在开口中形成覆盖接触衬垫的焊料膏膜。在开口中覆盖焊料膏膜之后，焊料膏膜被熔化以利用焊料朝向每个接触衬底聚集且在每个接触衬垫处集中的现象，这样，焊料图案形成在具有微小节距的接触衬垫上。
然而，当通过前述技术形成焊料图案时，问题在于布置在基板最外部分的接触衬垫上形成的每个焊料图案的体积不同于布置在基板的非最外部分的接触衬垫上形成的每个焊料图案的体积。
已知产生该问题的原因在于构图焊料阻抗膜所形成的开口的位置误差。
当然，可以建议更好地控制焊料阻抗膜上的开口的位置以控制布置于基板最外部的每个接触衬垫上的每一焊料的体积。
然而，不可避免的位置误差将极可能地(假如不是不可避免地)发生于通过构图焊料阻抗膜以形成开口时，这样，将难以精确控制布置于基板最外部分上的接触衬垫的每个焊料图案的体积。这会导致当使芯片凸块碰触接触衬垫时产生缺陷。
发明内容
本发明的实施例涉及用于半导体封装的基板，其能防止布置于接触衬垫中最外的接触衬垫上且电连接到半导体芯片的凸块的焊料图案的形成缺陷。
本发明的实施例涉及半导体封装，该半导体封装具有用于该半导体封装的基板。
在一实施例中，根据本发明的用于半导体封装的基板包括：基板主体；接触衬垫组，包括在该基板主体的表面上的多个接触衬垫；虚设接触衬垫，分别布置于所述接触衬垫组两侧；以及焊料阻抗图案，覆盖该基板主体且具有暴露该虚设接触衬垫和该接触衬垫组的开口。
在用于半导体封装的基板中，接触衬垫上布置焊料图案，虚设接触衬垫上布置虚设焊料图案。
在用于半导体封装的基板中，焊料图案具有均一的第一体积且虚设焊料图案具有与第一体积不同的第二体积。
在用于半导体封装的基板中，相邻的接触衬垫和接近接触衬垫布置的虚设接触衬垫以相同的间距间隔开。
在用于半导体封装的基板中，虚设接触衬垫和接触衬垫具有实质上相同的尺寸。
在另一实施例中，依据本发明的半导体封装包括：基板，包括基板主体，接触衬垫组，包括以特定间隔平行布置于该基板主体的表面上的多个接触衬垫，虚设接触衬垫，布置于该接触衬垫组两侧，焊料阻抗图案，形成于该基板主体的相同表面上具有开口以暴露所述接触衬垫组和所述虚设接触衬垫，焊料图案，布置在各接触衬垫上，虚设焊料图案，布置在各虚设接触衬垫上，以及凸块，电连接到所述焊料图案。
在所述半导体封装中，相邻的接触衬垫和与接触衬垫邻近的虚设接触衬垫以相同间隔布置。
在所述半导体封装中，相邻的接触衬垫和与接触衬垫邻近的虚设接触衬垫以不同间隔布置。
在所述半导体封装中，每个焊料图案具有第一体积，每个虚设焊料图案具有第二体积。
在所述半导体封装中，每个焊料图案和每个虚设焊料图案具有相同的体积。
在所述半导体封装中，接触衬垫和虚设接触衬垫具有实质上相同的尺寸。
附图说明
图1是平面图，示出根据本发明一实施例的用于半导体封装的基板；
图2是沿图1的I-I′线取得的截面图；
图3是截面图，示出根据本发明一实施例的半导体封装。
具体实施方式
图1为平面图，示出根据本发明一实施例的用于半导体封装的基板。图2为沿图1之I-I′线取得的截面图。
参照图1和2，用于半导体封装的基板包括基板主体110、接触衬垫组120、虚设接触衬垫130、以及焊料阻抗图案140。
例如，基板主体110可以是平坦的印刷电路板(或具有“板形”)。
具有板形的基板主体110包括第一表面112和与第一表面112相反的第二表面114。
接触衬垫组120布置在基板主体110的第一表面112上并包括多个接触衬垫122。多个接触衬垫122可平行地布置在第一表面112上，且每个接触衬垫122具有条形，如图1所示。
接触衬垫组120的每个接触衬垫122可电连接到形成在基板主体110的与第一表面112相反的第二表面114上的球状底盘(land)(未显示)。焊料球(未显示)形成在球状底盘上以彼此电连接。
接触衬垫组120的接触衬垫122以相同间距D3彼此间隔开，以间距D3间隔开的接触衬垫122为相同尺寸。举例来说，接触衬垫122以相同间距D3间隔开且每个接触衬垫122具有相同宽度W1。
虚设接触衬垫130布置于基板主体110的第一表面112上。多个虚设接触衬垫130布置于接触衬垫组120每侧，如图1-3所示，根据图1-3，一个虚设接触衬垫130形成在接触衬垫组120每侧。然而，也可以多个虚设接触衬垫130布置于接触衬垫组120中的任何接触衬垫122之间。
虚设接触衬垫130如岛状布置在基板主体110的第一表面112上。换言之，在图1-3中虚设接触衬垫130不电连接到球状底盘(未显示)或接触衬垫122。然而，根据本发明一实施例亦可行的是，虚设接触衬垫130可电连接到球状底盘(未显示)或接触衬垫122。
布置于接触衬垫组120每侧的每个虚设接触衬垫130以相同间距D3与接触衬垫组120的最外面的接触衬垫122a间隔开，间距D3为如上所述接触衬垫组120中两个相邻的接触衬垫122之间的间距。虚设接触衬垫130可具有与每个接触衬垫122相同的形状。举例来说，每个虚设接触衬垫130可形成为具有宽度W，宽度W与接触衬垫122的宽度相同。然而，亦可行的是，虚设接触衬垫130可形成为具有与接触衬垫122不同的形状或宽度。
焊料阻抗图案140形成在基板主体110的第一表面112上并具有开口142，透过开口暴露接触衬垫122和虚设接触衬垫130。如上所述，形成在基板主体110的第一表面112上的是具有接触衬垫122的接触衬垫组120和虚设接触衬垫130。
开口142相对于焊料阻抗图案140的位置可由于某些工艺偏差而改变，工艺偏差对于用来在焊料阻抗图案140上形成开口的设备是特定的。因为此原因，区域142a、142b，其是接触衬垫组120外的开口142的两部分，可以不相同。每个虚设接触衬垫130布置于区域142a、142b的每个中。
举例来说，如图1所示接触衬垫组120左侧的区域142a可以形成为比接触衬垫组120右侧的区域142b小的尺寸。
再参照图1和2，焊料图案125布置在接触衬垫122上，虚设焊料图案135布置在虚设接触衬垫130上。
每个焊料图案125形成在接触衬垫122上并具有第一体积，对于所有焊料图案125而言该第一体积实质上相同。
在本实施例的一个示例中，在接触衬垫122上形成具有相同第一体积的焊料图案125的原因是，因为虚设接触衬垫130布置在接触衬垫组120侧面。
因为接触衬垫组120之外的其中布置虚设接触衬垫130的区域142a、142b的尺寸不同，所以形成在虚设接触衬垫130上的虚设焊料图案135具有与第一体积不同的第二体积。另外，布置在接触衬垫组120侧面的虚设焊料图案135的体积也可不同。然而，还可行的是，所有虚设焊料图案135可形成为具有相同的体积，例如第一体积。
在本实施例的一个示例中，由于电连接到半导体芯片的凸块的部份是接触衬垫122，且由于虚设接触衬垫130不电连接到半导体芯片的凸块。所以即使虚设接触衬垫130上的虚设焊料图案135的体积是不同的，也不会发生半导体芯片的凸块连接缺陷。
图3为截面图，示出根据本发明一实施例的半导体封装。
参照图3，半导体封装300包括基板100和半导体芯片200。
基板100包括基板主体110。举例来说，基板主体110可以是平坦的印刷电路板(PCB)。平坦的基板主体110包括第一表面112和在第一表面112另一侧的第二表面114。
接触衬垫组120布置在基板主体110的第一表面112上。接触衬垫组120包括多个接触衬垫122。多个接触衬垫122可平行布置在第一表面112上。
接触衬垫组120中的每个接触衬垫122能电连接到形成在基板主体110的第二表面114上的球状底盘(未显示)。焊料球(未显示)可形成在球状底盘上以彼此电连接。
举例来说，接触衬垫组120中的接触衬垫122以均一间距D3均匀地间隔开，以间距D3间隔开地接触衬垫具有相同尺寸。举例来说，每个接触衬垫122可形成为具有相同宽度W1。
一些虚设接触衬垫130布置于基板主体110的第一表面112上在接触衬垫组120的每侧。举例来说，一个虚设接触衬垫130可布置在接触衬垫组120的每侧，如图3所示。
每个虚设接触衬垫130如岛状布置在基板主体110的第一表面112上，从而虚设接触衬垫130不电连接到例如球状底盘或接触衬垫122。然而，还可行的是，虚设接触衬垫130可形成为电连接到球状底盘或接触衬垫122。
布置于接触衬垫组120每侧的每个虚设接触衬垫130以相同的间距D3与接触衬垫组120中最外面的接触衬垫122a中的对应的一个间隔开。虚设接触衬垫130可形成为具有与接触衬垫122相同的形状。举例来说，每个虚设接触衬垫130可形成为具有接触衬垫122的宽度W。
焊料阻抗图案140形成在基板主体110的第一表面112上，并具有开口142，透过开口142暴露接触衬垫122和虚设接触衬垫130。具有接触衬垫122的接触衬垫组120和虚设接触衬垫130也形成在基板主体110的第一表面112上。
开口142相对于焊料阻抗图案140的位置可由于某些工艺偏差而改变，工艺偏差对于用来在焊料阻抗图案140上形成开口142的设备是特定的。因为此原因，区域142a、142b，其是接触衬垫组120外的开口142的两部分，可以不相同。每个虚设接触衬垫130布置于区域142a、142b的每个中。例如，如图1所示，接触衬垫组120左侧的区域142a可形成比接触衬垫组120右侧的区域142b更小的尺寸。
每个焊料图案125形成在接触衬垫122上，虚设焊料图案135形成在每个虚设接触衬垫130上。
每个焊料图案125在接触衬垫122上形成为具有第一体积，对于所有焊料图案125而言该第一体积实质上相同。在本实施例的一个示例中，在接触衬垫122上形成具有相同的第一体积的焊料图案125的理由是，因为虚设接触衬垫130布置在接触衬垫组120的侧面。
因为接触衬垫组120之外的其中布置虚设接触衬垫130的区域142a、142b的尺寸不同，所以形成在虚设接触衬垫130上的虚设焊料图案135具有与第一体积不同的第二体积。另外，布置在接触衬垫组120侧面的虚设焊料图案135的体积也可不同。
半导体芯片200具有有半导体芯片主体210。半导体芯片主体210具有矩形平行六面体(例如具有六个表面的盒状)且包括上表面212和下表面214，如图3所示。
焊接衬垫220布置在半导体芯片200的下表面214上。在本实施例的一个示例中，焊接衬垫220的位置形成得对应于基板100上接触衬垫组120的接触衬垫122。
可由焊料或金制成的凸块230布置在焊接衬垫220上。在本实施例的一个示例中，凸块230以选择方式电连接到基板100的接触衬垫组120中的接触衬垫122。由于布置在接触衬垫122之的所有焊料图案125的体积和形状是均一的，所以能防止凸块230和焊料图案125连接时焊料图案125的形状和体积的不同所造成的碰触缺陷。
如上所述，当使具有凸块的半导体芯片碰触到形成于基板上的接触衬垫时，能防止各焊料的不同体积导致的碰触缺陷(bumping defect)。
虽然为了示例而已经描述了本发明的特定实施例，但是本领域技术人员将意识到，各种修改、添加和替代是可行的，不偏离如所附权利要求揭示的本发明的范围和思想。
本申请要求2007年11月30日提交的韩国专利申请No.10-2007-0123766的优先权，在此引入其全部内容作为参考。

Claims (6)

1.一种基板，用于半导体封装，该基板包括：
基板主体；
接触衬垫组，包括在所述基板主体的表面上的多个接触衬垫；
虚设接触衬垫，形成在所述基板主体的相同表面上在所述接触衬垫组的两侧；以及
焊料阻抗图案，形成在所述基板主体的相同表面上，具有开口以暴露所述虚设接触衬垫和所述接触衬垫组，
其中每个接触衬垫包含焊料图案，且其中每个虚设接触衬垫包含虚设焊料图案，
其中每个焊料图案形成为具有第一体积，使得焊料图案的体积实质上相同，且其中每个虚设焊料图案形成为具有第二体积，该第二体积不同于该第一体积，
所述虚设接触衬垫和与该虚设接触衬垫相邻的接触衬垫之间的间距等于所述接触衬垫组中的两个相邻接触衬垫之间的间距。
2.如权利要求1所述的基板，其中所述接触衬垫组的接触衬垫彼此平行布置，且两个相邻的接触衬垫具有确定的间距。
3.如权利要求2所述的基板，其中所述确定的间距存在于任意两个相邻的接触衬垫之间或所述虚设接触衬垫与相邻地布置的接触衬垫之间。
4.如权利要求1所述的基板，其中每个虚设接触衬垫和每个接触衬垫具有实质上相同的尺寸。
5.一种半导体封装，包括：
基板，包括：
基板主体；
接触衬垫组，具有多个接触衬垫，所述多个接触衬垫以两个相邻接触衬垫之间的确定的间距平行地布置于所述基板主体的表面上；
虚设接触衬垫，布置在所述接触衬垫组的两侧；
焊料阻抗图案，形成在所述基板主体的相同表面上，具有开口以暴露所述多个接触衬垫和所述虚设接触衬垫；
焊料图案，形成于所述接触衬垫上；
虚设焊料图案，形成于所述虚设接触衬垫上；以及
半导体芯片，包括电连接到所述焊料图案的凸块，
其中每个接触衬垫包含焊料图案，且其中每个虚设接触衬垫包含虚设焊料图案，
其中每个焊料图案形成为具有第一体积，使得焊料图案的体积实质上相同，且其中每个虚设焊料图案形成为具有第二体积，该第二体积不同于该第一体积，
所述虚设接触衬垫和与该虚设接触衬垫相邻的接触衬垫之间的间距等于所述接触衬垫组中的两个相邻接触衬垫之间的确定间距。
6.如权利要求5所述的半导体封装，其中所述接触衬垫和所述虚设接触衬垫具有实质上相同的尺寸。
CN200810212973.6A 2007-11-30 2008-09-17 用于半导体封装的基板及使用该基板的半导体封装 Expired - Fee Related CN101447471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070123766A KR100924552B1 (ko) 2007-11-30 2007-11-30 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
KR123766/07 2007-11-30

Publications (2)

Publication Number Publication Date
CN101447471A CN101447471A (zh) 2009-06-03
CN101447471B true CN101447471B (zh) 2014-06-11

Family

ID=40674908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810212973.6A Expired - Fee Related CN101447471B (zh) 2007-11-30 2008-09-17 用于半导体封装的基板及使用该基板的半导体封装

Country Status (5)

Country Link
US (1) US8581397B2 (zh)
JP (1) JP2009135403A (zh)
KR (1) KR100924552B1 (zh)
CN (1) CN101447471B (zh)
TW (1) TWI353049B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5264585B2 (ja) * 2009-03-24 2013-08-14 パナソニック株式会社 電子部品接合方法および電子部品
US8546925B2 (en) * 2011-09-28 2013-10-01 Texas Instruments Incorporated Synchronous buck converter having coplanar array of contact bumps of equal volume
JP6157356B2 (ja) * 2011-11-10 2017-07-05 シチズン時計株式会社 光集積デバイス
JP6470320B2 (ja) * 2015-02-04 2019-02-13 オリンパス株式会社 半導体装置
CN105486333B (zh) * 2015-11-19 2018-08-24 业成光电（深圳）有限公司 改善窄线距接合垫压合错位之感测器结构
US9640459B1 (en) * 2016-01-04 2017-05-02 Infineon Technologies Ag Semiconductor device including a solder barrier

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795600B2 (ja) 1996-12-24 2006-07-12 イビデン株式会社 プリント配線板
JP3610239B2 (ja) 1998-08-31 2005-01-12 京セラ株式会社 半導体素子搭載用配線基板およびその実装構造
US7004644B1 (en) 1999-06-29 2006-02-28 Finisar Corporation Hermetic chip-scale package for photonic devices
JP4041649B2 (ja) 2000-10-26 2008-01-30 松下電器産業株式会社 電子部品の実装方法及び電子部品実装体
KR20020042033A (ko) * 2000-11-29 2002-06-05 윤종용 솔더 범프를 포함하는 반도체 소자 및 그 형성방법
ES1049384Y (es) * 2001-06-12 2002-09-01 Figueras Int Seating Sa Respaldo para butacas perfeccionado.
JP2003218542A (ja) * 2002-01-25 2003-07-31 Dainippon Printing Co Ltd 多層配線基板多面付け体およびその製造方法
JP4082220B2 (ja) 2003-01-16 2008-04-30 セイコーエプソン株式会社 配線基板、半導体モジュールおよび半導体モジュールの製造方法
US7070207B2 (en) 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP3804649B2 (ja) * 2003-09-19 2006-08-02 株式会社村田製作所 電子回路装置の製造方法および電子回路装置
EP1688770B1 (en) 2003-11-27 2012-11-14 Ibiden Co., Ltd. Ic chip mounting board, substrate for mother board, device for optical communication, method for manufacturing substrate for mounting ic chip thereon, and method for manufacturing substrate for mother board
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
JP4477966B2 (ja) 2004-08-03 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006053266A (ja) 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとそれを用いた半導体装置
US20060055032A1 (en) * 2004-09-14 2006-03-16 Kuo-Chin Chang Packaging with metal studs formed on solder pads
JP2006229189A (ja) 2005-01-19 2006-08-31 Seiko Epson Corp 光素子およびその製造方法、並びに、光モジュールおよびその製造方法
US20070069378A1 (en) 2005-04-15 2007-03-29 Chang-Yong Park Semiconductor module and method of forming a semiconductor module
TWI270327B (en) 2005-11-10 2007-01-01 Phoenix Prec Technology Corp Circuit board with optical component embedded therein
TWI286829B (en) 2006-01-17 2007-09-11 Via Tech Inc Chip package
US7783141B2 (en) * 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication

Also Published As

Publication number Publication date
US20090140422A1 (en) 2009-06-04
TWI353049B (en) 2011-11-21
KR100924552B1 (ko) 2009-11-02
TW200924142A (en) 2009-06-01
KR20090056560A (ko) 2009-06-03
JP2009135403A (ja) 2009-06-18
US8581397B2 (en) 2013-11-12
CN101447471A (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
JP5598787B2 (ja) 積層型半導体装置の製造方法
CN101447471B (zh) 用于半导体封装的基板及使用该基板的半导体封装
KR100386995B1 (ko) 반도체 장치 및 그 배선 방법
JP4951276B2 (ja) 半導体チップおよび半導体装置
US20070138654A1 (en) Semiconductor chip, film substrate, and related semiconductor chip package
JP2006228761A (ja) Ｔａｂテープおよびｔａｂテープの製造方法
US6528734B2 (en) Semiconductor device and process for fabricating the same
US20080265411A1 (en) Structure of packaging substrate and method for making the same
US7952199B2 (en) Circuit board including solder ball land having hole and semiconductor package having the circuit board
TWI725902B (zh) 半導體封裝結構及其製造方法
US7256480B2 (en) Lead frame package structure with high density of lead pins arrangement
JP2008124470A (ja) パターンフィルム及びその製造方法
CN103367267A (zh) 焊锡安装基板及其制造方法、以及半导体装置
JP3228842U (ja) チップパッケージとその回路基板
US7638365B2 (en) Stacked chip package and method for forming the same
KR20180021955A (ko) 수직 적층된 칩들을 포함하는 팬 아웃 패키지 및 제조 방법
TWI834356B (zh) 承載結構
JP2010153751A (ja) 半導体パッケージ
TW441059B (en) Semiconductor package substrate structure
JPS58157147A (ja) 混成集積回路基板
TWI446499B (zh) 具方向性電性連接之半導體覆晶裝置及其使用之基板
US11908810B2 (en) Hybrid semiconductor device and electronic device
JP5547625B2 (ja) 配線基板及びソルダーレジスト膜の位置ずれ検出方法
JP2006245187A (ja) 半導体装置の製造方法
JP2004260033A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140611

Termination date: 20160917

CF01 Termination of patent right due to non-payment of annual fee