JP5547625B2

JP5547625B2 - 配線基板及びソルダーレジスト膜の位置ずれ検出方法

Info

Publication number: JP5547625B2
Application number: JP2010284837A
Authority: JP
Inventors: 英俊井上; 秀安岡沢; 友宏庄村
Original assignee: Shinko Electric Industries Co Ltd
Current assignee: Shinko Electric Industries Co Ltd
Priority date: 2010-12-21
Filing date: 2010-12-21
Publication date: 2014-07-16
Anticipated expiration: 2030-12-21
Also published as: JP2012134314A

Description

この発明は、ソルダーレジスト膜の位置ずれを検出する機能を備えた配線基板に関するものである。

近年、電子機器の小型化及び高機能化に伴い、その電子機器に組み込まれる半導体装置の小型化、高密度化、多端子化が進んでおり、その半導体装置に要求される信頼性も益々増大する傾向にある。

この半導体装置は、一般に半導体チップを配線基板に実装した構造となっているため、半導体チップの小型化及び高密度化に伴って、その半導体チップを実装する配線基板の接続端子も小型化及び高密度化が進んでいる。このため、半導体チップの実装方法として、フリップチップ実装が多く用いられている。

このフリップチップ実装は、半導体チップに突起状の電極端子（バンプ）を形成しておき、配線基板のチップ実装面側のソルダーレジスト膜から露出させたパッドに、はんだ等の導電性材料を用いてバンプを電気的に接合させる方法である。

前記ソルダーレジスト膜は、基板表面の所要位置が開口部で開口されるように、すなわちパッドを露出させるように、パターン露光やスクリーン印刷にて形成される。なお、上記従来技術に関連する先行技術として、特許文献１，２が開示されている。

近年、半導体チップの小型化に伴い配線基板の高密度化が進んでいる現状では、ソルダーレジスト膜の開口部の位置ずれは、配線基板に半導体チップを搭載した半導体装置の歩留まりを低下させる要因となる。従って、配線基板への半導体チップの搭載に先立って、ソルダーレジスト膜の位置ずれを検出する必要がある。

特許文献１に開示されたプリント配線基板では、ソルダーレジスト膜に位置ずれが発生しても不具合が発生しないようにする構成が開示されているが、半導体チップの搭載に先立って、ソルダーレジスト膜の位置ずれを検出するための構成は開示されていない。

特開２００２‐２７１００９号公報特開２００９‐８８０１１号公報

上記のようにパターン露光やスクリーン印刷でソルダーレジスト膜を形成すると、開口部の位置に誤差の範囲で位置ズレが生じる。開口部の位置ずれは、パッド面積の実質的な縮小を引き起こして接続不良の原因となったり、ソルダーレジスト膜で覆うべき配線が露出することにより、ショート不良の発生の原因となる。

本発明の目的は、ソルダーレジスト膜の位置ずれを検出可能とした配線基板を提供することにある。

本発明の一観点によれば、配線基板と、前記配線基板面に搭載される電子部品が電気的に接続されるパッドと、位置ずれ検出用の検出パターンとを含む配線層と、前記配線層を覆うように形成されるソルダーレジスト膜とを備えた配線基板であって、前記ソルダーレジスト膜は、該ソルダーレジスト膜の位置ずれを検出する位置ずれ検出用開口部と、前記パッドを露出するパッド用開口部とを有し、前記位置ずれ検出用開口部からアライメントマークが露出し、前記検出パターン及び前記位置ずれ検出用開口部をそれぞれ複数設け、前記各検出パターンを、前記位置ずれ検出用開口部の外周側に枠状に形成するとともに、前記各検出パターンと前記位置ずれ検出用開口部の開口縁との間隔をそれぞれ異なる間隔とし、前記位置ずれ検出用開口部から前記検出パターンを確認することで、前記ソルダーレジスト膜の位置ずれを検出する。

この構成によれば、パッド用開口部及び位置ずれ検出用開口部に位置ずれが発生すると、位置ずれ検出用開口部で検出パターンが露出されて位置ずれが検出可能となる。

本発明の一観点によれば、ソルダーレジスト膜の位置ずれを検出可能とした配線基板を提供することができる。

一実施形態の配線基板のパッドレイアウトを示す正面図である。第一の実施形態の検出パターンのレイアウトを示す正面図である。第一の実施形態の検出パターンのレイアウトを示す正面図である。Ｎｉ／Ａｕめっき工程後の位置ずれ検出用開口部を示す正面図である。Ｎｉ／Ａｕめっき工程後の位置ずれ検出用開口部を示す正面図である。第二の実施形態の検出パターンを示す正面図である。第二の実施形態の検出パターンを示す正面図である。第二の実施形態の検出パターンを示す正面図である。第二の実施形態のシートを示す正面図である。第三の実施形態を示す正面図である。第四の実施形態を示す正面図である。第四の実施形態を示す正面図である。

（第一の実施形態）
以下、この発明を具体化した第一の実施形態を図面に従って説明する。図１に示す配線基板１の半導体チップ搭載面側の中央部には、搭載される半導体チップのバンプを接合するためのパッド２が形成されている。また、配線基板１の両端部には、他の半導体チップ等と接続するためのパッド３が形成されている。そして、パッド２，３は基板に形成された図示しない配線とそれぞれ接続され、その配線で配線基板１上に搭載される電子部品が接続されるようになっている。パッド２，３及び配線は、例えば銅の薄膜で形成される。

配線基板１の対角線方向の角部には、位置合わせの基準となるアライメントマーク４ａ，４ｂが形成されている。
前記アライメントマーク４ａは、例えば図２に示すように、鉤形にパターニングされ、ソルダーレジスト膜の開口から露出している。また、アライメントマーク４ａはめっき給電線５と電気的に接続されている。

前記アライメントマーク４ａの周囲には、ソルダーレジスト膜９の位置ずれを検出するための矩形枠状の検出パターン６が形成されている。また、アライメントマーク４ａ、検出パターン６、めっき給電線５は交差部Ｃで交差して、電気的に接続されている。

また、検出パターン６は後述するソルダーレジスト膜９の位置ずれ検出用開口部１０ｅの開口縁の外周側に配置される。
前記アライメントマーク４ｂは、例えば図３に示すように、十字形にパターニングされ、ソルダーレジスト膜９の開口から露出している。また、アライメントマーク４ｂはめっき給電線７と電気的に接続されている。

前記アライメントマーク４ｂの周囲には、ソルダーレジスト膜９の位置ずれを検出するための矩形形状の検出パターン８が形成されている。また、アライメントマーク４ｂ、検出パターン６、めっき給電線５は交差部Ｃで交差して、電気的に接続されている。

また、検出パターン８は後述するソルダーレジスト膜９の位置ずれ検出用開口部１０ｆの開口縁の外周側に配置される。
前記パッド２，３や図示しない各配線及びめっき給電線５，７や検出パターン６，８の上層にはソルダーレジスト膜９が例えばスクリーン印刷により形成される。そして、図１に示すように、ソルダーレジスト膜９には前記パッド２，３を露出させるパッド用開口部１０ａ〜１０ｄと、アライメントマーク４ａ，４ｂを露出させる位置ずれ検出用開口部１０ｅ，１０ｆが形成されている。

ソルダーレジスト膜９の各開口部１０ａ〜１０ｆから露出する配線パターン（パッド２，３やアライメントマーク４ａ，４ｂ等）は、パッド２，３に表面めっき層（例えばＮｉ／Ａｕ；ニッケル−金）を形成する工程でめっきが施される。

図２に示すように、前記アライメントマーク４ａを露出させるように形成された位置ずれ検出用開口部１０ｅは例えば一辺が０．５ｍｍの矩形形状に形成され、位置ずれ検出用開口部１０ｅに位置ずれが生じていないとき、その開口縁と前記検出パターン６との間隔ｔ１は、例えば０．０３ｍｍとなるように設定されている。この間隔ｔ１は、ソルダーレジスト膜９の位置ずれの許容値に設定されている。

図３に示すように、前記アライメントマーク４ｂを露出させるように形成された位置ずれ検出用開口部１０ｆは、例えば一辺が０．５ｍｍの矩形形状に形成され、位置ずれ検出用開口部１０ｆに位置ずれが生じていないとき、その開口縁と前記検出パターン８との間隔ｔ２は、例えば０．０５ｍｍとなるように設定されている。

次に、上記のような配線基板１の作用及び製造方法について説明する。配線基板１は、周知の技術により絶縁層と配線層が交互に積層された構造を有している（図示なし）。配線基板１において、最表層に位置する絶縁層上にパッド２，３、アライメントマーク４ａ，４ｂ、めっき給電線５，７及び検出パターン６，８や図示しない他の配線等を構成する配線パターンが形成される。

次いで、配線パターン上にソルダーレジスト膜９を例えばスクリーン印刷を用いて形成する。ソルダーレジスト膜９には、アライメントマーク４ａ，４ｂを基準として演算される位置データに基づいてパッド用開口部１０ａ〜１０ｄ及び位置ずれ検出用開口部１０ｅ，１０ｆが形成される。

次いで、パッド２，３に例えばＮｉ／Ａｕからなる表面めっき層（図示なし）を形成する。めっきは、めっき給電線５，７を通して電圧が供給されており、ソルダーレジスト膜９の各開口部１０ａ〜１０ｆから露出する配線パターン（パッド２，３やアライメントマーク４ａ，４ｂ等）に施される。以上の製造方法により、パッド２，３に半導体チップの接合を可能とした配線基板１が形成される。

本発明は、上記めっき工程後に、ソルダーレジスト膜９の位置ずれ検出用開口部１０ｅ，１０ｆを確認することで、ソルダーレジスト膜９の位置ずれを検出することが可能となる。

図４は、位置ずれ検出用開口部１０ｅが位置ずれの許容値以内（例えば位置ずれ量が図２に示すｔ１＝０．０３ｍｍ未満）の正常な位置に形成されている場合を示す。この場合には、位置ずれ検出用開口部１０ｅから露出するアライメントマーク４ａだけが金色にめっきされる（図中塗潰し）。

図５は、位置ずれ検出用開口部１０ｅが位置ずれの許容値（例えば位置ずれ量が図２に示すｔ１＝０．０３ｍｍ以上）を超えて形成された場合を示す。この場合には、位置ずれ検出用開口部１０ｅの位置ずれにより検出パターン６が露出するため、アライメントマーク４ａだけでなく、露出した検出パターン６にもＮｉ／Ａｕめっきが施され、金色にめっきされる（図中塗潰し）。

これは、本発明において、アライメントマーク４ａと検出パターン６が同一のめっき給電線５と交差部Ｃを形成するように接続されており、めっき給電線５を介して電圧が供給されているためである。

そして、めっきされて金色となった検出パターン８の形により、位置ずれ検出用開口部１０ｅの少なくとも０．０３ｍｍの位置ずれと、位置ずれの方向を目視により確認可能である。

また、前記アライメントマーク４ｂが露出される位置ずれ検出用開口部１０ｆでは、同開口部１０ｆの少なくとも０．０５ｍｍの位置ずれと、位置ずれの方向を目視により確認可能である。

ちなみに、図２及び図３において、ソルダーレジスト膜９の位置ずれ量が０．０４ｍｍの場合、位置ずれ検出用開口部１０ｅでは位置ずれ量がｔ１＝０．０３ｍｍ以上であるため、検出パターン６が露出するが、位置ずれ検出用開口部１０ｆでは、位置ずれ量がｔ２＝０．０５ｍｍ以下であるため、検出パターン８は露出しない。

位置ずれ検出用開口部１０ｅ，１０ｆにおいて位置ずれが確認されれば、他のパッド用開口部１０ａ〜１０ｄでも同様な位置ずれが生じているので、この配線基板１を不良品として除外することが可能となる。

上記のような配線基板１では、次に示す作用効果を得ることができる。
（１）ソルダーレジスト膜９の位置ずれ検出用開口部１０ｅ，１０ｆの周囲に設けた検出パターン６，８により、ソルダーレジスト膜９のパッド用開口部１０ａ〜１０ｄの位置ずれを検出することができる。従って、配線基板への半導体チップの装着工程に先立って、位置ずれが生じている配線基板を不良品として除外することができるので、配線基板に半導体チップを搭載した半導体装置の歩留まりを向上させることができる。
（２）ソルダーレジスト膜９のパッド用開口部１０ａ〜１０ｄ及び位置ずれ検出用開口部１０ｅ，１０ｆに許容値以上の位置ずれが生じていると、Ｎｉ／Ａｕめっき工程で検出パターン６，８がＮｉ／Ａｕめっきされる。従って、Ｎｉ／Ａｕめっき処理後に、開口部１０ｅ，１０ｆに金色の検出パターン６，８が露出されたか否かを目視にて判定することにより、開口部１０ａ〜１０ｆの許容値以上の位置ずれを検出することができる。
（３）アライメントマーク４ａ，４ｂを露出させるための位置ずれ検出用開口部１０ｅ，１０ｆの周囲に位置するように検出パターン６，８を形成して、アライメントマーク４ａ，４ｂと検出パターン６，８が同一のめっき給電線５，７と交差部Ｃを形成するように接続されている。従って、配線基板１上で検出パターン６，８を形成するためのスペースを別に設けることなく容易に確保、形成することができる。
（４）位置ずれ検出用開口部１０ｅ，１０ｆの周囲に位置するように検出パターン６，８を形成した。従って、Ｎｉ／Ａｕめっきされた検出パターンが位置ずれ検出用開口部１０ｅ，１０ｆのいずれの方向に露出されているかを検出することにより、パッド用開口部１０ａ〜１０ｄ及び位置ずれ検出用開口部１０ｅ，１０ｆの位置ずれの方向を検出することができる。
（５）位置ずれ検出用開口部１０ｅ，１０ｆにおいて、検出パターン６，８と位置ずれ検出用開口部１０ｅ，１０ｆの開口縁との間隔を異なる間隔としたので、めっき処理後の検出パターン６，８の露出具合を検出することにより、パッド用開口部１０ａ〜１０ｄ及び位置ずれ検出用開口部１０ｅ，１０ｆの位置ずれ量を検出することができる。
（第二の実施形態）
図６〜図９は、第二の実施形態を示す。第二の実施形態は、第一の実施形態におけるアライメントマーク４ａ，４ｂが形成されていない点で相違している。図９は、多数の配線基板を形成する短冊状のシート１１を示す。シート１１上には多数の配線基板１２が形成される。これらの配線基板１２は、第一の実施形態と同様に、パッド及び配線のパターニング後にソルダーレジスト膜が生成される。そして、ソルダーレジスト膜の開口部に露出されるパッドにＮｉ／Ａｕめっきが施されて、半導体チップを接合可能とした配線基板１２が多数形成される。

次いで、各配線基板１２が１枚ずつに切断された後、半導体チップが搭載されて、半導体装置が形成される。
前記シート１１の周囲の余白部には、ソルダーレジスト膜のパッド用開口部の位置ずれを検出するための検出パターン１３ａ〜１３ｃがパターニングされている。検出パターン１３ａ〜１３ｃは、第一の実施形態の検出パターン６，８と同様の方法で形成される。検出パターン１３ａ〜１３ｃは、位置ずれ検出用開口部１４ａ〜１４ｃの開口縁より外周側に位置しており、めっき給電線１６とそれぞれ電気的に接続されている。

図６に示すように、前記検出パターン１３ａは前記パッド及び配線と同時にパターニングされる矩形形状に形成されている。検出パターン１３ａの上層に形成されるソルダーレジスト膜１５には、検出パターン１３ａの内側に開口する矩形形状の位置ずれ検出用開口部１４ａが形成されている。そして、位置ずれ検出用開口部１４ａに位置ずれが生じていないとき、位置ずれ検出用開口部１４ａの開口縁と前記検出パターン１３ａとの間隔ｔ３は０．０２ｍｍとなるように設定されている。

図７に示すように、前記検出パターン１３ｂは一辺の長さが検出パターン１３ａより若干長い矩形形状に形成されている。検出パターン１３ｂの上層に形成されるソルダーレジスト膜１５には、検出パターン１３ｂの内側に開口する矩形形状の位置ずれ検出用開口部１４ｂが形成されている。位置ずれ検出用開口部１４ｂの大きさは、前記位置ずれ検出用開口部１４ａと同一である。

そして、位置ずれ検出用開口部１４ｂに位置ずれが生じていないとき、位置ずれ検出用開口部１４ｂの開口縁と前記検出パターン１３ｂとの間隔ｔ４は０．０３ｍｍとなるように設定されている。

図８に示すように、前記検出パターン１３ｃは一辺の長さが検出パターン１３ｂより若干長い矩形形状に形成されている。検出パターン１３ｃの上層に形成されるソルダーレジスト膜１５には、検出パターン１３ｃの内側に開口する矩形形状の位置ずれ検出用開口部１４ｃが形成されている。位置ずれ検出用開口部１４ｃの大きさは、前記開口部１４ａ，１４ｂと同一である。

そして、位置ずれ検出用開口部１４ｃに位置ずれが生じていないとき、位置ずれ検出用開口部１４ｃの開口縁と前記検出パターン１３ｃとの間隔ｔ５は０．０５ｍｍとなるように設定されている。

このような検出パターン１３ａ〜１３ｃを備えたシート１１では、ソルダーレジスト膜１５に位置ずれが生じていると、次の工程すなわちパッドへの表面めっき層形成を兼ねためっき工程（例えばＮｉ／Ａｕめっき）で、位置ずれ検出用開口部１４ａ〜１４ｃに露出している検出パターン１３ａ〜１３ｃにめっきが施される。そのため、位置ずれ検出用開口部１４ａ〜１４ｃを確認することでソルダーレジスト膜１５の位置ずれを検出することが可能となる。

すなわち、位置ずれ検出用開口部１４ａ〜１４ｃの位置ずれが０．０２ｍｍ未満のときには、検出パターン１３ａ〜１３ｃのいずれにもＮｉ／Ａｕめっきされる部分は発生しない。位置ずれ検出用開口部１４ａ〜１４ｃの位置ずれが０．０２ｍｍ以上で０．０３ｍｍ未満のとき、検出パターン１３ａだけにＮｉ／Ａｕめっきされる部分が発生する。また、位置ずれ検出用開口部１４ａ〜１４ｃの位置ずれが０．０３ｍｍ以上で０．０５ｍｍ未満のとき、検出パターン１３ａ，１３ｂにＮｉ／Ａｕめっきされる部分が発生する。さらに、位置ずれ検出用開口部１４ａ〜１４ｃの位置ずれが０．０５ｍｍ以上のとき、検出パターン１３ａ〜１３ｃの全てにＮｉ／Ａｕめっきされる部分が発生する。

従って、Ｎｉ／Ａｕめっき工程後に、検出パターン１３ａ〜１３ｃのいずれにＮｉ／Ａｕめっきされる部分が発生されるかを検出することにより、位置ずれ検出用開口部１４ａ〜１４ｃの位置ずれ量を検出することができる。

また、各検出パターン１３ａ〜１３ｃでＮｉ／Ａｕめっきされる部分の方向を検出することにより、位置ずれ検出用開口部１４ａ〜１４ｃの位置ずれの方向を検出することができる。

上記のような配線基板１２では、第一の実施形態で得られた作用効果（１）（２）に加えて、次に示す作用効果を得ることができる。
（１）位置ずれ検出用開口部１４ａ〜１４ｃの開口縁と検出パターン１３ａ〜１３ｃとの間隔を３段階に設定したので、位置ずれ検出用開口部１４ａ〜１４ｃの位置ずれ量すなわちパッド用開口部の位置ずれ量を４段階で検出することができる。
（２）検出パターン１３ａ〜１３ｃでＮｉ／Ａｕめっきされる方向を検出することにより、位置ずれ検出用開口部１４ａ〜１４ｃの位置ずれの方向を検出することができる。
（３）検出パターン１３ａ，１３ｂ及び開口部１４ａ〜１４ｃをシート１１の余白部に設けたので、各配線基板１２に検出パターンを形成する必要はなく、検出パターンをレイアウトするスペースを容易に確保することができる。また、シート１１の一箇所に設けた検出パターン１３ａ〜１３ｃでシート１１上に形成される多数の配線基板１２のソルダーレジスト膜１５のパッド用開口部の位置ずれを検出することができる。
（第三の実施形態）
図１０は、第三の実施形態を示す。この実施形態は、例えば前記第二の実施形態の検出パターン１３ａに対しめっき給電線を接続しないように構成した。その他の構成は、第二の実施形態と同様である。

このような構成により、ソルダーレジスト膜１５に位置ずれが生じて、検出パターン１３ａが開口部１４ａに露出する状態となっても、Ｎｉ／Ａｕめっき工程で検出パターン１３ａにＮｉ／Ａｕめっきが施されることはない。

しかし、開口部１４ａに露出される検出パターン１３ａは、他の部分と色調が異なるため、目視にて確認することができる。従って、開口部１４ａに露出される検出パターン１３ａを確認することにより、ソルダーレジスト膜１５の位置ずれを検出することができる。
（第四の実施形態）
図１１及び図１２は、第四の実施形態を示す。図１１は、ソルダーレジスト膜２１の位置ずれ検出用開口部２２及び検出パターン２３を円形としたものである。

検出パターン２３は円形の内辺２３ａと外辺２３ｂとを備える円形の枠状に形成され、位置ずれ検出用開口部２２は内辺２３ａの内側に位置している。そして、位置ずれ検出用開口部２２の開口縁２２ａと検出パターン２３の内辺２３ａ及び外辺２３ｂとは並行に配置されて、相似形となっている。

また、検出パターン２３の内辺２３ａと位置ずれ検出用開口部２２の開口縁との距離ｔ６は、上記各実施形態と同様にソルダーレジスト膜２１の位置ずれの許容値に設定されている。

図１２は、ソルダーレジスト膜２１の位置ずれ検出用開口部２４及び検出パターン２５を矩形形状としたものである。
検出パターン２５は内辺２５ａ〜２５ｄと外辺２５ｅ〜２５ｈとを備える矩形の枠状に形成され、位置ずれ検出用開口部２４は内辺２５ａ〜２５ｄの内側に位置している。そして、位置ずれ検出用開口部２４の開口縁２４ａ〜２４ｄと検出パターン２５の内辺２５ａ〜２５ｄ及び外辺２５ｅ〜２５ｈとは並行に配置されて、相似形となっている。

また、検出パターン２５の内辺２５ａ〜２５ｄと位置ずれ検出用開口部２４の開口縁２４ａ〜２４ｄとの距離ｔ７は、上記各実施形態と同様にソルダーレジスト膜２１の位置ずれの許容値に設定されている。

このような構成により、ソルダーレジスト膜２１に許容値以上の位置ずれが発生すると、位置ずれ検出用開口部２２，２４に検出パターン２３，２５が露出されるので、第三の実施形態と同様に、ソルダーレジスト膜２１の位置ずれを検出することができる。また、検出パターン２３，２５にめっき給電線を接続してもよい。

この実施形態では、位置ずれ検出用開口部及び検出パターンを円形若しくは矩形としたが、任意の多角形としてもよい。つまり、位置ずれ検出用開口部と検出パターンとを異なる大きさの同一図形、すなわち相似図形とし、位置ずれ検出用開口部の開口縁と検出パターンとの間にソルダーレジスト膜の位置ずれの許容値を確保すればよい。

上記実施形態は、以下の態様で実施してもよい。
・パッド用開口部に露出されるパッド及び位置ずれ検出用開口部に露出される検出パターンに対し、Ｎｉ／Ａｕに代えてはんだ膜を形成してもよい。はんだ膜による銀色の検出パターンを検出することにより、上記実施形態と同様な作用効果を得ることができる。
・本発明において、位置ずれ検出用開口部と、位置ずれ検出用開口部の外周側に配置される検出パターンは、同一の形状（相似形）とする方がソルダーレジスト膜の位置ずれの検出確認が容易である。しかし、これに限らず、別々の形状を用いてもよい。

１，１２…配線基板、２，３…パッド、４ａ，４ｂ…アライメントマーク、５，１６…めっき給電層（めっき給電線）、６，８，１３ａ〜１３ｃ…検出パターン、９，１５…ソルダーレジスト膜、１０ａ〜１０ｄ…パッド用開口部、１０ｅ，１０ｆ，１４ａ〜１４ｃ…位置ずれ検出用開口部。

Claims

配線基板と、
前記配線基板上に搭載される電子部品を電気的に接続するパッドと、位置ずれ検出用の検出パターンとを含む配線層と、
前記配線層を覆うように形成されるソルダーレジスト膜と
を備えた配線基板であって、
前記ソルダーレジスト膜は、該ソルダーレジスト膜の位置ずれを検出する位置ずれ検出用開口部と、前記パッドを露出するパッド用開口部とを有し、
前記位置ずれ検出用開口部からアライメントマークが露出し、
前記検出パターン及び前記位置ずれ検出用開口部をそれぞれ複数設け、前記各検出パターンを、前記位置ずれ検出用開口部の外周側に枠状に形成するとともに、前記各検出パターンと前記位置ずれ検出用開口部の開口縁との間隔をそれぞれ異なる間隔とし、前記位置ずれ検出用開口部から前記検出パターンを確認することで、前記ソルダーレジスト膜の位置ずれを検出することを特徴とする配線基板。
前記配線層は、前記パッドに表面めっき層を形成するためのめっき給電層を含み、前記検出パターンは前記めっき給電層と電気的に接続されていることを特徴とする請求項１に記載の配線基板。
前記アライメントマークは前記検出パターン及びめっき給電層と交差して電気的に接続されていることを特徴とする請求項２に記載の配線基板。
前記配線基板が多数形成されるシートの周囲の余白部に、前記検出パターンを形成したことを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
前記検出パターンの枠状形状は、前記位置ずれ検出用開口部の開口縁と相似形であることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板。
パッドと枠状に形成された複数の検出パターンとを含む配線層を配線基板に形成し、
ソルダーレジスト膜の位置ずれを検出する複数の位置ずれ検出用開口部と前記パッドを露出するパッド用開口部とを有するソルダーレジスト膜で前記配線層を覆うとともに、前記位置ずれ検出用開口部からアライメントマークを露出させ、
前記各検出パターンを、前記位置ずれ検出用開口部の外周側に位置させ、前記各検出パターンと前記位置ずれ検出用開口部の開口縁との間隔をそれぞれ異なる間隔とし、前記位置ずれ検出用開口部から前記検出パターンを確認することで、前記ソルダーレジスト膜の位置ずれを検出することを特徴とするソルダーレジスト膜の位置ずれ検出方法。