CN101316479B - 电路板及其制作方法 - Google Patents
电路板及其制作方法 Download PDFInfo
- Publication number
- CN101316479B CN101316479B CN2007101065037A CN200710106503A CN101316479B CN 101316479 B CN101316479 B CN 101316479B CN 2007101065037 A CN2007101065037 A CN 2007101065037A CN 200710106503 A CN200710106503 A CN 200710106503A CN 101316479 B CN101316479 B CN 101316479B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive bond
- bond post
- circuit board
- welding cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 238000003466 welding Methods 0.000 claims description 55
- 230000005611 electricity Effects 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 abstract description 8
- 238000000059 patterning Methods 0.000 description 12
- 238000004806 packaging method and process Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明公开一种电路板及其制作方法。一种电路板，其包括介电层、线路层、至少一导电接合柱、焊罩层以及至少一电学连接件。线路层接触介电层，且线路层具有至少一接垫的图案化线路，而具有图案化线路的线路层是对图案化金属板的相对于图案化线路的表面进行加工处理所形成的。导电接合柱配置在接垫上。焊罩层配置在介电层上且覆盖线路层。焊罩层接触导电接合柱，且导电接合柱穿过焊罩层，而导电接合柱的高度大于焊罩层的厚度。电学连接件配置在焊罩层上且连接导电接合柱，其中电学连接件包覆部分导电接合柱。导电接合柱与其他构件的接合可靠度较高。
Description
技术领域
本发明涉及一种电路板及其制作方法，且特别涉及一种具有导电接合柱的电路板及其制作方法。
背景技术
一般而言，已知用以承载及电学连接多个电子元件的电路板主要是由多个线路层(circuit layers)以及多个介电层(dielectric layers)交替叠合所构成。其中，这些线路层是由铜箔层(copper foil)经过图案化工艺所定义形成。这些介电层是分别配置在相邻这些线路层之间，用以隔离这些线路层。此外，这些相互重叠的线路层之间是透过导电孔道(conductive via)而彼此电学连接。另外，电路板的表面上还可配置各种电子元件(例如有源元件或无源元件)，并通过电路板内部线路来达到电学信号传递(electrical signalpropagation)的目的。
请参考图1，其绘示已知的一种电路板的剖面示意图。已知电路板100包括介电层110、线路层120、图案化焊罩层(patterned solder mask layer)130与多个焊球(solder ball)140。线路层120配置在介电层110上，且线路层120具有多个接垫(pad)122。图案化焊罩层130配置在介电层110上以覆盖部分线路层120。图案化焊罩层130具有多个开口(opening)132，以分别暴露出这些接垫122。此外，这些焊球140分别配置在这些接垫122上且分别电学连接至这些接垫122。
然而，在已知电路板100的制作过程中，在形成图案化焊罩层130时，这些开口132的位置可能无法分别精确对准这些接垫122而产生偏移，使得部分这些接垫122(可参考图1右边的接垫122)被图案化焊罩层130所覆盖的范围过大。因此，当这些焊球140分别形成于这些接垫122上时，部分这些焊球140(可参考图1右边的焊球140)与对应的接垫122之间的接合面积变小，进而降低部分这些焊球140与对应的接垫122之间的接合可靠度(reliability)。
发明内容
本发明提供一种电路板，其具有配置在接垫上的导电接合柱，而导电接合柱与其他构件的接合可靠度较高。
本发明提供一种电路板的制作方法，其所制作出的电路板具有配置在接垫上的导电接合柱，而导电接合柱与其他构件的接合可靠度较高。
本发明提出一种电路板，其包括介电层、线路层、至少一导电接合柱(conductive joint column)、焊罩层以及至少一电学连接件(electricalconnection element)。线路层接触介电层，且线路层具有至少一接垫的图案化线路，而具有该图案化线路的该线路层是对图案化金属板的相对于该图案化线路的表面进行加工处理所形成的。导电接合柱配置在接垫上。焊罩层配置在介电层上且覆盖线路层。焊罩层接触导电接合柱，且导电接合柱穿过焊罩层，而导电接合柱的高度大于焊罩层的厚度。电学连接件配置在焊罩层上且连接导电接合柱，其中电学连接件包覆(encapsulate)部分导电接合柱。
在本发明一实施例中，上述导电接合柱的高度除以焊罩层的厚度的比值可大于或等于3且小于或等于5。
在本发明一实施例中，上述电学连接件可为焊球。
在本发明一实施例中，上述线路层可嵌入(embed)介电层。
在本发明一实施例中，上述电路板还包括至少一贯孔(through hole)，其贯穿介电层且暴露接垫。
本发明提出一种电路板的制作方法，其包括下列步骤。首先，提供图案化金属板(patterned metal board)。图案化金属板包括具有至少一接垫的图案化线路(patterned circuit)。接着，在图案化金属板上形成介电层，以覆盖图案化线路。接着，对于图案化金属板的相对于图案化线路的表面进行加工处理(processing treatment)，以形成具有图案化线路的线路层与至少一配置在接垫上的导电接合柱。接着，在介电层上形成焊罩层以覆盖线路层，使得焊罩层接触导电接合柱，且导电接合柱穿过焊罩层，而导电接合柱的高度大于焊罩层的厚度。然后，形成至少一电学连接件于焊罩层上，使得电学连接件连接导电接合柱，且电学连接件包覆部分导电接合柱。
在本发明一实施例中，上述导电接合柱的高度除以焊罩层的厚度的比值可大于或等于3且小于或等于5。
在本发明一实施例中，上述形成电学连接件于焊罩层上的方式包括形成焊球于焊罩层上。
在本发明一实施例中，上述形成介电层于图案化金属板上以覆盖图案化线路，进而使得图案化线路嵌入介电层。
在本发明一实施例中，上述电路板的制作方法还包括形成至少一贯孔，以贯穿介电层且暴露接垫。
由于导电接合柱穿过焊罩层且延伸于外，所以形成于焊罩层上且电学连接导电接合柱的电学连接件可包覆导电接合柱，使得电学连接件与导电接合柱之间的接合可靠度得以提升。
为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1绘示已知的一种电路板的剖面示意图。
图2绘示本发明一实施例的一种电路板的剖面示意图。
图3A至图3E绘示图2的电路板的制作方法的剖面示意图。
图4A至图4C绘示图3C的图案化金属板进行加工处理的第一种方式的剖面示意图。
图5A至图5D绘示图3C的图案化金属板进行加工处理的第二种方式的剖面示意图。
图6绘示图2的电路板应用于堆叠型芯片封装结构的剖面示意图。
附图标记说明
20：堆叠型芯片封装结构 22、24：芯片封装单元
100、200：电路板 110、210：介电层
120、220：线路层 122、222、224、320：接垫
130：图案化焊罩层 132：开口
140：焊球 230：导电接合柱
240：焊罩层 250：电学连接件
260：贯孔 270：开孔
300：芯片 400：焊线
B：图案化金属板 H：高度
P：图案化线路 R、R’：图案化光刻胶层
S：表面 T：厚度
具体实施方式
请参考图2，其绘示本发明一实施例的一种电路板的剖面示意图。本实施例的电路板200包括介电层210、线路层220、至少一导电接合柱230(图2仅示意地绘示一个)与焊罩层240。
线路层220接触介电层210，且线路层220具有至少一接垫222(图2仅示意地绘示一个)。导电接合柱230配置在接垫222上。焊罩层240配置在介电层210上且覆盖线路层220。焊罩层240接触导电接合柱230，且导电接合柱230穿过焊罩层240，而导电接合柱230的高度H大于焊罩层240的厚度T。在本实施例中，导电接合柱230的高度H除以焊罩层240的厚度T的比值可大于或等于3且小于或等于5。
此外，焊罩层240的作用在于保护线路层220，以避免线路层220受到外力作用而损坏，或后续在导电接合柱230上形成至少一电学连接件250(见下述)时，焊罩层240可避免线路层220受到焊料的桥接短路影响。
在本实施例中，电路板200还包括至少一电学连接件250(图2仅示意地绘示一个)，其配置在焊罩层240上且连接导电接合柱230，且电学连接件250包覆部分导电接合柱230。此外，电学连接件250可为焊球，其材质可包括锡。另外，本实施例的线路层220可嵌入介电层210，且电路板200还包括至少一贯孔260(图2仅示意地绘示一个)，其贯穿介电层210且暴露接垫222。
以下对于本实施例的电路板200的制作方法作说明。图3A至图3E绘示图2的电路板的制作方法的剖面示意图。本实施例的电路板200的制作方法包括下列步骤。首先，请参考图3A，提供图案化金属板B。图案化金属板B包括具有接垫222的图案化线路P。
接着，请参考图3A，在图案化金属板B上形成介电层210，以覆盖图案化线路P。本实施例中，形成介电层210于图案化金属板B上的方式包括将介电层210与图案化金属板B彼此压合(laminate)，或者通过印刷(printing)的方式将介电层210形成于图案化金属板B上。此外，本实施例的图案化线路P可嵌入介电层210。
接着，请参考图3B，在本实施例中，可通过激光钻孔(laser drilling)或光刻的方式形成贯孔260以贯穿介电层210且暴露接垫222。
接着，请参考图3B与图3C，对于图案化金属板B的相对于图案化线路P的表面S进行加工处理，以形成具有图案化线路P的线路层220与配置在接垫222上的导电接合柱230。在此必须说明的是，在本实施例中，上述加工处理的方式可有两种。
图4A至图4C绘示图3C的图案化金属板进行加工处理的第一种方式的剖面示意图。上述加工处理的第一种方式包括下列步骤。首先，请参考图4A，形成图案化光刻胶层R于图案化金属板B的表面S上且对应位于接垫222之上。接着，请参考图4A与图4B，可通过蚀刻的方式移除图案化光刻胶层R所暴露的部分图案化金属板B，以形成线路层220与导电接合柱230。之后，请参考图4B与图4C，移除图案化光刻胶层R。
图5A至图5D绘示图3C的图案化金属板进行加工处理的第二种方式的剖面示意图。上述加工处理的第二种方式包括下列步骤。首先，请参考图5A，移除部分图案化金属板B，以形成线路层220。接着，请参考图5B，形成图案化光刻胶层R’于线路层220上，且图案化光刻胶层R’暴露接垫222。接着，请参考图5C，可通过电镀、溅射、气相沉积或填充的方式在接垫222上形成导电接合柱230。之后，请参考图5C与图5D，移除图案化光刻胶层R’。
在形成图3C所绘示的线路层220与导电接合柱230之后，请参考图3D，形成焊罩层240于介电层210上以覆盖线路层220，使得焊罩层240接触导电接合柱230，且导电接合柱230穿过焊罩层240，而导电接合柱230的高度H大于焊罩层240的厚度T。在本实施例中，导电接合柱230的高度H除以焊罩层240的厚度T的比值可大于或等于3且小于或等于5。
然后，请参考图3E，可在焊罩层240上形成电学连接件250(例如为焊球)，使得电学连接件250连接导电接合柱230，且电学连接件250包覆部分导电接合柱230。
请参考图6，其绘示图2的电路板应用于堆叠型芯片封装结构的剖面示意图。堆叠型芯片封装结构(stacked chip package)20包括两芯片封装单元(chip package unit)22与24。芯片封装单元22的芯片300配置在电路板200上。电路板200的开孔(aperture)270暴露芯片300的多个接垫320。这些接垫320通过多条穿过开孔270的焊线400而电学连接至线路层220的 多个接垫224。电学连接件250可用以电学连接至另一个电子装置(例如主机板，但未绘示)。此外，芯片封装单元24配置在芯片封装单元22上，且电学连接至由贯孔260所暴露的接垫222。在此必须说明的是，电路板200可应用于其他形式的芯片封装结构，且电路板200的外形可依照设计者的需求而有所改变，因此本实施例只是用以举例而非限定本发明。
综上所述，由于导电接合柱穿过焊罩层且延伸于外，所以形成于焊罩层上且电学连接导电接合柱的电学连接件可包覆导电接合柱，使得电学连接件与导电接合柱之间的接合可靠度得以提升。
虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。
Claims (10)
1.一种电路板，包括：
介电层；
线路层，接触该介电层，其中该线路层具有至少一接垫的图案化线路，而具有该图案化线路的该线路层是对图案化金属板的相对于该图案化线路的表面进行加工处理所形成的；
至少一导电接合柱，配置在该接垫上；
焊罩层，配置在该介电层上且覆盖该线路层，其中该焊罩层接触该导电接合柱，且该导电接合柱穿过该焊罩层，而该导电接合柱的高度大于该焊罩层的厚度；以及
至少一电学连接件，其配置在该焊罩层上且连接该导电接合柱，其中该电学连接件包覆部分该导电接合柱。
2.如权利要求1所述的电路板，其中该导电接合柱的高度除以该焊罩层的厚度的比值是大于或等于3且小于或等于5。
3.如权利要求1所述的电路板，其中该电学连接件为焊球。
4.如权利要求1所述的电路板，其中该线路层嵌入该介电层。
5.如权利要求1所述的电路板，还包括至少一贯孔，其贯穿该介电层且暴露该接垫。
6.一种电路板的制作方法，包括：
提供图案化金属板，其中该图案化金属板包括具有至少一接垫的图案化线路；
在该图案化金属板上形成介电层，以覆盖该图案化线路；
对于该图案化金属板的相对于该图案化线路的表面进行加工处理，以形成具有该图案化线路的线路层与至少一配置在该接垫上的导电接合柱；以及
在该介电层上形成焊罩层以覆盖该线路层，使得该焊罩层接触该导电接合柱，且该导电接合柱穿过该焊罩层，而该导电接合柱的高度大于该焊罩层的厚度；以及
在该焊罩层上形成至少一电学连接件，使得该电学连接件连接该导电接合柱，且该电学连接件包覆部分该导电接合柱。
7.如权利要求6所述的电路板的制作方法，其中该导电接合柱的高度除以该焊罩层的厚度的比值是大于或等于3且小于或等于5。
8.如权利要求6所述的电路板的制作方法，其中在该焊罩层上形成该电学连接件的方式包括在该焊罩层上形成焊球。
9.如权利要求6所述的电路板的制作方法，其中在该图案化金属板上形成该介电层以覆盖该图案化线路，进而使得该图案化线路嵌入该介电层。
10.如权利要求6所述的电路板的制作方法，还包括形成至少一贯孔，以贯穿该介电层且暴露该接垫。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101065037A CN101316479B (zh) | 2007-06-01 | 2007-06-01 | 电路板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101065037A CN101316479B (zh) | 2007-06-01 | 2007-06-01 | 电路板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101316479A CN101316479A (zh) | 2008-12-03 |
| CN101316479B true CN101316479B (zh) | 2011-04-13 |
Family
ID=40107276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101065037A Expired - Fee Related CN101316479B (zh) | 2007-06-01 | 2007-06-01 | 电路板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101316479B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103128181A (zh) * | 2011-11-23 | 2013-06-05 | 苏州工业园区协诚精密五金有限公司 | 薄型金属板连接接合柱的固定结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028357A (en) * | 1996-03-28 | 2000-02-22 | Nec Corporation | Semiconductor device with a solder bump over a pillar form |
| US6413849B1 (en) * | 1999-12-28 | 2002-07-02 | Intel Corporation | Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor |
| CN1496212A (zh) * | 2002-09-20 | 2004-05-12 | 日本特殊陶业株式会社 | 由树脂制成的带有插脚的电路板 |
-
2007
- 2007-06-01 CN CN2007101065037A patent/CN101316479B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028357A (en) * | 1996-03-28 | 2000-02-22 | Nec Corporation | Semiconductor device with a solder bump over a pillar form |
| US6413849B1 (en) * | 1999-12-28 | 2002-07-02 | Intel Corporation | Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor |
| CN1496212A (zh) * | 2002-09-20 | 2004-05-12 | 日本特殊陶业株式会社 | 由树脂制成的带有插脚的电路板 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2003-168853A 2003.06.13 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101316479A (zh) | 2008-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9173298B2 (en) | Packaging substrate, method for manufacturing same, and chip packaging structure having same | |
| US10043726B2 (en) | Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity | |
| KR100763345B1 (ko) | 전자소자 내장형 인쇄회로기판의 제조방법 | |
| US20120049366A1 (en) | Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof | |
| CN105228341A (zh) | 印刷电路板、封装基板及其制造方法 | |
| US7436680B2 (en) | Multi-chip build-up package of optoelectronic chip | |
| US20120037411A1 (en) | Packaging substrate having embedded passive component and fabrication method thereof | |
| JP2008047917A (ja) | 電子部品内蔵型多層印刷配線基板及びその製造方法 | |
| US8120148B2 (en) | Package structure with embedded die and method of fabricating the same | |
| US8436463B2 (en) | Packaging substrate structure with electronic component embedded therein and method for manufacture of the same | |
| KR20050003892A (ko) | 반도체 장치의 적층형 패키지 | |
| US8294042B2 (en) | Connector and manufacturing method thereof | |
| JPWO2009101904A1 (ja) | 半導体装置及びその製造方法 | |
| JP2012094800A (ja) | 半導体記憶装置およびその製造方法 | |
| CN101777548B (zh) | 内埋芯片基板及其制作方法 | |
| CN101241901A (zh) | 内埋式芯片封装结构及其制作方法 | |
| CN113496983A (zh) | 半导体封装载板及其制法与半导体封装制程 | |
| JP2014504034A (ja) | リードクラックが強化された電子素子用テープ | |
| CN101316479B (zh) | 电路板及其制作方法 | |
| US8091221B2 (en) | Method of fabricating circuit board | |
| CN202940236U (zh) | 封装基板构造 | |
| US8590144B2 (en) | Method of manufacturing printed circuit board | |
| CN103390598A (zh) | 半导体封装件及其制法 | |
| CN201541392U (zh) | 电路板 | |
| US7939940B2 (en) | Multilayer chip scale package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110413 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |