JP2003068803A - 半導体装置用テープキャリアおよびそれを用いた半導体装置 - Google Patents
半導体装置用テープキャリアおよびそれを用いた半導体装置Info
- Publication number
- JP2003068803A JP2003068803A JP2001259200A JP2001259200A JP2003068803A JP 2003068803 A JP2003068803 A JP 2003068803A JP 2001259200 A JP2001259200 A JP 2001259200A JP 2001259200 A JP2001259200 A JP 2001259200A JP 2003068803 A JP2003068803 A JP 2003068803A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- circuit wiring
- semiconductor device
- tape
- copper foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】回路配線パターンのボトム幅が２０μｍ以下で
あり、回路配線パターンと隣り合う回路配線パターンと
の距離が２０μｍ以下である超ファインピッチのＴＡＢ
テープ等の半導体装置用テープキャリアを得ること。 【解決手段】絶縁テープ基材４の一面あるいは両面にサ
ブトラクト法を用いて銅の回路配線パターン７を形成し
た構造を有する半導体装置用テープキャリアにおいて、
回路配線パターンのボトム幅が１０μｍ以上２０μｍ以
下であり、回路配線パターンと隣り合う回路配線パター
ンとの距離が１０μｍ以上２０μｍ以下とし、その回路
配線パターン７の形成に銅箔３の厚さが５μｍ以上１０
μｍ以下のものを用いる。
あり、回路配線パターンと隣り合う回路配線パターンと
の距離が２０μｍ以下である超ファインピッチのＴＡＢ
テープ等の半導体装置用テープキャリアを得ること。 【解決手段】絶縁テープ基材４の一面あるいは両面にサ
ブトラクト法を用いて銅の回路配線パターン７を形成し
た構造を有する半導体装置用テープキャリアにおいて、
回路配線パターンのボトム幅が１０μｍ以上２０μｍ以
下であり、回路配線パターンと隣り合う回路配線パター
ンとの距離が１０μｍ以上２０μｍ以下とし、その回路
配線パターン７の形成に銅箔３の厚さが５μｍ以上１０
μｍ以下のものを用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁テープ基材の
片面または両面にサブトラクト法で回路配線パターンが
形成された半導体装置用テープキャリアおよびそれを用
いた半導体装置に関するもので、特にＴＡＢ（Tape Aut
oｍated Bonding）テープまたはＢＧＡ（Ball Grid Arr
ay）基板等において、回路配線パターンの配線ピッチを
従来のＴＡＢテープよりも狭ピッチ化するための技術に
関するものである。
片面または両面にサブトラクト法で回路配線パターンが
形成された半導体装置用テープキャリアおよびそれを用
いた半導体装置に関するもので、特にＴＡＢ（Tape Aut
oｍated Bonding）テープまたはＢＧＡ（Ball Grid Arr
ay）基板等において、回路配線パターンの配線ピッチを
従来のＴＡＢテープよりも狭ピッチ化するための技術に
関するものである。
【０００２】
【従来の技術】電子機器の小型軽量化に伴い、その構成
部品についても一層の高機能化、高密度化が図られてい
る。近年、ＬＳＩなどの半導体素子の実装部品は高集積
化と共に多ピン化が進められ、これに対応するため、Ｂ
ＧＡ（Ball Grid Array）／ＣＳＰ（Chip Size Package
or Chip Scale Package）のようにピンピッチが広く採
れ、ベアチップの採用が可能なパッケージ実装技術の開
発が行われている。
部品についても一層の高機能化、高密度化が図られてい
る。近年、ＬＳＩなどの半導体素子の実装部品は高集積
化と共に多ピン化が進められ、これに対応するため、Ｂ
ＧＡ（Ball Grid Array）／ＣＳＰ（Chip Size Package
or Chip Scale Package）のようにピンピッチが広く採
れ、ベアチップの採用が可能なパッケージ実装技術の開
発が行われている。
【０００３】また高密度実装化を推進するに当たって
は、ＴＡＢテープやプリント配線板などの基板のファイ
ンパターン化が図られ、さらにプリント配線板ではビル
ドアップ多層配線板の様に基板の多層化が進められてい
る。ＴＡＢテープにおいても多ピン化、小型化の要求が
高まり、回路配線パターンの配線間隔がより狭くなる傾
向がある。
は、ＴＡＢテープやプリント配線板などの基板のファイ
ンパターン化が図られ、さらにプリント配線板ではビル
ドアップ多層配線板の様に基板の多層化が進められてい
る。ＴＡＢテープにおいても多ピン化、小型化の要求が
高まり、回路配線パターンの配線間隔がより狭くなる傾
向がある。
【０００４】ＴＡＢ製造工程では、代表的には、例えば
図４に示すように、銅箔３と絶縁テープ基材４を貼り合
せた材料（片面銅貼りテープ）を用いて形成する。銅箔
３と絶縁テープ基材４との接着には、一般には絶縁テー
プ基材４に接着剤５を設け銅箔ラミネートにより形成す
る方法や、絶縁テープ基材４上にスパッタリングなどに
より銅箔３を形成する方法、または銅箔３上に絶縁テー
プ基材４をキャスティングにより形成する方法などがあ
る。
図４に示すように、銅箔３と絶縁テープ基材４を貼り合
せた材料（片面銅貼りテープ）を用いて形成する。銅箔
３と絶縁テープ基材４との接着には、一般には絶縁テー
プ基材４に接着剤５を設け銅箔ラミネートにより形成す
る方法や、絶縁テープ基材４上にスパッタリングなどに
より銅箔３を形成する方法、または銅箔３上に絶縁テー
プ基材４をキャスティングにより形成する方法などがあ
る。
【０００５】これらの材料（片面銅貼りテープ）に回路
配線パターン７を形成する方法としては、まず銅箔３上
にフォトレジスト６を塗布し、露光・現像を行い、次に
エッチングにより回路を形成した後、フォトレジスト６
を剥離する方法、いわゆるサブトラクト法が一般に用い
られている。図４にエッチング工程後のＴＡＢテープの
断面図を示す。エッチング工程後はフォトレジスト６を
除去し、ソルダーレジストやめっきなどを形成する。
配線パターン７を形成する方法としては、まず銅箔３上
にフォトレジスト６を塗布し、露光・現像を行い、次に
エッチングにより回路を形成した後、フォトレジスト６
を剥離する方法、いわゆるサブトラクト法が一般に用い
られている。図４にエッチング工程後のＴＡＢテープの
断面図を示す。エッチング工程後はフォトレジスト６を
除去し、ソルダーレジストやめっきなどを形成する。
【０００６】図４は、接着剤５があるタイプ、すなわち
接着剤使用の片面銅貼りテープを用いて回路配線パター
ンを形成する形態であるが、この接着剤５が無いタイ
プ、すなわち接着剤レス片面銅貼りテープを用いて回路
配線パターンを形成する形態の場合もある。
接着剤使用の片面銅貼りテープを用いて回路配線パター
ンを形成する形態であるが、この接着剤５が無いタイ
プ、すなわち接着剤レス片面銅貼りテープを用いて回路
配線パターンを形成する形態の場合もある。
【０００７】この製造方法で一般的に行われているＴＡ
Ｂテープの一例をあげると、例えば絶縁テープ基材４が
厚さ７５μｍ、接着剤５が厚さ１２μｍ、銅箔３が厚さ
１８μｍの材料構成で行われる。一方、銅箔に回路配線
パターンを形成するためのエッチングは縦方向（深さ方
向）に進行すると同時に横方向にも進むという性質を有
するため、銅箔上において回路配線パターンに沿って形
成されたフォトレジストの下部の銅箔をも侵食してしま
う。このため、回路配線パターンの幅は、回路配線パタ
ーンの上面から回路配線パターンの下面にかけて一定で
はなく、回路配線パターンの上面幅（以下「トップ幅」
という。）が回路配線パターンの下面幅（以下「ボトム
幅」という。）よりも小さく形成され、このパターンを
断面すると、パターンの下面が上面よりも広い略台形に
なってしまう。
Ｂテープの一例をあげると、例えば絶縁テープ基材４が
厚さ７５μｍ、接着剤５が厚さ１２μｍ、銅箔３が厚さ
１８μｍの材料構成で行われる。一方、銅箔に回路配線
パターンを形成するためのエッチングは縦方向（深さ方
向）に進行すると同時に横方向にも進むという性質を有
するため、銅箔上において回路配線パターンに沿って形
成されたフォトレジストの下部の銅箔をも侵食してしま
う。このため、回路配線パターンの幅は、回路配線パタ
ーンの上面から回路配線パターンの下面にかけて一定で
はなく、回路配線パターンの上面幅（以下「トップ幅」
という。）が回路配線パターンの下面幅（以下「ボトム
幅」という。）よりも小さく形成され、このパターンを
断面すると、パターンの下面が上面よりも広い略台形に
なってしまう。
【０００８】なお、本明細書においては、このボトム幅
のことをＬ（ライン）と表現し、回路配線パターンと隣
り合う回路配線パターンとの距離のことをＳ（スペー
ス）と表現する。
のことをＬ（ライン）と表現し、回路配線パターンと隣
り合う回路配線パターンとの距離のことをＳ（スペー
ス）と表現する。
【０００９】上記したパターンエッチングの性質から、
先に述べた、絶縁テープ基材の厚さを７５μｍ、接着剤
の厚さを１２μｍ、銅箔の厚さを１８μｍのＴＡＢテー
プを用いた場合、安定したエッチングを行うためには、
配線ピッチとしてＬを２５μｍ以上、Ｓを２５μｍ以上
が必要となるのが現状である。
先に述べた、絶縁テープ基材の厚さを７５μｍ、接着剤
の厚さを１２μｍ、銅箔の厚さを１８μｍのＴＡＢテー
プを用いた場合、安定したエッチングを行うためには、
配線ピッチとしてＬを２５μｍ以上、Ｓを２５μｍ以上
が必要となるのが現状である。
【００１０】
【発明が解決しようとする課題】しかしながら、電子機
器の小型軽量化に伴い、ＴＡＢテープにおいても一層の
高機能化、高密度化、例えば配線ピッチがＬを１５μ
ｍ、Ｓを１５μｍ、あるいはＬを２０μｍ、Ｓを２０μ
ｍという超ファイン化が求められ、従来の構成材料を用
いた製造条件では、これらの微細パターンを形成するこ
とが困難である。
器の小型軽量化に伴い、ＴＡＢテープにおいても一層の
高機能化、高密度化、例えば配線ピッチがＬを１５μ
ｍ、Ｓを１５μｍ、あるいはＬを２０μｍ、Ｓを２０μ
ｍという超ファイン化が求められ、従来の構成材料を用
いた製造条件では、これらの微細パターンを形成するこ
とが困難である。
【００１１】そこで、本発明の目的は、上記課題を解決
し、回路の配線ピッチがＬを２０μｍ以下、Ｓを２０μ
ｍ以下の超ファインピッチのＴＡＢテープ等の半導体装
置用テープキャリアおよびそれを用いた半導体装置を得
ることにあり、また構成材料的には微細配線を可能とす
る材料を提供することにある。
し、回路の配線ピッチがＬを２０μｍ以下、Ｓを２０μ
ｍ以下の超ファインピッチのＴＡＢテープ等の半導体装
置用テープキャリアおよびそれを用いた半導体装置を得
ることにあり、また構成材料的には微細配線を可能とす
る材料を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、次のように構成したものである。
め、本発明は、次のように構成したものである。
【００１３】請求項１の発明に係る半導体装置用テープ
キャリアは、絶縁テープ基材の一面あるいは両面にサブ
トラクト法を用いて銅の回路配線パターンを形成した構
造を有する半導体装置用テープキャリアにおいて、前記
回路配線パターンのボトム幅が１０μｍ以上２０μｍ以
下であり、前記回路配線パターンと隣り合う回路配線パ
ターンとの距離が１０μｍ以上２０μｍ以下であって、
前記回路配線パターンの形成に用いた銅箔の厚さが５μ
ｍ以上１０μｍ以下であることを特徴とする。
キャリアは、絶縁テープ基材の一面あるいは両面にサブ
トラクト法を用いて銅の回路配線パターンを形成した構
造を有する半導体装置用テープキャリアにおいて、前記
回路配線パターンのボトム幅が１０μｍ以上２０μｍ以
下であり、前記回路配線パターンと隣り合う回路配線パ
ターンとの距離が１０μｍ以上２０μｍ以下であって、
前記回路配線パターンの形成に用いた銅箔の厚さが５μ
ｍ以上１０μｍ以下であることを特徴とする。
【００１４】請求項２の発明は、請求項１の半導体装置
用テープキャリアにおいて、前記回路配線パターンのボ
トム幅が１５μｍであり、前記回路配線パターンと隣り
合う回路配線パターンとの距離が１５μｍであって、前
記回路配線パターンの形成に８μｍ以上９μｍ以下の銅
箔厚の銅箔を用いたことを特徴とする。
用テープキャリアにおいて、前記回路配線パターンのボ
トム幅が１５μｍであり、前記回路配線パターンと隣り
合う回路配線パターンとの距離が１５μｍであって、前
記回路配線パターンの形成に８μｍ以上９μｍ以下の銅
箔厚の銅箔を用いたことを特徴とする。
【００１５】請求項３の発明は、請求項１又は２記載の
半導体装置用テープキャリアにおいて、前記半導体装置
用テープキャリアがＴＡＢテープから成ることを特徴と
する。
半導体装置用テープキャリアにおいて、前記半導体装置
用テープキャリアがＴＡＢテープから成ることを特徴と
する。
【００１６】請求項４の発明に係る半導体装置は、請求
項１、２又は３記載の半導体装置用テープキャリアを用
い、これに半導体チップを搭載し、電気的接続を施して
パッケージに組み立てたことを特徴とする。
項１、２又は３記載の半導体装置用テープキャリアを用
い、これに半導体チップを搭載し、電気的接続を施して
パッケージに組み立てたことを特徴とする。
【００１７】本発明は、ＴＡＢテープ等の半導体装置用
テープキャリアにおいて、銅箔厚として５μｍから１０
μｍ厚の銅箔を用いることにより、回路配線パターンの
ボトム幅が１０μｍであり、回路配線パターンと隣り合
う回路配線パターンとの距離が２０μｍであるという微
細配線パターンの形成を可能としたものである。
テープキャリアにおいて、銅箔厚として５μｍから１０
μｍ厚の銅箔を用いることにより、回路配線パターンの
ボトム幅が１０μｍであり、回路配線パターンと隣り合
う回路配線パターンとの距離が２０μｍであるという微
細配線パターンの形成を可能としたものである。
【００１８】また、本発明は、ＴＡＢテープ等の半導体
装置用テープキャリアにおいて、銅箔厚として８μｍか
ら９μｍ厚の銅箔を用いることにより、回路配線パター
ンのボトム幅が１５μｍであり、回路配線パターンと隣
り合う回路配線パターンとの距離が１５μｍであるとい
う微細配線パターンの形成を可能としたものである。
装置用テープキャリアにおいて、銅箔厚として８μｍか
ら９μｍ厚の銅箔を用いることにより、回路配線パター
ンのボトム幅が１５μｍであり、回路配線パターンと隣
り合う回路配線パターンとの距離が１５μｍであるとい
う微細配線パターンの形成を可能としたものである。
【００１９】
【発明の実施の形態】以下、本発明の実施形態を図示の
実施例に基づいて説明する。
実施例に基づいて説明する。
【００２０】図４のＴＡＢテープの構成の下で、回路配
線パターンのボトム幅が１５μｍであり、回路配線パタ
ーンと隣り合う回路配線パターンとの距離が１５μｍで
ある微細配線における製造可能な銅箔厚の条件をシミュ
レーションした。その結果、必要とされる銅箔厚として
は９μｍ以下であることが示された。
線パターンのボトム幅が１５μｍであり、回路配線パタ
ーンと隣り合う回路配線パターンとの距離が１５μｍで
ある微細配線における製造可能な銅箔厚の条件をシミュ
レーションした。その結果、必要とされる銅箔厚として
は９μｍ以下であることが示された。
【００２１】図１にシミュレーション結果の一例を示
す。これはパターン断面の計算結果を示したものであ
り、銅箔３として９μｍ厚を用いたものである。この場
合の回路配線パターン７の各リードの断面のトップ幅は
９μｍ、ボトム幅は１８μｍである。またエッチングフ
ァクタ（Ｅｆ）は（２×銅箔厚）／（ボトム幅−トップ
幅）で求められるが、Ｅｆの値は２．０である。
す。これはパターン断面の計算結果を示したものであ
り、銅箔３として９μｍ厚を用いたものである。この場
合の回路配線パターン７の各リードの断面のトップ幅は
９μｍ、ボトム幅は１８μｍである。またエッチングフ
ァクタ（Ｅｆ）は（２×銅箔厚）／（ボトム幅−トップ
幅）で求められるが、Ｅｆの値は２．０である。
【００２２】続いて、このシミュレーションを行った条
件と同条件で、実際のエッチングラインを用いでＴＡＢ
テープのエッチングを行った。銅箔には９μｍ厚のＵ−
ＳＬＰ（日本電解製）を用いた。エッチングしたＴＡＢ
テープの断面の寸法を計測した結果を、シミュレーショ
ン結果と合わせた状態にて図２に示す。
件と同条件で、実際のエッチングラインを用いでＴＡＢ
テープのエッチングを行った。銅箔には９μｍ厚のＵ−
ＳＬＰ（日本電解製）を用いた。エッチングしたＴＡＢ
テープの断面の寸法を計測した結果を、シミュレーショ
ン結果と合わせた状態にて図２に示す。
【００２３】本実施例で用いたシミュレーションソフト
は、現行のＴＡＢテープの製造条件から得られる値を元
に作成されており、薄い銅箔・微細配線ピッチにも応用
できることが分かった。また、回路配線パターンのボト
ム幅が１５μｍであり、回路配線パターンと隣り合う回
路配線パターンとの距離が１５μｍである場合には、図
１、図２より銅箔３の厚みとして、９μｍ以下、好まし
くは８μｍ以上９μｍ以下である必要が、実測・計算と
も示されたことになる。
は、現行のＴＡＢテープの製造条件から得られる値を元
に作成されており、薄い銅箔・微細配線ピッチにも応用
できることが分かった。また、回路配線パターンのボト
ム幅が１５μｍであり、回路配線パターンと隣り合う回
路配線パターンとの距離が１５μｍである場合には、図
１、図２より銅箔３の厚みとして、９μｍ以下、好まし
くは８μｍ以上９μｍ以下である必要が、実測・計算と
も示されたことになる。
【００２４】また、回路配線パターンのボトム幅が１０
μｍ以上２０μｍ以下であり、回路配線パターンと隣り
合う回路配線パターンとの距離が１０μｍ以上２０μｍ
以下である場合においては、図３に示す通りである。こ
の図の破線は、ボトム幅が丁度ライン幅となるように規
定した場合の、現行のＴＡＢテープで最も一般的なトッ
プ幅を確保するようにしたとき、その必要銅箔の厚さを
シミュレーションにより求めたものであり、上記配線ピ
ッチの場合には、銅箔厚として５μｍから１０μｍ程度
が必要となる。また白丸で示される実際にエッチングさ
れた（試作含む）ＴＡＢテープにおいても、計算値（破
線）とほぼ一致していることが示されている。
μｍ以上２０μｍ以下であり、回路配線パターンと隣り
合う回路配線パターンとの距離が１０μｍ以上２０μｍ
以下である場合においては、図３に示す通りである。こ
の図の破線は、ボトム幅が丁度ライン幅となるように規
定した場合の、現行のＴＡＢテープで最も一般的なトッ
プ幅を確保するようにしたとき、その必要銅箔の厚さを
シミュレーションにより求めたものであり、上記配線ピ
ッチの場合には、銅箔厚として５μｍから１０μｍ程度
が必要となる。また白丸で示される実際にエッチングさ
れた（試作含む）ＴＡＢテープにおいても、計算値（破
線）とほぼ一致していることが示されている。
【００２５】
【発明の効果】以上説明したように、本発明は、ＴＡＢ
テープ等の半導体装置用テープキャリアにおいて、銅箔
厚として５μｍから１０μｍ厚の銅箔を用いることによ
り、回路配線パターンのボトム幅が１０μｍであり、回
路配線パターンと隣り合う回路配線パターンとの距離が
２０μｍであるという微細配線パターンの形成を可能と
なる。
テープ等の半導体装置用テープキャリアにおいて、銅箔
厚として５μｍから１０μｍ厚の銅箔を用いることによ
り、回路配線パターンのボトム幅が１０μｍであり、回
路配線パターンと隣り合う回路配線パターンとの距離が
２０μｍであるという微細配線パターンの形成を可能と
なる。
【００２６】また、本発明は、ＴＡＢテープ等の半導体
装置用テープキャリアにおいて、銅箔厚として８μｍか
ら９μｍ厚の銅箔を用いることにより、回路配線パター
ンのボトム幅が１５μｍであり、回路配線パターンと隣
り合う回路配線パターンとの距離が１５μｍであるとい
う微細配線パターンの形成を可能となる。
装置用テープキャリアにおいて、銅箔厚として８μｍか
ら９μｍ厚の銅箔を用いることにより、回路配線パター
ンのボトム幅が１５μｍであり、回路配線パターンと隣
り合う回路配線パターンとの距離が１５μｍであるとい
う微細配線パターンの形成を可能となる。
【図１】本発明のシミュレーションによる微細配線パタ
ーンのＴＡＢの断面構造の一例を示したものである。
ーンのＴＡＢの断面構造の一例を示したものである。
【図２】本発明により実際に微細配線パターンのＴＡＢ
テープを形成した時の各部の寸法と、シミュレーション
結果とを比較表の形で示した図である。
テープを形成した時の各部の寸法と、シミュレーション
結果とを比較表の形で示した図である。
【図３】本発明の作用を示すため、各配線ピッチ間にお
けるシミュレーション結果の許容銅箔厚さと、実際にエ
ッチングされたＴＡＢテープの許容銅箔厚さを示した図
である。
けるシミュレーション結果の許容銅箔厚さと、実際にエ
ッチングされたＴＡＢテープの許容銅箔厚さを示した図
である。
【図４】本発明の対象としたＴＡＢテープの断面構造の
説明図であり、エッチング工程後の断面図である。
説明図であり、エッチング工程後の断面図である。
１ ＴＡＢテープ
３ 銅箔
４ 絶縁テープ基材
７ 回路配線パターン
Ｐ 配線ピッチ
Claims (4)
- 【請求項１】絶縁テープ基材の一面あるいは両面にサブ
トラクト法を用いて銅の回路配線パターンを形成した構
造を有する半導体装置用テープキャリアにおいて、 前記回路配線パターンのボトム幅が１０μｍ以上２０μ
ｍ以下であり、前記回路配線パターンと隣り合う回路配
線パターンとの距離が１０μｍ以上２０μｍ以下であっ
て、前記回路配線パターンの形成に用いた銅箔の厚さが
５μｍ以上１０μｍ以下であることを特徴とする半導体
装置用テープキャリア。 - 【請求項２】前記回路配線パターンのボトム幅が１５μ
ｍであり、前記回路配線パターンと隣り合う回路配線パ
ターンとの距離が１５μｍであって、前記回路配線パタ
ーンの形成に８μｍ以上９μｍ以下の銅箔厚の銅箔を用
いたことを特徴とする請求項１記載の半導体装置用テー
プキャリア。 - 【請求項３】前記半導体装置用テープキャリアがＴＡＢ
テープから成ることを特徴とする請求項１又は２記載の
半導体装置用テープキャリア。 - 【請求項４】請求項１、２又は３記載の半導体装置用テ
ープキャリアを用い、これに半導体チップを搭載し、電
気的接続を施してパッケージに組み立てたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259200A JP2003068803A (ja) | 2001-08-29 | 2001-08-29 | 半導体装置用テープキャリアおよびそれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259200A JP2003068803A (ja) | 2001-08-29 | 2001-08-29 | 半導体装置用テープキャリアおよびそれを用いた半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068803A true JP2003068803A (ja) | 2003-03-07 |
Family
ID=19086610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001259200A Withdrawn JP2003068803A (ja) | 2001-08-29 | 2001-08-29 | 半導体装置用テープキャリアおよびそれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068803A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008072144A (ja) * | 2007-11-30 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 配線基板 |
| WO2008047422A1 (fr) * | 2006-10-18 | 2008-04-24 | Casio Micronics Co., Ltd. | Procédé pour inspecter un schéma de câblages et système conçu à cet effet |
| JP2008251120A (ja) * | 2007-03-30 | 2008-10-16 | Nhk Spring Co Ltd | ディスク装置用サスペンション |
| US8064169B2 (en) | 2007-03-30 | 2011-11-22 | Nhk Spring Co., Ltd. | Suspension for disc drive |
-
2001
- 2001-08-29 JP JP2001259200A patent/JP2003068803A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008047422A1 (fr) * | 2006-10-18 | 2008-04-24 | Casio Micronics Co., Ltd. | Procédé pour inspecter un schéma de câblages et système conçu à cet effet |
| JP2008251120A (ja) * | 2007-03-30 | 2008-10-16 | Nhk Spring Co Ltd | ディスク装置用サスペンション |
| US8035924B2 (en) | 2007-03-30 | 2011-10-11 | Nhk Spring Co., Ltd. | Suspension for disc drive |
| US8064169B2 (en) | 2007-03-30 | 2011-11-22 | Nhk Spring Co., Ltd. | Suspension for disc drive |
| JP2008072144A (ja) * | 2007-11-30 | 2008-03-27 | Matsushita Electric Ind Co Ltd | 配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
| US7098407B2 (en) | Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| US5636104A (en) | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board | |
| US20130243941A1 (en) | Method of manufacturing coreless substrate having filled via pad | |
| KR20040076164A (ko) | 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법 | |
| US20100096171A1 (en) | Printed circuit board having round solder bump and method of manufacturing the same | |
| KR20060101286A (ko) | 배선 기판과 그 제조 방법 | |
| US7399661B2 (en) | Method for making an integrated circuit substrate having embedded back-side access conductors and vias | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| JP2001320150A (ja) | スタンパを使った配線基板の製造方法及び配線基板 | |
| US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
| JP2005311289A (ja) | 回路接続構造体とその製造方法 | |
| JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JP2977124B2 (ja) | 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッド | |
| JP2003068803A (ja) | 半導体装置用テープキャリアおよびそれを用いた半導体装置 | |
| CN100591193C (zh) | 布线基板、布线材料、覆铜层压板以及布线基板的制造方法 | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JPH01145891A (ja) | ハンダバンプ付き回路基板の製造方法 | |
| JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| US7504282B2 (en) | Method of manufacturing the substrate for packaging integrated circuits without multiple photolithography/etching steps | |
| JPH0722735A (ja) | プリント配線板 | |
| JP2500404B2 (ja) | 回路基板の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |