WO2013069743A1 - 光集積デバイス - Google Patents

光集積デバイス Download PDF

Info

Publication number
WO2013069743A1
WO2013069743A1 PCT/JP2012/079019 JP2012079019W WO2013069743A1 WO 2013069743 A1 WO2013069743 A1 WO 2013069743A1 JP 2012079019 W JP2012079019 W JP 2012079019W WO 2013069743 A1 WO2013069743 A1 WO 2013069743A1
Authority
WO
WIPO (PCT)
Prior art keywords
optical
bonding
wavelength conversion
integrated device
laser
Prior art date
Application number
PCT/JP2012/079019
Other languages
English (en)
French (fr)
Inventor
昌史 井出
薫 依田
Original Assignee
シチズンホールディングス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シチズンホールディングス株式会社 filed Critical シチズンホールディングス株式会社
Priority to US14/357,212 priority Critical patent/US9631781B2/en
Priority to CN201280055252.3A priority patent/CN103931063B/zh
Priority to JP2013543030A priority patent/JP6157356B2/ja
Priority to EP12847313.9A priority patent/EP2779332A4/en
Publication of WO2013069743A1 publication Critical patent/WO2013069743A1/ja

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/60—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction
    • F21K9/64—Optical arrangements integrated in the light source, e.g. for improving the colour rendering index or the light extraction using wavelength conversion means distinct or spaced from the light-generating element, e.g. a remote phosphor layer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4239—Adhesive bonding; Encapsulation with polymer material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0147—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on thermo-optic effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/30—Semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/005—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
    • H01S5/0092—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping for nonlinear frequency conversion, e.g. second harmonic generation [SHG] or sum- or difference-frequency generation outside the laser cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength
    • H01S5/4093—Red, green and blue [RGB] generated directly by laser action or by a combination of laser action with nonlinear frequency conversion

Definitions

  • the present invention relates to an integrated optical device used for various devices as a laser light source, for example, for optical communication and a small projector, and in particular, an integrated optical device in which an optical element and an electric element are mixed and mounted on the same substrate.
  • a laser light source for example, for optical communication and a small projector
  • an integrated optical device in which an optical element and an electric element are mixed and mounted on the same substrate.
  • a module in which an optical element such as a laser element and an electric element such as an IC are mixedly mounted on the same substrate (for example, see Patent Document 1 below).
  • an optical element and an electric element for controlling the optical element are mounted on a substrate made of silicon or the like.
  • an optical waveguide which is optically coupled to the optical element and which leads light to the outside is formed.
  • the optical element and the electric element are mounted on the substrate by flip chip mounting. That is, bumps are formed on the lower surfaces of the optical element and the electric element, and the bumps are brought into contact with the electrodes of the substrate and the like, and are mounted by pressure heating and metal bonding.
  • Patent Document 3 a stacked semiconductor device in which semiconductor chips are stacked by solder bumps is known (see, for example, Patent Document 3).
  • Patent Document 3 through silicon vias are formed in each semiconductor chip, and the stacked semiconductor chips are electrically connected by the through silicon vias and the solder bumps.
  • JP 2007-72206 A JP 2005-311298 A JP, 2010-56139, A
  • each element and substrate can be formed by a soldering process using a reflow method or the like. There was a similar problem because it was heated to a high temperature. As described above, conventionally, it has been difficult to mount a device having an optical element with high accuracy and high integration.
  • the integrated optical device includes a substrate, an optical element optically coupled to the first element, and an electrical element stacked on the optical element or the second element, the optical element being formed on the substrate and the substrate And the electric element is formed of the optical element or the second element and the metal material formed on the optical element or the second element. It is characterized in that it is joined by a surface activation joining technique through the second joint.
  • the first element is preferably a laser element
  • the optical element is preferably a wavelength conversion element for converting the wavelength of the laser light of the laser element and emitting the wavelength.
  • the electric element is a temperature control IC for controlling the temperature of the wavelength conversion element
  • the temperature control IC is via the wavelength conversion element and a second junction formed on the wavelength conversion element. It is preferable to bond by surface activation bonding technology.
  • the electrical element is a first IC that performs electrical processing
  • the second element is a second IC that performs other electrical processing
  • the first IC is a second IC and
  • bonding is performed by a surface activation bonding technique via a second bonding portion formed on a second IC.
  • the first element is a laser element
  • the optical element is a wavelength conversion element for converting the wavelength of the laser beam of the laser element and emitting the wavelength
  • the first IC is a driver IC for driving the laser element.
  • the second IC is a temperature control IC for controlling the temperature of the wavelength conversion element.
  • the first element is a laser element
  • the optical element is a wavelength conversion element that converts the wavelength of the laser beam of the laser element and emits the wavelength light, and further includes a spacer disposed between the laser element and the substrate Is preferred.
  • a micro bump structure made of Au for bonding a laser element and a solid pattern made of Au for equalizing pressure applied from the top of the spacer are formed on the upper surface of the spacer Is preferred.
  • the first and second junctions preferably have a micro bump structure made of Au.
  • the bonding by surfaced bonding technology combines electrical connection and positioning fixation between the electric element and the substrate.
  • all elements are joined by surface activation bonding technology through a joint made of a metal material, and at least two of the respective elements are stacked on each other and joined by surface activation bonding technology .
  • FIG. 1 is an external view of an optical layered device 1; It is AA 'sectional drawing of FIG.
  • FIG. 5 is a perspective view for explaining bonding of the Si platform 10 and the wavelength conversion element 30.
  • FIG. 6 is a side view for explaining bonding of the Si platform 10 and the wavelength conversion element 30.
  • FIG. 6 is a perspective view for explaining the appearance of another optical integrated device 2; It is a perspective view for demonstrating the structure which sealed the electric element of the bare chip which carried out lamination
  • FIG. 10 is a cross-sectional view of still another optical integrated device 3.
  • FIG. 7 is a diagram for explaining bonding of the LD element 25.
  • FIG. 1 It is a figure (1) for demonstrating the procedure of joining of LD element 25.
  • FIG. It is a figure (2) for demonstrating the procedure of joining of LD element 25.
  • FIG. It is a figure (3) for demonstrating the procedure of joining of LD element 25.
  • FIG. It is a figure (1) for demonstrating the junction part on Si spacer 50.
  • FIG. It is a figure (2) for demonstrating the junction part on Si spacer 50.
  • optical integrated device will be described below with reference to the drawings. However, it should be noted that the technical scope of the present invention is not limited to those embodiments, but extends to the invention described in the claims and the equivalents thereof.
  • an optical integrated device or the like in which a wavelength conversion element for converting incident light from an LD element into a second harmonic and an electric element are mixed will be described as an example.
  • FIG. 1 is an external view of the optical layered device 1
  • FIG. 2 is a sectional view taken along the line AA 'of FIG.
  • the optical integrated device 1 comprises a laser element 20 (hereinafter referred to as LD) made of a material such as GaAs or GaN and lithium niobate on the top surface of a silicon substrate 10 (hereinafter referred to as Si platform).
  • the optical element of the wavelength conversion element 30 having a waveguide of (PPLN, LiNbO3) is positioned and joined.
  • a temperature control IC 40 is stacked and bonded on the wavelength conversion element 30.
  • the optical layered device 1 includes a combination of optical elements and electrical elements to form a hybrid type optical / electrical integrated circuit with an improved degree of integration.
  • the Si platform 10 forms wiring patterns, lands, logic LSIs, temperature sensors, and the like on a silicon substrate, and waveguides and the like to be optical wirings and circuits are also formed.
  • the LD element 20 and the temperature control IC 40 are electrically connected to the Si platform 10 by bonding wires 201 and 401, respectively, and are configured to be able to receive power supply.
  • the LD element 20 and the wavelength conversion element 30 are arranged with their optical axes aligned so that the light emitted from the LD element 20 coincides with the entrance of the optical waveguide of the wavelength conversion element 30 with high accuracy of submicron.
  • the LD element 20 receives the supply of drive power from the Si platform 10 by the bonding wire 201, it emits infrared light L1 having a wavelength of 1064 nm.
  • the wavelength conversion element 30 converts the infrared light L1 incident on the entrance of the optical waveguide into a harmonic within the optical waveguide and emits the harmonic as the laser light L2 of green light.
  • the above-mentioned LD element 20 and wavelength conversion element 30 are one example, and it is also possible to use other elements or a combination with other elements. That is, the optical integrated device 1 can emit laser light of various colors by changing the combination of the LD element 20 and the wavelength conversion element 30.
  • the temperature control IC 40 directly laminated and bonded on the wavelength conversion element 30 has a heater and a temperature sensor.
  • the temperature control IC 40 receives drive power from the Si platform 10 through the bonding wire 401 and performs temperature control (electrical processing) so as to maintain the temperature of the wavelength conversion element 30 at about 40 ° C. ⁇ 10 ° C.
  • the wavelength conversion element 30 can maintain the high conversion efficiency of the harmonic and the output of the stable harmonic laser light.
  • the temperature control IC 40 is three-dimensionally mounted on the wavelength conversion element 30, the temperature control of the wavelength conversion element can be performed directly, and the integration degree is improved, and the size of the optical integrated device 1 is reduced. Is realized.
  • a silicon oxide film 101 is formed on the upper surface of the Si platform 10.
  • the silicon oxide film 101 as an insulating film, insulates wiring patterns and the like other than the land portion area where the electric element can electrically connect.
  • a bonding portion 501 formed of a micro bump 511 made of Au is formed in a region where the LD element 20 is bonded on the Si platform 10.
  • An Au film 601 is formed on the lower surface of the LD element 20.
  • the micro bumps 511 made of Au and the Au film 601 of the LD element 20 are bonded by surface activation bonding technology.
  • the micro bumps 512 (joints 502) of Au formed on the Si platform 10 and the Au film 602 formed on the lower surface of the wavelength conversion element 30 are joined by surface activation bonding technology. There is.
  • the bonding portion 502 is not bonded on the entire lower surface of the wavelength conversion element 30. Since the presence of a metal material such as Au in the vicinity of the optical waveguide adversely affects the characteristics of the optical waveguide, the wavelength conversion element 30 and Si are formed at least at the portion excluding the width of the optical waveguide along the longitudinal direction of the optical waveguide. It is in contact with the platform 10.
  • the junction of the temperature control IC 40 to the wavelength conversion element 30 is a laminated junction, which improves the degree of integration, and further, the temperature control IC 40 having a heater and a temperature sensor directly controls the temperature of the wavelength conversion element.
  • a junction 503 composed of a micro bump 513 made of Au is formed in the junction region of the temperature control IC 40 on the wavelength conversion element 30, a junction 503 composed of a micro bump 513 made of Au is formed.
  • the micro bumps 513 made of Au and the Au film 603 formed on the lower surface of the temperature control IC 40 are bonded by surface activation bonding technology.
  • the bonding temperature in the above surface activation bonding technology is a normal temperature level of at most 150 ° C.
  • positional deviation may occur at the bonding of the LD element 20 and the wavelength conversion element 30 which require extremely high optical alignment accuracy. Absent. Even after the bonding, even if bonding is performed to stack the temperature control IC 40, the LD element 20 and the wavelength conversion element 30 do not generate positional displacement due to heat, and there is also a problem such as functional degradation due to thermal stress on each element. It does not occur.
  • FIG. 3A is a perspective view for explaining the bonding of the Si platform 10 and the wavelength conversion element 30, and FIG. 3B is a side view for explaining the bonding of the Si platform 10 and the wavelength conversion element 30.
  • FIG. 3 (a) and FIG.3 (b) the same number is attached
  • a micro bump structure in which a large number of micro bumps 512 made of columnar Au are formed on the bonding portion 502 on the upper surface of the Si platform 10 have.
  • the shape of the micro bumps 512 is 5 ⁇ m in diameter and 2 ⁇ m in height, and the pitch of the micro bumps 512 is 10 to 25 ⁇ m.
  • an Au film 602 is formed on the lower surface of the wavelength conversion element 30, ie, the surface to be bonded to the Si platform 10.
  • the Si platform 10 and the wavelength conversion element 30 are placed under a vacuum of 6 to 8 Pa level, and the surfaces of the Au film 602 of the wavelength conversion element 30 and the micro bumps 512 of the Si platform 10 are covered using argon plasma.
  • a surface activation treatment is performed to remove an inert layer such as an oxide film or contamination (dust).
  • the wavelength conversion element 30 is placed on the Si platform 10, and a load C is applied in a normal temperature atmosphere of 150 ° C. or less to pressurize the substrate. (For example, 5 to 10 kgf / mm 2).
  • the microbumps 512 are slightly crushed and deformed in the thickness direction according to the load, but the Si platform 10 and the wavelength conversion element 30 are securely bonded by the covalent bond of Au atoms.
  • FIG. 4 (a) is a perspective view for explaining the appearance of another optical integrated device 2
  • FIG. 4 (b) is an electrical element of the laminated bare chip of the optical integrated device 2 sealed with a sealant. It is a perspective view for demonstrating a structure.
  • FIG. 5 is a cross-sectional view taken along the line BB ′ of FIG.
  • the other optical laminated device 2 is an optical integrated device of three primary color light emission which can emit light of three kinds of colors unlike, for example, a single-color light integrated device 1 as used for a small projector or the like.
  • the Si platform 11 As shown in FIG. 4A, in the optical integrated device 2, various components of the optical element and the electric element are mixedly mounted on the Si platform 11 as in the optical integrated device 1.
  • a CPU In the Si platform 11, as an electrical configuration, a CPU, a CMOS / LSI (Integrated Circuit) such as a memory, an interconnection pattern, a land, a temperature sensor, a heater and the like are formed.
  • a waveguide 112 is formed which constitutes an optical circuit that combines the RGB lights output from the wavelength conversion elements 31, 32 and 33 and leads them to the port 111. There is.
  • the Si platform 11 On the Si platform 11, three LD elements 21, an LD element 22 and an LD element 23 are disposed.
  • the three laser beams emitted from the LD elements 21 to 23 are converted into R, G, and B lights corresponding to the three primary colors of light in the three wavelength conversion elements 31 to 33 respectively corresponding to them.
  • the R system may be configured to directly emit the R component light emitted from the LD element 21 without arranging the wavelength conversion element 31.
  • the driver IC 4 is disposed and joined as a plurality of ICs for performing electrical processing on the Si platform 11, the video controller IC 42 is stacked thereon, and the temperature control IC 43 is further stacked thereon There is. Since the degree of integration is increased by three-dimensional mounting in which three types of electrical elements are stacked, it is possible to miniaturize the optical integrated device 2.
  • a sealing material for example, an epoxy resin
  • a dispenser from above the plurality of electric elements which were bare bare chips as shown in FIG.
  • An encapsulant 44 is formed as shown. Fixation of the driver IC 41, the video controller IC 42, and the temperature control IC 43 is strengthened by the sealing material 44, and the sealing is further protected.
  • a signal supplied from a device (for example, a small projector) into which the optical integrated device 2 is incorporated is converted into a graphic processed signal by the video controller IC 42.
  • the driver IC 41 supplies driving power to the LD elements 21 to 23 serving as light emission sources of RGB light.
  • the LD elements 21 to 23 emit laser light based on the driving power, and the wavelength conversion elements 31 to 33 wavelength-convert the emitted lights of the LD elements 21 to 23 into R, G, and B light. I will emit.
  • the R, G and B lights emitted from the wavelength conversion elements 31 to 33 are combined by the waveguide 112 formed on the Si platform 11 and emitted from the port 111.
  • the wavelength conversion elements 31 to 33 are excellent in conversion efficiency and stability by the temperature sensor and the heater formed on the Si platform 11 and the laminated temperature control IC 43 that controls the heater based on the signal from the temperature sensor. The temperature range is controlled.
  • the Si platform 11 and the wavelength conversion elements 31 to 33 are joined by the surface activation bonding technique as described in the optical layered device 1. That is, the junction area 502 having the micro bumps 512 on the Si platform 11 and the Au film 602 provided on the wavelength conversion elements 31 to 33 are surface activated in a region avoiding the optical waveguides 311 321 and 331 and the vicinity thereof. Bonding is done by bonding technology.
  • a heater 113 and a temperature sensor (not shown) are formed inside the Si platform 11 of the bonding portion 502, and the temperature control IC 43 performs temperature control so that the wavelength conversion elements 31 to 33 become the optimum temperature.
  • a silicon oxide film 101 is formed on the upper surface of the Si platform 11, and as in the optical laminated device 1, the insulating film is used to insulate the wiring pattern etc. other than the area of the land portion 114 where the electrical element enables electrical connection. ing. Furthermore, the silicon oxide film 101 also forms a waveguide 112 (see FIG. 4), which is an optical circuit, together with a silicon nitride film (not shown).
  • a plurality of bonding portions 504 are formed in the land portion 114 of the mounting area of the driver IC 41 on the Si platform 11, and micro bumps 514 made of Au are formed in each bonding portion 504.
  • the Au film 604 formed on the electrode position on the lower surface of the driver IC 41 and the through silicon via 614 and the micro bump 514 of the bonding portion 504 are bonded by the surface activation bonding technique.
  • the junction between the Si platform 11 and the driver IC 41 is a combination of both electrical connection and positioning fixation.
  • the connection between the driver IC 41 and the video controller IC 42 is the same. That is, on the driver IC 41, a plurality of bonding portions 505 are formed in the electrode portion (not shown) of the mounting area of the video controller IC 42, and the micro bumps 515 made of Au are formed in each bonding portion 505.
  • the Au film 605 formed in the electrode position on the lower surface of the video controller IC 42 and in the through silicon via 615 is bonded to the micro bump 515 of the bonding portion 505 by a surface activation bonding technique.
  • the junction between the driver IC 41 and the video controller IC 42 is a combination of both electrical connection and positioning fixation.
  • the Au film 606 formed at the electrode position on the lower surface of the temperature control IC 43 and the micro bumps 516 of the bonding portion 506 are bonded by the surface activation bonding technology.
  • the junction between the video controller IC 42 and the temperature control IC 43 is a combination of both electrical connection and positioning fixation.
  • the video controller IC 42 may be omitted, and the driver IC 41 and the temperature control IC 43 may be bonded by surface activation bonding technology.
  • the heating temperature is close to the normal temperature. Therefore, even if the optical elements of the LD element and the wavelength conversion element are aligned with sub-micron accuracy and bonded to the Si platform 11, the positional deviation between the optical elements and the heat may be generated even if the electric elements are laminated (three-dimensional mounting). There are no problems such as destruction of the optical element due to the residual stress of the expansion coefficient difference and functional deterioration of the optical element due to the thermal stress.
  • FIG. 6 is a cross-sectional view of still another optical integrated device 3.
  • the light laminated device 3 is a light integrated device that emits a single color.
  • a lidted wavelength converting element 60 is used.
  • the lidded wavelength conversion element 60 includes a wavelength conversion element portion 61 and a lid portion 62, and an optical waveguide is formed at the boundary between the wavelength conversion element portion 61 and the lid portion 62.
  • the same components as those of the optical layered device 1 are denoted by the same reference numerals and the description thereof will be omitted.
  • the Si spacer 50 for height adjustment is disposed on the Si platform 10, and the LD element 25 is stacked on the Si spacer 50.
  • optical alignment between the LD element 25 layered on the Si spacer 50 and the lidded wavelength conversion element 60 is performed with submicron accuracy.
  • the LD element 25 stacked on the Si spacer 50 emits infrared light L1 having a wavelength of 1064 nm when the driving power is supplied directly from the Si platform 10 by a bonding wire (not shown).
  • the lidded wavelength conversion element 60 converts the infrared light L1 incident on the entrance of the optical waveguide into a harmonic in the inside of the optical waveguide and emits it as the green laser light L2.
  • the above-described LD element 25 and the lidded wavelength conversion element 60 are an example, and it is also possible to use other elements or a combination with other elements. That is, the optical integrated device 3 can emit laser light of various colors by changing the combination of the LD element 25 and the lidded wavelength conversion element 60.
  • a silicon oxide film 101 is formed on the upper surface of the Si platform 10.
  • the silicon oxide film 101 as an insulating film, insulates wiring patterns and the like other than the land portion area where the electric element can electrically connect.
  • a bonding portion 553 composed of a micro bump 563 made of Au is formed in a region on the Si platform 10 where the Si spacer 50 is bonded.
  • An Au film 653 is formed on the lower surface of the Si spacer 50.
  • the micro bumps 563 made of Au and the Au film 653 of the Si spacer 50 are bonded by surface activation bonding technology.
  • micro bumps 562 joints 552 made of Au formed on the Si platform 10 and the Au film 652 formed on the lower surface of the lidded wavelength conversion element 60 are bonded by surface activation bonding technology.
  • the Si platform 10 is formed on the entire lower surface of the wavelength conversion element 60 with lid. It is joined.
  • the bonding of the LD element 25 to the Si spacer 50 is a laminated bonding.
  • a junction 551 composed of a micro bump 561 made of Au is formed in a junction region of the LD element 25 on the Si spacer 50.
  • the micro bumps 561 made of Au and the Au film 651 formed on the lower surface of the LD element 25 are bonded by surface activation bonding technology.
  • the bonding of the Si spacer 50 and the Si platform 10, and the bonding of the Si spacer 50 and the LD element 25 are both bonding by surface activation bonding technology. Therefore, it has become possible to maintain high positional accuracy of the LD element 25 above the surface (in the height direction) of the Si platform 10.
  • the junction of the temperature control IC 40 to the lidded wavelength conversion element 60 is a laminated junction, and the integration degree is improved, and the temperature of the wavelength conversion element is directly controlled by the temperature control IC 40 having a heater and a temperature sensor. There is.
  • a junction 503 composed of a micro bump 513 made of Au is formed in the junction region of the temperature control IC 40 on the lidded wavelength conversion element 60.
  • the micro bumps 513 made of Au and the Au film 603 formed on the lower surface of the temperature control IC 40 are bonded by surface activation bonding technology.
  • the bonding temperature in the above surface activation bonding technique is a normal temperature level of at most 150 ° C., positional deviation occurs at the bonding of the Si spacer 50 and the lidded wavelength conversion element 60 which requires extremely high optical alignment accuracy I have not. After this bonding, even if bonding to stack the LD element 20 and bonding to stack the temperature control IC 40 are performed, the LD element 20 and the lidded wavelength conversion element 60 do not generate positional displacement due to heat, and Problems such as functional deterioration due to heat stress do not occur.
  • three optical integrated devices 3 may be joined on one Si platform to emit R, G, B light.
  • FIG. 7 is a diagram for explaining the bonding of the LD element 25. As shown in FIG.
  • FIG. 7 is a schematic view showing the situation as described above.
  • the LD element 25 is joined on the Si spacer 50 in a state of being shifted from the center of the Si spacer 50 (see FIG. 9A). This causes the light emitting surface of the LD element 25 to slightly protrude outward from the end face of the Si spacer 50 so as to bring the LD element 25 close to the wavelength conversion element 60 and that the light emitted from the LD element 25 does not interfere with the Si spacer 50. It is because it is done. Therefore, a problem may occur when bonding a component in which the LD element 25 and the Si spacer 50 are bonded in advance onto the Si platform 10.
  • the pressure applied to the Si platform 10 differs depending on the position. For example, in the case of FIG. 7, the pressure C1 is a value lower than the pressure C2. If the load applied to the Si spacer 50 becomes uneven, a defect may occur in bonding between the Si spacer 50 and the Si platform 10.
  • FIG. 8 (a) to 8 (b) are diagrams for explaining the procedure of bonding the LD element 25.
  • FIG. 8 (a) to 8 (b) are diagrams for explaining the procedure of bonding the LD element 25.
  • the Si spacer 50 is placed on the micro bumps 563 of Au formed in the bonding portion 553 by a mounting apparatus or the like.
  • An Au film 653 is formed on the lower surface of the Si spacer 50, and a micro bump 561 of Au and a solid pattern 565 of Au formed on the bonding portion 551 are formed on the upper surface of the Si spacer (see FIG. See FIG. 9 (b)).
  • the pressing head 700 presses the Si spacer 50 from the top so that the micro bumps 563 made of Au and the Au film 653 are bonded by the surface activation bonding technique. Since the lower surface of the pressure head 700 is made of glass, it is not bonded to the micro bumps 561 and the solid pattern 565 formed on the upper surface of the Si spacer. Furthermore, the micro bumps 561 and the solid pattern 565 etc. are formed to have the same height and are disposed on the entire top surface of the Si spacer 50 (see FIG. 9B). Therefore, even if the pressure head 700 applies pressure from the top of the Si spacer 50, a uniform load is applied to the Si spacer 50, so that no problem occurs in bonding between the Si spacer 50 and the Si platform 10. That is, in the procedure shown in FIG. 8A, the problem described with reference to FIG. 7 does not occur.
  • FIG. 9 (a) is a schematic view for explaining the upper surface of the Si spacer 50 shown in FIG. 7, and FIG. 9 (b) is for explaining the upper surface of the Si spacer 50 shown in FIG. 8 (a).
  • the pressing head 700 applies the Si spacer 50 to the Si platform 10 (not shown).
  • the pressure will differ depending on the position. The difference in pressure may cause a failure in bonding between the Si spacer 50 and the Si platform 10. Therefore, it is conceivable to bond the LD element 25 on the Si spacer 50 after bonding the Si spacer 50 to the Si platform 10.
  • the micro bumps 561 are formed only in the portion to which the LD element 25 shown by the dotted line is joined. Therefore, when the Si spacer 50 is mounted first, when the pressing head 700 applies pressure from above the Si spacer 50, the micro bumps 561 are crushed, and the micro bumps 561 can be used when mounting the LD element 25. It may disappear.
  • the micro bumps 561 not only the micro bumps 561 but also solid patterns 565, 567 and 568 made of Au are formed on the upper surface of the Si spacer 50. Since the heights of the micro bumps 561 and the heights of the solid patterns 565, 567 and 568 are formed to be the same, the pressing force of the pressing head 700 is uniformly applied to the Si spacer 50. Therefore, when mounting the Si spacer 50, the possibility of causing a problem of crushing the microbumps 561 is low.
  • solid patterns 565, 567 and 568 made of Au can be formed simultaneously with the micro bumps 561 made of Au (Au thin film forming process and etching process process by vapor deposition), and a manufacturing process needs to be added Absent.
  • the solid pattern shown in FIG. 9B is an example, and is appropriately determined according to the formation location of the micro bump 561 formed according to the size and position of the LD element 25 to be bonded. Further, as long as the pressing force of the pressing head 700 becomes substantially uniform, it is not necessary to provide solid patterns at three locations, and one or two locations may be provided.
  • the LD element 25 is mounted on the micro bump 561 made of Au formed on the bonding portion 551 by the mounting apparatus or the like. Put. An Au film 651 is formed on the lower surface of the LD element 25.
  • the pressure application head 700 applies pressure to the LD element 25 from above so that the micro bumps 561 made of Au and the Au film 651 are bonded by the surface activation bonding technique.
  • the LD elements 25 are disposed on the micro bumps 561 made of Au and are not disposed on the solid patterns 565 to 568. Therefore, the solid patterns 565 to 568 provided on the upper surface of the Si spacer 50 are the LD elements 25 and It does not affect the bonding with the Si spacer 50.
  • the wavelength conversion element with lid 60 and the temperature control IC 40 are joined according to the procedure described in the optical integrated device 1 to complete the optical integrated device 3.
  • the optical integrated devices 1 to 3 it is possible to easily stack and mount them at a low temperature by bonding all the optical elements and electric elements which are parts of different materials by the surface activation bonding technology. It becomes. As a result, distortion of the substrate can be suppressed, and even components having a large difference in thermal expansion coefficient such as an optical element and an electric element can be mounted on the same substrate with high accuracy without regard to the heat history. It has become possible.
  • optical elements or electrical elements having different functions can be mixedly mounted on the same substrate, the functions possessed by the integrated optical device can be improved, and the number of substrates of the device using the integrated optical device can be reduced. It has become possible to achieve overall downsizing, cost reduction, and improvement in reliability.
  • the optical integrated devices 1 to 3 include the laser element and the wavelength conversion element as the optical element.
  • the present invention is not limited to this, and it is possible to use, as an optical element, a prism, a lens, a mirror, a beam shaper, a diffraction grating, a multiplexer, a filter, an interference element, etc.
  • bonding may be performed by a surface activation bonding technique via a bonding portion made of a metal material (for example, Au, Cu or In) which is appropriately deformable and has good conductivity.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

　基板上に搭載される部品を加熱することなく精度良くかつ高集積度で実装できる光集積デバイスを提供する。光集積デバイスは、基板と、第１の素子と光学的に結合する光素子と、光素子又は第２の素子に積層される電気素子を有し、光素子は、基板と基板上に形成された金属材料からなる第１の接合部を介して表面活性化接合技術で接合され、電気素子は、光素子又は第２の素子と光素子又は第２の素子上に形成された金属材料からなる第２の接合部を介して表面活性化接合技術で接合されることを特徴とする。

Description

光集積デバイス
　本発明は、レーザ光源として様々な装置に用いられる、例えば、光通信や小型のプロジェクタに用いられる、光集積デバイスに関し、特に、光素子と電気素子が同一の基板上に混載された光集積デバイスに関する。
　従来から、レーザ素子などの光素子とＩＣなどの電気素子が、同一基板上に混載されたモジュールが知られている（例えば、下記特許文献１参照）。特許文献１に記載のモジュールは、光素子と光素子を制御する電気素子とが、シリコン等からなる基板上に実装されたものである。基板上には、光素子と光結合し且つ光を外部に導出する光導波路が形成されている。
　特許文献１に記載のモジュールでは、光素子及び電気素子は、基板に対してフリップチップ実装により実装される。すなわち、光素子及び電気素子の下面には、バンプが形成され、バンプを基板の電極等に接触させ、加圧加熱して金属接合することにより実装がおこなわれる。
　また、レーザ素子などの光素子を、表面活性化接合法により基板に対して接合する技術が知られている（例えば、下記特許文献２参照）。表面活性化接合法は、物質表面を覆っている酸化膜・コンタミなどの不活性層をプラズマ処理などで取り除いて活性化させ、表面エネルギーの高い原子同士を接触させることで、原子間の凝着力を利用して低温で接合する手法である。
　さらに、半導体装置の集積度を上げるため、半導体チップをはんだバンプで積層した積層型の半導体装置が知られている（例えば、特許文献３参照）。特許文献３に記載の半導体装置では、各半導体チップにスルーシリコンビアが形成され、このスルーシリコンビアとはんだバンプとにより、積層された半導体チップどうしが電気的に接続される。
特開２００７－７２２０６号公報 特開２００５－３１１２９８号公報 特開２０１０－５６１３９号公報
　しかし、上記構成の集積デバイスでは、高機能な集積デバイスを得るために、異なる材料からなる機能素子を搭載基板に混載するので、光導波路を形成した搭載基板では、熱履歴による変形の蓄積が生じていた。この様な、変形の蓄積に起因する光軸ずれ等のために、基板上に搭載される光素子と、基板上に形成される光導波路とを正しく光結合させることができなかった。特に、混載する光素子や電気素子の数が増えることによって、工程数が増えると、搭載基板の熱履歴による変形の蓄積が多くなり、基板上に搭載される光素子と、基板上に形成される光導波路とを正しく光結合させることができなかった。すなわち、光素子と光導波路とを正しく光結合させるためには、光素子と光導波路とをサブミクロンの精度で位置合わせする必要があるが、このような位置合わせを行うことが難しかった。
　特許文献１に記載のように、光素子および電気素子をフリップチップ実装により実装した場合、光素子、電気素子及び基板が加熱されるため、各部材の熱膨張係数の違いにより各部材同士が位置ずれを起こしてしまう不具合があった。
　電気素子をフリップチップ実装した後に、光素子を特許文献２に記載のように表面活性化接合技術で接合させる場合も、電気素子の実装時に基板が高温で加熱されるので、基板に反りが発生し、光素子を表面活性化接合技術で接合させるときの位置精度に悪影響をおよぼすという不具合があった。
　デバイスの集積度を上げるために、特許文献３に記載のようにはんだバンプを用いてスルーシリコンビアを有する各素子を３次元実装する場合も、リフロー方式によるはんだ工程などによって、各素子及び基板が高温に加熱されるため、同様の不具合があった。上記のように、従来では、光素子を有するデバイスを高精度かつ高集積度で実装することが困難であった。
　本発明は、上述の不具合を解消することを可能とする光集積デバイスを提供することを目的とする。
　また、本発明は、基板上に搭載される部品を高温で加熱することなく、精度良くかつ高集積度で実装できる光集積デバイスを提供することを目的とする。
　光集積デバイスは、基板と、第１の素子と光学的に結合する光素子と、光素子又は第２の素子に積層される電気素子を有し、光素子は、基板と基板上に形成された金属材料からなる第１の接合部を介して表面活性化接合技術で接合され、電気素子は、光素子又は第２の素子と光素子又は第２の素子上に形成された金属材料からなる第２の接合部を介して表面活性化接合技術で接合されることを特徴とする。
　光集積デバイスにおいて、第１の素子はレーザ素子であり、光素子はレーザ素子のレーザ光を波長変換して出射する波長変換素子であることが好ましい。
　光集積デバイスにおいて、電気素子は、波長変換素子の温度制御を行う温度制御用ＩＣであり、温度制御用ＩＣは、波長変換素子と波長変換素子上に形成された第２の接合部を介して表面活性化接合技術で接合されることが好ましい。
　光集積デバイスにおいて、電気素子は電気的処理を行う第１のＩＣであり、第２の素子は他の電気的処理を行う第２のＩＣであり、第１のＩＣは、第２のＩＣと、第２のＩＣ上に形成された第２の接合部を介して表面活性化接合技術で接合されることが好ましい。
　光集積デバイスにおいて、第１の素子はレーザ素子であり、光素子はレーザ素子のレーザ光を波長変換して出射する波長変換素子であり、第１のＩＣはレーザ素子を駆動するためのドライバＩＣであり、第２のＩＣは波長変換素子の温度制御を行う温度制御用ＩＣであることが好ましい。
　光集積デバイスにおいて、第１の素子はレーザ素子であり、光素子は前記レーザ素子のレーザ光を波長変換して出射する波長変換素子であり、レーザ素子と基板間に配置されたスペーサを更に有することが好ましい。
　光集積デバイスにおいて、スペーサの上面には、レーザ素子を接合するためのＡｕからなるマイクロバンプ構造、及び、スペーサの上部からの加圧力を均等化させるためのＡｕからなるベタパターンが形成されていることが好ましい。
　光集積デバイスにおいて、第１及び第２の接合部は、Ａｕからなるマイクロバンプ構造を有することが好ましい。
　光集積デバイスにおいて、表面化接合技術による接合は、前記電気素子と前記基板との間の電気的な接続と位置決め固着を兼ね備えていることが好ましい。
　光集積デバイスでは、全ての素子が金属材料からなる接合部を介して表面活性化接合技術で接合され、かつ、各素子のうち少なくとも２つは互いに積層されて表面活性化接合技術で接合される。これにより、基板上に搭載される各素子を従来技術のように高温で加熱することなく、精度良くかつ高集積度で実装することが可能となった。
光積層デバイス１の外観図である。 図１のＡＡ´断面図である。 Ｓｉプラットフォーム１０と波長変換素子３０との接合を説明するための斜視図である。 Ｓｉプラットフォーム１０と波長変換素子３０との接合を説明するための側面図である。 他の光集積デバイス２の外観を説明するための斜視図である。 他の光集積デバイス２の積層接合したベアチップの電気素子を封止材で封止した構成を説明するための斜視図である。 図４（ｂ）のＢＢ´断面図である。 更に他の光集積デバイス３の断面図である。 ＬＤ素子２５の接合を説明するための図である。 ＬＤ素子２５の接合の手順を説明するための図（１）である。 ＬＤ素子２５の接合の手順を説明するための図（２）である。 ＬＤ素子２５の接合の手順を説明するための図（３）である。 Ｓｉスペーサ５０上の接合部を説明するための図（１）である。 Ｓｉスペーサ５０上の接合部を説明するための図（２）である。
　以下図面を参照して、光集積デバイスについて説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。なお、以下では、ＬＤ素子からの入射光を二次高調波に変換する波長変換素子と電気素子を混載した光集積デバイス等を例にして説明する。
　図１は光積層デバイス１の外観図であり、図２は図１のＡＡ´断面図である。
　図１に示すように、光集積デバイス１は、シリコン基板１０（以下、Ｓｉプラットフォームと記す）の上面に、ＧａＡｓ，ＧａＮ等の材質からなるレーザ素子２０（以下、ＬＤと記す）及びニオブ酸リチウム（ＰＰＬＮ、ＬｉＮｂＯ３）の導波路を有する波長変換素子３０の光素子が、位置決めされ且つ接合されている。波長変換素子３０の上には、温度制御用ＩＣ４０が積層され且つ接合されている。光積層デバイス１は、光素子及び電気素子が混載し、集積度を向上したハイブリッド型の光・電気集積回路を形成している。Ｓｉプラットフォーム１０は、シリコン基板に配線パターン、ランド、ロジックＬＳＩ、温度センサ等を形成し、更に、光配線・回路となる導波路等も形成されている。
　ＬＤ素子２０及び温度制御用ＩＣ４０は、それぞれボンディングワイヤ２０１及び４０１によりＳｉプラットフォーム１０と電気的に接続され、電力の供給を受けることができるように構成されている。ＬＤ素子２０及び波長変換素子３０は、ＬＤ素子２０の出射光が波長変換素子３０の光導波路の入射口にサブミクロンの高精度で一致するように光軸を合わせて配置されている。
　光集積デバイス１の動作の概要を説明する。ＬＤ素子２０は、Ｓｉプラットフォーム１０からボンディングワイヤ２０１により駆動電力の供給を受けると、波長１０６４ｎｍの赤外光Ｌ１を出射する。波長変換素子３０は、その光導波路の入射口に入射した赤外光Ｌ１を、光導波路の内部で高調波に変換して緑色光のレーザ光Ｌ２として出射する。なお、上記のＬＤ素子２０及び波長変換素子３０は、一例であって、他の素子、又は他の素子との組み合わせを利用することも可能である。すなわち、光集積デバイス１は、ＬＤ素子２０と波長変換素子３０との組み合わせを変更することによって、各種の色のレーザ光が発光可能である。
　波長変換素子３０の上に直接積層して接合された温度制御用ＩＣ４０は、ヒータと温度センサを有している。温度制御用ＩＣ４０は、Ｓｉプラットフォーム１０からボンディングワイヤ４０１により駆動電力の供給を受け、波長変換素子３０の温度を４０℃±１０℃程度に保つように温度制御（電気的処理）を行う。温度制御によって、波長変換素子３０は、高調波の高い変換効率と安定性した高調波のレーザ光の出力を維持することが可能となる。
　温度制御用ＩＣ４０を波長変換素子３０の上に３次元実装しているので、直接的に波長変換素子の温度制御を行うことが可能であると共に、集積度を向上させ、光集積デバイス１の小型化を実現している。
　図２に示す様に、Ｓｉプラットフォーム１０の上面にはシリコン酸化膜１０１が形成されている。シリコン酸化膜１０１は、絶縁膜として電気素子が電気的接続を可能とするランド部領域以外の配線パターン等を絶縁している。Ｓｉプラットフォーム１０上のＬＤ素子２０を接合する領域には、Ａｕからなるマイクロバンプ５１１から構成される接合部５０１が形成されている。ＬＤ素子２０の下面には、Ａｕ膜６０１が形成されている。Ａｕからなるマイクロバンプ５１１とＬＤ素子２０のＡｕ膜６０１とが、表面活性化接合技術により接合されている。
　波長変換素子３０は、Ｓｉプラットフォーム１０に形成されたＡｕからなるマイクロバンプ５１２（接合部５０２）と波長変換素子３０の下面に形成されたＡｕ膜６０２とが、表面活性化接合技術により接合されている。接合部５０２は、波長変換素子３０の下面全面で接合するのではない。光導波路の近傍にＡｕ等の金属材が存在すると、光導波路の特性に悪影響をおよぼすことから、少なくとも光導波路の長手方向に沿って光導波路の幅を除いた部分で、波長変換素子３０とＳｉプラットフォーム１０とが接合している。
　温度制御用ＩＣ４０の波長変換素子３０への接合は、積層接合であり、集積度を向上させ、更に、ヒータ、温度センサを有する温度制御用ＩＣ４０で直接波長変換素子の温度をコントロールしている。波長変換素子３０上の温度制御用ＩＣ４０の接合領域には、Ａｕからなるマイクロバンプ５１３から構成される接合部５０３が形成されている。Ａｕからなるマイクロバンプ５１３と、温度制御用ＩＣ４０の下面に形成されたＡｕ膜６０３とが、表面活性化接合技術により接合されている。
　上記の表面活性化接合技術における接合温度は、高くとも１５０℃の常温レベルであるので、極めて高い光軸合わせ精度が要求されるＬＤ素子２０と波長変換素子３０の接合で位置ズレが生ずることがない。この接合の後に、温度制御用ＩＣ４０を積層する接合を行っても、ＬＤ素子２０と波長変換素子３０が熱による位置ズレを発生することなく、各素子への熱ストレスによる機能劣化等の問題も生ずることがない。
　図３（ａ）はＳｉプラットフォーム１０と波長変換素子３０との接合を説明するための斜視図であり、図３（ｂ）はＳｉプラットフォーム１０と波長変換素子３０との接合を説明するための側面図である。図３（ａ）及び図３（ｂ）において、同一の構成には同じ番号を付して、重複する説明は省略する。
　図３（ａ）及び図３（ｂ）の各上図に示すように、Ｓｉプラットフォーム１０の上面の接合部５０２には、円柱状のＡｕからなるマイクロバンプ５１２を多数個形成されたマイクロバンプ構造を有している。例えば、マイクロバンプ５１２の形状は、直径Φ５μｍ及び高さ２μｍであり、マイクロバンプ５１２のピッチは、１０～２５μｍである。一方、波長変換素子３０の下面、すなわち、Ｓｉプラットフォーム１０と接合される面には、Ａｕ膜６０２が形成されている。
　まず、Ｓｉプラットフォーム１０及び波長変換素子３０を６～８Ｐａレベルの真空下に配置し、アルゴンプラズマを用いて、波長変換素子３０のＡｕ膜６０２及びＳｉプラットフォーム１０のマイクロバンプ５１２の表面を覆っている酸化膜、コンタミ（塵）などの不活性層を取り除く表面活性化処理を行う。
　次に、図３（ａ）及び図３（ｂ）の各下図に示すように、波長変換素子３０をＳｉプラットフォーム１０に載置し、１５０℃以下の常温大気中で荷重Ｃを掛けて加圧（例えば、５～１０Ｋｇｆ／ｍｍ２）する。マイクロバンプ５１２は、荷重に応じて、厚み方向にわずかに潰れ変形するが、Ａｕ原子の共有結合によりＳｉプラットフォーム１０と波長変換素子３０は確実に接合される。
　このように、表面活性化接合技術による接合は、加熱温度が１５０℃以下と常温レベルであって、光素子や電気素子等の部品を積層接合したとしても、熱膨張係数差の残留応力による部品破壊や熱ストレスによる機能劣化、位置ズレ等の問題を生じることがない。
　図４（ａ）は他の光集積デバイス２の外観を説明するための斜視図であり、図４（ｂ）は光集積デバイス２の積層接合したベアチップの電気素子を封止材で封止した構成を説明するための斜視図である。図５は、図４（ｂ）のＢＢ´断面図である。
　他の光積層デバイス２は、単色の光集積デバイス１と異なり、３種の色が発光可能な、例えば、小型プロジェクタ等に用いられるような３原色発光の光集積デバイスである。
　図４（ａ）に示すように、光集積デバイス２は、光集積デバイス１と同様に、Ｓｉプラットフォーム１１上に光素子と電気素子の各種部品が混載されている。Ｓｉプラットフォーム１１には、電気的構成として、ＣＰＵ及びメモリ等のＣＭＯＳ・ＬＳＩ（集積回路）、配線パターン、ランド、温度センサ、及びヒータ等が形成されている。また、Ｓｉプラットフォーム１１には、光学的構成として、波長変換素子３１、３２及び３３からそれぞれ出力されるＲＧＢの光を合波してポート１１１まで導く光回路を構成する導波路１１２が形成されている。
　Ｓｉプラットフォーム１１上には、３個のＬＤ素子２１、ＬＤ素子２２及びＬＤ素子２３が配置されている。ＬＤ素子２１～２３から出射される３つのレーザ光は、それぞれに対応した３個の波長変換素子３１～３３において、光の３原色に対応したＲ、Ｇ、Ｂの光に変換される。ただし、Ｒの系統は、波長変換素子３１を配置せずに、ＬＤ素子２１から出射されるＲ成分の光を直接出射する構成にしても良い。
　光積層デバイス２では、Ｓｉプラットフォーム１１上に電気的処理を行う複数のＩＣとして、ドライバＩＣ４が配置接合され、その上にビデオコントローラＩＣ４２が積層され、更にその上に温度制御用ＩＣ４３が積層されている。３種類の電気素子が積層される３次元実装によって集積度を高めているので、光集積デバイス２を小型化することが可能となった。
　図４（ａ）に示すような、むき出しのベアチップであった複数の電気素子の上方からディスペンサで封止材料（例えば、エポキシ系樹脂）がポッティングされ、常温硬化されて、図４（ｂ）に示すような、封止材４４が形成される。封止材４４によって、ドライバＩＣ４１、ビデオコントローラＩＣ４２及び温度制御用ＩＣ４３の固定が強固され、更に密閉保護される。
　光集積デバイス２が組み込まれた装置（例えば、小型プロジェクタ）から供給される信号が、ビデオコントローラＩＣ４２によりグラフィック処理された信号に変換される。変換された信号に基づいて、ドライバＩＣ４１が、ＲＧＢの光の発光源となるＬＤ素子２１～ＬＤ素子２３に駆動電力を供給する。
　ＬＤ素子２１～ＬＤ素子２３は、駆動電力に基づいたレーザ光を出射し、ＬＤ素子２１～ＬＤ素子２３の出射光を波長変換素子３１～３３がＲ、Ｇ、Ｂの光に波長変換して出射する。波長変換素子３１～３３から出射されたＲ、Ｇ、Ｂの光は、Ｓｉプラットフォーム１１に形成された導波路１１２で合波され、ポート１１１から出射する。波長変換素子３１～３３は、Ｓｉプラットフォーム１１に形成された温度センサ及びヒータと、温度センサからの信号に基づいてヒータを制御する積層された温度制御用ＩＣ４３によって、変換効率と安定性に優れた温度範囲に制御されている。
　図５に示すように、Ｓｉプラットフォーム１１及び波長変換素子３１～３３は、光積層デバイス１で説明したのと同様に、表面活性化接合技術で接合されている。すなわち、光導波路３１１、３２１、３３１とその近傍を避けた領域で、Ｓｉプラットフォーム１１上のマイクロバンプ５１２を有する接合部５０２と波長変換素子３１～３３に設けられたＡｕ膜６０２が、表面活性化接合技術により接合している。
　接合部５０２のＳｉプラットフォーム１１の内部には、ヒータ１１３と不図示の温度センサが形成され、温度制御用ＩＣ４３は、波長変換素子３１～３３が最適温度となるように温度制御を行っている。
　Ｓｉプラットフォーム１１の上面にはシリコン酸化膜１０１が形成され、光積層デバイス１と同様に、絶縁膜として、電気素子が電気的接続を可能とするランド部１１４の領域以外の配線パターン等を絶縁している。更に、シリコン酸化膜１０１は、不図示のシリコン窒化膜と共に、光回路である導波路１１２（図４参照）も形成している。
　Ｓｉプラットフォーム１１上に３次元実装されている、ドライバＩＣ４１、ビデオコントローラＩＣ４２及び温度制御用ＩＣ４３は、それぞれが複数のチップ相互間の電気的接続を可能とするスルーシリコンビア（Ｔｈｒｏｕｇｈ Ｓｉ Ｖｉａ）を有している。
　Ｓｉプラットフォーム１１上における、ドライバＩＣ４１の搭載領域のランド部１１４には、複数の接合部５０４が形成され、各接合部５０４にはＡｕからなるマイクロバンプ５１４が形成されている。ドライバＩＣ４１の下面の電極位置及びスルーシリコンビア６１４に形成されたＡｕ膜６０４と、接合部５０４のマイクロバンプ５１４とが、表面活性化接合技術により接合する。Ｓｉプラットフォーム１１とドライバＩＣ４１との接合は、電気的な接続と位置決め固着の両方を兼ね備えたものである。
　ドライバＩＣ４１とビデオコントローラＩＣ４２との接合も同様である。すなわち、ドライバＩＣ４１上において、ビデオコントローラＩＣ４２の搭載領域の電極部（不図示）に、複数の接合部５０５が形成され、各接合部５０５にはＡｕからなるマイクロバンプ５１５が形成されている。ビデオコントローラＩＣ４２の下面の電極位置およびスルーシリコンビア６１５に形成されたＡｕ膜６０５と、接合部５０５のマイクロバンプ５１５とが、表面活性化接合技術により接合する。ドライバＩＣ４１とビデオコントローラＩＣ４２との接合は、電気的な接続と位置決め固着の両方を兼ね備えたものである。
　ビデオコントローラＩＣ４２と温度制御用ＩＣ４３との接合も同様である。すなわち、ビデオコントローラＩＣ４２上において、複数の接合部５０６が、電極を兼ねて形成され、各接合部５０６にはＡｕからなるマイクロバンプ５１６が形成されている。温度制御用ＩＣ４３の下面の電極位置に形成されたＡｕ膜６０６と、接合部５０６のマイクロバンプ５１６とが、表面活性化接合技術により接合する。ビデオコントローラＩＣ４２と温度制御用ＩＣ４３との接合は、電気的な接続と位置決め固着の両方を兼ね備えたものである。
　複数の電気素子は、積層接合された後はむき出しのベアチップであるので、封止材４４によって複数の電気素子の固定を強固なものにされ、密閉保護されている。なお、ビデオコントローラＩＣ４２を省略して、ドライバＩＣ４１と温度制御用ＩＣ４３とを表面活性化接合技術により接合するようにしても良い。
　電気素子のＳｉプラットフォーム１１への表面活性化接合技術による接合は、加熱温度が常温に近い。したがって、ＬＤ素子及び波長変換素子の光軸合わせをサブミクロン精度で行って且つＳｉプラットフォーム１１へ接合した後に、電気素子を積層接合（３次元実装）しても、光素子間の位置ズレ、熱膨張係数差の残留応力による光素子の破壊、熱ストレスによる光素子の機能劣化等の問題を生じることがない。
　接合工程順序を逆にして、電気素子の積層接合（３次元実装）の工程を先に行ったとしても、常温に近い表面活性化接合技術の接合によって、基板のＳｉプラットフォーム１１の歪、変形がほとんどない。したがって、ＬＤ素子及び波長変換素子の光軸合わせをサブミクロン精度で行って、Ｓｉプラットフォーム１１へ接合することが可能となる。
　図６は、更に他の光集積デバイス３の断面図である。
　光積層デバイス３は、光集積デバイス１と同様に、単色の色を発光する光集積デバイスである。光積層デバイス３では、光集積デバイス１に示す波長変換素子３０の代わりに、蓋付き波長変換素子６０が用いられている。蓋付き波長変換素子６０は、波長変換素子部分６１と蓋部分６２から構成され、波長変換素子部分６１及び蓋部分６２の境界部分に光導波路が形成されている。なお、光積層デバイス３において、光積層デバイス１と同じ構成には、同じ番号を付してその説明を省略する。
　蓋付き波長変換素子６０を用いたために、光導波路の位置が基板のＳｉプラットフォーム１０の表面から表面上方に移動したので（例えば、０．５ｍｍ程度移動）、ＬＤ素子２５からレーザを照射する照射位置を、Ｓｉプラットフォーム１０の表面上方に移動する必要があった。そこで、光集積デバイス３では、高さ調整用のＳｉスペーサ５０をＳｉプラットフォーム１０上に配置し、Ｓｉスペーサ５０の上にＬＤ素子２５を積層する構成とした。光積層デバイス３では、Ｓｉスペーサ５０上に積層されたＬＤ素子２５と蓋付き波長変換素子６０との光学的位置合わせをサブミクロン精度で行うようにしている。
　光集積デバイス３の動作の概要を説明する。Ｓｉスペーサ５０上に積層されたＬＤ素子２５は、直接Ｓｉプラットフォーム１０からボンディングワイヤ（不図示）により駆動電力の供給を受けると、波長１０６４ｎｍの赤外光Ｌ１を出射する。蓋付き波長変換素子６０は、その光導波路の入射口に入射した赤外光Ｌ１を、光導波路の内部で高調波に変換して緑色光のレーザ光Ｌ２として出射する。なお、上記のＬＤ素子２５及び蓋付き波長変換素子６０は、一例であって、他の素子、又は他の素子との組み合わせを利用することも可能である。すなわち、光集積デバイス３は、ＬＤ素子２５と蓋付き波長変換素子６０との組み合わせを変更することによって、各種の色のレーザ光が発光可能である。
　図６に示す様に、Ｓｉプラットフォーム１０の上面にはシリコン酸化膜１０１が形成されている。シリコン酸化膜１０１は、絶縁膜として電気素子が電気的接続を可能とするランド部領域以外の配線パターン等を絶縁している。Ｓｉプラットフォーム１０上のＳｉスペーサ５０を接合する領域には、Ａｕからなるマイクロバンプ５６３から構成される接合部５５３が形成されている。Ｓｉスペーサ５０の下面には、Ａｕ膜６５３が形成されている。Ａｕからなるマイクロバンプ５６３とＳｉスペーサ５０のＡｕ膜６５３とが、表面活性化接合技術により接合されている。
　Ｓｉプラットフォーム１０に形成されたＡｕからなるマイクロバンプ５６２（接合部５５２）と蓋付き波長変換素子６０の下面に形成されたＡｕ膜６５２とが、表面活性化接合技術により接合されている。蓋付き波長変換素子６０では、波長変換素子部分６１と光導波路は蓋部分６２と境界に形成されているため、光集積デバイス１と異なり、蓋付き波長変換素子６０の下面全面でＳｉプラットフォーム１０と接合されている。
　ＬＤ素子２５のＳｉスペーサ５０への接合は、積層接合である。Ｓｉスペーサ５０上のＬＤ素子２５の接合領域には、Ａｕからなるマイクロバンプ５６１から構成される接合部５５１が形成されている。Ａｕからなるマイクロバンプ５６１と、ＬＤ素子２５の下面に形成されたＡｕ膜６５１とが、表面活性化接合技術により接合されている。なお、Ｓｉスペーサ５０及びＳｉプラットフォーム１０の接合と、Ｓｉスペーサ５０及びＬＤ素子２５の接合は、共に表面活性化接合技術による接合である。したがって、ＬＤ素子２５のＳｉプラットフォーム１０の表面上方（高さ方向）に関する位置精度も高く維持することが可能となった。
　温度制御用ＩＣ４０の蓋付き波長変換素子６０への接合は、積層接合であり、集積度を向上させ、更に、ヒータ、温度センサを有する温度制御用ＩＣ４０で直接波長変換素子の温度をコントロールしている。蓋付き波長変換素子６０上の温度制御用ＩＣ４０の接合領域には、Ａｕからなるマイクロバンプ５１３から構成される接合部５０３が形成されている。Ａｕからなるマイクロバンプ５１３と、温度制御用ＩＣ４０の下面に形成されたＡｕ膜６０３とが、表面活性化接合技術により接合されている。
　上記の表面活性化接合技術における接合温度は、高くとも１５０℃の常温レベルであるので、極めて高い光軸合わせ精度が要求されるＳｉスペーサ５０と蓋付き波長変換素子６０の接合で位置ズレが生ずることがない。この接合の後に、ＬＤ素子２０を積層する接合及び温度制御用ＩＣ４０を積層する接合を行っても、ＬＤ素子２０と蓋付き波長変換素子６０が熱による位置ズレを発生することなく、各素子への熱ストレスによる機能劣化等の問題も生ずることがない。
　なお、光集積デバイス３において、光集積デバイス２のように、３個の光集積デバイス３をＲ、Ｇ、Ｂ光を出射するために１つのＳｉプラットフォーム上に接合するようにしても良い。
　図７は、ＬＤ素子２５の接合を説明するための図である。
　ＬＤ素子２５を接合する場合、先にＬＤ素子２５をＳｉスペーサ５０上へ積層接合し、ＬＤ素子２５とＳｉスペーサ５０とが接合された部品を、Ｓｉプラットフォーム１０上に接合することが考えられる。図７は、上記のような状況を示す模式図である。
　ＬＤ素子２５は、Ｓｉスペーサ５０の中心からずれた状態で、Ｓｉスペーサ５０上に接合されている（図９（ａ）参照）。これは、ＬＤ素子２５を波長変換素子６０に近接させる為、及びＬＤ素子２５からの出射光がＳｉスペーサ５０と干渉しないようにＬＤ素子２５の発光面をＳｉスペーサ５０の端面から若干外側に飛び出すようにしている為である。したがって、ＬＤ素子２５とＳｉスペーサ５０とが予め接合された部品をＳｉプラットフォーム１０上へ接合する場合に不具合が生じる可能性がある。前述したように、Ｓｉスペーサ５０はＳｉプラットフォーム１０上に形成されたマイクロバンプ５６３と接合するために、その上部から、加圧用ヘッド７００（図８（ａ）参照）で加圧する必要がある。しかしながら、ＬＤ素子２５のＳｉスペーサ５０上の配置位置によって、Ｓｉプラットフォーム１０にかかる加圧力が位置によって異なってしまう。例えば、図７の場合、加圧力Ｃ１は、加圧力Ｃ２より低い値となる。Ｓｉスペーサ５０にかかる荷重が不均一になると、Ｓｉスペーサ５０とＳｉプラットフォーム１０との接合に不具合が生じる可能性がある。
　図８（ａ）～図８（ｂ）は、ＬＤ素子２５の接合の手順を説明するための図である。
　図８（ａ）に示す様に、接合部５５３に形成されたＡｕからなるマイクロバンプ５６３上に、実装装置等により、Ｓｉスペーサ５０を置く。Ｓｉスペーサ５０の下面には、Ａｕ膜６５３が形成されており、Ｓｉスペーサの上面には、接合部５５１に形成されたＡｕからなるマイクロバンプ５６１及びＡｕからなるベタパターン５６５が形成されている（図９（ｂ）参照）。
　次に、加圧用ヘッド７００で、Ａｕからなるマイクロバンプ５６３とＡｕ膜６５３とが、表面活性化結合技術により結合するように、上部よりＳｉスペーサ５０を加圧する。加圧用ヘッド７００の下面はガラスにより構成されているため、Ｓｉスペーサの上面に形成されたマイクロバンプ５６１及びベタパターン５６５等と接合されることがない。さらに、マイクロバンプ５６１及びベタパターン５６５等は、同じ高さを有するように形成され且つＳｉスペーサ５０の上面全体に配置されている（図９（ｂ）参照）。したがって、加圧用ヘッド７００がＳｉスペーサ５０の上部から加圧しても、Ｓｉスペーサ５０に対して均一な荷重がかかるため、Ｓｉスペーサ５０とＳｉプラットフォーム１０との接合に不具合が生じることがない。即ち、図８（ａ）に示す手順では、図７を用いて説明した不具合は生じない。
　図９（ａ）は図７に示したＳｉスペーサ５０の上面を説明するための模式図であり、図９（ｂ）は図８（ａ）に示したＳｉスペーサ５０の上面を説明するための模式図である。図９（ａ）及び図９（ｂ）において、各図の上図はＳｉスペーサ５０と加圧用ヘッド７００との関係を示し、各図の下図はＳｉスペーサ５０の上面図である。
　図７で説明した様に、Ｓｉスペーサ５０の中心からずれた位置にＬＤ素子２５が接合している場合には、加圧用ヘッド７００によりＳｉスペーサ５０からＳｉプラットフォーム１０（不図示）へ印加される加圧力が、位置によって異なってしまう。加圧力の違いによって、Ｓｉスペーサ５０とＳｉプラットフォーム１０との接合に不具合が生じる可能性がある。そこで、Ｓｉスペーサ５０をＳｉプラットフォーム１０に接合してから、次に、Ｓｉスペーサ５０上にＬＤ素子２５を接合することが考えられる。
　しかしながら、図９（ａ）に示す様に、Ｓｉスペーサ５０には、点線で示すＬＤ素子２５が接合される部分にのみマイクロバンプ５６１が形成されている。したがって、Ｓｉスペーサ５０を先に実装する場合に、Ｓｉスペーサ５０の上部から加圧用ヘッド７００で加圧すると、マイクロバンプ５６１を押しつぶしてしまい、ＬＤ素子２５を実装する際にマイクロバンプ５６１が利用できなくなる可能性がある。
　図９（ｂ）に示す例では、Ｓｉスペーサ５０の上面には、マイクロバンプ５６１だけではなく、Ａｕからなるベタパターン５６５、５６７及び５６８が形成されている。マイクロバンプ５６１の高さと、ベタパターン５６５、５６７及び５６８の高さは同じに形成されているため、加圧用ヘッド７００の加圧力は、均等にＳｉスペーサ５０に印加される。したがって、Ｓｉスペーサ５０を実装する際に、マイクロバンプ５６１を押しつぶしてしまうという不具合が生じる可能性は低い。
　また、Ａｕからなるベタパターン５６５、５６７及び５６８は、Ａｕからなるマイクロバンプ５６１と、同時に形成することが可能であり（蒸着によるＡｕ薄膜形成工程及びエッチング処理工程）、製造工程を追加する必要がない。なお、図９（ｂ）に示したベタパターンは一例であって、接合されるＬＤ素子２５の大きさ及び位置に応じて形成されるマイクロバンプ５６１の形成箇所に応じて、適宜決定される。また、加圧用ヘッド７００の加圧力が略均一になれば、必ずしも３箇所にベタパターンを設ける必要はなく、１又は２箇所であっても良い。
　図８（ｂ）に示す様に、Ｓｉスペーサ５０がＳｉプラットフォーム１０上に結合されたら、次に、接合部５５１に形成されたＡｕからなるマイクロバンプ５６１上に、実装装置等によりＬＤ素子２５を置く。ＬＤ素子２５の下面には、Ａｕ膜６５１が形成されている。
　図８（ｃ）に示す様に、加圧用ヘッド７００で、Ａｕからなるマイクロバンプ５６１とＡｕ膜６５１とが、表面活性化結合技術により結合するように、上部よりＬＤ素子２５を加圧する。ＬＤ素子２５は、Ａｕからなるマイクロバンプ５６１上に配置され、ベタパターン５６５～５６８上には配置されていないので、Ｓｉスペーサ５０の上面に設けられたベタパターン５６５～５６８は、ＬＤ素子２５とＳｉスペーサ５０との接合の際には、影響しない。
　図８（ｃ）の手順の後、光集積デバイス１で説明した手順により、蓋付き波長変換素子６０及び温度制御用ＩＣ４０の接合を行って、光集積デバイス３を完成させる。
　前述した様に、光集積デバイス１～３によれば、材質の異なる部品である光素子と電気素子の全てを表面活性化接合技術で接合することにより、低温で簡単に積層搭載することが可能となる。これにより、基板の歪みを抑え、光素子と電気素子のような熱膨張係数の差が大きい部品であっても熱履歴を気にすることなく、同一の基板上に高精度に実装することが可能となった。
　更に、同一の基板上に機能が異なる光素子や電気素子を混載できることにより、光集積デバイスが有する機能を向上させることができ、光集積デバイスを用いた装置の基板の数を少なくできるので、装置全体の小型化、低コスト化、および信頼性の向上を図ることが可能となった。
　前述した様に、光集積デバイス１～３では、光素子として、レーザ素子及び波長変換素子とを備えていた。しかしながら、これに限定されるものではなく、光素子として、プリズム、レンズ、ミラー、ビーム整形器、回折格子、合波器、フィルタ及び干渉素子等を用いることが可能であり、これらの光素子を、適度に変形可能で導電性が良い金属材料（例えば、Ａｕ、Ｃｕ又はＩｎ）からなる接合部を介して表面活性化接合技術で接合する構成としても良い。

Claims (9)

  1. 　光集積デバイスであって、
    　基板と、
    　第１の素子と光学的に結合する光素子と、
    　前記光素子又は第２の素子に積層される電気素子と、を有し、
    　前記光素子は、前記基板と、前記基板上に形成された金属材料からなる第１の接合部を介して表面活性化接合技術で接合され、
    　前記電気素子は、前記光素子又は前記第２の素子と、前記光素子又は前記第２の素子上に形成された金属材料からなる第２の接合部を介して表面活性化接合技術で接合される、
    　ことを特徴とする光集積デバイス。
  2. 　前記第１の素子はレーザ素子であり、前記光素子は前記レーザ素子のレーザ光を波長変換して出射する波長変換素子である、請求項１に記載の光集積デバイス。
  3. 　前記電気素子は、前記波長変換素子の温度制御を行う温度制御用ＩＣであり、
    　前記温度制御用ＩＣは、前記波長変換素子と、前記波長変換素子上に形成された前記第２の接合部を介して表面活性化接合技術で接合される、請求項２に記載の光集積デバイス。
  4. 　前記電気素子は電気的処理を行う第１のＩＣであり、前記第２の素子は他の電気的処理を行う第２のＩＣであり、
    　前記第１のＩＣは、前記第２のＩＣと、前記第２のＩＣ上に形成された前記第２の接合部を介して表面活性化接合技術で接合される、請求項１に記載の光集積デバイス。
  5. 　前記第１の素子はレーザ素子であり、前記光素子は前記レーザ素子のレーザ光を波長変換して出射する波長変換素子であり、前記第１のＩＣは前記レーザ素子を駆動するためのドライバＩＣであり、前記第２のＩＣは前記波長変換素子の温度制御を行う温度制御用ＩＣである、請求項４に記載の光集積デバイス。
  6. 　前記第１の素子はレーザ素子であり、前記光素子は前記レーザ素子のレーザ光を波長変換して出射する波長変換素子であり、
    　前記レーザ素子と前記基板間に配置されたスペーサを更に有する、請求項１に記載の光集積デバイス。
  7. 　前記スペーサの上面には、前記レーザ素子を接合するためのＡｕからなるマイクロバンプ構造、及び、前記スペーサの上部からの加圧力を均等化させるためのＡｕからなるベタパターンが形成されている、請求項６に記載の光集積デバイス。
  8. 　前記第１及び第２の接合部は、Ａｕからなるマイクロバンプ構造を有する、請求項１～７の何れか一項に記載の光集積デバイス。
  9. 　前記表面化接合技術による接合は、前記電気素子と前記基板との間の電気的な接続と位置決め固着を兼ね備えている、請求項１～８の何れか一項に記載の光集積デバイス。
PCT/JP2012/079019 2011-11-10 2012-11-08 光集積デバイス WO2013069743A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/357,212 US9631781B2 (en) 2011-11-10 2012-11-08 Optical integrated device
CN201280055252.3A CN103931063B (zh) 2011-11-10 2012-11-08 光集成设备
JP2013543030A JP6157356B2 (ja) 2011-11-10 2012-11-08 光集積デバイス
EP12847313.9A EP2779332A4 (en) 2011-11-10 2012-11-08 OPTICAL INTEGRATED DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011246169 2011-11-10
JP2011-246169 2011-11-10

Publications (1)

Publication Number Publication Date
WO2013069743A1 true WO2013069743A1 (ja) 2013-05-16

Family

ID=48290113

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/079019 WO2013069743A1 (ja) 2011-11-10 2012-11-08 光集積デバイス

Country Status (5)

Country Link
US (1) US9631781B2 (ja)
EP (1) EP2779332A4 (ja)
JP (1) JP6157356B2 (ja)
CN (1) CN103931063B (ja)
WO (1) WO2013069743A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016103536A1 (ja) * 2014-12-26 2016-06-30 パナソニックＩｐマネジメント株式会社 半導体装置
JP2018507552A (ja) * 2015-02-24 2018-03-15 イェノプティック レーザー ゲーエムベーハーＪｅｎｏｐｔｉｋ Ｌａｓｅｒ Ｇｍｂｈ ダイオードレーザの製造方法とダイオードレーザ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10105040B2 (en) * 2015-05-08 2018-10-23 Nanosurgery Technology Corporation Imaging needle apparatus
CN109326685B (zh) * 2017-08-01 2023-03-03 群创光电股份有限公司 显示装置的制造方法
WO2020170166A1 (en) * 2019-02-21 2020-08-27 King Abdullah University Of Science And Technology Large-area waveguided photodetection for optical wireless communication
EP4091005A4 (en) * 2020-01-16 2024-02-14 Stanford Res Inst Int INTEGRATED VACUUM CELL ARRANGEMENTS
CN113470578B (zh) * 2020-03-31 2022-06-17 北京小米移动软件有限公司 显示驱动模组、显示面板和电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146911A (ja) * 1984-08-10 1986-03-07 Nippon Telegr & Teleph Corp <Ntt> 導波形光モジユ−ル
JP2005311298A (ja) 2004-01-22 2005-11-04 Bondotekku:Kk 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP2006054259A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとその製造方法、およびそれを用いた半導体装置
JP2007072206A (ja) 2005-09-07 2007-03-22 Nec Corp 電気・光混載モジュール及びその製造方法
JP2008130969A (ja) * 2006-11-24 2008-06-05 Seiko Epson Corp レーザ光源装置の駆動方法、レーザ光源装置、画像表示装置、モニタ装置、照明装置
JP2010056139A (ja) 2008-08-26 2010-03-11 Toshiba Corp 積層型半導体装置
JP2011109002A (ja) * 2009-11-20 2011-06-02 Citizen Holdings Co Ltd 集積デバイスおよび集積デバイスの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1255382A (en) 1984-08-10 1989-06-06 Masao Kawachi Hybrid optical integrated circuit with alignment guides
EP1089101B1 (en) * 1993-08-09 2004-10-27 Nippon Telegraph And Telephone Corporation Opto-electronic hybrid integration platform, optical sub-module, opto-electronic hybrid integration circuit, and process for fabricating platform
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
GB2395066A (en) * 2002-11-01 2004-05-12 Optitune Plc Flip chip bonding and passive alignment of optical devices
JP4383274B2 (ja) * 2004-06-30 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体装置および半導体ウエハの製造方法
US20080181558A1 (en) 2007-01-31 2008-07-31 Hartwell Peter G Electronic and optical circuit integration through wafer bonding
US20090051046A1 (en) 2007-08-24 2009-02-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method for the same
JP5388503B2 (ja) 2007-08-24 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR100924552B1 (ko) * 2007-11-30 2009-11-02 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8859337B2 (en) * 2009-12-15 2014-10-14 Soitec Thermal matching in semiconductor devices using heat distribution structures
US8399292B2 (en) * 2010-06-30 2013-03-19 International Business Machines Corporation Fabricating a semiconductor chip with backside optical vias
EP2628038B1 (en) * 2010-10-14 2020-02-19 RWTH Aachen Laser to chip coupler
US9028083B2 (en) * 2010-12-29 2015-05-12 3M Innovative Properties Company Phosphor reflector assembly for remote phosphor LED device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146911A (ja) * 1984-08-10 1986-03-07 Nippon Telegr & Teleph Corp <Ntt> 導波形光モジユ−ル
JP2005311298A (ja) 2004-01-22 2005-11-04 Bondotekku:Kk 接合方法及びこの方法により作成されるデバイス並びに接合装置
JP2006054259A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 光半導体モジュールとその製造方法、およびそれを用いた半導体装置
JP2007072206A (ja) 2005-09-07 2007-03-22 Nec Corp 電気・光混載モジュール及びその製造方法
JP2008130969A (ja) * 2006-11-24 2008-06-05 Seiko Epson Corp レーザ光源装置の駆動方法、レーザ光源装置、画像表示装置、モニタ装置、照明装置
JP2010056139A (ja) 2008-08-26 2010-03-11 Toshiba Corp 積層型半導体装置
JP2011109002A (ja) * 2009-11-20 2011-06-02 Citizen Holdings Co Ltd 集積デバイスおよび集積デバイスの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2779332A4

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016103536A1 (ja) * 2014-12-26 2016-06-30 パナソニックＩｐマネジメント株式会社 半導体装置
JPWO2016103536A1 (ja) * 2014-12-26 2017-10-05 パナソニックＩｐマネジメント株式会社 半導体装置
US10290560B2 (en) 2014-12-26 2019-05-14 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP2018507552A (ja) * 2015-02-24 2018-03-15 イェノプティック レーザー ゲーエムベーハーＪｅｎｏｐｔｉｋ Ｌａｓｅｒ Ｇｍｂｈ ダイオードレーザの製造方法とダイオードレーザ
US11552453B2 (en) 2015-02-24 2023-01-10 Jenoptik Laser Gmbh Method for producing a diode laser and diode laser

Also Published As

Publication number Publication date
US20140362577A1 (en) 2014-12-11
EP2779332A4 (en) 2015-11-25
CN103931063B (zh) 2017-04-19
JP6157356B2 (ja) 2017-07-05
CN103931063A (zh) 2014-07-16
JPWO2013069743A1 (ja) 2015-04-02
EP2779332A1 (en) 2014-09-17
US9631781B2 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
WO2013069743A1 (ja) 光集積デバイス
JP2011109002A (ja) 集積デバイスおよび集積デバイスの製造方法
JP6044885B2 (ja) 実装方法
JP5989982B2 (ja) 光偏向器
TW201906128A (zh) 接合半導體晶片的裝置以及接合半導體晶片的方法
JP4643891B2 (ja) パラレル光学系接続装置用の位置決め方法
TW201340514A (zh) 非密封的多發射器雷射泵封裝及其形成方法
EP2500757B1 (en) Method of manufacturing optical module
JP6754769B2 (ja) 半導体モジュールおよびその製造方法
TWI692044B (zh) 封裝裝置以及半導體裝置的製造方法
WO2008075441A1 (ja) 光チップおよび光モジュール
US20210273004A1 (en) Imaging device and method for producing imaging device
WO2015146377A1 (ja) 光ファイバの実装部品、光モジュールおよび製造方法
TW201407693A (zh) 安裝方法
TWI588946B (zh) 背對背堆疊積體電路總成及製造方法
US7101092B2 (en) Module having a circuit carrier and an electro-optical transducer and method for producing the same
KR100936781B1 (ko) 플립칩 본딩장치 및 이를 이용한 플립칩 본딩방법
JP2977338B2 (ja) 半導体モジュール
JP5432533B2 (ja) 電子デバイスの製造方法
WO2023022179A1 (ja) 半導体モジュールおよびその製造方法、電子装置、電子モジュール、ならびに電子装置の製造方法
KR101858665B1 (ko) 기판 가접합 장치, 이를 이용한 기판 접합 시스템 및 기판 접합 방법
WO2014084368A1 (ja) レーザ光源
KR20230051867A (ko) 반도체 패키지의 제조 방법
JP6335765B2 (ja) 光モジュールおよびその製造方法
CN116031250A (zh) 封装结构及其制作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12847313

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013543030

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2012847313

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012847313

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14357212

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE