JP6157356B2 - 光集積デバイス - Google Patents

Description

本発明は、レーザ光源として様々な装置に用いられる、例えば、光通信や小型のプロジェクタに用いられる、光集積デバイスに関し、特に、光素子と電気素子が同一の基板上に混載された光集積デバイスに関する。

従来から、レーザ素子などの光素子とＩＣなどの電気素子が、同一基板上に混載されたモジュールが知られている（例えば、下記特許文献１参照）。特許文献１に記載のモジュールは、光素子と光素子を制御する電気素子とが、シリコン等からなる基板上に実装されたものである。基板上には、光素子と光結合し且つ光を外部に導出する光導波路が形成されている。

特許文献１に記載のモジュールでは、光素子及び電気素子は、基板に対してフリップチップ実装により実装される。すなわち、光素子及び電気素子の下面には、バンプが形成され、バンプを基板の電極等に接触させ、加圧加熱して金属接合することにより実装がおこなわれる。

また、レーザ素子などの光素子を、表面活性化接合法により基板に対して接合する技術が知られている（例えば、下記特許文献２参照）。表面活性化接合法は、物質表面を覆っている酸化膜・コンタミなどの不活性層をプラズマ処理などで取り除いて活性化させ、表面エネルギーの高い原子同士を接触させることで、原子間の凝着力を利用して低温で接合する手法である。

さらに、半導体装置の集積度を上げるため、半導体チップをはんだバンプで積層した積層型の半導体装置が知られている（例えば、特許文献３参照）。特許文献３に記載の半導体装置では、各半導体チップにスルーシリコンビアが形成され、このスルーシリコンビアとはんだバンプとにより、積層された半導体チップどうしが電気的に接続される。

特開２００７−７２２０６号公報 特開２００５−３１１２９８号公報 特開２０１０−５６１３９号公報

しかし、上記構成の集積デバイスでは、高機能な集積デバイスを得るために、異なる材料からなる機能素子を搭載基板に混載するので、光導波路を形成した搭載基板では、熱履歴による変形の蓄積が生じていた。この様な、変形の蓄積に起因する光軸ずれ等のために、基板上に搭載される光素子と、基板上に形成される光導波路とを正しく光結合させることができなかった。特に、混載する光素子や電気素子の数が増えることによって、工程数が増えると、搭載基板の熱履歴による変形の蓄積が多くなり、基板上に搭載される光素子と、基板上に形成される光導波路とを正しく光結合させることができなかった。すなわち、光素子と光導波路とを正しく光結合させるためには、光素子と光導波路とをサブミクロンの精度で位置合わせする必要があるが、このような位置合わせを行うことが難しかった。

特許文献１に記載のように、光素子および電気素子をフリップチップ実装により実装した場合、光素子、電気素子及び基板が加熱されるため、各部材の熱膨張係数の違いにより各部材同士が位置ずれを起こしてしまう不具合があった。

電気素子をフリップチップ実装した後に、光素子を特許文献２に記載のように表面活性化接合技術で接合させる場合も、電気素子の実装時に基板が高温で加熱されるので、基板に反りが発生し、光素子を表面活性化接合技術で接合させるときの位置精度に悪影響をおよぼすという不具合があった。

デバイスの集積度を上げるために、特許文献３に記載のようにはんだバンプを用いてスルーシリコンビアを有する各素子を３次元実装する場合も、リフロー方式によるはんだ工程などによって、各素子及び基板が高温に加熱されるため、同様の不具合があった。上記のように、従来では、光素子を有するデバイスを高精度かつ高集積度で実装することが困難であった。

本発明は、上述の不具合を解消することを可能とする光集積デバイスを提供することを目的とする。
また、本発明は、基板上に搭載される部品を高温で加熱することなく、精度良くかつ高集積度で実装できる光集積デバイスを提供することを目的とする。

光集積デバイスは、基板と、第１の素子と光学的に結合する光素子と、光素子又は第２の素子に積層される電気素子を有し、光素子は、基板と基板上に形成された金属材料からなる第１の接合部を介して表面活性化接合技術で接合され、電気素子は、光素子又は第２の素子と光素子又は第２の素子上に形成された金属材料からなる第２の接合部を介して表面活性化接合技術で接合されることを特徴とする。

光集積デバイスにおいて、第１の素子はレーザ素子であり、光素子はレーザ素子のレーザ光を波長変換して出射する波長変換素子であることが好ましい。

光集積デバイスにおいて、電気素子は、波長変換素子の温度制御を行う温度制御用ＩＣであり、温度制御用ＩＣは、波長変換素子と波長変換素子上に形成された第２の接合部を介して表面活性化接合技術で接合されることが好ましい。

光集積デバイスにおいて、電気素子は電気的処理を行う第１のＩＣであり、第２の素子は他の電気的処理を行う第２のＩＣであり、第１のＩＣは、第２のＩＣと、第２のＩＣ上に形成された第２の接合部を介して表面活性化接合技術で接合されることが好ましい。

光集積デバイスにおいて、第１の素子はレーザ素子であり、光素子はレーザ素子のレーザ光を波長変換して出射する波長変換素子であり、第１のＩＣはレーザ素子を駆動するためのドライバＩＣであり、第２のＩＣは波長変換素子の温度制御を行う温度制御用ＩＣであることが好ましい。

光集積デバイスにおいて、第１の素子はレーザ素子であり、光素子は前記レーザ素子のレーザ光を波長変換して出射する波長変換素子であり、レーザ素子と基板間に配置されたスペーサを更に有することが好ましい。

光集積デバイスにおいて、スペーサの上面には、レーザ素子を接合するためのＡｕからなるマイクロバンプ構造、及び、スペーサの上部からの加圧力を均等化させるためのＡｕからなるベタパターンが形成されていることが好ましい。

光集積デバイスにおいて、第１及び第２の接合部は、Ａｕからなるマイクロバンプ構造を有することが好ましい。

光集積デバイスにおいて、表面化接合技術による接合は、前記電気素子と前記基板との間の電気的な接続と位置決め固着を兼ね備えていることが好ましい。

光集積デバイスでは、全ての素子が金属材料からなる接合部を介して表面活性化接合技術で接合され、かつ、各素子のうち少なくとも２つは互いに積層されて表面活性化接合技術で接合される。これにより、基板上に搭載される各素子を従来技術のように高温で加熱することなく、精度良くかつ高集積度で実装することが可能となった。

光積層デバイス１の外観図である。 図１のＡＡ´断面図である。 Ｓｉプラットフォーム１０と波長変換素子３０との接合を説明するための斜視図である。 Ｓｉプラットフォーム１０と波長変換素子３０との接合を説明するための側面図である。 他の光集積デバイス２の外観を説明するための斜視図である。 他の光集積デバイス２の積層接合したベアチップの電気素子を封止材で封止した構成を説明するための斜視図である。 図４（ｂ）のＢＢ´断面図である。 更に他の光集積デバイス３の断面図である。 ＬＤ素子２５の接合を説明するための図である。 ＬＤ素子２５の接合の手順を説明するための図（１）である。 ＬＤ素子２５の接合の手順を説明するための図（２）である。 ＬＤ素子２５の接合の手順を説明するための図（３）である。 Ｓｉスペーサ５０上の接合部を説明するための図（１）である。 Ｓｉスペーサ５０上の接合部を説明するための図（２）である。

以下図面を参照して、光集積デバイスについて説明する。但し、本発明の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。なお、以下では、ＬＤ素子からの入射光を二次高調波に変換する波長変換素子と電気素子を混載した光集積デバイス等を例にして説明する。

図１は光積層デバイス１の外観図であり、図２は図１のＡＡ´断面図である。

図１に示すように、光集積デバイス１は、シリコン基板１０（以下、Ｓｉプラットフォームと記す）の上面に、ＧａＡｓ，ＧａＮ等の材質からなるレーザ素子２０（以下、ＬＤと記す）及びニオブ酸リチウム（ＰＰＬＮ、ＬｉＮｂＯ３）の導波路を有する波長変換素子３０の光素子が、位置決めされ且つ接合されている。波長変換素子３０の上には、温度制御用ＩＣ４０が積層され且つ接合されている。光積層デバイス１は、光素子及び電気素子が混載し、集積度を向上したハイブリッド型の光・電気集積回路を形成している。Ｓｉプラットフォーム１０は、シリコン基板に配線パターン、ランド、ロジックＬＳＩ、温度センサ等を形成し、更に、光配線・回路となる導波路等も形成されている。

ＬＤ素子２０及び温度制御用ＩＣ４０は、それぞれボンディングワイヤ２０１及び４０１によりＳｉプラットフォーム１０と電気的に接続され、電力の供給を受けることができるように構成されている。ＬＤ素子２０及び波長変換素子３０は、ＬＤ素子２０の出射光が波長変換素子３０の光導波路の入射口にサブミクロンの高精度で一致するように光軸を合わせて配置されている。

光集積デバイス１の動作の概要を説明する。ＬＤ素子２０は、Ｓｉプラットフォーム１０からボンディングワイヤ２０１により駆動電力の供給を受けると、波長１０６４ｎｍの赤外光Ｌ１を出射する。波長変換素子３０は、その光導波路の入射口に入射した赤外光Ｌ１を、光導波路の内部で高調波に変換して緑色光のレーザ光Ｌ２として出射する。なお、上記のＬＤ素子２０及び波長変換素子３０は、一例であって、他の素子、又は他の素子との組み合わせを利用することも可能である。すなわち、光集積デバイス１は、ＬＤ素子２０と波長変換素子３０との組み合わせを変更することによって、各種の色のレーザ光が発光可能である。

波長変換素子３０の上に直接積層して接合された温度制御用ＩＣ４０は、ヒータと温度センサを有している。温度制御用ＩＣ４０は、Ｓｉプラットフォーム１０からボンディングワイヤ４０１により駆動電力の供給を受け、波長変換素子３０の温度を４０℃±１０℃程度に保つように温度制御（電気的処理）を行う。温度制御によって、波長変換素子３０は、高調波の高い変換効率と安定性した高調波のレーザ光の出力を維持することが可能となる。

温度制御用ＩＣ４０を波長変換素子３０の上に３次元実装しているので、直接的に波長変換素子の温度制御を行うことが可能であると共に、集積度を向上させ、光集積デバイス１の小型化を実現している。

図２に示す様に、Ｓｉプラットフォーム１０の上面にはシリコン酸化膜１０１が形成されている。シリコン酸化膜１０１は、絶縁膜として電気素子が電気的接続を可能とするランド部領域以外の配線パターン等を絶縁している。Ｓｉプラットフォーム１０上のＬＤ素子２０を接合する領域には、Ａｕからなるマイクロバンプ５１１から構成される接合部５０１が形成されている。ＬＤ素子２０の下面には、Ａｕ膜６０１が形成されている。Ａｕからなるマイクロバンプ５１１とＬＤ素子２０のＡｕ膜６０１とが、表面活性化接合技術により接合されている。

波長変換素子３０は、Ｓｉプラットフォーム１０に形成されたＡｕからなるマイクロバンプ５１２（接合部５０２）と波長変換素子３０の下面に形成されたＡｕ膜６０２とが、表面活性化接合技術により接合されている。接合部５０２は、波長変換素子３０の下面全面で接合するのではない。光導波路の近傍にＡｕ等の金属材が存在すると、光導波路の特性に悪影響をおよぼすことから、少なくとも光導波路の長手方向に沿って光導波路の幅を除いた部分で、波長変換素子３０とＳｉプラットフォーム１０とが接合している。

温度制御用ＩＣ４０の波長変換素子３０への接合は、積層接合であり、集積度を向上させ、更に、ヒータ、温度センサを有する温度制御用ＩＣ４０で直接波長変換素子の温度をコントロールしている。波長変換素子３０上の温度制御用ＩＣ４０の接合領域には、Ａｕからなるマイクロバンプ５１３から構成される接合部５０３が形成されている。Ａｕからなるマイクロバンプ５１３と、温度制御用ＩＣ４０の下面に形成されたＡｕ膜６０３とが、表面活性化接合技術により接合されている。

上記の表面活性化接合技術における接合温度は、高くとも１５０℃の常温レベルであるので、極めて高い光軸合わせ精度が要求されるＬＤ素子２０と波長変換素子３０の接合で位置ズレが生ずることがない。この接合の後に、温度制御用ＩＣ４０を積層する接合を行っても、ＬＤ素子２０と波長変換素子３０が熱による位置ズレを発生することなく、各素子への熱ストレスによる機能劣化等の問題も生ずることがない。

図３（ａ）はＳｉプラットフォーム１０と波長変換素子３０との接合を説明するための斜視図であり、図３（ｂ）はＳｉプラットフォーム１０と波長変換素子３０との接合を説明するための側面図である。図３（ａ）及び図３（ｂ）において、同一の構成には同じ番号を付して、重複する説明は省略する。

図３（ａ）及び図３（ｂ）の各上図に示すように、Ｓｉプラットフォーム１０の上面の接合部５０２には、円柱状のＡｕからなるマイクロバンプ５１２を多数個形成されたマイクロバンプ構造を有している。例えば、マイクロバンプ５１２の形状は、直径Φ５μｍ及び高さ２μｍであり、マイクロバンプ５１２のピッチは、１０〜２５μｍである。一方、波長変換素子３０の下面、すなわち、Ｓｉプラットフォーム１０と接合される面には、Ａｕ膜６０２が形成されている。

まず、Ｓｉプラットフォーム１０及び波長変換素子３０を６〜８Ｐａレベルの真空下に配置し、アルゴンプラズマを用いて、波長変換素子３０のＡｕ膜６０２及びＳｉプラットフォーム１０のマイクロバンプ５１２の表面を覆っている酸化膜、コンタミ（塵）などの不活性層を取り除く表面活性化処理を行う。

次に、図３（ａ）及び図３（ｂ）の各下図に示すように、波長変換素子３０をＳｉプラットフォーム１０に載置し、１５０℃以下の常温大気中で荷重Ｃを掛けて加圧（例えば、５〜１０Ｋｇｆ／ｍｍ２）する。マイクロバンプ５１２は、荷重に応じて、厚み方向にわずかに潰れ変形するが、Ａｕ原子の共有結合によりＳｉプラットフォーム１０と波長変換素子３０は確実に接合される。

このように、表面活性化接合技術による接合は、加熱温度が１５０℃以下と常温レベルであって、光素子や電気素子等の部品を積層接合したとしても、熱膨張係数差の残留応力による部品破壊や熱ストレスによる機能劣化、位置ズレ等の問題を生じることがない。

図４（ａ）は他の光集積デバイス２の外観を説明するための斜視図であり、図４（ｂ）は光集積デバイス２の積層接合したベアチップの電気素子を封止材で封止した構成を説明するための斜視図である。図５は、図４（ｂ）のＢＢ´断面図である。

他の光積層デバイス２は、単色の光集積デバイス１と異なり、３種の色が発光可能な、例えば、小型プロジェクタ等に用いられるような３原色発光の光集積デバイスである。

図４（ａ）に示すように、光集積デバイス２は、光集積デバイス１と同様に、Ｓｉプラットフォーム１１上に光素子と電気素子の各種部品が混載されている。Ｓｉプラットフォーム１１には、電気的構成として、ＣＰＵ及びメモリ等のＣＭＯＳ・ＬＳＩ（集積回路）、配線パターン、ランド、温度センサ、及びヒータ等が形成されている。また、Ｓｉプラットフォーム１１には、光学的構成として、波長変換素子３１、３２及び３３からそれぞれ出力されるＲＧＢの光を合波してポート１１１まで導く光回路を構成する導波路１１２が形成されている。

Ｓｉプラットフォーム１１上には、３個のＬＤ素子２１、ＬＤ素子２２及びＬＤ素子２３が配置されている。ＬＤ素子２１〜２３から出射される３つのレーザ光は、それぞれに対応した３個の波長変換素子３１〜３３において、光の３原色に対応したＲ、Ｇ、Ｂの光に変換される。ただし、Ｒの系統は、波長変換素子３１を配置せずに、ＬＤ素子２１から出射されるＲ成分の光を直接出射する構成にしても良い。

光積層デバイス２では、Ｓｉプラットフォーム１１上に電気的処理を行う複数のＩＣとして、ドライバＩＣ４１が配置接合され、その上にビデオコントローラＩＣ４２が積層され、更にその上に温度制御用ＩＣ４３が積層されている。３種類の電気素子が積層される３次元実装によって集積度を高めているので、光集積デバイス２を小型化することが可能となった。

図４（ａ）に示すような、むき出しのベアチップであった複数の電気素子の上方からディスペンサで封止材料（例えば、エポキシ系樹脂）がポッティングされ、常温硬化されて、図４（ｂ）に示すような、封止材４４が形成される。封止材４４によって、ドライバＩＣ４１、ビデオコントローラＩＣ４２及び温度制御用ＩＣ４３の固定が強固され、更に密閉保護される。

光集積デバイス２が組み込まれた装置（例えば、小型プロジェクタ）から供給される信号が、ビデオコントローラＩＣ４２によりグラフィック処理された信号に変換される。変換された信号に基づいて、ドライバＩＣ４１が、ＲＧＢの光の発光源となるＬＤ素子２１〜ＬＤ素子２３に駆動電力を供給する。

ＬＤ素子２１〜ＬＤ素子２３は、駆動電力に基づいたレーザ光を出射し、ＬＤ素子２１〜ＬＤ素子２３の出射光を波長変換素子３１〜３３がＲ、Ｇ、Ｂの光に波長変換して出射する。波長変換素子３１〜３３から出射されたＲ、Ｇ、Ｂの光は、Ｓｉプラットフォーム１１に形成された導波路１１２で合波され、ポート１１１から出射する。波長変換素子３１〜３３は、Ｓｉプラットフォーム１１に形成された温度センサ及びヒータと、温度センサからの信号に基づいてヒータを制御する積層された温度制御用ＩＣ４３によって、変換効率と安定性に優れた温度範囲に制御されている。

図５に示すように、Ｓｉプラットフォーム１１及び波長変換素子３１〜３３は、光積層デバイス１で説明したのと同様に、表面活性化接合技術で接合されている。すなわち、光導波路３１１、３２１、３３１とその近傍を避けた領域で、Ｓｉプラットフォーム１１上のマイクロバンプ５１２を有する接合部５０２と波長変換素子３１〜３３に設けられたＡｕ膜６０２が、表面活性化接合技術により接合している。

接合部５０２のＳｉプラットフォーム１１の内部には、ヒータ１１３と不図示の温度センサが形成され、温度制御用ＩＣ４３は、波長変換素子３１〜３３が最適温度となるように温度制御を行っている。

Ｓｉプラットフォーム１１の上面にはシリコン酸化膜１０１が形成され、光積層デバイス１と同様に、絶縁膜として、電気素子が電気的接続を可能とするランド部１１４の領域以外の配線パターン等を絶縁している。更に、シリコン酸化膜１０１は、不図示のシリコン窒化膜と共に、光回路である導波路１１２（図４参照）も形成している。

Ｓｉプラットフォーム１１上に３次元実装されている、ドライバＩＣ４１、ビデオコントローラＩＣ４２及び温度制御用ＩＣ４３は、それぞれが複数のチップ相互間の電気的接続を可能とするスルーシリコンビア（Ｔｈｒｏｕｇｈ Ｓｉ Ｖｉａ）を有している。

Ｓｉプラットフォーム１１上における、ドライバＩＣ４１の搭載領域のランド部１１４には、複数の接合部５０４が形成され、各接合部５０４にはＡｕからなるマイクロバンプ５１４が形成されている。ドライバＩＣ４１の下面の電極位置及びスルーシリコンビア６１４に形成されたＡｕ膜６０４と、接合部５０４のマイクロバンプ５１４とが、表面活性化接合技術により接合する。Ｓｉプラットフォーム１１とドライバＩＣ４１との接合は、電気的な接続と位置決め固着の両方を兼ね備えたものである。

ドライバＩＣ４１とビデオコントローラＩＣ４２との接合も同様である。すなわち、ドライバＩＣ４１上において、ビデオコントローラＩＣ４２の搭載領域の電極部（不図示）に、複数の接合部５０５が形成され、各接合部５０５にはＡｕからなるマイクロバンプ５１５が形成されている。ビデオコントローラＩＣ４２の下面の電極位置およびスルーシリコンビア６１５に形成されたＡｕ膜６０５と、接合部５０５のマイクロバンプ５１５とが、表面活性化接合技術により接合する。ドライバＩＣ４１とビデオコントローラＩＣ４２との接合は、電気的な接続と位置決め固着の両方を兼ね備えたものである。

ビデオコントローラＩＣ４２と温度制御用ＩＣ４３との接合も同様である。すなわち、ビデオコントローラＩＣ４２上において、複数の接合部５０６が、電極を兼ねて形成され、各接合部５０６にはＡｕからなるマイクロバンプ５１６が形成されている。温度制御用ＩＣ４３の下面の電極位置に形成されたＡｕ膜６０６と、接合部５０６のマイクロバンプ５１６とが、表面活性化接合技術により接合する。ビデオコントローラＩＣ４２と温度制御用ＩＣ４３との接合は、電気的な接続と位置決め固着の両方を兼ね備えたものである。

複数の電気素子は、積層接合された後はむき出しのベアチップであるので、封止材４４によって複数の電気素子の固定を強固なものにされ、密閉保護されている。なお、ビデオコントローラＩＣ４２を省略して、ドライバＩＣ４１と温度制御用ＩＣ４３とを表面活性化接合技術により接合するようにしても良い。

電気素子のＳｉプラットフォーム１１への表面活性化接合技術による接合は、加熱温度が常温に近い。したがって、ＬＤ素子及び波長変換素子の光軸合わせをサブミクロン精度で行って且つＳｉプラットフォーム１１へ接合した後に、電気素子を積層接合（３次元実装）しても、光素子間の位置ズレ、熱膨張係数差の残留応力による光素子の破壊、熱ストレスによる光素子の機能劣化等の問題を生じることがない。

接合工程順序を逆にして、電気素子の積層接合（３次元実装）の工程を先に行ったとしても、常温に近い表面活性化接合技術の接合によって、基板のＳｉプラットフォーム１１の歪、変形がほとんどない。したがって、ＬＤ素子及び波長変換素子の光軸合わせをサブミクロン精度で行って、Ｓｉプラットフォーム１１へ接合することが可能となる。

図６は、更に他の光集積デバイス３の断面図である。

光積層デバイス３は、光集積デバイス１と同様に、単色の色を発光する光集積デバイスである。光積層デバイス３では、光集積デバイス１に示す波長変換素子３０の代わりに、蓋付き波長変換素子６０が用いられている。蓋付き波長変換素子６０は、波長変換素子部分６１と蓋部分６２から構成され、波長変換素子部分６１及び蓋部分６２の境界部分に光導波路が形成されている。なお、光積層デバイス３において、光積層デバイス１と同じ構成には、同じ番号を付してその説明を省略する。

蓋付き波長変換素子６０を用いたために、光導波路の位置が基板のＳｉプラットフォーム１０の表面から表面上方に移動したので（例えば、０．５ｍｍ程度移動）、ＬＤ素子２５からレーザを照射する照射位置を、Ｓｉプラットフォーム１０の表面上方に移動する必要があった。そこで、光集積デバイス３では、高さ調整用のＳｉスペーサ５０をＳｉプラットフォーム１０上に配置し、Ｓｉスペーサ５０の上にＬＤ素子２５を積層する構成とした。光積層デバイス３では、Ｓｉスペーサ５０上に積層されたＬＤ素子２５と蓋付き波長変換素子６０との光学的位置合わせをサブミクロン精度で行うようにしている。

光集積デバイス３の動作の概要を説明する。Ｓｉスペーサ５０上に積層されたＬＤ素子２５は、直接Ｓｉプラットフォーム１０からボンディングワイヤ（不図示）により駆動電力の供給を受けると、波長１０６４ｎｍの赤外光Ｌ１を出射する。蓋付き波長変換素子６０は、その光導波路の入射口に入射した赤外光Ｌ１を、光導波路の内部で高調波に変換して緑色光のレーザ光Ｌ２として出射する。なお、上記のＬＤ素子２５及び蓋付き波長変換素子６０は、一例であって、他の素子、又は他の素子との組み合わせを利用することも可能である。すなわち、光集積デバイス３は、ＬＤ素子２５と蓋付き波長変換素子６０との組み合わせを変更することによって、各種の色のレーザ光が発光可能である。

図６に示す様に、Ｓｉプラットフォーム１０の上面にはシリコン酸化膜１０１が形成されている。シリコン酸化膜１０１は、絶縁膜として電気素子が電気的接続を可能とするランド部領域以外の配線パターン等を絶縁している。Ｓｉプラットフォーム１０上のＳｉスペーサ５０を接合する領域には、Ａｕからなるマイクロバンプ５６３から構成される接合部５５３が形成されている。Ｓｉスペーサ５０の下面には、Ａｕ膜６５３が形成されている。Ａｕからなるマイクロバンプ５６３とＳｉスペーサ５０のＡｕ膜６５３とが、表面活性化接合技術により接合されている。

Ｓｉプラットフォーム１０に形成されたＡｕからなるマイクロバンプ５６２（接合部５５２）と蓋付き波長変換素子６０の下面に形成されたＡｕ膜６５２とが、表面活性化接合技術により接合されている。蓋付き波長変換素子６０では、波長変換素子部分６１と光導波路は蓋部分６２と境界に形成されているため、光集積デバイス１と異なり、蓋付き波長変換素子６０の下面全面でＳｉプラットフォーム１０と接合されている。

ＬＤ素子２５のＳｉスペーサ５０への接合は、積層接合である。Ｓｉスペーサ５０上のＬＤ素子２５の接合領域には、Ａｕからなるマイクロバンプ５６１から構成される接合部５５１が形成されている。Ａｕからなるマイクロバンプ５６１と、ＬＤ素子２５の下面に形成されたＡｕ膜６５１とが、表面活性化接合技術により接合されている。なお、Ｓｉスペーサ５０及びＳｉプラットフォーム１０の接合と、Ｓｉスペーサ５０及びＬＤ素子２５の接合は、共に表面活性化接合技術による接合である。したがって、ＬＤ素子２５のＳｉプラットフォーム１０の表面上方（高さ方向）に関する位置精度も高く維持することが可能となった。

温度制御用ＩＣ４０の蓋付き波長変換素子６０への接合は、積層接合であり、集積度を向上させ、更に、ヒータ、温度センサを有する温度制御用ＩＣ４０で直接波長変換素子の温度をコントロールしている。蓋付き波長変換素子６０上の温度制御用ＩＣ４０の接合領域には、Ａｕからなるマイクロバンプ５１３から構成される接合部５０３が形成されている。Ａｕからなるマイクロバンプ５１３と、温度制御用ＩＣ４０の下面に形成されたＡｕ膜６０３とが、表面活性化接合技術により接合されている。

上記の表面活性化接合技術における接合温度は、高くとも１５０℃の常温レベルであるので、極めて高い光軸合わせ精度が要求されるＳｉスペーサ５０と蓋付き波長変換素子６０の接合で位置ズレが生ずることがない。この接合の後に、ＬＤ素子２０を積層する接合及び温度制御用ＩＣ４０を積層する接合を行っても、ＬＤ素子２０と蓋付き波長変換素子６０が熱による位置ズレを発生することなく、各素子への熱ストレスによる機能劣化等の問題も生ずることがない。

なお、光集積デバイス３において、光集積デバイス２のように、３個の光集積デバイス３をＲ、Ｇ、Ｂ光を出射するために１つのＳｉプラットフォーム上に接合するようにしても良い。

図７は、ＬＤ素子２５の接合を説明するための図である。

ＬＤ素子２５を接合する場合、先にＬＤ素子２５をＳｉスペーサ５０上へ積層接合し、ＬＤ素子２５とＳｉスペーサ５０とが接合された部品を、Ｓｉプラットフォーム１０上に接合することが考えられる。図７は、上記のような状況を示す模式図である。

ＬＤ素子２５は、Ｓｉスペーサ５０の中心からずれた状態で、Ｓｉスペーサ５０上に接合されている（図９（ａ）参照）。これは、ＬＤ素子２５を波長変換素子６０に近接させる為、及びＬＤ素子２５からの出射光がＳｉスペーサ５０と干渉しないようにＬＤ素子２５の発光面をＳｉスペーサ５０の端面から若干外側に飛び出すようにしている為である。したがって、ＬＤ素子２５とＳｉスペーサ５０とが予め接合された部品をＳｉプラットフォーム１０上へ接合する場合に不具合が生じる可能性がある。前述したように、Ｓｉスペーサ５０はＳｉプラットフォーム１０上に形成されたマイクロバンプ５６３と接合するために、その上部から、加圧用ヘッド７００（図８（ａ）参照）で加圧する必要がある。しかしながら、ＬＤ素子２５のＳｉスペーサ５０上の配置位置によって、Ｓｉプラットフォーム１０にかかる加圧力が位置によって異なってしまう。例えば、図７の場合、加圧力Ｃ１は、加圧力Ｃ２より低い値となる。Ｓｉスペーサ５０にかかる荷重が不均一になると、Ｓｉスペーサ５０とＳｉプラットフォーム１０との接合に不具合が生じる可能性がある。

図８（ａ）〜図８（ｂ）は、ＬＤ素子２５の接合の手順を説明するための図である。

図８（ａ）に示す様に、接合部５５３に形成されたＡｕからなるマイクロバンプ５６３上に、実装装置等により、Ｓｉスペーサ５０を置く。Ｓｉスペーサ５０の下面には、Ａｕ膜６５３が形成されており、Ｓｉスペーサの上面には、接合部５５１に形成されたＡｕからなるマイクロバンプ５６１及びＡｕからなるベタパターン５６５が形成されている（図９（ｂ）参照）。

次に、加圧用ヘッド７００で、Ａｕからなるマイクロバンプ５６３とＡｕ膜６５３とが、表面活性化結合技術により結合するように、上部よりＳｉスペーサ５０を加圧する。加圧用ヘッド７００の下面はガラスにより構成されているため、Ｓｉスペーサの上面に形成されたマイクロバンプ５６１及びベタパターン５６５等と接合されることがない。さらに、マイクロバンプ５６１及びベタパターン５６５等は、同じ高さを有するように形成され且つＳｉスペーサ５０の上面全体に配置されている（図９（ｂ）参照）。したがって、加圧用ヘッド７００がＳｉスペーサ５０の上部から加圧しても、Ｓｉスペーサ５０に対して均一な荷重がかかるため、Ｓｉスペーサ５０とＳｉプラットフォーム１０との接合に不具合が生じることがない。即ち、図８（ａ）に示す手順では、図７を用いて説明した不具合は生じない。

図９（ａ）は図７に示したＳｉスペーサ５０の上面を説明するための模式図であり、図９（ｂ）は図８（ａ）に示したＳｉスペーサ５０の上面を説明するための模式図である。図９（ａ）及び図９（ｂ）において、各図の上図はＳｉスペーサ５０と加圧用ヘッド７００との関係を示し、各図の下図はＳｉスペーサ５０の上面図である。

図７で説明した様に、Ｓｉスペーサ５０の中心からずれた位置にＬＤ素子２５が接合している場合には、加圧用ヘッド７００によりＳｉスペーサ５０からＳｉプラットフォーム１０（不図示）へ印加される加圧力が、位置によって異なってしまう。加圧力の違いによって、Ｓｉスペーサ５０とＳｉプラットフォーム１０との接合に不具合が生じる可能性がある。そこで、Ｓｉスペーサ５０をＳｉプラットフォーム１０に接合してから、次に、Ｓｉスペーサ５０上にＬＤ素子２５を接合することが考えられる。

しかしながら、図９（ａ）に示す様に、Ｓｉスペーサ５０には、点線で示すＬＤ素子２５が接合される部分にのみマイクロバンプ５６１が形成されている。したがって、Ｓｉスペーサ５０を先に実装する場合に、Ｓｉスペーサ５０の上部から加圧用ヘッド７００で加圧すると、マイクロバンプ５６１を押しつぶしてしまい、ＬＤ素子２５を実装する際にマイクロバンプ５６１が利用できなくなる可能性がある。

図９（ｂ）に示す例では、Ｓｉスペーサ５０の上面には、マイクロバンプ５６１だけではなく、Ａｕからなるベタパターン５６５、５６７及び５６８が形成されている。マイクロバンプ５６１の高さと、ベタパターン５６５、５６７及び５６８の高さは同じに形成されているため、加圧用ヘッド７００の加圧力は、均等にＳｉスペーサ５０に印加される。したがって、Ｓｉスペーサ５０を実装する際に、マイクロバンプ５６１を押しつぶしてしまうという不具合が生じる可能性は低い。

また、Ａｕからなるベタパターン５６５、５６７及び５６８は、Ａｕからなるマイクロバンプ５６１と、同時に形成することが可能であり（蒸着によるＡｕ薄膜形成工程及びエッチング処理工程）、製造工程を追加する必要がない。なお、図９（ｂ）に示したベタパターンは一例であって、接合されるＬＤ素子２５の大きさ及び位置に応じて形成されるマイクロバンプ５６１の形成箇所に応じて、適宜決定される。また、加圧用ヘッド７００の加圧力が略均一になれば、必ずしも３箇所にベタパターンを設ける必要はなく、１又は２箇所であっても良い。

図８（ｂ）に示す様に、Ｓｉスペーサ５０がＳｉプラットフォーム１０上に結合されたら、次に、接合部５５１に形成されたＡｕからなるマイクロバンプ５６１上に、実装装置等によりＬＤ素子２５を置く。ＬＤ素子２５の下面には、Ａｕ膜６５１が形成されている。

図８（ｃ）に示す様に、加圧用ヘッド７００で、Ａｕからなるマイクロバンプ５６１とＡｕ膜６５１とが、表面活性化結合技術により結合するように、上部よりＬＤ素子２５を加圧する。ＬＤ素子２５は、Ａｕからなるマイクロバンプ５６１上に配置され、ベタパターン５６５〜５６８上には配置されていないので、Ｓｉスペーサ５０の上面に設けられたベタパターン５６５〜５６８は、ＬＤ素子２５とＳｉスペーサ５０との接合の際には、影響しない。

図８（ｃ）の手順の後、光集積デバイス１で説明した手順により、蓋付き波長変換素子６０及び温度制御用ＩＣ４０の接合を行って、光集積デバイス３を完成させる。

前述した様に、光集積デバイス１〜３によれば、材質の異なる部品である光素子と電気素子の全てを表面活性化接合技術で接合することにより、低温で簡単に積層搭載することが可能となる。これにより、基板の歪みを抑え、光素子と電気素子のような熱膨張係数の差が大きい部品であっても熱履歴を気にすることなく、同一の基板上に高精度に実装することが可能となった。

更に、同一の基板上に機能が異なる光素子や電気素子を混載できることにより、光集積デバイスが有する機能を向上させることができ、光集積デバイスを用いた装置の基板の数を少なくできるので、装置全体の小型化、低コスト化、および信頼性の向上を図ることが可能となった。

前述した様に、光集積デバイス１〜３では、光素子として、レーザ素子及び波長変換素子とを備えていた。しかしながら、これに限定されるものではなく、光素子として、プリズム、レンズ、ミラー、ビーム整形器、回折格子、合波器、フィルタ及び干渉素子等を用いることが可能であり、これらの光素子を、適度に変形可能で導電性が良い金属材料（例えば、Ａｕ、Ｃｕ又はＩｎ）からなる接合部を介して表面活性化接合技術で接合する構成としても良い。

Claims (5)

1. 金属材料からなる第１及び第３の接合部を上面に有する基板と、
   前記第１の接合部と接合された第１の金属膜を下面に有し、金属材料からなる第２の接合部を上面に有し、且つ第１の素子と光学的に結合する光素子と、
   前記第２の接合部と接合された第２の金属膜を下面に有し、前記光素子に積層され、且つ前記光素子と熱膨張係数が異なる電気素子と、
   前記第３の接合部と接合された第３の金属膜を下面に有し、金属材料からなる第４の接合部及びベタパターンを上面に有するスペーサと、を有し、
   前記第１の素子は、前記第４の接合部と接合された第４の金属膜を下面に有し、前記スペーサの上面における中心からずれた位置に接合され、
   前記ベタパターンは、前記第４の接合部が形成された領域以外の前記スペーサの上面に形成され、前記第４の接合部と同じ高さを有し、前記スペーサの上部から前記スペーサに加えられる加圧力を均等化させ、
   前記第１から第４の接合部と前記第１から第４の金属膜とは、それぞれ、金属原子の共有結合により接合されている、
   ことを特徴とする光集積デバイス。
2. 前記第１の素子はレーザ素子であり、前記光素子は前記レーザ素子のレーザ光を波長変換して出射する波長変換素子である、請求項１に記載の光集積デバイス。
3. 前記電気素子は、前記波長変換素子の温度制御を行う温度制御用ＩＣである、請求項２に記載の光集積デバイス。
4. 前記第１から第４の接合部は、Ａｕからなるマイクロバンプ構造を有し、前記第１から第４の金属膜はＡｕ膜である、請求項１〜３の何れか一項に記載の光集積デバイス。
5. 前記ベタパターンは、前記第４の接合部が形成された領域を当該領域の前記光素子に向かい合う端部を除いて取り囲むように形成されている、請求項１〜４の何れか一項に記載の光集積デバイス。

Images