WO2015146377A1

WO2015146377A1 - 光ファイバの実装部品、光モジュールおよび製造方法

Info

Publication number: WO2015146377A1
Application number: PCT/JP2015/054312
Authority: WO
Inventors: 薫依田; 昌史井出
Original assignee: シチズンホールディングス株式会社
Priority date: 2014-03-24
Filing date: 2015-02-17
Publication date: 2015-10-01

Abstract

　基板に実装されるレーザ素子を保護しつつ、レーザ素子と光ファイバとの調芯をより高精度に行うことが可能な光ファイバの実装部品を提供する。光ファイバの実装部品は、レーザ素子が実装された実装基板と接合されてレーザ素子を光ファイバに光結合させるためのシリコン製の実装部品であって、実装基板との接合面に対して予め定められた深さに光ファイバのコアが位置するように光ファイバを固定するための溝部と、溝部に連接しレーザ素子を内部に収容するための凹部とを有し、接合面に垂直な方向の厚さが、レーザ素子を凹部に収容するように接合面を実装基板に接触させたときに赤外線の透過像によりレーザ素子の位置を検知可能な厚さに設定されている。

Description

光ファイバの実装部品、光モジュールおよび製造方法

　本発明は、光ファイバの実装部品、光モジュールおよび製造方法に関する。

　レーザ素子からの光を直接光ファイバに入射させる（すなわち、光結合させる）光モジュールでは、光結合の効率を上げるために、レーザ素子と光ファイバとを調芯する必要がある。この調芯工程には、予め設けられた位置合わせ用のマークを基準としてレーザ素子と光ファイバの相対位置を調整するパッシブアライメントと、レーザ素子を発光させ光ファイバに結合される光出力をモニタしながら相対位置を調整するアクティブアライメントがある。一般に、アクティブアライメントでは、パッシブアライメントと比べて調芯の精度は高くなるが、調芯工程に時間を要するため製造コストが高くなる。

　そこで、簡易な構造で従来のアクティブアライメントと同等の高い光結合効率を実現できるようにした光モジュールが提案されている。例えば、特許文献１の光モジュールでは、光ファイバを内部に保持するガイド溝とガイド溝の終端部分につながる凹溝とを設けたガイド基板上に、表面にＬＤ（レーザダイオード）を取り付けたＬＤ実装基板が、ＬＤを凹溝内に収容するように取り付けられる。この光モジュールでは、光ファイバとＬＤとの垂直方向の位置決めはパッシブアライメントにより行われ、横方向の位置決めはアクティブアライメントにより行われる。

　また、ＬＤなどの光素子を用いた光モジュールでは、素子の特性を安定化させ、信頼性を向上させるために、素子を密封して外部からの水分などの浸入を遮断する必要がある。特に、青色などの比較的短波長の光を出射するレーザ素子は、光のエネルギーによる吸着作用があることから、発光点への不純物の堆積を防ぐためにも、素子の密封が必要である。このため、光素子と光ファイバが実装された基板を半田、接着剤などにより密封した光モジュールの気密封止（ハーメチックシール）構造が提案されている。

　例えば、特許文献２には、第１の基板中に光導波路が形成され、光導波路に光ファイバが光学的に結合した導波路型光デバイスにおける気密封止構造が記載されている。この光デバイスでは、少なくとも光導波路が形成された光導波路パタンに相対する領域に第１の溝が形成された第２の基板が、第１の基板の光導波路パタンと溝のパタンを一致させるように接合されている。

特開平１０－３１１９３６号公報特許第２６８４９８４号公報

　しかしながら、特許文献１の光モジュールでは、ｘ，ｙ，ｚの３方向にサブミクロンのオーダでＬＤと光ファイバとを調芯することは難しい。調芯の精度を上げるためには、パッシブアライメントによりなるべく正確にミクロンオーダの位置決めをした上で、アクティブアライメントにより効率よくサブミクロンオーダの微調整をすることが望ましい。また、レーザ素子を含む光モジュールでは、レーザ素子にカバーを設けて素子の保護や防塵などの対策をとることが、実用上重要である。

　そこで、本発明は、基板に実装されるレーザ素子を保護しつつ、レーザ素子と光ファイバとの調芯をより高精度に行うことが可能な光ファイバの実装部品を提供することを目的とする。また、本発明は、本構成を有しない場合と比べてより小型化かつ薄型化し、より低コストで製造可能な光モジュールを提供することを目的とする。

　レーザ素子が実装された実装基板と接合されてレーザ素子を光ファイバに光結合させるためのシリコン製の実装部品であって、実装基板との接合面に対して予め定められた深さに光ファイバのコアが位置するように光ファイバを固定するための溝部と、溝部に連接しレーザ素子を内部に収容するための凹部とを有し、接合面に垂直な方向の厚さが、レーザ素子を凹部に収容するように接合面を実装基板に接触させたときに赤外線の透過像によりレーザ素子の位置を検知可能な厚さに設定されていることを特徴とする光ファイバの実装部品が提供される。

　上記の実装部品は、絶縁体上シリコンによるストッパ層を内部に含み、溝部では、接合面からストッパ層までのシリコンが除去され、凹部では、接合面からストッパ層を越える深さまでのシリコンが除去されていることが好ましい。

　上記の実装部品では、接合面に垂直な方向の厚さが２００μｍ以上１０００μｍ以下であることが好ましい。

　上記の実装部品では、接合面は、実装基板上に設けられた金属製のマイクロバンプとの間で表面活性化接合されるための金属膜を有することが好ましい。

　また、実装基板と、実装基板上に実装されたレーザ素子と、実装基板との接合面に対して予め定められた深さに光ファイバのコアが位置するように光ファイバを固定するための溝部、および溝部に連接した凹部を有し、レーザ素子を凹部に収容するように実装基板に接合されたシリコン製の実装部品と、実装部品の溝部に固定され、レーザ素子に光結合された光ファイバとを有し、接合面に垂直な方向の実装部品の厚さが赤外線の透過像によりレーザ素子の位置を検知可能な厚さに設定されていることを特徴とする光モジュールが提供される。

　上記の光モジュールでは、レーザ素子はジャンクションアップで実装基板上に実装され、実装基板は光ファイバを収容するための溝部が形成されていない平坦な基板であることが好ましい。

　上記の光モジュールでは、実装基板にはレーザ素子を駆動するための集積回路が内蔵されていることが好ましい。

　上記の光モジュールでは、実装基板および実装部品のそれぞれには、表面活性化接合用の接合部と、レーザ素子を取り囲む密封用金属パターンとが形成され、表面活性化接合により互いに接合された実装基板および実装部品の密封用金属パターン同士の間に形成された隙間を塞ぐことによりレーザ素子を密封する密封部材をさらに有することが好ましい。

　上記の光モジュールでは、実装基板および実装部品の密封用金属パターンは、接合面に沿って互いに対向する位置に形成され、実装基板および実装部品の少なくとも一方は、レーザ素子を取り囲む位置に形成された密封用溝部を有し、実装基板および実装部品の少なくとも一方の密封用金属パターンは密封用溝部の底面に形成されていることが好ましい。

　上記の光モジュールでは、実装基板の密封用金属パターンの少なくとも一部は、実装部品により覆い隠されない位置に形成され、実装部品の密封用金属パターンの少なくとも一部も、実装基板により覆い隠されない位置に形成されていることが好ましい。

　上記の光モジュールでは、光ファイバは、一方の端部が実装基板および実装部品により覆われてレーザ素子に光結合されるとともに、他方の端部が実装基板および実装部品の外側に引き出され、かつ表面の少なくとも一部に形成された密封用金属パターンを有し、密封部材は、光ファイバの密封用金属パターンと接合することにより、光ファイバと実装基板および実装部品との間に形成された隙間を塞ぐことが好ましい。

　また、表面活性化接合用の接合部がそれぞれに形成され、レーザ素子を覆って互いに接合されたときにレーザ素子を取り囲む配置となる密封用金属パターンがそれぞれに形成された第１および第２の基板と、第１および第２の基板の一方に実装されたレーザ素子と、第１および第２の基板の他方に固定され、レーザ素子に対して調芯された光ファイバと、表面活性化接合により互いに接合された第１および第２の基板の密封用金属パターン同士の間に形成された隙間を塞ぐことによりレーザ素子を密封する密封部材とを有することを特徴とする光モジュールが提供される。

　また、レーザ素子を実装基板上に実装する工程と、実装基板との接合面に対して予め定められた深さに光ファイバのコアが位置するように光ファイバを固定するための溝部、および溝部に連接した凹部を有するシリコン製の実装部品の溝部に光ファイバを固定する工程と、レーザ素子を凹部に収容するように実装部品の接合面を実装基板に接触させる工程と、赤外線の透過像によりレーザ素子の位置を検知しながら、レーザ素子から光ファイバに結合される光出力が最大となるように実装基板と実装部品とを位置決めする工程と、位置決めされた実装部品と実装基板とを接合する工程とを有することを特徴とする光モジュールの製造方法が提供される。

　上記の製造方法の位置決めする工程は、赤外線の透過像によりレーザ素子の位置を検知しながら、実装基板上に設けられたアライメントマークを基準に、レーザ素子に対する光ファイバの水平位置を調整し、レーザ素子から光ファイバに結合される光を光検出器で検出しながら、光検出器の出力が最大となるように、レーザ素子に対する光ファイバの水平位置および垂直位置を決定することを含むことが好ましい。

　上記の製造方法の接合する工程では、表面活性化接合により実装基板と実装部品とを互いに接合し、実装基板および実装部品のそれぞれに表面活性化接合用の接合部を形成する工程と、実装基板と実装部品とが互いに接合されたときにレーザ素子を取り囲む密封用金属パターンを実装基板および実装部品のそれぞれに形成する工程と、互いに接合された実装基板および実装部品の密封用金属パターン同士の間に形成された隙間を塞ぐことによりレーザ素子を密封する工程とをさらに有することが好ましい。

　上記の製造方法は、互いに接合された実装基板または実装部品の外周部に半田を塗布する工程をさらに有し、密封する工程では、半田を溶融させて実装基板および実装部品の密封用金属パターン同士の間に形成された隙間を塞ぐことが好ましい。

　上記の製造方法は、接合前の実装基板および実装部品の少なくとも一方について、密封用金属パターンの上に予備半田を形成する工程をさらに有することが好ましい。

　上記の製造方法の塗布する工程では、実装基板または実装部品の各辺の外周部に半田を塗布することが好ましい。

　また、レーザ素子を覆って互いに接合される第１および第２の基板のそれぞれに表面活性化接合用の接合部を形成する工程と、基板同士が接合されたときにレーザ素子を取り囲む配置となる密封用金属パターンを第１および第２の基板のそれぞれに形成する工程と、第１および第２の基板の一方にレーザ素子を実装する工程と、第１および第２の基板の他方に光ファイバを固定する工程と、第１の基板の上に第２の基板を配置してレーザ素子と光ファイバとを調芯する工程と、表面活性化接合により第１および第２の基板を互いに接合する工程と、接合された第１および第２の基板の密封用金属パターン同士の間に形成された隙間を塞ぐことによりレーザ素子を密封する工程とを有することを特徴とする光モジュールの製造方法が提供される。

　上記の光ファイバの実装部品によれば、基板に実装されるレーザ素子を保護しつつ、レーザ素子と光ファイバとの調芯をより高精度に行うことが可能である。また、上記の光モジュールは、本構成を有しない場合と比べてより小型化かつ薄型化し、より低コストで製造可能である。

光モジュール１の概略構成を示す斜視図である。サブ基板５０の斜視図である。サブ基板５０の斜視図である。サブ基板５０の上面図である。サブ基板５０の断面図である。光モジュール１の一部を示す縦断面図である。接合部１５の部分拡大図である。サブ基板５０’の斜視図である。サブ基板５０の製造工程の例を説明するための図である。サブ基板５０の製造工程の例を説明するための図である。サブ基板５０の製造工程の例を説明するための図である。サブ基板５０の製造工程の例を説明するための図である。サブ基板５０の製造工程の例を説明するための図である。サブ基板５０の製造工程の例を説明するための図である。サブ基板５０の製造工程の例を説明するための図である。サブ基板５０の製造工程の例を説明するための図である。光モジュール１の製造工程の例を示すフローチャートである。調芯装置２００の概略構成図である。Ｓｉプラットフォーム１０のアライメントマークの例を示す図である。サブ基板５０のアライメントマークの例を示す図である。図１０ＡのＳｉプラットフォーム１０の上に図１０Ｂのサブ基板５０を載せた状態を示す図である。ＬＤ素子２０のアライメントマークの例を示す図である。サブ基板５０のアライメントマークの例を示す図である。図１１ＡのＳｉプラットフォーム１０の上に図１１Ｂのサブ基板５０を載せた状態を示す図である。調芯実装装置３００の概略構成図である。光モジュール２の概略構成を示す斜視図である。光モジュール３の概略構成を示す斜視図である。光モジュール４の概略構成を示す斜視図である。光モジュール４の分解斜視図である。光モジュール４，１を比較するための断面図である。光モジュール４，１を比較するための断面図である。光モジュール５の概略構成を示す断面図である。光モジュール１０１の概略構成を示す斜視図である。光モジュール１０１の分解斜視図である。Ｓｉプラットフォーム１１０の斜視図である。Ｓｉプラットフォーム１１０の斜視図である。光ファイバ１６０の別の固定方法の例を示す図である。光ファイバ１６０の別の固定方法の例を示す図である。サブ基板１３０の斜視図である。サブ基板１３０の斜視図である。光モジュール１０１の一部を示す縦断面図である。光モジュール１０１の製造工程の例を示すフローチャートである。Ｓｉプラットフォーム１１０とサブ基板１３０とが互いに表面活性化接合された状態の光モジュール１０１の断面図である。サブ基板１３０の外周部への半田１７０の塗布工程について説明する図である。サブ基板１３０の外周部への半田１７０の塗布工程について説明する図である。ＬＤ素子１５０が密封された状態の光モジュール１０１の断面図である。光モジュール１０２の概略構成を示す斜視図である。光モジュール１０２の分解斜視図である。Ｓｉプラットフォーム１２０とサブ基板１４０とが互いに接合された状態の光モジュール１０２の上面図である。Ｓｉプラットフォーム１２０とサブ基板１４０とが互いに接合された状態の光モジュール１０２の斜視図である。光モジュール１０２におけるＬＤ素子１５０の気密封止について説明する断面図である。光モジュール１０２におけるＬＤ素子１５０の気密封止について説明する断面図である。光モジュール１０１，１０３を比較するための断面図である。光モジュール１０１，１０３を比較するための断面図である。光モジュール１０６の概略構成を示す断面図である。光モジュール１０６の概略構成を示す上面図である。光モジュール１０７の概略構成を示す断面図である。

　以下、図面を参照しつつ、光ファイバの実装部品、光モジュールおよび製造方法について説明する。ただし、本発明は図面または以下に記載される実施形態には限定されないことを理解されたい。

　この実装部品は、例えば、シリコン（Ｓｉ）製のファイバサブマウント基板（以下、単に「サブ基板」という）かつ実装基板上のレーザ素子の保護部品（カバー）として機能する。シリコンは近赤外線を透過するため、この実装部品がレーザ素子を覆うように接合面を実装基板に接触させた状態で、内部のレーザ素子の位置を赤外線カメラで観察することができる。したがって、近赤外光の透過像により、カバー越しにレーザ素子と光ファイバとの調芯を行うことができる。この実装部品は、レーザ素子が基板上に実装された状態で、レーザ素子をより高い完成度でパッケージ化できるようにする。

　図１は、光モジュール１の概略構成を示す斜視図である。光モジュール１は、主要な構成要素として、Ｓｉプラットフォーム１０、ＬＤ素子２０、ＰＤ素子２５、ドライバＩＣ３０、光ファイバ４０、サブ基板５０などを有する。光モジュール１は、シリコン製の基板であるＳｉプラットフォーム１０の上面にＬＤ素子２０、ドライバＩＣ３０、光ファイバ４０、サブ基板５０などが実装された集積化レーザモジュールである。

　Ｓｉプラットフォーム１０は、実装基板の一例であり、例えば十数ｍｍ角程度の大きさを有する。また、Ｓｉプラットフォーム１０には、上面から底面に貫通するシリコン貫通電極（through-silicon via：ＴＳＶ）が設けられている。このＴＳＶにより、ＬＤ素子２０、ＰＤ素子２５などの配線は、Ｓｉプラットフォーム１０の内部の配線層または裏面に引き回されている。Ｓｉプラットフォーム１０は、ＬＤ素子２０、ドライバＩＣ３０などに電気信号を供給するための回路基板（図示せず）の上に搭載される。その回路基板から、貫通電極を通してＬＤ素子２０、ドライバＩＣ３０などの各素子に電気信号が供給される。

　ＬＤ素子（レーザ素子）２０は、赤色、緑色または青色のレーザ光を出射するレーザダイオードである。あるいは、光モジュール１を例えばアイトラッキングやデプスセンシングに応用する場合には、ＬＤ素子２０としては、例えば７８０ｎｍ～１３００ｎｍの近赤外のレーザ光を出射するレーザダイオードが用いられる。ＬＤ素子２０は、半田実装などでドライバＩＣ３０が実装された後に、表面活性化接合でＳｉプラットフォーム１０の上面に実装される。また、ＬＤ素子２０は、放熱特性を改善しＳｉプラットフォーム１０の表面を基準面として高精度に位置決めするために、活性層がＳｉプラットフォーム１０側に位置するように、ジャンクションダウン（フェイスダウン）で実装される。これにより、Ｓｉプラットフォーム１０に対する実装面側とそれと対向する面側には、それぞれＬＤ素子２０のｐ電極とｎ電極が配置される。

　ＰＤ素子２５は、ＬＤ素子２０の後方光を受光し、その光量をモニタするためのフォトダイオードである。ＰＤ素子２５は、ＬＤ素子２０によるレーザ光の出射方向に対してＬＤ素子２０の背面側に設けられる。ＰＤ素子２５はＳｉプラットフォーム１０上に半田で実装される。

　ドライバＩＣ３０は、ＬＤ素子２０を駆動する機構であり、少なくとも、ＬＤ素子２０への電流供給を制御する機構を有する。ドライバＩＣ３０は、デジタルインタフェースを実装していることが好ましく、また制御部としてＣＰＵやメモリなどのコア部分を含んでいればなおよい。ドライバＩＣ３０は、例えば数ｍｍ角程度の大きさを有し、Ｓｉプラットフォーム１０上に半田で実装される。

　光ファイバ４０は、ＬＤ素子２０から出射されたレーザ光を導波する、例えばシングルモードのファイバ（ＳＭＦ）である。光ファイバ４０は、サブ基板５０に固定され、サブ基板５０を介してＳｉプラットフォーム１０に固定される。ＬＤ素子２０に面した光ファイバ４０の端部には、結合部材としてＧＩ（Graded Index）レンズを一体的に設けてもよい。また、光ファイバ４０を設ける代わりに、例えばＳｉプラットフォーム１０上に平板状の光導波路を実装して、その光導波路内でＬＤ素子２０からのレーザ光を導波させてもよい。

　図２Ａおよび図２Ｂは、サブ基板５０の斜視図である。また、図３Ａはサブ基板５０の上面図であり、図３Ｂはサブ基板５０のＩＩＩＢ－ＩＩＩＢ線断面図である。図２Ａと図３Ａでは、Ｓｉプラットフォーム１０との接合面を上に向けてサブ基板５０を示している。

　サブ基板５０は、ＬＤ素子２０が実装されたＳｉプラットフォーム１０と接合されてＬＤ素子２０を光ファイバ４０に光結合させるためのシリコン製の実装部品の一例である。サブ基板５０は、光ファイバ４０を固定する部品であると同時に、ＬＤ素子２０およびＰＤ素子２５といった光学部品をパッケージするカバーとして機能する。

　図２Ａに示すように、サブ基板５０には、溝部５１と、凹部５２と、金属膜５３が設けられている。溝部５１は、Ｓｉプラットフォーム１０との接合面に対して予め定められた深さに光ファイバ４０のコアが位置するように光ファイバ４０を固定するための溝であり、Ｓｉプラットフォーム１０との接合面上に形成されている。凹部５２は、ＬＤ素子２０とＰＤ素子２５を内部に収容するための凹みであり、溝部５１に連接して形成されている。なお、凹部５２の形状は、図示した四角い箱型には限定されない。金属膜５３は、Ｓｉプラットフォーム１０上にサブ基板５０を表面活性化接合させるための、例えばＡｕ（金）で構成された膜であり、Ｓｉプラットフォーム１０との接合面上に形成されている。

　図２Ｂに示すように、サブ基板５０は、Ｓｉプラットフォーム１０に実装されるときには、金属膜５３が設けられている接合面を下側に向けて配置される。

　なお、図２Ｂには、ＬＤ素子２０、ＰＤ素子２５およびドライバＩＣ３０の各電極を互いに接続するための電極パッドの一部も示している。ＬＤ素子２０のｎ電極は、ワイヤボンド６１を介してＬＤ電極パッド１１Ａに接続され、ｐ電極はＬＤ電極パッド１１Ｂに接続される。また、ＰＤ素子２５のｎ電極は、ワイヤボンド６２を介してＰＤ電極パッド１２Ａに接続され、ｐ電極はＰＤ電極パッド１２Ｂに接続される。これらの電極パッドは、図示しないＳｉプラットフォーム１０の貫通電極およびＳｉプラットフォーム１０の裏面に設けられた電極パッドを介して、接続パッド１３に接続される。そして、接続パッド１３は、さらにワイヤボンド６３およびドライバ電極パッド１４を介して、ドライバＩＣ３０に接続される。

　図２ＢのＳｉプラットフォーム１０の上面における符号１５は、サブ基板５０との接合部である。また、Ｓｉプラットフォーム１０の上面には、サブ基板５０が接合されたときにサブ基板５０の溝部５１と重なる位置に、光ファイバ４０を収容するための溝部１７（ファイバ逃がし溝）が形成されている。

　図３Ａおよび図３Ｂに示すように、溝部５１より凹部５２の方がＳｉプラットフォーム１０との接合面からの深さは大きく、サブ基板５０では２段構造の凹みが形成されている。

　溝部５１については、サブ基板５０がＳｉプラットフォーム１０に接合されたときに、Ｓｉプラットフォーム１０とサブ基板５０との接合面から光ファイバ４０のコアの中心までの距離が予め定められた大きさになるように、深さが厳密に制御されている。この深さの制御は、後述するように、サブ基板５０に溝部５１を形成するときに絶縁体上シリコン（ＳＯＩ：Silicon on Insulator）をストッパ層として使用することにより実現される。これにより、サブ基板５０自体に、光ファイバ４０の垂直方向（ｚ方向）の調芯を行うための機構が設けられている。

　一方、凹部５２については、単にＬＤ素子２０とＰＤ素子２５を収容するための凹みであるため、その深さは必ずしも厳密に制御する必要はない。

　サブ基板５０の厚さは、ＬＤ素子２０を凹部５２に収容するようにサブ基板５０の接合面をＳｉプラットフォーム１０に接触させたときに、ＬＤ素子２０を保護できる程度の大きさであり、かつ赤外線の透過像によりＬＤ素子２０の位置を検知可能なように大き過ぎないことが必要である。一般に、光ファイバ４０の太さが１２５μｍ程度あるため、サブ基板５０をそれより薄くすることは難しい。したがって、サブ基板５０の厚さは、最低でも２００μｍ以上は必要であり、実装時に加えられる荷重に対する強度も考慮すると、３００μｍ以上であることが好ましい。

　また、シリコンは赤外線の透過性が高いため、サブ基板５０が１ｍｍ程度の厚さであっても、透過像により内部を観察することは可能である。しかしながら、１ｍｍ以上とすると、サブ基板５０の製造時にインゴットから得られるウェハの枚数が少なくなり、製造コストが高くなる。また、一般的なシリコンを検出器に用いたＣＭＯＳやＣＣＤセンサからなる赤外線カメラでは、８５０ｎｍより長い波長域では感度が急激に低下する。８５０ｎｍ以下の照明光を用いて透過像を観察することができるサブ基板５０の厚さは、８５０μｍ程度までである。それ以上の厚さでは、より長波長側に感度のあるＩｎＧａＡｓセンサなどを用いた高価な赤外線カメラを長波長の近赤外照明と組み合わせて使用する必要がある。したがって、サブ基板５０の厚さは、２００～１０００μｍ程度であればよいが、強度や製造コストなどを考えると、３００～８００μｍ程度であることが好ましい。

　図４Ａは、光モジュール１の一部を示す縦断面図である。
図４Ａに示すように、Ｓｉプラットフォーム１０の表面には、サブ基板５０との接合部１５、およびＬＤ素子２０との接合部１６が形成されている。また、ＬＤ素子２０の下面には、サブ基板５０の下面の金属膜５３と同様に、例えばＡｕ（金）で構成された金属膜２１が形成されている。

　図４Ｂは、接合部１５の部分拡大図である。接合部１５，１６には、例えば金（Ａｕ）などの金属材料で構成された、数μｍ程度の大きさの小突起であるマイクロバンプ（以下、単に「バンプ」という）が所定のピッチで設けられている。図４Ａと図４Ｂでは、これらのバンプ（バンプ１５Ａ）を誇張して大きく示している。

　接合部１５，１６のバンプと金属膜５３，２１の表面は、接合前にＡｒプラズマによって洗浄されることにより活性化させられる。そして接合時に、サブ基板５０とＬＤ素子２０は、それぞれＳｉプラットフォーム１０の接合部１５，１６の上に載せられ、常温で荷重が加えられる。すると、接合部１５，１６のバンプの上面と金属膜５３，２１がそれぞれ接触し、各バンプが潰れることにより、バンプの金属原子と金属膜５３，２１の金属原子が相互に相手方に拡散する。こうして、原子間の凝着力を利用することで、サブ基板５０とＬＤ素子２０は、それぞれＳｉプラットフォーム１０の接合部１５，１６の上に表面活性化接合される。

　表面活性化接合は特別な加熱を要しないことから、熱膨張係数差の残留応力による各素子の位置ずれが発生しにくく、サブ基板５０などの接合物を高精度に位置決めして実装することができる。光モジュール１では、上記のようにサブ基板５０の溝部５１の形成時にその深さを制御し、さらにサブ基板５０の接合時に加えられる荷重の大きさを制御することで、光ファイバ４０の垂直方向の位置をより厳密に調芯することが可能になる。

　なお、以下では、説明のため、Ｓｉプラットフォーム１０とサブ基板５０との接合面に対する水平方向をｘ，ｙ方向とし、両基板の接合面に対する垂直方向をｚ方向とする。特に、Ｓｉプラットフォーム１０に固定されている光ファイバ４０が延びる方向をｙ方向とする。

　図５は、サブ基板５０’の斜視図である。光モジュール１ではＰＤ素子２５はＳｉプラットフォーム１０上に実装されているが、図５に示すように、ＰＤ素子２５をサブ基板５０’の凹部５２の表面上に実装してもよい。この場合には、表面活性化接合用の金属膜５３は、ＰＤ素子２５の導通パターンとしても使用される。

　図６Ａ～図７Ｄは、サブ基板５０の製造工程の例を説明するための図である。これらの各図では、図３Ａおよび図３Ｂと同様に、製造工程の各段階におけるサブ基板５０の上面図と縦断面図を示している。

　図６Ａに示すように、まず、絶縁体上シリコン（ＳＯＩ：silicon-on-insulator）によるＳＯＩストッパ層５４を内部に含むシリコン基板７０が用意され、その表面上に金属膜５３のパターニングが行われる。そして、シリコン基板７０が酸化性雰囲気中で加熱され、図６Ｂに示すように、シリコン基板７０の上面にＳｉＯ_２（二酸化ケイ素）膜７１が形成される。また、図６Ｃに示すように、シリコン基板７０の上面のうち、溝部５１となる部分以外にレジスト７２が形成される。次に、ウエットエッチングまたはドライエッチングにより、図６Ｄに示すように、レジスト７２が形成されていない溝部５１のＳｉＯ_２膜７１が除去される。

　続いて、図７Ａに示すように、シリコン基板７０の上面のうち、凹部５２となる部分以外にレジスト７３が形成される。次に、ウエットエッチングまたはドライエッチングにより凹部５２のＳｉＯ_２膜７１が除去され、さらにＤ－ＲＩＥ加工により、図７Ｂに示すように、ＳＯＩストッパ層５４を越えて凹部５２のシリコンが削り取られる。レジスト７３が除去されると、凹部５２と溝部５１以外の部分では、ＳｉＯ_２膜７１が露出する。さらに、Ｄ－ＲＩＥ加工により、図７Ｃに示すように、溝部５１がＳＯＩストッパ層５４まで削り取られる。なお、このとき、マスクされていない凹部５２もＤ－ＲＩＥ加工により削られる。最後に、ウエットエッチングまたはドライエッチングにより、図７Ｄに示すように、溝部５１のＳＯＩストッパ層５４および他の部分のＳｉＯ_２膜７１が除去される。

　以上の工程により、サブ基板５０が得られる。完成したサブ基板５０の溝部５１では、Ｓｉプラットフォーム１０との接合面からＳＯＩストッパ層５４までのシリコンが除去されている。また、凹部５２では、その接合面からＳＯＩストッパ層５４を越える深さまでのシリコンが除去されている。

　図８は、光モジュール１の製造工程の例を示すフローチャートである。

　まず、Ｓｉプラットフォーム１０上に、ドライバＩＣ３０とＰＤ素子２５が半田で実装される（Ｓ１）。その後で、パッシブアライメントにより、ＬＤ素子２０がフェイスダウンでＳｉプラットフォーム１０の上面に表面活性化接合される（Ｓ２）。その際、例えば、Ｓｉプラットフォーム１０とＬＤ素子２０に設けられた図示しないアライメントマークの位置を合わせることにより、Ｓｉプラットフォーム１０に対するＬＤ素子２０の位置が決定される。このように、先に半田接合し、その後で表面活性化接合することにより、ＬＤ素子２０に熱影響を及ぼさないようにＬＤ素子２０が実装される。

　次に、例えば端部に結合効率を上げるＧＩレンズが取り付けられたシングルモードファイバ（ＳＭＦ）が、光ファイバ４０としてサブ基板５０の溝部５１に固定される（Ｓ３）。そして、Ｓｉプラットフォーム１０上のＬＤ素子２０が凹部５２に収容されるように接合面をＳｉプラットフォーム１０に接触させて、サブ基板５０がＳｉプラットフォーム１０上に配置される（Ｓ４）。

　次に、図９に示す調芯装置２００を用いて、ＬＤ素子２０と光ファイバ４０とのパッシブアライメントが行われる（Ｓ５）。

　図９は、調芯装置２００の概略構成図である。調芯装置２００は、制御部２０１と、赤外線カメラ２０２と、移動機構２０３とを有する。制御部２０１は、例えばＣＰＵ、メモリなどを含むＰＣで構成される。赤外線カメラ２０２は、ＬＤ素子２０を凹部５２に収容したサブ基板５０を撮像し、得られた赤外線画像のデータを制御部２０１に出力する。移動機構２０３は、制御部２０１による制御の下で、Ｓｉプラットフォーム１０上に配置されたサブ基板５０を、水平面内および垂直方向に移動させる。

　パッシブアライメントの際には、制御部２０１は、ＬＤ素子２０を発光させずに、赤外線カメラ２０２によりサブ基板５０の赤外線画像を取得する。そして、制御部２０１は、赤外線の透過像からＬＤ素子２０の位置、およびＳｉプラットフォーム１０とサブ基板５０に予め設けられたアライメントマークの位置などを検知し、必要なサブ基板５０の移動量を決定する。制御部２０１は、決定された移動量に応じて移動機構２０３を制御することで、Ｓｉプラットフォーム１０とサブ基板５０に予め設けられたアライメントマークの位置を合わせる。

　図１０Ａは、Ｓｉプラットフォーム１０のアライメントマークの例を示す図である。図１０Ｂは、サブ基板５０のアライメントマークの例を示す図である。また、図１０Ｃは、図１０ＡのＳｉプラットフォーム１０の上に図１０Ｂのサブ基板５０を載せた状態を示す図である。図１０Ａおよび図１０Ｂは、それぞれ、Ｓｉプラットフォーム１０とサブ基板５０の上面図である。図１０Ｂでは、Ｓｉプラットフォーム１０との接合面の反対側から（上から）見たサブ基板５０を示している。

　アライメントマークは、例えば、Ｓｉプラットフォーム１０とサブ基板５０の対角に、それぞれ２つずつ設けられる。図１０Ａおよび図１０Ｂに示すように、Ｓｉプラットフォーム１０の上面に２つのＳｉプラットフォーム側マーク８１が設けられ、サブ基板５０の下面に２つのサブ基板側マーク８２が設けられる。サブ基板側マーク８２は、Ｓｉプラットフォーム１０との接合面上に設けられる。なお、アライメントマークの形状は、図示した丸形状に限らず、例えば四角形状でもよい。パッシブアライメントの際には、赤外線カメラ２０２による赤外透過画像に基づいて、図１０Ｃに示すように２つのＳｉプラットフォーム側マーク８１とサブ基板側マーク８２がそれぞれ重なるように、調芯装置２００よりＳｉプラットフォーム１０とサブ基板５０の相対位置が決定される。

　図１１Ａは、ＬＤ素子２０のアライメントマークの例を示す図である。図１１Ｂは、サブ基板５０のアライメントマークの例を示す図である。また、図１１Ｃは、図１１ＡのＳｉプラットフォーム１０の上に図１１Ｂのサブ基板５０を載せた状態を示す図である。これらの図は、図１０Ａ～図１０Ｃにそれぞれ対応する上面図である。図１１Ａおよび図１１Ｂに示すように、パッシブアライメントに用いられるアライメントマークは、Ｓｉプラットフォーム１０とサブ基板５０ではなく、ＬＤ素子２０とサブ基板５０に設けてもよい。

　この場合も、アライメントマークは、例えば、ＬＤ素子２０とサブ基板５０の対角に、それぞれ２つずつ設けられる。図１１Ａおよび図１１Ｂに示すように、ＬＤ素子２０の上面に２つのＬＤ側マーク８３が設けられ、サブ基板５０の凹部５２の底面に２つのサブ基板側マーク８４が設けられる。パッシブアライメントの際には、赤外線カメラ２０２による赤外透過画像に基づいて、図１１Ｃに示すように２つのＬＤ側マーク８３とサブ基板側マーク８４がそれぞれ重なるように、調芯装置２００よりＳｉプラットフォーム１０とサブ基板５０の相対位置が決定される。

　以上のようなパッシブアライメントにより、接合面上の水平方向（ｘ，ｙ方向）におけるＳｉプラットフォーム１０とサブ基板５０の大まかな相対位置は、ミクロンオーダで粗調整される。このとき、サブ基板５０の溝部５１に固定された光ファイバ４０とＳｉプラットフォーム１０上のＬＤ素子２０との相対位置は、数μｍの精度で調整される。

　次に、図１２に示す調芯実装装置３００を用いて、水平方向（ｘ，ｙ方向）について、ＬＤ素子２０と光ファイバ４０とのアクティブアライメントが行われる（Ｓ６）。

　図１２は、調芯実装装置３００の概略構成図である。調芯実装装置３００は、制御部３０１と、光検出器３０２と、調芯実装器３０３とを有する。制御部３０１は、例えばＣＰＵ、メモリなどを含むＰＣで構成される。光検出器３０２は、光ファイバ４０に結合されるレーザ光の強度を検出し、検出された強度に応じた電圧を制御部３０１に出力する。調芯実装器３０３は、制御部３０１による制御の下で、実装部品に荷重を加えることにより、その実装部品をＳｉプラットフォーム１０上に接合する。

　アクティブアライメントの際には、まず、ドライバＩＣ３０がＬＤ素子２０を駆動して、レーザ光を出射させる。同時に、制御部３０１は、光検出器３０２を用いて、ＬＤ素子２０から光ファイバ４０に結合されるレーザ光の強度に応じた出力電圧をモニタする。そして、制御部３０１は、図示しない移動機構を用いてサブ基板５０の位置を水平方向にサブミクロンオーダで微調整しながら、光検出器３０２の出力電圧が最大となるときのサブ基板５０の位置を決定する。

　次に、調芯実装装置３００を用いて、垂直方向（ｚ方向）について、ＬＤ素子２０と光ファイバ４０とのアクティブアライメントが行われる（Ｓ７）。その際、制御部３０１は、ＬＤ素子２０から光ファイバ４０に結合されるレーザ光の強度を光検出器３０２で検出し、その出力電圧をモニタしながら調芯実装器３０３を制御して、サブ基板５０に印加する荷重を制御する。接合部１５に設けられたバンプは、荷重がかかると変形して（潰れて）縮むが、荷重が開放されると弾性反発によって弾性戻り量分だけ変形が元に戻るという特性を有する。そこで、垂直方向のアクティブアライメントでは、制御部３０１は、サブ基板５０に印加する荷重を増加させていき、光検出器３０２からの出力電圧が最大値となった後、さらに一定量だけ増加させてから荷重を開放するように、調芯実装器３０３を制御する。調芯実装器３０３が印加する荷重により、サブ基板５０は、Ｓｉプラットフォーム１０上に表面活性化接合されて固定される。

　これにより、光ファイバ４０の端部位置は、荷重が印加されているときはＬＤ素子２０の発光中心よりも一定量だけ垂直方向にさらに深く押し込まれた位置となり、荷重が開放されるとＬＤ素子２０の発光中心と最も効率よく光結合する位置に戻る。なお、上述した荷重の増加量は、調芯実装器３０３、荷重が印加されるサブ基板５０の形状、接合部１５のバンプの材質および形状などに依存し、実験的に算出される。

　そして最後に、Ｓｉプラットフォーム１０の全体が、樹脂またはガラスなどにより封止される（Ｓ８）。以上の工程により、光モジュール１が得られる。

　以上説明したように、光モジュール１では、光ファイバ４０を固定するための溝部５１、およびＬＤ素子２０を内部に収容するための凹部５２を有するシリコン製のサブ基板５０を用いて、ＬＤ素子２０が保護されるとともに光ファイバ４０が固定される。サブ基板５０の厚さは凹部５２に収容されたＬＤ素子２０の位置を近赤外光の透過像により検知可能な厚さであるため、光モジュール１では、サブ基板５０のカバー越しにＬＤ素子２０と光ファイバ４０との調芯を行うことができる。したがって、光モジュール１では、基板に実装されるＬＤ素子２０を保護しつつ、ＬＤ素子２０と光ファイバ４０との調芯をより高精度に行うことが可能になる。

　なお、サブ基板５０をＬＤ素子２０の放熱に使用してもよく、サブ基板５０に穴を形成してその上にＰＤ素子２５を接合してもよい。また、Ｓｉプラットフォーム１０上にＰＤ素子２５を集積化し、サブ基板５０の空間内に光を閉じ込めて光モニタする構造も応用として考えられる。

　図１３は、光モジュール２の概略構成を示す斜視図である。光モジュール２は、主要な構成要素として、Ｓｉプラットフォーム１０’（実装基板の一例）、ＬＤ素子２０Ｒ，２０Ｇ，２０Ｂ、ＰＤ素子２５Ｒ，２５Ｇ，２５Ｂ、ドライバＩＣ３０、光ファイバ４０Ｒ，４０Ｇ，４０Ｂ、サブ基板５０Ｒ，５０Ｇ，５０Ｂなどを有する。光モジュール１は単色のレーザ光を出射するレーザ光源であるのに対し、光モジュール２は、赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）のレーザ光を出射するレーザ光源である。

　ＬＤ素子２０Ｒ，２０Ｇ，２０Ｂは、それぞれ、赤色、緑色および青色のレーザ光を出射するレーザダイオードである。ＰＤ素子２５Ｒ，２５Ｇ，２５Ｂは、対応するＬＤ素子２０Ｒ，２０Ｇ，２０Ｂの後方光を受光し、その光量をモニタするためのフォトダイオードである。光ファイバ４０Ｒ，４０Ｇ，４０Ｂは、対応するＬＤ素子２０Ｒ，２０Ｇ，２０Ｂから出射されたレーザ光を導波する、例えばシングルモードのファイバ（ＳＭＦ）である。

　また、サブ基板５０Ｒ，５０Ｇ，５０Ｂのそれぞれは、図２Ａ～図３Ｂを用いて説明したものと同様のファイバサブマウント基板であり、実装部品の一例である。サブ基板５０Ｒ，５０Ｇ，５０Ｂは、それぞれ、対応する光ファイバ４０Ｒ，４０Ｇ，４０Ｂを固定し、ＬＤ素子２０ＲおよびＰＤ素子２５Ｒ、ＬＤ素子２０ＧおよびＰＤ素子２５Ｇ、ＬＤ素子２０ＢおよびＰＤ素子２５Ｂを凹部に収容するように、Ｓｉプラットフォーム１０’上に配置される。

　上記以外の点では、光モジュール２の構成は、光モジュール１の構成と同様である。このように、ＲＧＢ各色に対応する複数のＬＤ素子を１つの実装基板上に設けて、それらの各素子からのレーザ光をそれぞれ導波する複数の光ファイバを光モジュール１と同様の複数のサブ基板により固定し、同時に各ＬＤ素子を保護してもよい。

　なお、光モジュール２ではＳｉプラットフォーム上に１組のＲＧＢに対応するＬＤ素子、ＰＤ素子および光ファイバが設けられているが、１つのＳｉプラットフォーム上に複数組のＲＧＢに対応するＬＤ素子、ＰＤ素子および光ファイバを設けてもよい。この場合も、光モジュール２と同様に、ＬＤ素子、ＰＤ素子および光ファイバの各組を、光モジュール１と同様のサブ基板により固定または保護すればよい。

　図１４は、光モジュール３の概略構成を示す斜視図である。光モジュール３は、主要な構成要素として、Ｓｉプラットフォーム１０Ａ（実装基板の一例）、ＬＤアレイ２０Ａ、ＰＤ素子２５、ドライバＩＣ３０、光ファイバアレイ４０Ａ、サブ基板５０Ａなどを有する。光モジュール１は１個のＬＤ素子からのレーザ光を１本の光ファイバに光結合しているが、光モジュール３は、ＬＤアレイからのレーザ光を複数本の光ファイバに光結合する。

　サブ基板５０Ａは、図２Ａ～図３Ｂを用いて説明したものと同様のファイバサブマウント基板であり、実装部品の一例である。ただし、サブ基板５０Ａは、光モジュール１のサブ基板５０とは異なり、光ファイバアレイ４０Ａに含まれる光ファイバの本数に対応する複数の溝部を有する。サブ基板５０Ａは、光ファイバアレイ４０Ａの各光ファイバを固定し、ＬＤアレイ２０ＡおよびＰＤ素子２５を凹部に収容するように、Ｓｉプラットフォーム１０Ａ上に配置される。

　上記以外の点では、光モジュール３の構成は、光モジュール１の構成と同様である。このように、複数のＬＤ素子（ＬＤアレイ）を１つの実装基板上に設けて、それらの各ＬＤ素子からのレーザ光をそれぞれ導波する複数の光ファイバを１つのサブ基板により固定し、同時に各ＬＤ素子を保護してもよい。

　図１５Ａは光モジュール４の概略構成を示す斜視図であり、図１５Ｂは光モジュール４の分解斜視図である。また、図１６Ａおよび図１６Ｂは、光モジュール４，１を比較するための断面図である。図１６Ａは、図１５Ａに示すＸＶＩＡ－ＸＶＩＡ線に沿った光モジュール４の断面を示し、図１６Ｂは、図１６Ａに対応する光モジュール１の断面を示す。

　光モジュール４は、主要な構成要素として、Ｓｉプラットフォーム１０Ｄ、ＬＤ素子２０’、ドライバＩＣ３０’、光ファイバ４０、サブ基板５０Ｄなどを有する。光モジュール４は、ＬＤ素子２０’がジャンクションアップ実装され、ドライバＩＣ３０’がＳｉプラットフォーム１０Ｄに内蔵されている点が光モジュール１～３と異なる。

　Ｓｉプラットフォーム１０Ｄは、実装基板の一例であり、光モジュール１のＳｉプラットフォーム１０と同様に、ＬＤ素子２０’およびサブ基板５０Ｄを表面活性化接合するための接合部１５’，１６’、ＬＤ素子２０’とドライバＩＣ３０’とを接続するための図示しない電極構造などを有する。ただし、Ｓｉプラットフォーム１０Ｄは平坦な基板であり、図１５Ａおよび図１５Ｂに符号１８で示すように、光モジュール１のＳｉプラットフォーム１０における溝部１７（ファイバ逃がし溝）に対応するものは形成されていない。

　ＬＤ素子２０’は、光モジュール１のＬＤ素子２０と同様のレーザダイオードである。ただし、図１６Ａおよび図１６Ｂに示すように、光モジュール１ではＬＤ素子２０が活性層２２をＳｉプラットフォーム１０側に向けてジャンクションダウンで実装されていたのに対し、光モジュール４では、ＬＤ素子２０’は、活性層２２をＳｉプラットフォーム１０Ｄとは反対側に向けてジャンクションアップで実装されている。図１６Ａおよび図１６Ｂにおける矢印Ｌは、ＬＤ素子２０，２０’から出射されるレーザ光を示す。

　ドライバＩＣ３０’は、ＬＤ素子２０’を駆動するための、光モジュール１のドライバＩＣ３０と同様の集積回路である。光モジュール４では、図１６Ａに示すように、ドライバＩＣ３０’はＳｉプラットフォーム１０Ｄに内蔵されている。

　サブ基板５０Ｄは、実装部品の一例であり、図１５Ｂに示すように、光モジュール１のサブ基板５０のものと同様の溝部５１’、凹部５２’および金属膜５３’を有する。サブ基板５０Ｄの厚さは、ＬＤ素子２０’を凹部５２’に収容した状態で赤外線の透過像によりＬＤ素子２０’の位置を検知可能な厚さに設定されている。溝部５１’は、光ファイバ４０を固定するための溝であり、ＬＤ素子２０’がジャンクションダウン実装されることに対応して、光ファイバ４０がサブ基板５０Ｄ内に完全に埋め込まれるように、サブ基板５０の溝部５１より深く形成されている。凹部５２’は、ＬＤ素子２０’を内部に収容するための凹みである。金属膜５３’は、Ｓｉプラットフォーム１０Ｄとの表面活性化接合用の接合部であり、溝部５１’と凹部５２’の周囲において、Ｓｉプラットフォーム１０Ｄの接合部１５’に対応する位置に、略コの字型に形成されている。このように、表面活性化接合用の接合部は、サブ基板の全面に形成されていなくてもよい。

　通常、ＬＤ素子は、放熱性をよくするため、発光点となる活性層を実装面側（下側）とするジャンクションダウンにて実装される。ジャンクションダウン実装には、基準面となる実装基板の実装面にＬＤ素子の発光点が近いので、その基準面に対するアライメントを行い易いという利点もある。しかしながら、ジャンクションダウン実装されたＬＤ素子の活性層は実装面とほぼ同じ高さになるため、そのＬＤ素子に対して光ファイバを調芯するためには、光ファイバが実装面に接触しないように、実装基板に光ファイバの逃がし溝を設ける必要がある。例えば、光モジュール１では、図１６Ｂに示すように、サブ基板５０に光ファイバ４０の固定用の溝部５１が設けられるだけでなく、Ｓｉプラットフォーム１０にも光ファイバ４０の逃がし溝となる溝部１７が設けられる。したがって、ＬＤ素子の実装基板とそれに対して接合される実装部品の両方に、機械加工により溝部を設ける必要があり、その分、製造工程が増えるとともに、２つの溝部があることによりＬＤ素子の密閉性が低下することになる。

　一方、例えば網膜走査型スキャンなどに光モジュールを使用する場合には、ＬＤ光源は数百ｎＷ～数ｍＷ程度のローパワーのものでよいため、放熱性を考慮したジャンクションダウン実装は不要である。このため、発光点を実装面に対する反対側に向けたジャンクションアップ実装でＬＤ素子を実装基板に接合することが可能になる。そこで、光モジュール４では、Ｓｉプラットフォーム１０Ｄに対して、ＬＤ素子２０’がジャンクションアップ実装される。

　例えば、ＬＤ素子２０’の厚さは１００μｍ程度であるのに対し、光ファイバ４０の直径は８０～１２５μｍ程度、半径は４０～６２．５μｍ程度である。このため、光モジュール４では、図１６Ａに示すように、活性層２２の位置は、ＬＤ素子２０’の厚み分だけＳｉプラットフォーム１０Ｄの上面より高くなり、これに対応して、光ファイバ４０の位置も、サブ基板５０Ｄの内部に埋め込まれる高さとなる。したがって、光モジュール４では、ＬＤ素子２０’の発光点の高さに合わせて配置された光ファイバ４０の下端がＳｉプラットフォーム１０Ｄの上面に接触しないため、Ｓｉプラットフォーム１０Ｄに光ファイバ４０の逃がし溝を形成する必要がない。

　これにより、光モジュール４では、Ｓｉプラットフォーム１０Ｄを溝のない平坦な基板とすることが可能であり、Ｓｉプラットフォーム１０Ｄを機械加工する分の製造工程が簡略化される。また、光モジュール４では、Ｓｉプラットフォーム１０ＤはドライバＩＣ３０’（集積回路）を内蔵し、サブ基板５０Ｄは光ファイバ４０の高さ調節を可能にするというように、２枚の基板で機能が分離される。光モジュール１では、Ｓｉプラットフォーム１０にも溝部１７があることから集積回路を内蔵させるための有効エリアが狭くなるが、光モジュール４では、平坦なＳｉプラットフォーム１０Ｄ内に集積回路や配線を高密度で形成することが可能である。また、光モジュール４には、Ｓｉプラットフォーム１０Ｄに溝部がない分、ＬＤ素子２０’の密閉性も向上するという利点もある。

　ＬＤ素子は製造時に活性層の反対側が機械研磨されるため、全体の厚みには誤差があり、ジャンクションアップ実装の場合にはその誤差が大きく影響し得る。そこで、光モジュール４の製造時には、使用されるＬＤ素子２０’の厚みが測定され、ＬＤ素子２０’の発光点に光ファイバ４０の位置を合わせられる深さの溝部５１’を有するサブ基板５０Ｄが製造され、そのサブ基板が使用される。これにより、ＬＤ素子の厚みの誤差の影響を排除してジャンクションアップ実装することが可能になる。

　図１７は、光モジュール５の概略構成を示す断面図である。光モジュール５は、主要な構成要素として、Ｓｉプラットフォーム１０Ｅ、ＬＤ素子２０’、ドライバＩＣ３０’、光ファイバ４０、サブ基板５０Ｅなどを有する。光モジュール５は、平坦なサブ基板５０ＥにＬＤ素子２０’が実装され、ドライバＩＣ３０’がサブ基板５０Ｅに内蔵されている点が光モジュール１～４と異なる。

　Ｓｉプラットフォーム１０Ｅは、実装部品の一例であり、ＬＤ素子２０’を収容する凹部１９Ａと、光ファイバ４０を収容する溝部１９Ｂとを有する。溝部１９Ｂは、光ファイバ４０がＳｉプラットフォーム１０Ｅ内に完全に埋め込まれる深さに形成されている。Ｓｉプラットフォーム１０Ｅの厚さは、ＬＤ素子２０’を凹部１９Ａに収容した状態で赤外線の透過像によりＬＤ素子２０’の位置を検知可能な厚さに設定されている。

　ＬＤ素子２０’は、光モジュール４のものと同じレーザダイオードであり、活性層２２をサブ基板５０Ｅとは反対側に向けて、サブ基板５０Ｅに対しジャンクションアップで実装されている。図１７における矢印Ｌは、ＬＤ素子２０’から出射されるレーザ光を示す。

　サブ基板５０Ｅは、実装基板の一例であり、今まで説明してきたサブ基板とは異なり凹部などが設けられていない平坦な基板である。光モジュール５では、図１７に示すように、ＬＤ素子２０’を駆動する集積回路であるドライバＩＣ３０’は、サブ基板５０Ｅに内蔵されている。なお、Ｓｉプラットフォーム１０Ｅとサブ基板５０Ｅは、表面活性化接合用の図示しない接合部（バンプ）と金属膜を有する。

　光モジュール５では、ＬＤ素子２０’を収容するための凹部１９ＡをＳｉプラットフォーム１０Ｅに設けてサブ基板５０Ｅをフラット型にすることにより、サブ基板５０Ｅに集積回路や配線を高密度で形成することが可能になる。このため、光モジュール５では、ドライバＩＣ３０’をサブ基板５０Ｅに内蔵することが容易になり、サブ基板単体でＬＤ素子２０’の合否判定を行うことが可能になる。例えば、ウェハ状の段階で集積回路を形成して多数のＬＤ素子を実装することにより、それらの素子のエージング（通電試験）を一括で実施し、素子の良品と不良品を選別することが可能である。このため、そのウェハを分断してサブ基板５０Ｅとして使用すれば、初めから良品のみが選別された状態で光モジュールを製造することができ、大幅に工数を削減することが可能になる。また、凹部や溝部が形成されるのはＳｉプラットフォーム１０Ｅだけであるため、一方の基板のみを機械加工すればよく、この点でも、製造工程が簡略化される。

　なお、上記では、ＬＤ素子２０のｐ電極とｎ電極はＳｉプラットフォーム１０に対する実装面側とその反対側にそれぞれ配置されると説明したが、ＬＤ素子２０，２０’として、ｐ電極とｎ電極が両方とも実装面側に設けられたものを使用してもよい。この場合、ＬＤ素子２０，２０’の接続にワイヤボンド（図２Ｂのワイヤボンド６１）が必要なくなるため、その分、ＬＤ素子２０，２０’を収容する凹部の深さを小さくすることができる。したがって、サブ基板と、さらには光モジュール全体をさらに薄くすることが可能になる。

　以下では、実装されたレーザ素子を気密封止するための構造を有する光モジュールについて説明する。

　例えばステム基板を用いたＣＡＮタイプパッケージの形態のＬＤモジュールは、シーム溶接のような金属溶接により気密封止を行うことができる。しかしながら、レーザ素子や、光ファイバ、ドライバＩＣなどが基板上に一体的に実装されたフラット型の集積化モジュールでは、ＣＡＮタイプパッケージのような気密封止構造を採用することは困難である。さらに、光ファイバに光結合されるレーザ素子が２つの基板の間に実装される光モジュールでは、光ファイバとレーザ素子との調芯と、基板同士の接合とを同時に行う必要があり、調芯時に加熱を要するような接合を行うことは困難である。

　そこで、以下では、レーザ素子と光ファイバとが調芯された状態でレーザ素子の実装基板とそのレーザ素子の保護用の基板とを接合した上でレーザ素子を気密封止することが可能な光モジュールおよびその製造方法について説明する。

　図１８Ａは光モジュール１０１の概略構成を示す斜視図であり、図１８Ｂは光モジュール１０１の分解斜視図である。光モジュール１０１は、Ｓｉプラットフォーム１１０、サブ基板１３０、ＬＤ素子１５０、光ファイバ１６０などを有する。光モジュール１０１は、Ｓｉプラットフォーム１１０とサブ基板１３０の間にＬＤ素子１５０と光ファイバ１６０が一体的に実装されたフラット型の集積化モジュールである。図１８Ｂに示すように、ＬＤ素子１５０は、サブ基板１３０の上に実装され、サブ基板１３０がＳｉプラットフォーム１１０に被せられることにより保護される。後述するように、Ｓｉプラットフォーム１１０とサブ基板１３０は、ＬＤ素子１５０と光ファイバ１６０とが調芯された状態で両方の基板を互いに接合するための調芯用接合部と、サブ基板１３０の内周に沿って調芯用接合部の外側に設けられた密封用接合部とを有する。光モジュール１０１では、この密封用接合部によりＬＤ素子１５０が気密封止される。

　なお、光モジュール１０１は、ＬＤ素子１５０を駆動するためのドライバＩＣ（後述する図３０Ａに示すドライバＩＣ１８０）をさらに有する。このドライバＩＣは、サブ基板１３０に内蔵されているが、例えばＳｉプラットフォーム１１０またはサブ基板１３０の上に実装されていてもよい。

　図１９Ａおよび図１９Ｂは、Ｓｉプラットフォーム１１０の斜視図である。Ｓｉプラットフォーム１１０は、実装部品および第１の基板の一例であり、例えば３ｍｍ×５ｍｍの大きさの上面と０．３～０．５ｍｍ程度の厚さを有するシリコン製の基板である。図示しないが、Ｓｉプラットフォーム１１０は、ＬＤ素子１５０に電気信号を供給するための回路基板の上に搭載される。光モジュール１０１の調芯用接合部および密封用接合部は電気的接続の機能も有し、例えば調芯用接合部を電源ライン、密封用接合部をＧＮＤラインとして、回路基板からＳｉプラットフォーム１１０を介してサブ基板１３０上のＬＤ素子１５０に電気信号が供給される。

　図１９Ａに示すように、Ｓｉプラットフォーム１１０の上面には、凹部１１１、溝部１１２、接合部１１３、密封用溝部１１４および密封用金属パターン１１５が設けられている。

　凹部１１１は、Ｓｉプラットフォーム１１０とサブ基板１３０とが互いに接合されたときにＬＤ素子１５０を内部に収容するための凹みであり、例えば０．５ｍｍ×０．５ｍｍの大きさの底面と０．２ｍｍの深さを有する。図１９Ａなどでは凹部１１１を四角い形状として示しているが、凹部１１１はＬＤ素子１５０を内部に収納できるものであればよいため、例えば円柱状などでもよく、その形状は特に限定されない。なお、Ｓｉプラットフォーム１１０の厚さは、ＬＤ素子１５０を凹部１１１に収容した状態で赤外線の透過像によりＬＤ素子１５０の位置を検知可能な厚さに設定されている。

　溝部１１２は、サブ基板１３０との接合面に対して予め定められた深さに光ファイバ１６０のコアが位置するように光ファイバ１６０を固定するための溝であり、凹部１１１に連接して形成されている。光ファイバ１６０の直径は例えば０．１２５ｍｍであり、溝部１１２は、例えば数μｍ程度の公差の分だけ余裕をもって光ファイバ１６０を丁度収容できる大きさの幅と深さを有する。

　接合部１１３は、ＬＤ素子１５０と光ファイバ１６０とが調芯された状態でＳｉプラットフォーム１１０とサブ基板１３０とを互いに表面活性化接合するための調芯用接合部に相当する。接合部１１３は、Ｓｉプラットフォーム１１０の上面において、溝部１１２が設けられている箇所を除いて凹部１１１を取り囲むように、略コの字型に形成されている。接合部１１３には、例えば金（Ａｕ）などの金属材料で構成された、数μｍ程度の大きさの小突起である多数のマイクロバンプ（バンプ）が設けられている。なお、接合部１１３の面積と形状は、図１９Ａなどに示すものとは異なっていてもよい。

　密封用溝部１１４は、予めＤ－ＲＩＥ加工にて形成されたロの字型の溝部であり、サブ基板１３０により覆われる領域の内周に沿って、接合部１１３の外側に設けられている。密封用溝部１１４は、Ｓｉプラットフォーム１１０とサブ基板１３０とが互いに接合されたときにＬＤ素子１５０を取り囲む位置に形成されている。密封用溝部１１４の深さは、溝部１１２よりも浅く、例えば５０～１００μｍ程度である。

　密封用金属パターン１１５は、例えば下地として銅メッキまたはニッケルメッキを施した後に金メッキを施すことによって形成されたメッキ配線であり、サブ基板１３０との接合面に沿って、密封用溝部１１４の底面に形成されている。密封用金属パターン１１５は、接合部１１３（調芯用接合部）の外側に設けられた密封用接合部に相当する。密封用金属パターン１１５は、ＬＤ素子１５０と光ファイバ１６０とが調芯されてＳｉプラットフォーム１１０とサブ基板１３０とが表面活性化接合されるときにサブ基板１３０に接触しないように、サブ基板１３０との接合面よりも一段低い位置に設けられている。

　光ファイバ１６０は、ＬＤ素子１５０から出射されたレーザ光を導波するシングルモードファイバ（ＳＭＦ）である。光ファイバ１６０は、一方の端部がＳｉプラットフォーム１１０とサブ基板１３０により覆われてＬＤ素子１５０に光結合されるとともに、他方の端部が両基板の外側に引き出されている。光ファイバ１６０は、サブ基板１３０がＳｉプラットフォーム１１０に被せられる前に溝部１１２内に取り付けられ、半田で固定される。ＬＤ素子１５０に面した光ファイバ１６０の端部には、結合部材としてＧＩ（Graded Index）レンズを一体的に設けてもよい。

　図１９Ｂは、光ファイバ１６０がＳｉプラットフォーム１１０に固定された状態を示す。光ファイバ１６０のうち、溝部１１２内に取り付けられたときに密封用溝部１１４と重なる部分には、例えば、ＩＴＯ蒸着膜や無電解ニッケルメッキなどの下地処理が施され、その上に、密封用金属パターン１１５と同じ金メッキによるファイバメタル１６１が設けられている。ファイバメタル１６１は、光ファイバの密封用金属パターンの一例であり、Ｓｉプラットフォーム１１０の密封用金属パターン１１５とともに密封用接合部を構成する。ファイバメタル１６１は、Ｓｉプラットフォーム１１０に対して光ファイバ１６０を高精度に固定するために、例えば図１９Ａに示すように光ファイバ１６０の上半分のみに形成される。

　光ファイバ１６０は、例えばファイバメタル１６１の部分において、溝部１１２内に半田で固定される。その際、気密封止を確実にするために、溝部１１２により途切れている密封用金属パターン１１５と光ファイバ１６０との間の隙間、ならびに溝部１１２の側面および底面と光ファイバ１６０との間の隙間が、半田により埋められる。この半田は、レーザ素子を密封する密封部材として機能する。Ｓｉプラットフォーム１１０には、密封用金属パターン１１５とファイバメタル１６１により、密封用接合部として機能する封止用パターンがロの字型に形成される。

　図２０Ａおよび図２０Ｂは、光ファイバ１６０の別の固定方法の例を示す図である。これらの図では、光ファイバ１６０とＳｉプラットフォーム１１０の溝部１１２の底面１１２Ａのみを示している。符号１６２は、ＬＤ素子１５０に対向する光ファイバ１６０の先端部分である。

　図２０Ａに符号１６１’で示すように、ファイバメタルは、光ファイバ１６０の上半分に限らず、光ファイバ１６０の全周に形成してもよい。この場合には、ファイバメタル１６１’の厚さによって溝部１１２内における光ファイバ１６０の高さ方向の位置が変わらないように、溝部１１２の底面１１２Ａには、ファイバメタル１６１’に対応する位置に１段低い部分１１２Ｂが設けられる。光ファイバ１６０は、ファイバメタル１６１’の位置が符号１１２Ｂの部分に合うように溝部１１２内に配置され、図１９Ａの場合と同様に半田で固定される。

　あるいは、光ファイバ１６０は、表面活性化接合により溝部１１２に固定してもよい。この場合には、図２０Ｂに示すように、溝部１１２の底面１１２Ａにおける１段低い部分に金パターン１１２Ｃが形成され、金パターン１１２Ｃとファイバメタル１６１’（金メッキ）とを接触させることにより、両者が表面活性化接合される。なお、この場合でも、気密封止を確実にするために、図１９Ａの場合と同様に、固定されたファイバメタル１６１’の周囲にできる隙間は半田により埋められる。

　図２１Ａおよび図２１Ｂは、サブ基板１３０の斜視図である。サブ基板１３０は、実装基板および第２の基板の一例であり、例えば２．５ｍｍ×２．５ｍｍの大きさの上面と０．１～０．３ｍｍ程度の厚さを有する平坦なシリコン製の基板である。サブ基板１３０の上にはＬＤ素子１５０が実装され、さらにサブ基板１３０自体がＳｉプラットフォーム１１０上に実装されることにより、ＬＤ素子１５０と光ファイバ１６０とは光結合する。なお、Ｓｉプラットフォーム１１０に実装されるときには、サブ基板１３０は裏返されて、図２１Ａおよび図２１Ｂに示す上面がＳｉプラットフォーム１１０との接合面になる。さらに、サブ基板１３０は、Ｓｉプラットフォーム１１０との間でＬＤ素子１５０をパッケージするカバーとして機能する。サブ基板１３０の厚さは、実装されたＬＤ素子１５０を凹部１１１に収容するように裏返してＳｉプラットフォーム１１０上に配置されたときにＬＤ素子１５０を保護できる程度の大きさであり、かつ調芯時に赤外線の透過像によりＬＤ素子１５０の位置を検知可能なように大き過ぎないことが必要である。

　図２１Ａおよび図２１Ｂに示すように、サブ基板１３０の上面には、実装部１３１、金属膜１３３、密封用金属パターン１３５および予備半田１３６が設けられている。また、サブ基板１３０には、ＬＤ素子１５０を駆動するための集積回路（後述する図３０Ａに示すドライバＩＣ１８０）が内蔵されている。

　実装部１３１は、サブ基板１３０の中央に設けられた、ＬＤ素子１５０を実装するための領域である。実装部１３１には、Ｓｉプラットフォーム１１０の接合部１１３と同様に、ＬＤ素子１５０を表面活性化接合するための多数のマイクロバンプが設けられている。

　ＬＤ素子（レーザ素子）１５０は、例えば０．３ｍｍ×０．３ｍｍ×０．１ｍｍの大きさを有し、赤色、緑色または青色のレーザ光を出射するレーザダイオードである。あるいは、光モジュール１０１を例えばアイトラッキングやデプスセンシングに応用する場合には、ＬＤ素子１５０としては、例えば７８０ｎｍ～１３００ｎｍの近赤外のレーザ光を出射するレーザダイオードが用いられる。ＬＤ素子１５０は、表面活性化接合によりサブ基板１３０の実装部１３１に実装される。また、ＬＤ素子１５０は、その活性層が実装面とは反対側に位置するようにジャンクションアップ実装される。これにより、サブ基板１３０がＳｉプラットフォーム１１０に実装されたときに、ＬＤ素子１５０の活性層はＳｉプラットフォーム１１０に近い側に位置する。また、ＬＤ素子１５０のｐ電極とｎ電極は、両方とも実装面側に設けられていてもよいし、サブ基板１３０に対する実装面側とそれに対向する面側にそれぞれ設けられていてもよい。後者の場合には、サブ基板１３０に対向する面側の電極は、図示しないワイヤボンドによりサブ基板１３０に接続される。

　金属膜１３３は、例えば金（Ａｕ）で構成された膜であり、Ｓｉプラットフォーム１１０の接合部１１３と協働してＳｉプラットフォーム１１０とサブ基板１３０とを互いに表面活性化接合するための調芯用接合部に相当する。金属膜１３３は、サブ基板１３０がＳｉプラットフォーム１１０に実装されたときにＳｉプラットフォーム１１０の接合部１１３に対向する位置に、実装部１３１を取り囲むように略コの字型に形成されている。

　密封用金属パターン１３５は、Ｓｉプラットフォーム１１０の密封用金属パターン１１５と同様の、例えば金メッキによるメッキ配線であり、金属膜１３３（調芯用接合部）の外側に設けられた密封用接合部に相当する。密封用金属パターン１３５は、Ｓｉプラットフォーム１１０との接合面において、ＬＤ素子１５０を覆ってＳｉプラットフォーム１１０とサブ基板１３０とが互いに接合されたときにＳｉプラットフォーム１１０の密封用金属パターン１１５に対向する位置に、金属膜１３３を（すなわちＬＤ素子１５０を）取り囲むように略ロの字型に形成されている。なお、図２１Ａに示す例ではサブ基板１３０の上面は平坦な面であるが、Ｓｉプラットフォーム１１０とサブ基板１３０とが表面活性化接合されるときにＳｉプラットフォーム１１０に接触しない位置であれば、密封用金属パターン１３５は、金属膜１３３とは異なる高さに形成されていてもよい。

　予備半田１３６は、図２１Ｂに示すように密封用金属パターン１３５の上に予め印刷形成された半田であり、密封用金属パターン１３５とともに密封用接合部を構成する。なお、予備半田１３６は、必ずしも一様に形成されていなくてもよく、その形状および分量は気密封止の機能を実現できる範囲内で適宜調整可能である。

　図２２は、光モジュール１０１の一部を示す縦断面図である。図２２は、Ｓｉプラットフォーム１１０の接合部１１３とサブ基板１３０の金属膜１３３について説明するための図であり、図２２では、密封用金属パターン１１５，１３５など、接合部１１３と金属膜１３３の説明に必要ない部分は図示を省略している。

　図２２に示すように、Ｓｉプラットフォーム１１０とサブ基板１３０は、Ｓｉプラットフォーム１１０の接合部１１３（バンプ）とサブ基板１３０の金属膜１３３とを介して互いに接合される。接合部１１３の構造は、図４Ｂに示した光モジュール１におけるＳｉプラットフォーム１０の接合部１５の構造と同様である。接合部１１３のバンプと金属膜１３３の表面は、接合前にＡｒプラズマによって洗浄されることにより活性化させられる。そして接合時に、接合部１１３と金属膜１３３の位置を合わせてサブ基板１３０がＳｉプラットフォーム１１０の上に載せられ、常温で荷重が加えられる。すると、接合部１１３のバンプの上面と金属膜１３３がそれぞれ接触し、各バンプが潰れることにより、バンプと金属膜の金属原子が相互に相手方に拡散する。こうして、原子間の凝着力を利用することで、Ｓｉプラットフォーム１１０とサブ基板１３０は、互いに表面活性化接合される。

　光モジュール１０１では、サブ基板１３０の接合時に加えられる荷重の大きさを制御することで、ＬＤ素子１５０と光ファイバ１６０とを垂直方向により厳密に調芯することが可能になる。

　なお、図２２に示すように、サブ基板１３０とＬＤ素子１５０の間も、実装部１３１のバンプとＬＤ素子１５０に設けられた金属膜との間で同様に表面活性化接合がなされる。

　図２３は、光モジュール１０１の製造工程の例を示すフローチャートである。

　まず、Ｓｉプラットフォーム１１０用の基板に、エッチングおよびＤ-ＲＩＥ加工により、凹部１１１、溝部１１２および密封用溝部１１４が形成される。そして、得られたＳｉプラットフォーム１１０と、ドライバＩＣが内蔵されたサブ基板１３０に、表面活性化接合用の接合部１１３および金属膜１３３（調芯用接合部）がそれぞれ形成される（Ｓ１０１）。また、Ｓｉプラットフォーム１１０とサブ基板１３０に、基板同士が接合されたときにレーザ素子を取り囲む対向する密封用金属パターン１１５，１３５がそれぞれ形成される（Ｓ１０２）。さらに、サブ基板１３０の密封用金属パターン１３５の上に予備半田１３６が形成される（Ｓ１０３）。なお、予備半田は、サブ基板１３０の密封用金属パターン１３５の上ではなくＳｉプラットフォーム１１０の密封用金属パターン１１５の上に形成してもよく、密封用金属パターン１１５，１３５の両方に形成してもよい。

　続いて、サブ基板１３０の実装部１３１に、表面活性化接合でＬＤ素子１５０が実装される（Ｓ１０４）。また、Ｓｉプラットフォーム１１０の溝部１１２に、半田で光ファイバ１６０が固定される（Ｓ１０５）。この後、サブ基板１３０は、凹部１１１内にＬＤ素子１５０が収まり凹部１１１を覆うように、裏返しでＳｉプラットフォーム１１０の上に配置される。

　そして、水平方向（ｘ，ｙ方向）に関してＬＤ素子１５０と光ファイバ１６０とが調芯される（Ｓ１０６）。この水平方向の調芯は、パッシブアライメントとアクティブアライメントの２段階で行われる。まず、パッシブアライメントには、例えば図９に示した調芯装置２００が用いられる。

　図９～図１１Ｃを用いて説明したものと同様のパッシブアライメントにより、接合面上の水平方向におけるＳｉプラットフォーム１１０とサブ基板１３０の大まかな相対位置は、ミクロンオーダで粗調整される。このとき、サブ基板１３０に実装されたＬＤ素子１５０とＳｉプラットフォーム１１０に固定された光ファイバ１６０との相対位置は、数μｍの精度で調整される。

　次に、図１２に示した調芯実装装置３００を用いて、水平方向について、ＬＤ素子１５０と光ファイバ１６０とのアクティブアライメントが行われる。このアクティブアライメントは、図１２を用いて説明したものと同様である。

　次に、垂直方向（ｚ方向）の調芯、およびＳｉプラットフォーム１１０とサブ基板１３０との表面活性化接合が行われる（Ｓ１０７）。垂直方向の調芯はアクティブアライメントであり、図１２を用いて説明したものと同様の方法で、両基板の表面活性化接合と同時に行われる。

　図２４は、Ｓｉプラットフォーム１１０とサブ基板１３０とが互いに表面活性化接合された状態の光モジュール１０１の断面図である。図２４以降に示す断面図では、主に密封用接合部について説明するため、調芯用接合部である接合部１１３および金属膜１３３については図示を省略する。

　表面活性化接合がなされた段階では、Ｓｉプラットフォーム１１０とサブ基板１３０は、調芯用接合部である接合部１１３と金属膜１３３のみで接合しており、密封用接合部である密封用金属パターン１１５と予備半田１３６の間には、図２４に示すように、若干の隙間が形成されている。表面活性化接合がなされるときに密封用金属パターン１１５と予備半田１３６が接触してしまうと、その部分が邪魔になって、ＬＤ素子１５０と光ファイバ１６０とが精度よく調芯されるようにサブ基板１３０の位置を調整することができなくなる。しかしながら、光モジュール１０１では、Ｓｉプラットフォーム１１０の密封用金属パターン１１５が実装面より一段低い密封用溝部１１４の底面に設けられているため、密封用接合部の影響を受けることなく、表面活性化接合を行うことが可能になる。

　表面活性化接合の後で、Ｓｉプラットフォーム１１０に接合されたサブ基板１３０の外周部に半田が塗布される（Ｓ１０８）。このとき、例えば、光ファイバ１６０が固定されているＳｉプラットフォーム１１０の溝部１１２とサブ基板１３０との境界付近、すなわち、ファイバメタル１６１の上部付近（図１９Ｂを参照）にクリーム半田を塗布するとよい。

　図２５Ａおよび図２５Ｂは、サブ基板１３０の外周部への半田１７０の塗布工程について説明する図である。図２５Ａに拡大して示すように、例えばサブ基板１３０との境界付近の溝部１１２内に、半田１７０（クリーム半田）が塗布される。図２５Ｂは、半田１７０がファイバメタル１６１の上部付近に塗布された状態を示す断面図である。

　続いて、塗布された半田１７０を溶融させることにより、ＬＤ素子１５０が密封される（Ｓ１０９）。その際、光モジュール全体を例えば２００～３００℃でリフロー加熱することにより、半田１７０を溶融させる。すると、溶融した半田１７０は、図２５Ｂに矢印で示すように、サブ基板１３０で覆われた密封用溝部１１４内の密封用金属パターン１１５と予備半田１３６の間の細い隙間に流れ込み、毛細管現象により浸透していくとともに、予備半田１３６と接合する。これにより、Ｓｉプラットフォーム１１０の密封用金属パターン１１５とサブ基板１３０の予備半田１３６の間に形成されていた隙間が、ＬＤ素子１５０を取り囲むロの字型の密封用接合部の全周にわたって塞がれる。すなわち、半田１７０は、表面活性化接合により互いに接合された第１の基板と第２の基板の密封用金属パターン同士の間を塞ぐことによりレーザ素子を密封する密封部材として機能する。こうして、調芯後にＬＤ素子１５０の外周部分を半田１７０で密封することにより、ＬＤ素子１５０が気密封止されたパッケージが構成される。以上で、光モジュール１０１の製造工程は終了する。

　図２６は、ＬＤ素子１５０が密封された状態の光モジュール１０１の断面図である。図２６は、完成した光モジュール１０１を示しており、図１８Ａに示すＸＸＶＩ－ＸＸＶＩ線に沿った断面図に相当する。リフロー加熱により半田１７０が溶融して密封用溝部１１４内に広がり、予備半田１３６と接合することで、図２６に示すように、密封用金属パターン１１５，１３５の間の隙間が埋められる。なお、このとき、半田１７０は、密封用溝部１１４内の密封用金属パターン１１５，１３５の間を通って広がるため、密封用溝部１１４とＬＤ素子１５０との間にある調芯用接合部の接合部１１３および金属膜１３３までは広がらない。

　以上説明したように、光モジュール１０１では、表面活性化接合されるＳｉプラットフォーム１１０とサブ基板１３０は、調芯用接合部である接合部１１３および金属膜１３３（金属材料によるマイクロバンプおよび金属膜）、ならびに密封用接合部である密封用金属パターン１１５，１３５、予備半田１３６およびファイバメタル１６１を有する。サブ基板１３０の金属膜１３３と密封用金属パターン１３５は同一面に形成されているが、Ｓｉプラットフォーム１１０の密封用金属パターン１１５は接合部１１３よりも一段低い面に形成されている。これにより、密封用接合部の密封用金属パターン１１５，１３５と予備半田１３６が他方の基板に接触することなく、ＬＤ素子１５０と光ファイバ１６０との調芯およびＳｉプラットフォーム１１０とサブ基板１３０との表面活性化接合を行うことが可能になる。そして、両基板の接合後に、半田１７０（クリーム半田）を塗布することにより、それが呼び水となって、密封用接合部の密封用金属パターン１１５，１３５と予備半田１３６とが溶融接合する。こうして、ＬＤ－ファイバ間の調芯実装と表面活性化接合を行った後に、Ｓｉプラットフォーム１１０とサブ基板１３０の間にある若干の隙間を半田１７０で溶融接合して、ＬＤ素子１５０を気密封止することが可能になる。

　なお、リフロー加熱時に光ファイバ１６０の固定用の半田が溶けてしまうとＬＤ－ファイバ間の調芯が狂ってしまうため、光ファイバ１６０の固定用の半田には、リフロー加熱の温度よりも（すなわち、気密封止用の予備半田１３６および半田１７０よりも）高融点のものを用いる必要がある。光ファイバ１６０の固定用の半田と気密封止用の予備半田１３６および半田１７０として同じ融点のものを使用したい場合には、例えば光ファイバ１６０の先端部分１６２（図２０Ａを参照）を接着剤で溝部１１２に固定してもよい。ただし、接着剤を用いてＬＤ素子１５０を密封しようとすると、接着剤に含まれる有機物がＬＤ素子１５０の発光点に付着し、素子の信頼性の低下を招くおそれがある。このため、光モジュール１０１のように無機材料だけでＬＤ素子１５０を気密封止することが好ましい。そうすることで、ＬＤ素子１５０の信頼性が向上する。

　図２７Ａは光モジュール１０２の概略構成を示す斜視図であり、図２７Ｂは光モジュール１０２の分解斜視図である。光モジュール１０２は、光モジュール１０１と同様のフラット型の集積化モジュールであり、Ｓｉプラットフォーム１２０、サブ基板１４０、ＬＤ素子１５０、光ファイバ１６０などを有する。光モジュール１０２では、Ｓｉプラットフォーム１２０の上面には凹部１２１、溝部１２２、接合部１２３、密封用溝部１２４および密封用金属パターン１２５が設けられ、サブ基板１４０の上面には金属膜１４３および密封用金属パターン１４５が設けられている。図２７Ｂに示すように、ＬＤ素子１５０は、サブ基板１４０の上に実装され、サブ基板１４０がＳｉプラットフォーム１２０に被せられることにより保護される。光モジュール１０２の構成は、Ｓｉプラットフォーム１２０の密封用金属パターン１２５の面積と、サブ基板１４０の密封用金属パターン１４５に予備半田が設けられていないことを除いて、光モジュール１０１の構成と同一である。このため、以下では、光モジュール１０２について、光モジュール１０１と異なる点を中心に説明し、重複する記載を省略する。

　図２８Ａおよび図２８Ｂは、Ｓｉプラットフォーム１２０とサブ基板１４０とが互いに接合された状態の光モジュール１０２の上面図および斜視図である。図２７Ａと図２８Ａに示すように、光モジュール１０２では、Ｓｉプラットフォーム１２０の密封用金属パターン１２５の外形が、サブ基板１４０よりも大きい。このため、Ｓｉプラットフォーム１２０の上にサブ基板１４０が接合されると、サブ基板１４０の周囲において、密封用金属パターン１２５が露出する。そこで、光モジュール１０２の製造時には、図２８Ｂに示すように、表面活性化接合の後で、サブ基板１４０の各辺の外周部において露出した密封用金属パターン１２５の上に、半田１７０（クリーム半田）が塗布される。なお、半田１７０は必ずしもサブ基板１４０の全周にわたって途切れずに塗布しなくてもよく、その分量は適宜調整可能である。

　図２９Ａおよび図２９Ｂは、光モジュール１０２におけるＬＤ素子１５０の気密封止について説明する断面図である。図２９Ａは、表面活性化接合がなされ、半田１７０が塗布された状態を示し、図２８Ｂに示すＸＸＩＸＡ－ＸＸＩＸＡ線に沿った断面図に相当する。一方、図２９Ｂは、半田１７０を溶融させてＬＤ素子１５０が密封された状態を示し、図２７Ａに示すＸＸＩＸＢ－ＸＸＩＸＢ線に沿った断面図に相当する。

　表面活性化接合がなされた段階では、図２９Ａに示すように、光モジュール１０２でも、光モジュール１０１と同様に、密封用接合部である密封用金属パターン１２５，１４５の間には、若干の隙間が形成されている。光モジュール１０２でも、Ｓｉプラットフォーム１２０の密封用金属パターン１２５が実装面より一段低い密封用溝部１２４の底面に設けられているため、密封用接合部の影響を受けることなく、表面活性化接合を行うことが可能である。

　半田１７０が塗布された光モジュール全体をリフロー加熱すると、図２９Ｂに示すように、サブ基板１４０の各辺において半田１７０が溶融して密封用溝部１２４内に広がり、密封用金属パターン１２５，１４５の間の隙間が埋められる。光モジュール１０１では、密封用金属パターン１３５に予備半田１３６を形成しておくことにより、サブ基板１３０の外周部の１か所に半田１７０を塗布しただけで、ＬＤ素子１５０を取り囲むロの字型の密封用接合部の全周が密封される。これに対し、光モジュール１０２では、サブ基板１４０の各辺の外周部に半田１７０を塗布することにより、密封用金属パターン１４５に予備半田を形成しなくても、両基板間の若干の隙間を全周にわたって半田１７０で溶融接合して、ＬＤ素子１５０を気密封止することが可能になる。

　光モジュール１０１，１０２の密封用接合部は、モジュールサイズを特に変更することなく気密封止を実現するため、光モジュールを小型化するために有益な構造である。また、光モジュール１０１，１０２では、密封用接合部により気密封止するとともに、調芯用接合部と密封用接合部により２系統の電気的接続を取ることもできる。例えば、調芯用接合部である接合部１１３および金属膜１３３、または接合部１２３および金属膜１４３を電源ラインとして使用し、半田１７０で接合された密封用接合部である密封用金属パターン１１５，１３５または密封用金属パターン１２５，１４５をＧＮＤラインとして使用することが可能である。

　また、光モジュール１０１，１０２では、ＬＤ素子１５０を収容するための凹部１１１，１２１をＳｉプラットフォーム１１０，１２０に設けて、サブ基板１３０，１４０をフラット型にすることにより、サブ基板１３０，１４０に集積回路や配線を高密度で形成することが可能になる。このため、光モジュール１０１，１０２では、ドライバＩＣなどのＬＳＩをサブ基板１３０，１４０に内蔵することが容易になり、サブ基板単体でＬＤ素子１５０の合否判定を行うことが可能になる。例えば、ウェハ状の段階で集積回路を形成して多数のＬＤ素子を実装することにより、それらの素子のエージング（通電試験）を一括で実施し、素子の良品と不良品を選別することが可能である。このため、そのウェハを分断してサブ基板１３０，１４０として使用すれば、初めから良品のみが選別された状態で光モジュールを製造することができ、大幅に工数を削減することが可能になる。また、凹部や溝部が形成されるのはＳｉプラットフォーム１１０，１２０だけであるため、一方の基板のみを機械加工すればよく、この点でも、製造工程が簡略化される。

　図３０Ａおよび図３０Ｂは、光モジュール１０１，１０３を比較するための断面図である。図３０Ａは、ＬＤ素子１５０がサブ基板１３０に実装された光モジュール１０１を示し、図３０Ｂは、ＬＤ素子１５０がＳｉプラットフォーム１１０Ａに実装された光モジュール１０３を示す。

　図３０Ｂに示すように、ＬＤ素子１５０は、下側の基板であるＳｉプラットフォームに実装してもよい。この場合、光ファイバ１６０は、Ｓｉプラットフォーム１１０Ａの上に実装されるサブ基板１３０Ａに固定される。光モジュール１０３では、Ｓｉプラットフォーム１１０Ａ（実装基板および第１の基板の一例）は、ＬＤ素子１５０を駆動するための集積回路（ドライバＩＣ１８０）が内蔵された平坦な基板である。一方、サブ基板１３０Ａ（実装部品および第２の基板の一例）は、ＬＤ素子１５０を内部に収容するための凹部１３７を有する基板である。光モジュール１０３でも、光モジュール１０１，１０２と同様の密封用接合部を設けて、実装部品であるサブ基板１３０Ａの外周部に半田を塗布することにより、ＬＤ素子１５０が気密封止される。光モジュール１０３のように、Ｓｉプラットフォーム１１０ＡをＬＤ素子１５０用の凹部がないフラット型にすれば、Ｓｉプラットフォーム１１０Ａに集積回路や配線を高密度で形成することが可能になる。また、Ｓｉプラットフォームをフラット型にすれば、サブ基板にＬＤ素子を実装した場合に比べて、アクティブアライメント時にＬＤ素子を発光させることが容易である。

　なお、光モジュール１０１～１０３のいずれにおいても、ＬＤ素子１５０用の凹部、光ファイバ１６０用の溝部および密封用溝部は、Ｓｉプラットフォームとサブ基板の両方に設けてもよい。ただし、それらの凹部および溝部は、両基板に設けると気密封止のために塞ぐべき面積が広くなるため、いずれか一方の基板にのみ設ける方が好ましい。

　また、気密封止のためには、必ずしもＳｉプラットフォームに接しているサブ基板の外周部に半田１７０を塗布しなくてもよい。例えば、両基板の接合面に予め半田を塗布しておき、サブ基板に貫通孔を開け、その貫通孔を通してレーザ加熱してその半田を溶融させることにより基板間を密封してもよい。

　また、図１３に示した光モジュール２のように、ＲＧＢの各色レーザ光をそれぞれ出射する複数のＬＤ素子を有する光モジュールについても、Ｓｉプラットフォームと、各ＬＤ素子を覆う複数のサブ基板との間に、光モジュール１０１～１０３と同様の調芯用接合部および密封用接合部を設けることができる。すなわち、光モジュール２におけるＬＤ素子２０Ｒ，２０Ｇ，２０Ｂを、Ｓｉプラットフォーム１０’とサブ基板５０Ｒ，５０Ｇ，５０Ｂとの間で、光モジュール１０１～１０３と同様の密封用接合部により個別に気密封止することが可能である。

　また、光モジュール２のＰＤ素子２５Ｒ，２５Ｇ，２５Ｂのように、ＬＤ素子以外の素子も１つのＳｉプラットフォーム上に固定するとともに、対応するサブ基板により併せて気密封止してもよい。また、光モジュール２のように、ドライバＩＣは基板に内蔵させず、Ｓｉプラットフォームまたはサブ基板の上に実装してもよい。

　また、図１４に示した光モジュール３のように、ＬＤアレイからのレーザ光を複数本の光ファイバで構成される光ファイバアレイに光結合する光モジュールについても、Ｓｉプラットフォームと、光ファイバアレイに含まれる光ファイバの本数に対応する複数の溝部を有するサブ基板との間に、光モジュール１０１～１０３と同様の調芯用接合部および密封用接合部を設けることができる。すなわち、光モジュール３におけるＬＤアレイ２０Ａを、Ｓｉプラットフォーム１０Ａとサブ基板５０Ａとの間で、光モジュール１０１～１０３と同様の密封用接合部により一括で気密封止することが可能である。

　図３１Ａおよび図３１Ｂは、それぞれ、光モジュール１０６の概略構成を示す断面図および上面図である。光モジュール１０６は、光モジュール１０１の２つの基板と同様のＳｉプラットフォーム１１０Ｄおよびサブ基板１３０Ｄを有する。Ｓｉプラットフォーム１１０Ｄの上面には密封用金属パターン１１８が形成され、サブ基板１３０Ｄの側面には密封用金属パターン１３８が形成されている。密封用金属パターン１１８，１３８は、それぞれ、例えば下地として銅メッキまたはニッケルメッキを施した後に金メッキを施すことによって形成される。密封用金属パターン１１８，１３８は、光モジュール１０６の密封用接合部に相当し、半田１７０により互いに接合される。密封用接合部以外については、光モジュール１０６の構成は、光モジュール１０１の構成と同一である。

　光モジュール１０６は、光モジュール１０１の密封用溝部１１４に相当する溝部が設けられておらず、Ｓｉプラットフォーム１１０Ｄとサブ基板１３０Ｄの密封用金属パターン１１８，１３８がいずれも他方の基板により覆い隠されない位置に形成されている点が光モジュール１０１と異なる。光モジュール１０６のように、Ｓｉプラットフォーム１１０Ｄの上面におけるサブ基板１３０Ｄの配置位置の外周に密封用金属パターン１１８を形成し、サブ基板１３０Ｄの側面にも密封用金属パターン１３８を形成しておき、両基板の密封用金属パターン同士を半田１７０で接合することで、ＬＤ素子１５０を気密封止してもよい。なお、密封用金属パターンの少なくとも一部が他方の基板により覆い隠されない位置に形成されていればよく、密封用金属パターン１１８，１３８の一部は、他方の基板により覆い隠されていてもよい。これらの場合には、サブ基板の接合面に密封用金属パターンを形成する必要がなくなるため、サブ基板を小型化することが可能になる。

　図３２は、光モジュール１０７の概略構成を示す断面図である。光モジュール１０７は、光モジュール１０１のＳｉプラットフォーム１１０と同様のＳｉプラットフォーム１１０Ｅ、およびウエットエッチングなどにより外周部に斜めに切込みが形成されたサブ基板１３０Ｅとを有する。Ｓｉプラットフォーム１１０Ｅの上面には密封用金属パターン１１９が形成され、サブ基板１３０Ｅの切込み部分の斜めの面には密封用金属パターン１３９が形成されている。密封用金属パターン１１９，１３９は、光モジュール１０７の密封用接合部に相当し、半田１７０により互いに接合される。密封用接合部以外については、光モジュール１０７の構成は、光モジュール１０１の構成と同一である。

　光モジュール１０７でも、光モジュール１０６と同様に、光モジュール１０１の密封用溝部１１４に相当する溝部は設けられておらず、Ｓｉプラットフォーム１１０Ｅとサブ基板１３０Ｅの密封用金属パターン１１９，１３９はいずれも他方の基板により覆い隠されない位置に形成されている。ただし、光モジュール１０７では、サブ基板１３０Ｅの外周部において斜めに切り込まれた面に密封用金属パターン１３９を設けることにより、半田１７０がＳｉプラットフォーム１１０Ｅの上面において突出する部分が光モジュール１０６と比べて小さくなる。

　１，２，３，４，５，１０１，１０２，１０３，１０６，１０７　　光モジュール
　１０，１０’，１０Ａ，１０Ｄ，１０Ｅ，１１０，１１０Ａ，１１０Ｄ，１１０Ｅ，１２０　　Ｓｉプラットフォーム
　１５，１５’，１６，１６’，１１３，１２３　　接合部
　１７，１１２，１２２，５１，５１’　　溝部
　２０，２０’，２０Ｒ，２０Ｇ，２０Ｂ，２０Ａ，１５０　　ＬＤ素子
　２２　　活性層
　３０，３０’，１８０　　ドライバＩＣ
　４０，４０Ｒ，４０Ｇ，４０Ｂ，１６０　　光ファイバ
　５０，５０’，５０Ｒ，５０Ｇ，５０Ｂ，５０Ａ，５０Ｄ，５０Ｅ，１３０，１３０Ａ，１３０Ｄ，１３０Ｅ，１４０　　サブ基板
　５２，５２’，１１１，１２１，１３７　　凹部
　５３，５３’，１３３，１４３　　金属膜
　１１４，１２４　　密封用溝部
　１１５，１１８，１１９，１２５，１３５，１３８，１３９，１４５　　密封用金属パターン
　１３６　　予備半田
　１６１，１６１’　　ファイバメタル
　１７０　　半田

Claims

　レーザ素子が実装された実装基板と接合されて当該レーザ素子を光ファイバに光結合させるためのシリコン製の実装部品であって、
　前記実装基板との接合面に対して予め定められた深さに光ファイバのコアが位置するように当該光ファイバを固定するための溝部と、
　前記溝部に連接し前記レーザ素子を内部に収容するための凹部と、を有し、
　前記接合面に垂直な方向の厚さが、前記レーザ素子を前記凹部に収容するように前記接合面を前記実装基板に接触させたときに赤外線の透過像により当該レーザ素子の位置を検知可能な厚さに設定されている、
　ことを特徴とする光ファイバの実装部品。
　絶縁体上シリコンによるストッパ層を内部に含み、
　前記溝部では、前記接合面から前記ストッパ層までのシリコンが除去され、
　前記凹部では、前記接合面から前記ストッパ層を越える深さまでのシリコンが除去されている、請求項１に記載の実装部品。
　前記接合面に垂直な方向の厚さが２００μｍ以上１０００μｍ以下である、請求項１または２に記載の実装部品。
　前記接合面は、実装基板上に設けられた金属製のマイクロバンプとの間で表面活性化接合されるための金属膜を有する、請求項１～３のいずれか一項に記載の実装部品。
　実装基板と、
　前記実装基板上に実装されたレーザ素子と、
　前記実装基板との接合面に対して予め定められた深さに光ファイバのコアが位置するように当該光ファイバを固定するための溝部、および当該溝部に連接した凹部を有し、前記レーザ素子を前記凹部に収容するように前記実装基板に接合されたシリコン製の実装部品と、
　前記実装部品の前記溝部に固定され、前記レーザ素子に光結合された光ファイバと、を有し、
　前記接合面に垂直な方向の前記実装部品の厚さが赤外線の透過像により前記レーザ素子の位置を検知可能な厚さに設定されている、
　ことを特徴とする光モジュール。
　前記レーザ素子はジャンクションアップで前記実装基板上に実装され、
　前記実装基板は前記光ファイバを収容するための溝部が形成されていない平坦な基板である、請求項５に記載の光モジュール。
　前記実装基板には前記レーザ素子を駆動するための集積回路が内蔵されている、請求項６に記載の光モジュール。
　前記実装基板および前記実装部品のそれぞれには、表面活性化接合用の接合部と、前記レーザ素子を取り囲む密封用金属パターンとが形成され、
　表面活性化接合により互いに接合された前記実装基板および前記実装部品の前記密封用金属パターン同士の間に形成された隙間を塞ぐことにより前記レーザ素子を密封する密封部材をさらに有する、請求項５～７のいずれか一項に記載の光モジュール。
　前記実装基板および前記実装部品の前記密封用金属パターンは、前記接合面に沿って互いに対向する位置に形成され、
　前記実装基板および前記実装部品の少なくとも一方は、前記レーザ素子を取り囲む位置に形成された密封用溝部を有し、
　前記実装基板および前記実装部品の少なくとも一方の前記密封用金属パターンは前記密封用溝部の底面に形成されている、請求項８に記載の光モジュール。
　前記実装基板の前記密封用金属パターンの少なくとも一部は、前記実装部品により覆い隠されない位置に形成され、
　前記実装部品の前記密封用金属パターンの少なくとも一部も、前記実装基板により覆い隠されない位置に形成されている、請求項８に記載の光モジュール。
　前記光ファイバは、一方の端部が前記実装基板および前記実装部品により覆われて前記レーザ素子に光結合されるとともに、他方の端部が前記実装基板および前記実装部品の外側に引き出され、かつ表面の少なくとも一部に形成された密封用金属パターンを有し、
　前記密封部材は、前記光ファイバの前記密封用金属パターンと接合することにより、前記光ファイバと前記実装基板および前記実装部品との間に形成された隙間を塞ぐ、請求項８～１０のいずれか一項に記載の光モジュール。
　レーザ素子を実装基板上に実装する工程と、
　前記実装基板との接合面に対して予め定められた深さに光ファイバのコアが位置するように当該光ファイバを固定するための溝部、および当該溝部に連接した凹部を有するシリコン製の実装部品の当該溝部に光ファイバを固定する工程と、
　前記レーザ素子を前記凹部に収容するように前記実装部品の前記接合面を前記実装基板に接触させる工程と、
　赤外線の透過像により前記レーザ素子の位置を検知しながら、当該レーザ素子から前記光ファイバに結合される光出力が最大となるように前記実装基板と前記実装部品とを位置決めする工程と、
　位置決めされた前記実装部品と前記実装基板とを接合する工程と、
　を有することを特徴とする光モジュールの製造方法。
　前記位置決めする工程は、
　赤外線の透過像により前記レーザ素子の位置を検知しながら、前記実装基板上に設けられたアライメントマークを基準に、当該レーザ素子に対する前記光ファイバの水平位置を調整し、
　前記レーザ素子から前記光ファイバに結合される光を光検出器で検出しながら、当該光検出器の出力が最大となるように、当該レーザ素子に対する当該光ファイバの水平位置および垂直位置を決定する、
　ことを含む、請求項１２に記載の製造方法。
　前記接合する工程では、表面活性化接合により前記実装基板と前記実装部品とを互いに接合し、
　前記実装基板および前記実装部品のそれぞれに表面活性化接合用の接合部を形成する工程と、
　前記実装基板と前記実装部品とが互いに接合されたときに前記レーザ素子を取り囲む密封用金属パターンを前記実装基板および前記実装部品のそれぞれに形成する工程と、
　互いに接合された前記実装基板および前記実装部品の前記密封用金属パターン同士の間に形成された隙間を塞ぐことにより前記レーザ素子を密封する工程と、
　をさらに有する、請求項１２または１３に記載の製造方法。
　互いに接合された前記実装基板または前記実装部品の外周部に半田を塗布する工程をさらに有し、
　前記密封する工程では、前記半田を溶融させて前記実装基板および前記実装部品の前記密封用金属パターン同士の間に形成された隙間を塞ぐ、請求項１４に記載の製造方法。
　接合前の前記実装基板および前記実装部品の少なくとも一方について、前記密封用金属パターンの上に予備半田を形成する工程をさらに有する、請求項１４または１５に記載の製造方法。
　前記塗布する工程では、前記実装基板または前記実装部品の各辺の外周部に半田を塗布する、請求項１５に記載の製造方法。