CN116031250A - 封装结构及其制作方法 - Google Patents

Abstract

本发明提供了一种封装结构及其制作方法，所述方法包括：提供半导体晶片，所述半导体晶片包括多个第一半导体芯片，针对每个第一半导体芯片，与该第一半导体芯片对应的至少一个第二半导体芯片上制作有缺口或者形成开口以露出光耦合区，增加了与该第一半导体芯片对应的所有第二半导体芯片所占的面积之和与该第一半导体芯片的所述第一表面所占面积的比例，同时还有利于提高第一半导体芯片和第二半导体芯片各自的有效利用面积，而且还避免了塑封层中的有机材料对光耦合区界面的污染问题。

Description

封装结构及其制作方法

技术领域

本发明涉及半导体封装领域，特别涉及一种封装结构及其制作方法。

背景技术

随着半导体技术的日益发展，具有高的集成密度的封装结构越来越重要。例如，采用3D封装结构可以实现芯片与芯片之间的相互堆叠。

目前现有的硅光芯片中的电子集成电路芯片(Electronic integrated circuitchip，EIC芯片)和光子集成电路芯片(Photonic integrated circuit chip，PIC芯片)由于采用不同的晶圆生成工艺制程，采用芯片级别的互连(例如打线或倒装的互连方式)来实现电子集成电路芯片(EIC芯片)与光子集成电路芯片(PIC芯片)之间的连接，形成三维互连结构。

为了缩短信号传输路径获取足够好的电性能，光子集成电路芯片(PIC芯片)和电子集成电路芯片(EIC芯片)采用3D堆叠互联替换传统的打线互联越来越成为趋势。同时，如果光纤结构与光子集成电路芯片(PIC芯片)采用面耦合的方式与光栅耦合器(GratingCouple，GC)进行耦合时，那么需要预留出用于耦合空间，同时要求耦合面上不能够有有机物残留从而阻挡光线的传输，这使得在光耦合区以及该光耦合区在宽度方向的延伸区域上方均不能够设置电子集成电路芯片(EIC芯片)，从而浪费了一定区域的面积，降低了电子集成电路芯片(EIC芯片)和对应的光子集成电路芯片(PIC芯片)的所占面积比例，故使得电子集成电路芯片(EIC芯片)和光子集成电路芯片(PIC芯片)的面积使用率不高。

发明内容

为了克服现有技术的不足，本发明的目的在于提供一种封装结构及其制作方法，其可以实现3D芯片堆叠封装，并能提高电子集成电路芯片(EIC芯片)和光子集成电路芯片(PIC芯片)的面积使用率。

本发明的目的采用以下技术方案实现：

根据本发明的一方面，提供一种封装结构的制作方法，所述方法包括：

提供半导体晶片，所述半导体晶片包括多个第一半导体芯片，每个所述第一半导体芯片具有相对的第一表面和第二表面，所述第一表面上设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片，并将所述至少一个第二半导体芯片固定在该第一半导体芯片的所述第一表面的所述非光耦合区上；

在将与每个第一半导体芯片对应的至少一个第二半导体芯片固定在所述第一半导体芯片上之前，对所述至少一个第二半导体芯片的第一侧边进行切割，并在切割后形成沿所述第一侧边朝向对应的第二半导体芯片内部凹陷的缺口，所述缺口的长度小于所述第一侧边的长度；

其中，针对具有所述缺口的每个所述第二半导体芯片，将该第二半导体芯片的所述缺口的边缘环绕所述光耦合区，以露出所述光耦合区。

可选地，针对每个所述第一半导体芯片，对与该第一半导体芯片对应的一个第二半导体芯片的所述第一侧边进行切割，并在切割后形成沿所述第一侧边朝向该第二半导体芯片内部凹陷的所述缺口，所述缺口所在的区域位于该第二半导体芯片的所述第一侧边的中部或者端部，所述缺口的形状与所述光耦合区的形状相适应。

可选地，针对每个所述第一半导体芯片，对与该第一半导体芯片对应的两个第二半导体芯片的各自的所述第一侧边分别进行切割，并在切割后分别形成沿所述第一侧边朝向对应的两个半导体芯片内部凹陷的第一缺口和第二缺口，所述第一缺口所在的区域和所述第二缺口所在的区域各自位于对应的两个第二半导体芯片的所述第一侧边的端部，将其中一个具有所述第一缺口的第二半导体芯片和另一个具有所述第二缺口的第二半导体芯片以拼接的方式固定在所述光耦合区的四周，并且所述第一缺口和所述第二缺口在拼接后所形成的总的缺口的形状与所述光耦合区的形状相适应。

进一步地，针对具有所述缺口的每个所述第二半导体芯片，该第二半导体芯片的所述第一侧边在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片的一侧边缘。

进一步地，针对每个所述第一半导体芯片，定义该第一半导体芯片的所述第一表面所占面积为S1，与该第一半导体芯片对应的所有的第二半导体芯片所占的面积之和为S2，其中，S2与S1之间的比例大于80％。

进一步地，所述半导体晶片包括：第一承载基板，所述第一承载基板与所述多个第一半导体芯片的所述第二表面临时键合，以用于临时承载所述半导体晶片。

进一步地，在将与每个第一半导体芯片对应的至少一个第二半导体芯片固定在所述第一半导体芯片上之后，所述方法还包括：将每个所述第二半导体芯片背离对应的第一半导体芯片的一侧表面与临时键合膜键合，随后将所述第一承载基板解键合。

进一步地，所述方法还包括：在将所述第一承载基板解键合之后，针对每个所述第一半导体芯片在所述半导体晶片上对应的区域边界，从所述第二表面指向所述第一表面的方向上，对所述半导体晶片进行切割；以及，去除所述临时键合膜，以得到多个分离的芯片封装组件，其中，每个所述芯片封装组件包括一个第一半导体芯片以及对应的至少一个第二半导体芯片。

可选地，所述临时键合膜包括光敏材料，以光照的方式去除所述临时键合膜。

进一步地，所述方法还包括：在得到多个分离的所述芯片封装组件之后，将每个所述芯片封装组件安装至对应的封装基板上，随后将导光结构或者激光器芯片安装至所述第一半导体芯片的所述光耦合接口上。

根据本发明的又一方面，提供一种封装结构的制作方法，所述方法包括：

提供半导体晶片，所述半导体晶片包括多个第一半导体芯片，每个所述第一半导体芯片具有相对的第一表面和第二表面，所述第一表面上设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片，并将所述至少一个第二半导体芯片固定在该第一半导体芯片的所述第一表面上；其中，所述至少一个第二半导体芯片上设置有虚拟区，所述虚拟区为不设置有电路的区域；针对具有所述虚拟区的每个所述第二半导体芯片，所述虚拟区的一侧边缘与该第二半导体芯片的第一侧边相重合；以及将所述至少一个第二半导体芯片的所述虚拟区对应覆盖在所述光耦合区上方；

制作塑封层，并使所述塑封层露出每个所述第二半导体芯片背离所述第一半导体芯片的一侧表面；

针对每个所述第一半导体芯片，去除覆盖于所述光耦合区上的所述至少一个第二半导体芯片上的所述虚拟区，以形成露出所述光耦合区的开口。

可选地，针对每个所述第一半导体芯片，在与该第一半导体芯片对应的一个第二半导体芯片上设置有所述虚拟区，所述虚拟区的一侧边缘位于该第二半导体芯片的所述第一侧边的中部或者端部，所述虚拟区的形状与所述光耦合区的形状相适应。

可选地，针对每个所述第一半导体芯片，在与该第一半导体芯片对应的两个第二半导体芯片上分别设置有第一虚拟区和第二虚拟区，所述第一虚拟区的一侧边缘和所述第二虚拟区的一侧边缘分别位于所述两个第二半导体芯片的所述第一侧边的端部，将其中一个具有所述第一虚拟区的第二半导体芯片和另一个具有所述第二虚拟区的另一个第二半导体芯片以拼接的方式覆盖在所述光耦合区的上方，并且所述第一虚拟区和所述第二虚拟区在拼接后所形成的总的虚拟区的形状与所述光耦合区的形状相适应。

进一步地，针对具有所述虚拟区的每个所述第二半导体芯片，该第二半导体芯片的所述第一侧边在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片的一侧边缘。

进一步地，针对每个所述第一半导体芯片，定义该第一半导体芯片的所述第一表面所占面积为S1，与该第一半导体芯片对应的所有的第二半导体芯片所占的面积之和为S2，其中，S2与S1之间的比例大于80％。

进一步地，所述针对每个所述第一半导体芯片，去除覆盖于所述光耦合区上的所述至少一个第二半导体芯片上的所述虚拟区的方法包括：采用激光切割或者等离子切割的方式对所述至少一个第二半导体芯片的所述虚拟区所在的位置进行切割，以去除所述虚拟区。

进一步地，所述半导体晶片包括：第一承载基板，所述第一承载基板与所述多个第一半导体芯片的所述第二表面临时键合，以用于临时承载所述半导体晶片。

进一步地，在所述针对每个所述第一半导体芯片，去除覆盖于所述光耦合区上的所述至少一个第二半导体芯片上的所述虚拟区之后，所述方法还包括：将每个所述第二半导体芯片背离对应的第一半导体芯片的一侧表面与临时键合膜键合，随后将所述第一承载基板解键合。

进一步地，所述方法还包括：在将所述第一承载基板解键合之后，针对每个所述第一半导体芯片在所述半导体晶片上对应的区域边界，从所述第二表面指向所述第一表面的方向上，对所述半导体晶片进行切割；以及，去除所述临时键合膜，以得到多个分离的芯片封装组件，其中，每个所述芯片封装组件包括一个第一半导体芯片以及对应的至少一个第二半导体芯片。

进一步地，所述方法还包括：在得到多个分离的所述芯片封装组件之后，将每个所述芯片封装组件安装至对应的封装基板上，随后将导光结构或者激光器芯片安装至所述第一半导体芯片的所述光耦合接口上。

根据本发明的另一方面，还提供一种封装结构，包括：

第一半导体芯片，所述第一半导体芯片具有相对的第一表面和第二表面，在所述第一表面设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

至少一个第二半导体芯片，所述至少一个第二半导体芯片固定在所述第一表面的所述非光耦合区上；

其中，所述至少一个第二半导体芯片的第一侧边设置有朝向对应的第二半导体芯片内部凹陷的缺口，并且针对具有缺口的每个所述第二半导体芯片，该第二半导体芯片的所述缺口的边缘环绕所述光耦合区，以露出所述光耦合区。

可选地，针对每个所述第一半导体芯片，在与该第一半导体芯片对应的一个第二半导体芯片的所述第一侧边上开设有所述缺口，所述缺口所在的区域位于该第二半导体芯片的所述第一侧边的中部或者端部，其中，所述缺口的形状与所述光耦合区的形状相适应。

可选地，针对每个所述第一半导体芯片，在与该第一半导体芯片对应的两个第二半导体芯片的所述第一侧边上分别开设有第一缺口和第二缺口，所述第一缺口所在的区域和所述第二缺口所在的区域分别位于所述两个第二半导体芯片的所述第一侧边的端部，其中，具有所述第一缺口的一个第二半导体芯片和具有所述第二缺口的另一个第二半导体芯片以拼接的方式固定在所述光耦合区的四周，并且所述第一缺口和所述第二缺口在拼接后所形成的总的缺口的形状与所述光耦合区的形状相适应。

进一步地，针对具有所述缺口的每个所述第二半导体芯片，该第二半导体芯片的所述第一侧边在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片的一侧边缘。

进一步地，针对每个所述第一半导体芯片，定义该第一半导体芯片的所述第一表面所占面积为S1，与该第一半导体芯片对应的所有的第二半导体芯片所占的面积之和为S2，其中，S2与S1之间的比例大于80％。

根据本发明的另一方面，还提供一种封装结构，包括：

第一半导体芯片，所述第一半导体芯片具有相对的第一表面和第二表面，在所述第一表面设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

至少一个第二半导体芯片，所述至少一个第二半导体芯片固定在所述第一表面的所述非光耦合区上，并且在所述光耦合区设置有贯通所述至少一个第二半导体芯片的开口，针对具有所述开口的每个所述第二半导体芯片，所述开口的一侧边缘与该第二半导体芯片的第一侧边相重合；

塑封层，所述塑封层位于所述第一表面上以及包覆所述至少一个第二半导体芯片的侧边，所述开口不被所述塑封层填充和覆盖。

进一步地，针对具有所述开口的每个所述第二半导体芯片，该第二半导体芯片的所述第一侧边在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片的一侧边缘。

进一步地，针对每个所述第一半导体芯片，定义该第一半导体芯片的所述第一表面所占面积为S1，与该第一半导体芯片对应的所有的第二半导体芯片所占的面积之和为S2，其中，S2与S1之间的比例大于80％。

本发明实施例提供的封装结构及其制作方法，由于针对每个第一半导体芯片，与该第一半导体芯片对应的至少一个第二半导体芯片上制作有缺口或者开口以露出光耦合区，故相比于常用技术，增加了与该第一半导体芯片对应的所有第二半导体芯片所占的面积之和与该第一半导体芯片的所述第一表面所占面积的比例，同时还有利于提高第一半导体芯片和第二半导体芯片各自的有效利用面积，而且还避免了塑封层中的有机材料对光耦合区界面的污染问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施方式。

图1是根据本发明实施例一提供的封装结构的制作方法的流程图。

图2A-图2C是根据本发明实施例一提供的一种封装结构的制作方法的制作工序示意图。

图3A-图3E是根据本发明实施例一提供的又一种封装结构的制作方法的制作工序示意图。

图4是根据本发明实施例提供的第一半导体芯片的平面结构示意图。

图5是根据本发明实施例一提供的对应具有缺口的第二半导体芯片在切割前、后的结构示意图。

图6是根据本发明实施例一提供的一种第一半导体芯片和对应的一个具有缺口第二半导体芯片进行3D堆叠的结构示意图。

图7是根据本发明实施例一提供的又一种第一半导体芯片和对应的两个具有缺口第二半导体芯片进行3D堆叠的结构示意图。

图8是根据本发明实施例一提供的芯片级封装结构的示意图。

图9是根据本发明实施例一提供的芯片级封装结构与封装基板的连接示意图。

图10是根据本发明实施例二提供的封装结构的制作方法的流程图。

图11是根据本发明实施例二提供的一种第一半导体芯片和对应的一个具有虚拟区的第二半导体芯片进行3D堆叠的结构示意图。

图12是根据本发明实施例二提供的又一种第一半导体芯片和对应的两个具有虚拟区的第二半导体芯片进行3D堆叠的结构示意图。

图13A-图13D是根据本发明实施例二提供的一种封装结构的制作方法的制作工序示意图。

图14A-图14F是根据本发明实施例二提供的又一种封装结构的制作方法的制作工序示意图。

图15是根据本发明实施例二提供的芯片级封装结构的示意图。

图16是根据本发明实施例二提供的芯片级封装结构与封装基板的连接示意图。

具体实施方式

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。本文中芯片的含义可以包括裸芯片。在涉及方法步骤时，本文图示的先后顺序代表了一种示例性的方案，但不表示对先后顺序的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

有鉴于背景技术中提及的技术问题，本发明实施例的目的在于提供了一种新的封装结构及其制作方法，其旨在不影响光纤结构与光子集成电路芯片(PIC芯片)之间采用的面耦合的方式进行光耦合的前提下，通过改变电子集成电路芯片(EIC芯片)的布局方式来增加电子集成电路芯片(EIC芯片)和光子集成电路芯片(PIC芯片)的面积使用率。

为使本发明的目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

实施例一

图1是根据本发明实施例一提供的封装结构的制作方法的流程图。所述封装结构的制作方法包括：

S11，提供半导体晶片，所述半导体晶片包括多个第一半导体芯片，每个所述第一半导体芯片具有相对的第一表面和第二表面，所述第一表面上设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

S12，针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片，并将所述至少一个第二半导体芯片固定在该第一半导体芯片的所述第一表面的所述非光耦合区上；

S13，在将与每个第一半导体芯片对应的至少一个第二半导体芯片固定在所述第一半导体芯片上之前，对所述至少一个第二半导体芯片的第一侧边进行切割，并在切割后形成沿所述第一侧边朝向对应的第二半导体芯片内部凹陷的缺口，所述缺口的长度小于所述第一侧边的长度；

其中，针对具有所述缺口的每个所述第二半导体芯片，将该第二半导体芯片的所述缺口的边缘环绕所述光耦合区，以露出所述光耦合区。

图2A-图2C是根据本发明实施例一提供的一种封装结构的制作方法的制作工序示意图。图3A-图3E是根据本发明实施例提供的又一种封装结构的制作方法的制作工序示意图。图4是根据本发明实施例提供的第一半导体芯片的平面结构示意图。图5是根据本发明实施例一提供的对应具有缺口的第二半导体芯片在切割前、后的结构示意图。图6是根据本发明实施例一提供的一种第一半导体芯片和对应的一个具有缺口第二半导体芯片进行3D堆叠的结构示意图。图7是根据本发明实施例一提供的又一种第一半导体芯片和对应的两个具有缺口第二半导体芯片进行3D堆叠的结构示意图。图8是根据本发明实施例一提供的芯片级封装结构的示意图。

以下将结合图2A-图2C、图3A-图3E、图4-图8对本发明实施例进行详细说明。

在本发明实施例中，示例性地，所述第一半导体芯片102是光子集成电路芯片(PIC芯片)，其中，光子集成电路芯片是用光子为信息载体进行信息的处理与数据的传送，其可以是基于硅的光子集成电路芯片，所述第二半导体芯片103是电子集成电路芯片(EIC芯片)，其中，电子集成电路芯片是用电子为信息载体进行信息的处理与数据的传送，例如基于硅的电子集成电路芯片、基于锗的电子集成电路芯片或者化合物半导体电子集成电路芯片，通过将所述第一半导体芯片102和所述第二半导体芯片103进行堆叠可实现光子集成电路芯片和电子集成电路芯片的集成。

示例性地，请参阅图2A所示，首先提供半导体晶片100，所述半导体晶片100包括多个第一半导体芯片102，每个所述第一半导体芯片102具有相对的第一表面102a和第二表面102b。

如图4所示，示例性地，所述第一半导体芯片102的第一表面102a上设置有光耦合区1024以及围绕所述光耦合区1024的非光耦合区1025，所述光耦合区1024内设置有光耦合接口104，外部光源提供的光可以通过光纤阵列(Fiber Array，FA)输入到光耦合接口104中，例如通过与光耦合接口104内的光栅耦合器耦合进第一半导体芯片102。需要说明的是，在其他实施例中，也可以在光耦合接口104内相应的设置其他用于传输光信号的光互连接口或者器件。

如图2B-图2C所示，针对每个所述第一半导体芯片102，提供与该第一半导体芯片102对应的至少一个第二半导体芯片103，并将所述至少一个第二半导体芯片103固定在该第一半导体芯片102的所述第一表面102a的所述非光耦合区1025上，例如可以采用热压焊(Thermal Compress Bonding，TCB)、回流焊、激光键合或者金属直接键合或者金属氧化物混合键合(Hybrid bonding)等方式进行固定。示例性地，本发明实施例中，所述第二半导体芯片103采用倒装焊接的方式焊接到所述第一半导体芯片102上。可选地，在每个所述第二半导体芯片103与所述第一表面102a之间的缝隙处填充底胶(under fill)以进一步地加固每个所述第二半导体芯片103。

其中，如图5所示，在将与每个第一半导体芯片102对应的至少一个第二半导体芯片103固定在所述第一半导体芯片102上之前，对所述至少一个第二半导体芯片103的第一侧边1031进行切割，并在切割后形成沿所述第一侧边1031朝向对应的第二半导体芯片103内部凹陷的缺口400，所述缺口400的长度小于所述第一侧边1031的长度。具体地，针对需要切割的部分，可以采用激光切割或者等离子体切割等方式进行切割，必要时，可以在第二半导体芯片103在晶圆级切割之前做晶圆减薄工艺，然后再按照常规的晶圆切割工艺把正常的晶圆切割道的位置切割完成，以及将需要切割的部分切割完成。

本发明实施例中示意了在所述第一半导体芯片102上方形成一个所述第二半导体芯片103，在实际使用中，可以是多于一个的所述第二半导体芯片103，例如2个、3个、4个或者更多，可以根据实际需要灵活选择。此外，在半导体晶片100的边缘处还可以补上对应小块的裸硅片(其上不集成或者不具有任何光子器件和电子器件的晶片)，将半导体晶片100的边缘未被第二半导体芯片103占据的区域使用对应的小块的裸硅片进行固定，以实现半导体晶片上方的各个位置处的承载应力保持一致。

示例性地，如图6所示，在一些实施例中，针对每个所述第一半导体芯片102，对与该第一半导体芯片102对应的一个第二半导体芯片103的所述第一侧边1031进行切割，并在切割后形成沿所述第一侧边1031朝向该第二半导体芯片103内部凹陷的所述缺口400，所述缺口400所在的区域位于该第二半导体芯片103的所述第一侧边1031的中部或者端部，所述缺口400的形状与所述第一半导体芯片102上的光耦合区1024的形状相适应。因此，可以根据每个所述第一半导体芯片102的非光耦合区1025的形状设计对应的一个第二半导体芯片103的缺口400的大小和形状，使得尽可能的利用第一半导体芯片102的表面面积，以及提高与该第一半导体芯片102对应的所有第二半导体芯片103的利用面积。

示例性地，如图7所示，在另一些实施例中，针对每个所述第一半导体芯片102，对与该第一半导体芯片102对应的两个第二半导体芯片103的各自的所述第一侧边1031分别进行切割，并在切割后分别形成沿所述第一侧边1031朝向对应的两个半导体芯片103内部凹陷的第一缺口410和第二缺口420，所述第一缺口410所在的区域和所述第二缺口420所在的区域各自位于对应的两个第二半导体芯片103的所述第一侧边1031的端部，将其中一个具有所述第一缺口410的第二半导体芯片103和另一个具有所述第二缺口420的第二半导体芯片103以拼接的方式固定在所述光耦合区1024的四周，并且所述第一缺口410和所述第二缺口420在拼接后所形成的总的缺口的形状与所述光耦合区1024的形状相适应。应理解，在本实施例中，多个第二半导体芯片103拼接时，部分第二半导体芯片103和与其相邻的第二半导体芯片103之间可以具有空隙。因此，可以根据每个所述第一半导体芯片102的非光耦合区1025的形状设计对应的多个第二半导体芯片103的各个缺口的大小和形状，使得尽可能的利用第一半导体芯片102的表面面积，以及提高与该第一半导体芯片102对应的所有第二半导体芯片103的利用面积。

进一步地，针对具有缺口的每个所述第二半导体芯片103，该第二半导体芯片103的所述第一侧边1031在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片102的一侧边缘，以使得位于所述光耦合区1024上方的至少一个第二半导体芯片103的面积使用率提高。

进一步地，针对每个所述第一半导体芯片102，定义该第一半导体芯片102的所述第一表面102a所占面积为S1，与该第一半导体芯片102对应的所有的第二半导体芯片103所占的面积之和为S2，其中，S2与S1之间的比例大于80％，以使得该第一半导体芯片102的所述第一表面102a能够尽可能多地被第二半导体芯片103固定。这是因为在光电芯片的封装过程中，可能需要对第一半导体芯片(PIC芯片)102进行打薄，然而，传统的打薄工艺容易使得第一半导体芯片(PIC芯片)102发生翘曲，从而导致第一半导体芯片(PIC芯片)102和第二半导体芯片(EIC)103的连接电造成错位甚至失效，将第一半导体芯片(PIC芯片)102的第一表面102a的非光耦合区1025上的未固定有第二半导体芯片(EIC芯片)103的区域所占的面积设置为大于第一半导体芯片102的第一表面所占面积的80％，示例性地，例如80％～90％，可以防止减薄后的第一半导体芯片102出现翘曲的问题。从而当半导体晶片100作为下部载片时，可以使用晶圆级3D芯片堆叠封装工艺，将其上堆叠的第二半导体芯片103分别贴装在对应的第一半导体芯片102上，然后进行整体切割，避免了无塑封半导体晶片切割时的应力问题，进而实现无塑封晶圆级3D芯片堆叠封装。同时对应的第一半导体芯片102和第二半导体芯片103的有效利用面积相应也得到提高。

可选地，在一些实施例中，为了避免打薄后的第一半导体芯片102容易出现翘曲的问题，从而导致第二半导体芯片103和第一半导体芯片102之间的连接点错位或者失效，如图3A所示，所述半导体晶片100还包括：第一承载基板200，所述第一承载基板200与所述多个第一半导体芯片102的所述第二表面102b通过键合胶201临时键合，以用于临时承载半导体晶片100。

接着，如图3B所示，针对每个所述第一半导体芯片102，提供与该第一半导体芯片102对应的至少一个第二半导体芯片103，并将所述至少一个第二半导体芯片103固定在该第一半导体芯片102的所述第一表面102a的所述非光耦合区1025上，例如可以采用焊接或者其他方式进行固定。本发明实施例中，所述第二半导体芯片103采用倒装焊接的方式焊接到所述第一半导体芯片102上。可选地，在每个所述第二半导体芯片103与所述第一表面102a之间的缝隙处填充底胶(under fill)以进一步地加固每个所述第二半导体芯片103。

进一步地，如图3C所示，在将与每个第一半导体芯片102对应的至少一个第二半导体芯片103固定在所述第一半导体芯片102上之后，所述方法包括：将每个所述第二半导体芯片103背离对应的第一半导体芯片102的一侧表面与临时键合膜500键合，具体地，可在所述临时键合膜500即将与所述第二半导体芯片103相键合的表面设置有粘合剂，通过粘合剂使得每个所述第二半导体芯片103背离对应的第一半导体芯片102的一侧表面与临时键合膜500键合。

如图3D所示，在将每个所述第二半导体芯片103背离对应的第一半导体芯片102的一侧表面与临时键合膜500键合之后，将所述第一承载基板200解键合。以及在将所述第一承载基板200解键合之后，针对每个所述第一半导体芯片102在所述半导体晶片100上对应的区域边界，从所述第二表面102b指向所述第一表面102a的方向上，对所述半导体晶片100进行切割。

如图3E所示，在完成对所述半导体晶片100进行切割之后，去除所述临时键合膜500，以得到多个分离的芯片封装组件，其中，每个所述芯片封装组件包括一个第一半导体芯片以及对应的至少一个第二半导体芯片。具体地，如图8所示，每个所述芯片封装组件1000包括一个第一半导体芯片102以及对应的至少一个第二半导体芯片103。应理解，图8中示出的实施例中仅示意了在所述第一半导体芯片102上方形成一个所述第二半导体芯片103，在实际使用中，可以是多于一个的所述第二半导体芯片103，例如2个、3个、4个或者更多，可以根据实际需要灵活选择。

示例性地，如图3E所示，所述临时键合膜500可以由光敏材料构成，以光照的方式去除所述临时键合膜500。具体地，所述临时键合膜500可有通过激光或者紫外光照射的方式发生分解，然后自动消失，无需剥离处理，制作流程简单。

在传统的用于光子计算的3D芯片封装方案中，通常将一个或者多个电子集成电路芯片和一个光子集成电路芯片堆叠在基板上。由于电子集成电路芯片和光子集成电路芯片通常是硅衬底材质，而基板一般为玻璃或者有机材质，故当下层的光子集成电路芯片焊接在基板上后会发生形变现象(在焊接过程中的升温会使焊接后的装配体产生形变，进而导致上层电子集成电路芯片的焊接区域不平)。然而，为了适应3D芯片封装的要求，业界普遍采用的光子集成电路芯片的厚度一般都比较薄，并且在电子集成电路芯片的焊接工艺中所使用的焊点往是很薄的焊料，通常只有几十微米。故该位于电子集成电路芯片与光子集成电路芯片之间的焊点很难容忍这种基础装配体的形变，往往会出现电子集成电路芯片上的焊点断裂或者脱焊的问题，导致整个半导体装置发生短路或者断路。因此，传统的3D芯片堆叠封装中，多层芯片堆叠过程中易发生翘曲过大、良率低等问题，并且在无塑封的芯片堆叠切割过程中，还容易发生由于切割应力所导致超薄半导体晶片崩碎的风险，进而导致超薄半导体晶片发生破片的问题。

在本发明实施例中，由于针对每个第一半导体芯片，与该第一半导体芯片对应的至少一个第二半导体芯片上制作有缺口以露出光耦合区，故相比于常用技术，增加了与该第一半导体芯片对应的所有第二半导体芯片所占的面积之和与该第一半导体芯片的所述第一表面所占面积的比例(例如，常用技术中，与该第一半导体芯片对应的所有第二半导体芯片所占的面积之和占该第一半导体芯片第一表面所占面积的70％以下)，从而不仅能够实现无塑封的3D芯片堆叠封装，避免了塑封层中的有机材料对光耦合区界面的污染，进而保证了光纤结构在光耦合区内采用面耦合的方式进行光耦合的耦合效率，同时还有利于提高第一半导体芯片和第二半导体芯片各自的有效利用面积。

进一步地，采用本发明实施例提供的技术方案，还可以避免在将所述第二半导体芯片在焊接至所述第一半导体上升温过程中所导致的第一半导体芯片发生翘曲所引起的焊点断裂或者脱焊的问题以及防止在对无塑封晶圆级3D芯片切割时所导致的超薄半导体晶片发生破片的问题。

图9是根据本发明实施例一提供的芯片级封装结构与封装基板的连接示意图。

如图9所示，所述封装结构的制作方法还包括：在得到多个分离的芯片封装组件1000之后，将每个所述芯片封装组件1000安装至对应的封装基板700上。

进一步地，在将至少一个具有第二导电凸点1023的芯片封装组件1000与封装基板700上的电连接点接合后，将导光结构600或者激光器芯片安装至所述光耦合接口104上。

示例性地，该导光结构600为光纤阵列(Fiber Array，FA)。可选地，该导光结构600可以是棱镜，其通过激光整合的方法将激光束引导到光耦合接口104，具体地，激光器芯片发出的激光束穿过透镜并入射到棱镜，所述棱镜将所述激光束通过光耦合接口104耦合进入所述第一半导体芯片102。

可选地，可以将激光器芯片直接安装在光耦合接口104上方，使激光器芯片发出的激光束对准所述光耦合接口104，所述激光束可以直接耦合到所述第一半导体芯片102。将激光器芯片安装在光耦合接口104上方，可以大大简化器件结构，提高集成度。

实施例二

图10是根据本发明实施例二提供的封装结构的制作方法的流程图。所述封装结构的制作方法包括：

S21，提供半导体晶片，所述半导体晶片包括多个第一半导体芯片，每个所述第一半导体芯片具有相对的第一表面和第二表面，所述第一表面上设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

S22，针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片，并将所述至少一个第二半导体芯片固定在该第一半导体芯片的所述第一表面上；其中，所述至少一个第二半导体芯片上设置有虚拟区，所述虚拟区为不设置有电路的区域；针对具有所述虚拟区的每个所述第二半导体芯片，所述虚拟区的一侧边缘与该第二半导体芯片的第一侧边相重合；以及将所述至少一个第二半导体芯片的所述虚拟区对应覆盖在所述光耦合区上方；

S23，制作塑封层，并使所述塑封层露出每个所述第二半导体芯片背离所述第一半导体芯片的一侧表面；

S24，针对每个所述第一半导体芯片，去除覆盖于所述光耦合区上的所述至少一个第二半导体芯片上的所述虚拟区，以形成露出所述光耦合区的开口。

图11是根据本发明实施例二提供的一种第一半导体芯片和对应的一个具有虚拟区的第二半导体芯片进行3D堆叠的结构示意图。图12是根据本发明实施例二提供的又一种第一半导体芯片和对应的两个具有虚拟区的第二半导体芯片进行3D堆叠的结构示意图。图13A-图13D是根据本发明实施例二提供的一种封装结构的制作方法的制作工序示意图。图14A-图14F是根据本发明实施例二提供的又一种封装结构的制作方法的制作工序示意图。图15是根据本发明实施例二提供的芯片级封装结构的示意图。

以下将结合图11-图12、图13A-图13D、图14A-图14F、图15对本发明实施例进行详细说明。

与实施例一提供的制作方法的差异在于：本实施例提供制作方法的是带有塑封工艺的，其旨在通过在对应光耦合区1024的上方覆盖有具有虚拟区的第二半导体芯片103，该虚拟区的形状与光耦合区1024的形状相适应，使得虚拟区恰好能够覆盖住光耦合区1024，待塑封层制作完毕后，再对所述虚拟区进行切割，以露出光耦合区，使得整体的稳定性更好。并且在塑封的过程中，由于上述虚拟区恰好能够覆盖住光耦合区1024，使得塑封层中的有机材料不会污染光耦合区的界面。

示例性地，如图11所示，在一些实施例中，针对每个所述第一半导体芯片102，在与该第一半导体芯片102对应的一个第二半导体芯片103上设置有所述虚拟区800，所述虚拟区800的一侧边缘位于该第二半导体芯片103的所述第一侧边1031的中部或者端部，所述虚拟区800的形状与所述第一半导体芯片102上的光耦合区的形状相适应。因此，可以根据每个所述第一半导体芯片102的非光耦合区1025的形状设计对应的一个第二半导体芯片103的虚拟区800大小和形状，使得尽可能的利用第一半导体芯片102的表面面积，以及提高与该第一半导体芯片102对应的所有第二半导体芯片103的利用面积。

示例性地，如图12所示，在另一些实施例中，针对每个所述第一半导体芯片102，在与该第一半导体芯片102对应的两个第二半导体芯片103上分别设置有第一虚拟区810和第二虚拟区820，所述第一虚拟区810的一侧边缘和所述第二虚拟区820的一侧边缘分别位于所述两个第二半导体芯片103的所述第一侧边1031的端部，将其中一个具有所述第一虚拟区810的第二半导体芯片103和另一个具有所述第二虚拟区820的另一个第二半导体芯片103以拼接的方式覆盖在所述光耦合区1024的上方，并且所述第一虚拟区810和所述第二虚拟区820在拼接后所形成的总的虚拟区的形状与所述第一半导体芯片102上的光耦合区的形状相适应。

进一步地，针对具有虚拟区的每个所述第二半导体芯片103，该第二半导体芯片103的所述第一侧边1031在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片102的一侧边缘，以使得位于所述光耦合区1024上方的至少一个第二半导体芯片103的面积使用率提高。

进一步地，针对每个所述第一半导体芯片102，定义该第一半导体芯片102的所述第一表面102a所占面积为S1，与该第一半导体芯片102对应的所有的第二半导体芯片103所占的面积之和为S2，其中，S2与S1之间的比例大于80％。示例性地，例如80％～90％，可以防止减薄后的第一半导体芯片102出现翘曲的问题。从而当半导体晶片100作为下部载片时，可以使用晶圆级3D芯片堆叠封装工艺，将其上堆叠的第二半导体芯片103分别贴装在对应的第一半导体芯片102上，然后进行整体切割，同时对应的第一半导体芯片102和第二半导体芯片103的有效利用面积相应也得到提高。

示例性地，在本实施例中，如图13A所示，首先提供半导体晶片100，所述半导体晶片100包括多个第一半导体芯片102，每个所述第一半导体芯片102具有相对的第一表面102a和第二表面102b。

继续参考附图4所示，示例性地，所述第一半导体芯片102的第一表面102a上设置有光耦合区1024以及围绕所述光耦合区1024的非光耦合区1025，所述光耦合区1024内设置有光耦合接口104，外部光源提供的光可以通过光纤阵列(Fiber Array，FA)输入到光耦合接口104中，例如通过与光耦合接口104内的光栅耦合器耦合进第一半导体芯片102。

如图13B所示，针对每个所述第一半导体芯片102，提供与该第一半导体芯片102对应的至少一个第二半导体芯片103，并将所述至少一个第二半导体芯片103固定在该第一半导体芯片102的所述第一表面102a的所述非光耦合区1025上，例如可以采用热压焊(Thermal Compress Bonding，TCB)、回流焊、激光键合或者金属直接键合或者金属氧化物混合键合(Hybrid bonding)等方式进行固定。

其中，在本实施例中，所述至少一个第二半导体芯片103上设置有虚拟区800，所述虚拟区800为不设置有电路的区域；针对具有所述虚拟区800的每个所述第二半导体芯片，所述虚拟区800的一侧边缘与该第二半导体芯片103的第一侧边1031相重合；以及将所述至少一个第二半导体芯片103的所述虚拟区800对应覆盖在所述光耦合区1024上方。

具体地，可在用于制作多个第二半导体芯片103的晶圆的设计阶段在对应于第一半导体芯片102的光耦合区的区域设置有虚拟区800，所述虚拟区800的所在区域不摆放有效电路元件，业界俗称Dummy区域。一般，在第二半导体芯片103上，根据产品应用的需要可以设计多个Dummy区域。

应理解，在本实施例中，用于制作多个第二半导体芯片103的晶圆在经过凸块制作、晶圆测试等工艺之后，以及在该晶圆上贴附NCF(非导电胶)膜之后(如果后续第二半导体芯片103和第一半导体芯片102之间的3D堆叠互联工艺采用诸如金属直接键合或者金属氧化物混合键合等无凸块的键合方式的话，那么上述的凸块制作和贴附NCF膜的制作工艺可以省略。)，即按照常规的晶圆切割工艺把正常的晶圆切割道切割完成，以得到多个第二半导体芯片103。

示例性地，如图13C所示，在对应的第一半导体芯片102上堆叠至少一个第二半导体芯片103完成之后，制作塑封层106以提高整体的封装强度，针对每个所述第一半导体芯片102，所述塑封层106包裹所述至少一个第二半导体芯片103以及覆盖剩余的所述第一表面102a。

接着，如图13D所示，针对每个所述第一半导体芯片102，去除位于所述至少一个第二半导体芯片103之上的所述塑封层106，以使所述塑封层106露出每个所述第二半导体芯片103背离所述第一半导体芯片102的一侧表面。可选地，在露出每个所述第二半导体芯片103背离所述第一半导体芯片102的一侧表面的同时，还可以对每个所述第二半导体芯片103进行减薄，从而有利于每个所述第二半导体芯片103的散热。

继续参考附图13D所示，在露出每个所述第二半导体芯片103背离所述第一半导体芯片102的一侧表面之后，针对每个所述第一半导体芯片102，去除覆盖于所述光耦合区1024上的所述至少一个第二半导体芯片103上的所述虚拟区800，示例性地，采用激光切割或者等离子切割的方式对所述至少一个第二半导体芯片103的所述虚拟区800所在的位置进行切割，以去除所述虚拟区800，从而形成露出所述光耦合区1024的开口。

可选地，在一些实施例中，为了避免打薄后的第一半导体芯片102容易出现翘曲的问题，从而导致第二半导体芯片103和第一半导体芯片102之间的连接点错位或者失效，如图14A所示，所述半导体晶片100还包括：第一承载基板200，所述第一承载基板200与所述多个第一半导体芯片102的所述第二表面102b通过键合胶201临时键合，以用于临时承载半导体晶片100。

如图14B所示，针对每个所述第一半导体芯片102，提供与该第一半导体芯片102对应的至少一个第二半导体芯片103，并将所述至少一个第二半导体芯片103固定在该第一半导体芯片102的所述第一表面102a的所述非光耦合区1025上。可选地，在每个所述第二半导体芯片103与所述第一表面102a之间的缝隙处填充底胶(under fill)或者光耦合胶(同时能够增强光耦合区界面的透光性质)以进一步地加固每个所述第二半导体芯片103。

进一步地，如图14C所示，在将与每个第一半导体芯片102对应的至少一个第二半导体芯片103固定在所述第一半导体芯片102上之后，所述方法包括：制作塑封层106，所述塑封层106位于所述第一半导体芯片102的第一表面102a上并且覆盖所述至少一个第二半导体芯片103。

接着，如图14D所示，针对每个所述第一半导体芯片102，去除位于所述至少一个第二半导体芯片103之上的所述塑封层106，以使所述塑封层106露出每个所述第二半导体芯片103背离所述第一半导体芯片102的一侧表面。可选地，在露出每个所述第二半导体芯片103背离所述第一半导体芯片102的一侧表面的同时，还可以对每个所述第二半导体芯片103进行减薄，从而有利于每个所述第二半导体芯片103的散热。

继续参考附图14D所示，在露出每个所述第二半导体芯片103背离所述第一半导体芯片102的一侧表面之后，针对每个所述第一半导体芯片102，去除覆盖于所述光耦合区1024上的所述至少一个第二半导体芯片103上的所述虚拟区800，示例性地，采用激光切割或者等离子切割的方式对所述至少一个第二半导体芯片103的所述虚拟区800所在的位置进行切割，以去除所述虚拟区800，从而形成露出所述光耦合区1024的开口。

进一步地，如图14E所示，在所述针对每个所述第一半导体芯片102，去除覆盖于所述光耦合区1024上的所述至少一个第二半导体芯片103上的所述虚拟区800之后，所述方法还包括：将每个所述第二半导体芯片103背离对应的第一半导体芯片102的一侧表面与临时键合膜500键合。

如图14F所示，在将每个所述第二半导体芯片103背离对应的第一半导体芯片102的一侧表面与临时键合膜500键合之后，将所述第一承载基板200解键合。以及在将所述第一承载基板200解键合之后，针对每个所述第一半导体芯片102在所述半导体晶片100上对应的区域边界，从所述第二表面102b指向所述第一表面102a的方向上，对所述半导体晶片100进行切割。

在完成对所述半导体晶片100进行切割之后，去除所述临时键合膜500，以得到多个分离的芯片封装组件，其中，每个所述芯片封装组件包括一个第一半导体芯片以及对应的至少一个第二半导体芯片。具体地，如图15所示，每个所述芯片封装组件1000包括一个第一半导体芯片102以及对应的至少一个第二半导体芯片103。应理解，图15中示出的实施例中仅示意了在所述第一半导体芯片102上方形成一个所述第二半导体芯片103，在实际使用中，可以是多于一个的所述第二半导体芯片103，例如2个、3个、4个或者更多，可以根据实际需要灵活选择。

图16是根据本发明实施例二提供的芯片级封装结构与封装基板的连接示意图。

如图16所示，所述封装结构的制作方法还包括：在得到多个分离的所述芯片封装组件1000之后，将每个所述芯片封装组件1000安装至对应的封装基板700上，随后将导光结构600或者激光器芯片安装至所述第一半导体芯片102的所述光耦合接口104上。

根据本发明的又一方面，还提供了一种封装结构。

具体地，结合图4和图8所示，所述封装结构包括：第一半导体芯片102，所述第一半导体芯片102具有相对的第一表面和第二表面，在所述第一表面设置有光耦合区1024以及围绕所述光耦合区1024的非光耦合区1025，所述光耦合区1024内设置有光耦合接口104；至少一个第二半导体芯片103，所述至少一个第二半导体芯片103固定在所述第一表面的所述非光耦合区1025上；其中，所述至少一个第二半导体芯片103的第一侧边1031设置有朝向对应的第二半导体芯片103内部凹陷的缺口，并且针对具有缺口的每个所述第二半导体芯片103，该第二半导体芯片103的所述缺口的边缘环绕所述光耦合区1024，以露出所述光耦合区1024。

示例性地，结合图6所示，在一些实施例中，针对每个所述第一半导体芯片102，在与该第一半导体芯片102对应的一个第二半导体芯片103的所述第一侧边1031上开设有所述缺口400，所述缺口400所在的区域位于该第二半导体芯片103的所述第一侧边1031的中部或者端部，其中，所述缺口400的形状与所述光耦合区1024的形状相适应。

示例性地，结合图8所示，在另一些实施例中，针对每个所述第一半导体芯片102，在与该第一半导体芯片102对应的两个第二半导体芯片103的所述第一侧边1031上分别开设有第一缺口410和第二缺口420，所述第一缺口410所在的区域和所述第二缺口420所在的区域分别位于所述两个第二半导体芯片103的所述第一侧边1031的端部，其中，具有所述第一缺口410的一个第二半导体芯片103和具有所述第二缺口420的另一个第二半导体芯片103以拼接的方式固定在所述光耦合区1024的四周，并且所述第一缺口410和所述第二缺口420在拼接后所形成的总的缺口的形状与所述光耦合区1024的形状相适应。

进一步地，针对具有所述缺口的每个所述第二半导体芯片103，该第二半导体芯片103的所述第一侧边1031在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片102的一侧边缘，以使得位于所述光耦合区1024上方的至少一个第二半导体芯片103的面积使用率提高。

进一步地，针对每个所述第一半导体芯片102，定义该第一半导体芯片102的所述第一表面102a所占面积为S1，与该第一半导体芯片102对应的所有的第二半导体芯片103所占的面积之和为S2，其中，S2与S1之间的比例大于80％。示例性地，例如80％～90％，可以防止减薄后的第一半导体芯片102出现翘曲的问题。同时对应的第一半导体芯片102和第二半导体芯片103的有效利用面积相应也得到提高。

根据本发明的又一方面，还提供了一种封装结构。

具体地，结合图4和图15所示，所述封装结构包括：第一半导体芯片102，所述第一半导体芯片102具有相对的第一表面和第二表面，在所述第一表面设置有光耦合区1024以及围绕所述光耦合区1024的非光耦合区1025，所述光耦合区1024内设置有光耦合接口104；至少一个第二半导体芯片103，所述至少一个第二半导体芯片103固定在所述第一表面的所述非光耦合区上，并且在所述光耦合区1024设置有贯通所述至少一个第二半导体芯片103的开口，针对具有所述开口的每个所述第二半导体芯片103，所述开口的一侧边缘与该第二半导体芯片103的第一侧边1031相重合；塑封层106，所述塑封层106位于所述第一表面上以及包覆所述至少一个第二半导体芯片103的侧边，所述开口不被所述塑封层106填充和覆盖。

进一步地，针对具有所述开口的每个所述第二半导体芯片103，该第二半导体芯片103的所述第一侧边1031在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片102的一侧边缘，以使得位于所述光耦合区1024上方的至少一个第二半导体芯片103的面积使用率提高。

进一步地，针对每个所述第一半导体芯片102，定义该第一半导体芯片102的所述第一表面102a所占面积为S1，与该第一半导体芯片102对应的所有的第二半导体芯片103所占的面积之和为S2，其中，S2与S1之间的比例大于80％。示例性地，例如80％～90％，可以防止减薄后的第一半导体芯片102出现翘曲的问题。同时对应的第一半导体芯片102和第二半导体芯片103的有效利用面积相应也得到提高。

由上述内容可知，本发明实施例提供的封装结构及其制作方法，由于针对每个第一半导体芯片，与该第一半导体芯片对应的至少一个第二半导体芯片上制作有缺口或者开口以露出光耦合区，故相比于常用技术，增加了与该第一半导体芯片对应的所有第二半导体芯片所占的面积之和与该第一半导体芯片的所述第一表面所占面积的比例，同时还有利于提高第一半导体芯片和第二半导体芯片各自的有效利用面积，而且还避免了塑封层中的有机材料对光耦合区界面的污染问题。

上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims (28)

1.一种封装结构的制作方法，其特征在于，所述方法包括：

提供半导体晶片，所述半导体晶片包括多个第一半导体芯片，每个所述第一半导体芯片具有相对的第一表面和第二表面，所述第一表面上设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片，并将所述至少一个第二半导体芯片固定在该第一半导体芯片的所述第一表面的所述非光耦合区上；

在将与每个第一半导体芯片对应的至少一个第二半导体芯片固定在所述第一半导体芯片上之前，对所述至少一个第二半导体芯片的第一侧边进行切割，并在切割后形成沿所述第一侧边朝向对应的第二半导体芯片内部凹陷的缺口，所述缺口的长度小于所述第一侧边的长度；

其中，针对具有所述缺口的每个所述第二半导体芯片，将该第二半导体芯片的所述缺口的边缘环绕所述光耦合区，以露出所述光耦合区。

2.如权利要求1所述的封装结构的制作方法，其特征在于，

针对每个所述第一半导体芯片，对与该第一半导体芯片对应的一个第二半导体芯片的所述第一侧边进行切割，并在切割后形成沿所述第一侧边朝向该第二半导体芯片内部凹陷的所述缺口，所述缺口所在的区域位于该第二半导体芯片的所述第一侧边的中部或者端部，所述缺口的形状与所述光耦合区的形状相适应。

3.如权利要求1所述的封装结构的制作方法，其特征在于，

针对每个所述第一半导体芯片，对与该第一半导体芯片对应的两个第二半导体芯片的各自的所述第一侧边分别进行切割，并在切割后分别形成沿所述第一侧边朝向对应的两个半导体芯片内部凹陷的第一缺口和第二缺口，所述第一缺口所在的区域和所述第二缺口所在的区域各自位于对应的两个第二半导体芯片的所述第一侧边的端部，将其中一个具有所述第一缺口的第二半导体芯片和另一个具有所述第二缺口的第二半导体芯片以拼接的方式固定在所述光耦合区的四周，并且所述第一缺口和所述第二缺口在拼接后所形成的总的缺口的形状与所述光耦合区的形状相适应。

4.如权利要求1至3中任意一项所述的封装结构的制作方法，其特征在于，

针对具有所述缺口的每个所述第二半导体芯片，该第二半导体芯片的所述第一侧边在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片的一侧边缘。

5.如权利要求4所述的封装结构的制作方法，其特征在于，

针对每个所述第一半导体芯片，定义该第一半导体芯片的所述第一表面所占面积为S1，与该第一半导体芯片对应的所有的第二半导体芯片所占的面积之和为S2，其中，S2与S1之间的比例大于80％。

6.如权利要求1所述的封装结构的制作方法，其特征在于，所述半导体晶片包括：

第一承载基板，所述第一承载基板与所述多个第一半导体芯片的所述第二表面临时键合，以用于临时承载所述半导体晶片。

7.如权利要求6所述的封装结构的制作方法，其特征在于，在将与每个第一半导体芯片对应的至少一个第二半导体芯片固定在所述第一半导体芯片上之后，所述方法还包括：

将每个所述第二半导体芯片背离对应的第一半导体芯片的一侧表面与临时键合膜键合，随后将所述第一承载基板解键合。

8.如权利要求7所述的封装结构的制作方法，其特征在于，所述方法还包括：

在将所述第一承载基板解键合之后，针对每个所述第一半导体芯片在所述半导体晶片上对应的区域边界，从所述第二表面指向所述第一表面的方向上，对所述半导体晶片进行切割；以及，

去除所述临时键合膜，以得到多个分离的芯片封装组件，其中，每个所述芯片封装组件包括一个第一半导体芯片以及对应的至少一个第二半导体芯片。

9.如权利要求8所述的封装结构的制作方法，其特征在于，

所述临时键合膜包括光敏材料，以光照的方式去除所述临时键合膜。

10.如权利要求8所述的封装结构的制作方法，其特征在于，所述方法还包括：

在得到多个分离的所述芯片封装组件之后，将每个所述芯片封装组件安装至对应的封装基板上，随后将导光结构或者激光器芯片安装至所述第一半导体芯片的所述光耦合接口上。

11.一种封装结构的制作方法，其特征在于，所述方法包括：

提供半导体晶片，所述半导体晶片包括多个第一半导体芯片，每个所述第一半导体芯片具有相对的第一表面和第二表面，所述第一表面上设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片，并将所述至少一个第二半导体芯片固定在该第一半导体芯片的所述第一表面上；其中，所述至少一个第二半导体芯片上设置有虚拟区，所述虚拟区为不设置有电路的区域；针对具有所述虚拟区的每个所述第二半导体芯片，所述虚拟区的一侧边缘与该第二半导体芯片的第一侧边相重合；以及将所述至少一个第二半导体芯片的所述虚拟区对应覆盖在所述光耦合区上方；

制作塑封层，并使所述塑封层露出每个所述第二半导体芯片背离所述第一半导体芯片的一侧表面；

针对每个所述第一半导体芯片，去除覆盖于所述光耦合区上的所述至少一个第二半导体芯片上的所述虚拟区，以形成露出所述光耦合区的开口。

12.如权利要求11所述的封装结构的制作方法，其特征在于，

针对每个所述第一半导体芯片，在与该第一半导体芯片对应的一个第二半导体芯片上设置有所述虚拟区，所述虚拟区的一侧边缘位于该第二半导体芯片的所述第一侧边的中部或者端部，所述虚拟区的形状与所述光耦合区的形状相适应。

13.如权利要求11所述的封装结构的制作方法，其特征在于，

针对每个所述第一半导体芯片，在与该第一半导体芯片对应的两个第二半导体芯片上分别设置有第一虚拟区和第二虚拟区，所述第一虚拟区的一侧边缘和所述第二虚拟区的一侧边缘分别位于所述两个第二半导体芯片的所述第一侧边的端部，将其中一个具有所述第一虚拟区的第二半导体芯片和另一个具有所述第二虚拟区的另一个第二半导体芯片以拼接的方式覆盖在所述光耦合区的上方，并且所述第一虚拟区和所述第二虚拟区在拼接后所形成的总的虚拟区的形状与所述光耦合区的形状相适应。

14.如权利要求11至13中任意一项所述的封装结构的制作方法，其特征在于，

针对具有所述虚拟区的每个所述第二半导体芯片，该第二半导体芯片的所述第一侧边在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片的一侧边缘。

15.如权利要求14所述的封装结构的制作方法，其特征在于

针对每个所述第一半导体芯片，定义该第一半导体芯片的所述第一表面所占面积为S1，与该第一半导体芯片对应的所有的第二半导体芯片所占的面积之和为S2，其中，S2与S1之间的比例大于80％。

16.如权利要求11所述的封装结构的制作方法，其特征在于，所述针对每个所述第一半导体芯片，去除覆盖于所述光耦合区上的所述至少一个第二半导体芯片上的所述虚拟区的方法包括：

采用激光切割或者等离子切割的方式对所述至少一个第二半导体芯片的所述虚拟区所在的位置进行切割，以去除所述虚拟区。

17.如权利要求11所述的封装结构的制作方法，其特征在于，所述半导体晶片包括：

第一承载基板，所述第一承载基板与所述多个第一半导体芯片的所述第二表面临时键合，以用于临时承载所述半导体晶片。

18.如权利要求17所述的封装结构的制作方法，其特征在于，在所述针对每个所述第一半导体芯片，去除覆盖于所述光耦合区上的所述至少一个第二半导体芯片上的所述虚拟区之后，所述方法还包括：

将每个所述第二半导体芯片背离对应的第一半导体芯片的一侧表面与临时键合膜键合，随后将所述第一承载基板解键合。

19.如权利要求18所述的封装结构的制作方法，其特征在于，所述方法还包括：

在将所述第一承载基板解键合之后，针对每个所述第一半导体芯片在所述半导体晶片上对应的区域边界，从所述第二表面指向所述第一表面的方向上，对所述半导体晶片进行切割；以及，

去除所述临时键合膜，以得到多个分离的芯片封装组件，其中，每个所述芯片封装组件包括一个第一半导体芯片以及对应的至少一个第二半导体芯片。

20.如权利要求19所述的封装结构的制作方法，其特征在于，所述方法还包括：

在得到多个分离的所述芯片封装组件之后，将每个所述芯片封装组件安装至对应的封装基板上，随后将导光结构或者激光器芯片安装至所述第一半导体芯片的所述光耦合接口上。

21.一种封装结构，其特征在于，包括：

第一半导体芯片，所述第一半导体芯片具有相对的第一表面和第二表面，在所述第一表面设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

至少一个第二半导体芯片，所述至少一个第二半导体芯片固定在所述第一表面的所述非光耦合区上；

其中，所述至少一个第二半导体芯片的第一侧边设置有朝向对应的第二半导体芯片内部凹陷的缺口，并且针对具有缺口的每个所述第二半导体芯片，该第二半导体芯片的所述缺口的边缘环绕所述光耦合区，以露出所述光耦合区。

22.如权利要求21所述的封装结构，其特征在于，

针对每个所述第一半导体芯片，在与该第一半导体芯片对应的一个第二半导体芯片的所述第一侧边上开设有所述缺口，所述缺口所在的区域位于该第二半导体芯片的所述第一侧边的中部或者端部，其中，所述缺口的形状与所述光耦合区的形状相适应。

23.如权利要求21所述的封装结构，其特征在于，

针对每个所述第一半导体芯片，在与该第一半导体芯片对应的两个第二半导体芯片的所述第一侧边上分别开设有第一缺口和第二缺口，所述第一缺口所在的区域和所述第二缺口所在的区域分别位于所述两个第二半导体芯片的所述第一侧边的端部，其中，具有所述第一缺口的一个第二半导体芯片和具有所述第二缺口的另一个第二半导体芯片以拼接的方式固定在所述光耦合区的四周，并且所述第一缺口和所述第二缺口在拼接后所形成的总的缺口的形状与所述光耦合区的形状相适应。

24.如权利要求21至23中任意一项所述的封装结构，其特征在于，

针对具有所述缺口的每个所述第二半导体芯片，该第二半导体芯片的所述第一侧边在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片的一侧边缘。

25.如权利要求24所述的封装结构的制作方法，其特征在于

针对每个所述第一半导体芯片，定义该第一半导体芯片的所述第一表面所占面积为S1，与该第一半导体芯片对应的所有的第二半导体芯片所占的面积之和为S2，其中，S2与S1之间的比例大于80％。

26.一种封装结构，其特征在于，包括：

第一半导体芯片，所述第一半导体芯片具有相对的第一表面和第二表面，在所述第一表面设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

至少一个第二半导体芯片，所述至少一个第二半导体芯片固定在所述第一表面的所述非光耦合区上，并且在所述光耦合区设置有贯通所述至少一个第二半导体芯片的开口，针对具有所述开口的每个所述第二半导体芯片，所述开口的一侧边缘与该第二半导体芯片的第一侧边相重合；

塑封层，所述塑封层位于所述第一表面上以及包覆所述至少一个第二半导体芯片的侧边，所述开口不被所述塑封层填充和覆盖。

27.如权利要求26所述的封装结构，其特征在于，

针对具有所述开口的每个所述第二半导体芯片，该第二半导体芯片的所述第一侧边在其长度方向上或者宽度方向上延伸至靠近所述第一半导体芯片的一侧边缘。

28.如权利要求27所述的封装结构的制作方法，其特征在于

针对每个所述第一半导体芯片，定义该第一半导体芯片的所述第一表面所占面积为S1，与该第一半导体芯片对应的所有的第二半导体芯片所占的面积之和为S2，其中，S2与S1之间的比例大于80％。

Images