JP2000249876A - 光モジュール，実装基板，及び光導波路素子 - Google Patents
光モジュール，実装基板，及び光導波路素子Info
- Publication number
- JP2000249876A JP2000249876A JP5150299A JP5150299A JP2000249876A JP 2000249876 A JP2000249876 A JP 2000249876A JP 5150299 A JP5150299 A JP 5150299A JP 5150299 A JP5150299 A JP 5150299A JP 2000249876 A JP2000249876 A JP 2000249876A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical waveguide
- waveguide element
- layer
- cladding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 経済性に優れかつ実装精度の高い光モジュー
ルを提供する。 【解決手段】 光モジュール１００は，キャビティ１１
３が形成された実装基板１１０と，コアパターン１２４
ａが形成された光導波路素子１２０と，光半導体素子１
３０及び光ファイバ端１４０と，を備えている。光モジ
ュール１００において，光導波路素子１２０と光半導体
素子１３０と光ファイバ端１４０とは，実装基板１１０
上に表面実装されている。かかる表面実装では，光導波
路素子１２０を両側から挟むように光ファイバ端１４０
と光半導体素子１３０とが配置されて，光導波路素子１
３０のコアパターン１２４ａにより光半導体素子１３０
と光ファイバ端とを光学的に接続する光路が形成され
る。光モジュール１００において，光軸高さの調整は，
基準平面１５０（図４）を基準として実施される。ま
た，面方向の光軸調整は，アライメントマーカ１１４，
１２７（図２）等を用いて実施される。
ルを提供する。 【解決手段】 光モジュール１００は，キャビティ１１
３が形成された実装基板１１０と，コアパターン１２４
ａが形成された光導波路素子１２０と，光半導体素子１
３０及び光ファイバ端１４０と，を備えている。光モジ
ュール１００において，光導波路素子１２０と光半導体
素子１３０と光ファイバ端１４０とは，実装基板１１０
上に表面実装されている。かかる表面実装では，光導波
路素子１２０を両側から挟むように光ファイバ端１４０
と光半導体素子１３０とが配置されて，光導波路素子１
３０のコアパターン１２４ａにより光半導体素子１３０
と光ファイバ端とを光学的に接続する光路が形成され
る。光モジュール１００において，光軸高さの調整は，
基準平面１５０（図４）を基準として実施される。ま
た，面方向の光軸調整は，アライメントマーカ１１４，
１２７（図２）等を用いて実施される。
Description
【０００１】
【発明の属する技術分野】本発明は，光モジュール，実
装基板，及び光導波路素子に関する。
装基板，及び光導波路素子に関する。
【０００２】
【従来の技術】マルチメディア社会を実現する通信シス
テムの一形態としては，高速・大容量の情報を伝送可能
な光ファイバによって通信サービスを提供する事業者の
局社と該通信サービスを受ける加入者宅或いはその近傍
とを結ぶ光通信システムがある。かかる光通信システム
では，主に，光ファイバを介して局社から伝送される光
信号を加入者宅等で電気信号に変換したり逆に加入者宅
等において電気信号を光信号に変換し光ファイバで局社
に伝送する光通信端末用の光送受信機能を有する光モジ
ュールが必要となる。
テムの一形態としては，高速・大容量の情報を伝送可能
な光ファイバによって通信サービスを提供する事業者の
局社と該通信サービスを受ける加入者宅或いはその近傍
とを結ぶ光通信システムがある。かかる光通信システム
では，主に，光ファイバを介して局社から伝送される光
信号を加入者宅等で電気信号に変換したり逆に加入者宅
等において電気信号を光信号に変換し光ファイバで局社
に伝送する光通信端末用の光送受信機能を有する光モジ
ュールが必要となる。
【０００３】従来，かかる要求を満たす光モジュールに
は，「能動プレーナ光波回路技術，ＮＴＴ Ｒ＆Ｄ，
Ｖｏｌ．４３， Ｎｏ．１１， １９９４， ｐｐ．１
３７−１４６」に開示されたものがある。本文献記載の
従来の光モジュールは，いわゆるハイブリッド光電子集
積回路に属する。ここで，ハイブリッド光電子集積回路
とは，異種材料或いは異種製造工程により形成される機
能の異なる光半導体素子或いは電子素子を，最終的に一
体となるように（多くは一つの基板上に集積化して）実
装したものである。
は，「能動プレーナ光波回路技術，ＮＴＴ Ｒ＆Ｄ，
Ｖｏｌ．４３， Ｎｏ．１１， １９９４， ｐｐ．１
３７−１４６」に開示されたものがある。本文献記載の
従来の光モジュールは，いわゆるハイブリッド光電子集
積回路に属する。ここで，ハイブリッド光電子集積回路
とは，異種材料或いは異種製造工程により形成される機
能の異なる光半導体素子或いは電子素子を，最終的に一
体となるように（多くは一つの基板上に集積化して）実
装したものである。
【０００４】図７２及び図７３を参照しながら，上記文
献記載の従来の光モジュールについて説明する。尚，図
７２は，上記従来文献に係る光送受信モジュール４００
を示す平面図であり，図７３は，図７２に示す光モジュ
ール４００のａ−ａ断面図である。
献記載の従来の光モジュールについて説明する。尚，図
７２は，上記従来文献に係る光送受信モジュール４００
を示す平面図であり，図７３は，図７２に示す光モジュ
ール４００のａ−ａ断面図である。
【０００５】図７２及び図７３に示すように，光モジュ
ール４００は，光導波路素子４２０と，光半導体素子４
３０と，光ファイバ端４４０が支持固定された光ファイ
バアレイ４５０と，を備えている。光導波路素子４２０
は，後述するように加工性に優れる単結晶シリコン（Ｓ
ｉ）からなる基板４２１上に順次成長させた下部クラッ
ド層４２３とコア層４２４と上部クラッド層４２５とか
ら構成される光導波路層４２２を備えている。
ール４００は，光導波路素子４２０と，光半導体素子４
３０と，光ファイバ端４４０が支持固定された光ファイ
バアレイ４５０と，を備えている。光導波路素子４２０
は，後述するように加工性に優れる単結晶シリコン（Ｓ
ｉ）からなる基板４２１上に順次成長させた下部クラッ
ド層４２３とコア層４２４と上部クラッド層４２５とか
ら構成される光導波路層４２２を備えている。
【０００６】光導波路層４２２は，いずれも火炎堆積法
（ＦＨＤ法）等により成膜される石英系ガラスからな
る。コア層４２４の屈折率は，光信号を伝搬させるため
に，下部クラッド層４２３及び上部クラッド層４２５の
屈折率に比べて高く設定されている。通常，下部クラッ
ド層４２３及び上部クラッド層４２５に対するコア層４
２４の比屈折率差は，０．３％程度に調整されている。
また，コア層４２４の膜厚は，約８μｍであり，線幅が
約８μｍのコアパターン４２４ａを備えている。
（ＦＨＤ法）等により成膜される石英系ガラスからな
る。コア層４２４の屈折率は，光信号を伝搬させるため
に，下部クラッド層４２３及び上部クラッド層４２５の
屈折率に比べて高く設定されている。通常，下部クラッ
ド層４２３及び上部クラッド層４２５に対するコア層４
２４の比屈折率差は，０．３％程度に調整されている。
また，コア層４２４の膜厚は，約８μｍであり，線幅が
約８μｍのコアパターン４２４ａを備えている。
【０００７】下部クラッド層４２３及び上部クラッド層
４２５は，いずれも光信号の所定の伝搬特性を得るため
に，膜厚が２０μｍ程度に形成されている。下部クラッ
ド層４２３は，後述する光導波路素子４２０の製造方法
に起因して，基板４２１上に形成される第１の下部クラ
ッド層４２３ａと，第１の下部クラッド層４２３ａ上に
形成される第２の下部クラッド層４２３ｂと，から構成
される。
４２５は，いずれも光信号の所定の伝搬特性を得るため
に，膜厚が２０μｍ程度に形成されている。下部クラッ
ド層４２３は，後述する光導波路素子４２０の製造方法
に起因して，基板４２１上に形成される第１の下部クラ
ッド層４２３ａと，第１の下部クラッド層４２３ａ上に
形成される第２の下部クラッド層４２３ｂと，から構成
される。
【０００８】以上説明した構成を有する光導波路素子４
２０は，半導体素子と同様の製造方法により製造可能で
あるため，小型で量産性が見込めることから，高い経済
性が望まれる用途に有効である。
２０は，半導体素子と同様の製造方法により製造可能で
あるため，小型で量産性が見込めることから，高い経済
性が望まれる用途に有効である。
【０００９】また，光導波路素子４２０は，その片端部
に，光半導体素子４３０を搭載するための光半導体素子
搭載部４２１ａ，即ちドライエッチングにより光導波路
層４２２を除去し基板４２１を露出した領域を備えてい
る。光半導体素子搭載部４２１ａは，光半導体素子４３
０を電気接続するための電極４２６と配線（図示せ
ず。）及び単結晶シリコンのエッチング等により形成し
たアライメントマーカ４２７を備えている。
に，光半導体素子４３０を搭載するための光半導体素子
搭載部４２１ａ，即ちドライエッチングにより光導波路
層４２２を除去し基板４２１を露出した領域を備えてい
る。光半導体素子搭載部４２１ａは，光半導体素子４３
０を電気接続するための電極４２６と配線（図示せ
ず。）及び単結晶シリコンのエッチング等により形成し
たアライメントマーカ４２７を備えている。
【００１０】また，光導波路素子４２０は，他端部の上
部クラッド層４２５上に，光ファイバアレイ４５０との
接着面積を確保するためのガラスブロックからなるリド
４６０を備えている。
部クラッド層４２５上に，光ファイバアレイ４５０との
接着面積を確保するためのガラスブロックからなるリド
４６０を備えている。
【００１１】光半導体素子４３０は，一方が電気信号を
光信号に変換する半導体レーザと，他方が光信号を電気
信号に変換するフォトダイオードである。光半導体素子
４３０は，半導体基板４３１上に光導波層４３２と，表
面に電極４３３及び薄膜等により形成したアライメント
マーカ４３４を備えている。尚，ここで言う光導波層４
３２は，半導体レーザの場合には活性層，フォトダイオ
ードの場合には受光部（図示せず。）の中心に結びつく
光路のうち入射部の光路を意味する。
光信号に変換する半導体レーザと，他方が光信号を電気
信号に変換するフォトダイオードである。光半導体素子
４３０は，半導体基板４３１上に光導波層４３２と，表
面に電極４３３及び薄膜等により形成したアライメント
マーカ４３４を備えている。尚，ここで言う光導波層４
３２は，半導体レーザの場合には活性層，フォトダイオ
ードの場合には受光部（図示せず。）の中心に結びつく
光路のうち入射部の光路を意味する。
【００１２】光導波路素子４２０と光半導体素子４３０
の光軸調整は，基板４２１の面と平行な方向（以下，単
に面方向と称する）については，前記アライメントマー
カを用いたインデックスアライメント法により行われる
が，基板４２１の面と鉛直な方向（以下，単に鉛直方向
と称する）については，光半導体素子４３０を搭載した
時の基板４２１の上面を基準面とした時の基板４２１面
と鉛直方向の光軸位置（以下，光軸高さと称する）に光
導波路素子４２０の光軸高さを揃えるという方法により
達成される。
の光軸調整は，基板４２１の面と平行な方向（以下，単
に面方向と称する）については，前記アライメントマー
カを用いたインデックスアライメント法により行われる
が，基板４２１の面と鉛直な方向（以下，単に鉛直方向
と称する）については，光半導体素子４３０を搭載した
時の基板４２１の上面を基準面とした時の基板４２１面
と鉛直方向の光軸位置（以下，光軸高さと称する）に光
導波路素子４２０の光軸高さを揃えるという方法により
達成される。
【００１３】具体的には，第１の下部クラッド層４２３
ａを基板に加工した段差或いは溝４２８内に収容し，第
２の下部クラッド層４２３ｂの膜厚を調整することによ
って光軸高さを合致させる。結果として，例えば光半導
体素子４３０の光軸高さが，光半導体素子搭載部４２１
ａの上面から８μｍである場合には，光導波路素子４２
０の光軸であるコア層４２４の膜厚中心の高さも光半導
体素子搭載部４２１ａの上面から８μｍとなる。
ａを基板に加工した段差或いは溝４２８内に収容し，第
２の下部クラッド層４２３ｂの膜厚を調整することによ
って光軸高さを合致させる。結果として，例えば光半導
体素子４３０の光軸高さが，光半導体素子搭載部４２１
ａの上面から８μｍである場合には，光導波路素子４２
０の光軸であるコア層４２４の膜厚中心の高さも光半導
体素子搭載部４２１ａの上面から８μｍとなる。
【００１４】段差或いは溝４２８は，前述した単結晶シ
リコンからなる基板４２１の加工性に優れるという特性
を利用して形成される。即ち，段差或いは溝４２８形成
予定部以外をレジストパターンにより被覆した状態で，
水酸化カリウム（ＫＯＨ）を含有する溶液に侵漬する。
かかる浸漬によって，単結晶シリコンの結晶面によりエ
ッチングレートが大きく異なるという特性を利用した異
方性エッチングが実現され，精密に制御された形状の段
差或いは溝を形成することができる。
リコンからなる基板４２１の加工性に優れるという特性
を利用して形成される。即ち，段差或いは溝４２８形成
予定部以外をレジストパターンにより被覆した状態で，
水酸化カリウム（ＫＯＨ）を含有する溶液に侵漬する。
かかる浸漬によって，単結晶シリコンの結晶面によりエ
ッチングレートが大きく異なるという特性を利用した異
方性エッチングが実現され，精密に制御された形状の段
差或いは溝を形成することができる。
【００１５】第１の下部クラッド層４２３ａは，この段
差或いは溝４２８内を埋めるように基板４２１上全面に
成膜した石英系ガラス膜を，研磨加工により基板４２１
上面が基板面内均一に露出させることにより形成され
る。
差或いは溝４２８内を埋めるように基板４２１上全面に
成膜した石英系ガラス膜を，研磨加工により基板４２１
上面が基板面内均一に露出させることにより形成され
る。
【００１６】このように，光半導体素子搭載部４２１ａ
を兼ねる基板４２１上面を基準面として，光半導体素子
搭載部４２１ａの上面からの光導波路素子４２０の光軸
であるコア層４２４の膜厚中心の高さを高精度に調整す
ることにより，光軸高さの位置ずれ量は，光通信端末用
の光送受信機能を有する光モジュールに要求される光挿
入損失を溝足するために必要な，±１．０μｍ程度を達
成できる。
を兼ねる基板４２１上面を基準面として，光半導体素子
搭載部４２１ａの上面からの光導波路素子４２０の光軸
であるコア層４２４の膜厚中心の高さを高精度に調整す
ることにより，光軸高さの位置ずれ量は，光通信端末用
の光送受信機能を有する光モジュールに要求される光挿
入損失を溝足するために必要な，±１．０μｍ程度を達
成できる。
【００１７】このようにして光半導体素子４３０が搭載
された光導波路素子４２０は，最終的に光ファイバアレ
イ４５０等に固定されたコア４４１がクラッド４４２に
被覆された光ファイバ端４４０と調整・固定されること
により光モジュール４００として完成する。
された光導波路素子４２０は，最終的に光ファイバアレ
イ４５０等に固定されたコア４４１がクラッド４４２に
被覆された光ファイバ端４４０と調整・固定されること
により光モジュール４００として完成する。
【００１８】なお，光導波路素子４２０と光ファイバ端
４４０との調整は，例えば，アクティブアライメントに
より行われる。即ち，光導波路素子４２０に調整用のコ
アパターン（図示せず。）を設け，かかる光ファイバ端
４４０からコアパターン４２４ａへ光を入射し，入射光
の透過光量が最大となるようにモニ夕しながら，調整装
置（図示せず。）等を用いて，光導波路素子４２０と光
ファイバ端４４０との相対位置を調整する。後に，光フ
ァイバ端４４０のコア２４１及び光導波路素子４２０の
コア層４２４と屈折率が近い接着剤４７０により，光フ
ァイバ端と光導波路素子４２０とを接着固定する。
４４０との調整は，例えば，アクティブアライメントに
より行われる。即ち，光導波路素子４２０に調整用のコ
アパターン（図示せず。）を設け，かかる光ファイバ端
４４０からコアパターン４２４ａへ光を入射し，入射光
の透過光量が最大となるようにモニ夕しながら，調整装
置（図示せず。）等を用いて，光導波路素子４２０と光
ファイバ端４４０との相対位置を調整する。後に，光フ
ァイバ端４４０のコア２４１及び光導波路素子４２０の
コア層４２４と屈折率が近い接着剤４７０により，光フ
ァイバ端と光導波路素子４２０とを接着固定する。
【００１９】かかるアクティブアライメントによれば，
光導波路素子４２０と光ファイバ端４４０の光軸位置ず
れ量は，光通信端末用の光送受信機能を有する光モジュ
ールに要求される光挿入損失を溝足するために必要な，
±１．０μｍ程度を達成できる。
光導波路素子４２０と光ファイバ端４４０の光軸位置ず
れ量は，光通信端末用の光送受信機能を有する光モジュ
ールに要求される光挿入損失を溝足するために必要な，
±１．０μｍ程度を達成できる。
【００２０】
【発明が解決しようとする課題】しかしながら，以上説
明した従来の光モジュールにおいて，従来の光導波路素
子は，光導波路素子と光半導体素子との面方向のアライ
メント用のアライメントマーカを光半導体素子搭載部側
に備える構成であった。かかるアライメントマーカは，
光導波路素子と光半導体素子との光結合損失を劣化させ
ないために，光半導体素子搭載部と同時に形成される光
導波路層壁部に露出されたコアパターン端面に極力近づ
ける必要がある。
明した従来の光モジュールにおいて，従来の光導波路素
子は，光導波路素子と光半導体素子との面方向のアライ
メント用のアライメントマーカを光半導体素子搭載部側
に備える構成であった。かかるアライメントマーカは，
光導波路素子と光半導体素子との光結合損失を劣化させ
ないために，光半導体素子搭載部と同時に形成される光
導波路層壁部に露出されたコアパターン端面に極力近づ
ける必要がある。
【００２１】アライメントマーカは，高精度に形成する
ためフォトリソグラフィにより形成されるが，この際用
いるフォトレジストは，前記壁部が形成された光導波路
層も含めて被覆する必要があるため，非常に厚く形成し
なければならない。したがって，アライメントマーカ形
成予定部である前記光導波路層壁部近傍の光半導体素子
搭載部には，フォトレジストが液溜り状になり，必要以
上に厚く形成されてしまう。
ためフォトリソグラフィにより形成されるが，この際用
いるフォトレジストは，前記壁部が形成された光導波路
層も含めて被覆する必要があるため，非常に厚く形成し
なければならない。したがって，アライメントマーカ形
成予定部である前記光導波路層壁部近傍の光半導体素子
搭載部には，フォトレジストが液溜り状になり，必要以
上に厚く形成されてしまう。
【００２２】結果として，従来の光モジュールには，ア
ライメントマーカの形状精度が劣化するという問題があ
った。即ち，光軸高さ調整の高精度化のための光導波路
素子搭載部を備えた構造により，面方向の光軸調整精度
が犠牲になるという問題があった。
ライメントマーカの形状精度が劣化するという問題があ
った。即ち，光軸高さ調整の高精度化のための光導波路
素子搭載部を備えた構造により，面方向の光軸調整精度
が犠牲になるという問題があった。
【００２３】また，従来の光モジュールにおいては，光
導波路素子と光ファイバ端との光軸調整は，光ファイバ
アレイ等に固定された光ファイバ端をアクティブアライ
メントにより行われている。しかし，アクティブアライ
メントは，所望の精度の光軸調整を達成するまでに，一
つの光モジュールについて数分から十数分という長大な
時間を要するものであり，量産に向かない。
導波路素子と光ファイバ端との光軸調整は，光ファイバ
アレイ等に固定された光ファイバ端をアクティブアライ
メントにより行われている。しかし，アクティブアライ
メントは，所望の精度の光軸調整を達成するまでに，一
つの光モジュールについて数分から十数分という長大な
時間を要するものであり，量産に向かない。
【００２４】また，アクティブアライメントには，光フ
ァイバアレイ等の高額な部品，光軸調整のための調整装
置が必要であり，さらに光導波路素子側にも光ファイバ
アレイとの接着面積を確保するためのリドを備える必要
があった。以上のことから，アクティブアライメント
は，光モジュールの製造コストの大部分を占めるほど製
造性の悪いものであった。
ァイバアレイ等の高額な部品，光軸調整のための調整装
置が必要であり，さらに光導波路素子側にも光ファイバ
アレイとの接着面積を確保するためのリドを備える必要
があった。以上のことから，アクティブアライメント
は，光モジュールの製造コストの大部分を占めるほど製
造性の悪いものであった。
【００２５】なお，単結晶シリコン基板を用いた他の従
来例の光導波路素子では，光ファイバ端との接続側の光
導波路素子端部の光導波路層を除去した基板表面に，異
方性エッチングによる光ファイバ端搭載用のＶ溝を備え
ることにより，光導波路素子と光ファイバ端との光軸調
整を簡易化したものもある。しかし，かかる場合にも，
基板が異方性エッチングが可能で，線膨張係数が石英系
ガラスに近い単結晶シリコン基板に限られるという制約
がある。
来例の光導波路素子では，光ファイバ端との接続側の光
導波路素子端部の光導波路層を除去した基板表面に，異
方性エッチングによる光ファイバ端搭載用のＶ溝を備え
ることにより，光導波路素子と光ファイバ端との光軸調
整を簡易化したものもある。しかし，かかる場合にも，
基板が異方性エッチングが可能で，線膨張係数が石英系
ガラスに近い単結晶シリコン基板に限られるという制約
がある。
【００２６】さらに，従来の光導波路素子のうち，所望
の光伝搬特性を得るため例えば２０μｍという厚い膜厚
の上部ならびに下部クラッド層を備えるものは，光導波
路素子と光半導体素子の光軸高さを調整するために，下
部クラッド層の大部分を単結晶シリコン基板表面に形成
した段差或いは溝内に収容するという構造であった。
の光伝搬特性を得るため例えば２０μｍという厚い膜厚
の上部ならびに下部クラッド層を備えるものは，光導波
路素子と光半導体素子の光軸高さを調整するために，下
部クラッド層の大部分を単結晶シリコン基板表面に形成
した段差或いは溝内に収容するという構造であった。
【００２７】そのため，その製造方法において，単結晶
シリコン基板表面に段差或いは溝加工を行う工程，続い
て最終的に下部クラッド層となる石英系ガラス膜を前記
段差或いは溝が完全に埋まるまで堆積する工程，続いて
前記石英系ガラス膜を基板表面が露出するまで研磨する
工程，と煩雑な工程が必要であった。これらの工程のう
ち特に研磨工程は，基板全面に対して均一に基板表面を
露出させる必要があるため，非常に高度な制御技術が必
要となり，製造歩留まりの低下を招いていた。また，基
板が異方性エッチングが可能で，線膨張係数が石英系ガ
ラスに近い単結晶シリコン基板に限られるという制約が
あった。
シリコン基板表面に段差或いは溝加工を行う工程，続い
て最終的に下部クラッド層となる石英系ガラス膜を前記
段差或いは溝が完全に埋まるまで堆積する工程，続いて
前記石英系ガラス膜を基板表面が露出するまで研磨する
工程，と煩雑な工程が必要であった。これらの工程のう
ち特に研磨工程は，基板全面に対して均一に基板表面を
露出させる必要があるため，非常に高度な制御技術が必
要となり，製造歩留まりの低下を招いていた。また，基
板が異方性エッチングが可能で，線膨張係数が石英系ガ
ラスに近い単結晶シリコン基板に限られるという制約が
あった。
【００２８】以上述べたように，従来の光モジュール
は，光導波路素子と光半導体素子との特有の光軸高さ調
整方法に起因して，面方向の光半導体素子の光軸調整精
度が劣ることから特性が優れなかった。また，光導波路
素子と光ファイバ端との接続が困難であり光導波路素子
の製造工程が煩雑であることから製造コストが高く，光
通信端末用途に経済性高く提供することが困難なもので
あった。
は，光導波路素子と光半導体素子との特有の光軸高さ調
整方法に起因して，面方向の光半導体素子の光軸調整精
度が劣ることから特性が優れなかった。また，光導波路
素子と光ファイバ端との接続が困難であり光導波路素子
の製造工程が煩雑であることから製造コストが高く，光
通信端末用途に経済性高く提供することが困難なもので
あった。
【００２９】本発明は、従来の光モジュールが有する上
記その他の問題点に鑑みて成されたものである。
記その他の問題点に鑑みて成されたものである。
【００３０】
【課題を解決するための手段】上記課題を解決するため
に，本発明は，光モジュールにおいて，光ファイバ−光
学要素間で光を伝送する光導波路の機能と光学要素が搭
載される実装基板の機能とを別個の構成要素に分配する
構成を採用する。即ち，本発明では，従来の光導波路素
子上に一体的に配されていた機能が，光導波路素子と実
装基板とに分配される。ここで，光導波路素子には光フ
ァイバ−光学要素間で光を伝送する機能を実現するため
にコアパターンが形成され，実装基板には光学要素が搭
載される機能を実現するために設置面が形成される。本
発明では，かかる機能の分配に伴い，従来の光導波路素
子に課される制約，例えば材料や製造方法或いは使用環
境等の制約も光導波路素子と実装基板とに分配される。
に，本発明は，光モジュールにおいて，光ファイバ−光
学要素間で光を伝送する光導波路の機能と光学要素が搭
載される実装基板の機能とを別個の構成要素に分配する
構成を採用する。即ち，本発明では，従来の光導波路素
子上に一体的に配されていた機能が，光導波路素子と実
装基板とに分配される。ここで，光導波路素子には光フ
ァイバ−光学要素間で光を伝送する機能を実現するため
にコアパターンが形成され，実装基板には光学要素が搭
載される機能を実現するために設置面が形成される。本
発明では，かかる機能の分配に伴い，従来の光導波路素
子に課される制約，例えば材料や製造方法或いは使用環
境等の制約も光導波路素子と実装基板とに分配される。
【００３１】さらに，本発明は，光ファイバ−光学要素
間で光を伝送する光導波路の機能と光学要素が搭載され
る実装基板の機能とを一体化するために，光導波路素子
を光半導体素子等の光学要素とともに設置面に設置し
て，光導波路素子を実装基板に搭載する構成を採用す
る。かかる構成では，設置面の第１領域に光学要素が設
置され第１領域と隣接する設置面の第２領域に光導波路
素子が設置されて，光導波路素子のコアパターンを介し
て光ファイバと光学要素とが接続される。即ち，実装基
板の設置面上では，光導波路素子が光ファイバ−光学要
素間を光学的に中継することとなる，尚，光導波路素子
による光ファイバ−光学要素間の光学的な中継は，例え
ば，実装基板上に第２領域と隣接する第３領域を形成し
該第３領域に光ファイバの端部（光の入出力端）を設置
したり，或いは光ファイバの端部に光導波路素子を一体
的に形成するなどにより，実現することができる。
間で光を伝送する光導波路の機能と光学要素が搭載され
る実装基板の機能とを一体化するために，光導波路素子
を光半導体素子等の光学要素とともに設置面に設置し
て，光導波路素子を実装基板に搭載する構成を採用す
る。かかる構成では，設置面の第１領域に光学要素が設
置され第１領域と隣接する設置面の第２領域に光導波路
素子が設置されて，光導波路素子のコアパターンを介し
て光ファイバと光学要素とが接続される。即ち，実装基
板の設置面上では，光導波路素子が光ファイバ−光学要
素間を光学的に中継することとなる，尚，光導波路素子
による光ファイバ−光学要素間の光学的な中継は，例え
ば，実装基板上に第２領域と隣接する第３領域を形成し
該第３領域に光ファイバの端部（光の入出力端）を設置
したり，或いは光ファイバの端部に光導波路素子を一体
的に形成するなどにより，実現することができる。
【００３２】そして，本発明は，実装基板への光導波路
素子の搭載に際し光導波路素子と光学要素との光学的ア
ライメントを高精度に行うべく，実装基板の設置面に基
準平面が規定される構成を採用する。本発明では，イン
デックスアライメントやパッシブアライメント等の所定
のアライメント方法による基準平面に対する位置合わせ
を介して光導波路素子と光学要素との面方向の光軸調整
が実現される。
素子の搭載に際し光導波路素子と光学要素との光学的ア
ライメントを高精度に行うべく，実装基板の設置面に基
準平面が規定される構成を採用する。本発明では，イン
デックスアライメントやパッシブアライメント等の所定
のアライメント方法による基準平面に対する位置合わせ
を介して光導波路素子と光学要素との面方向の光軸調整
が実現される。
【００３３】また，本発明では，基準平面と光導波路素
子の光軸との距離，即ち光軸高さを制御すべく，光導波
路素子の層構造を高精度に層厚調整する構成や設置面上
に高精度に高さ調整が行われた載置構造が形成された構
成等が採用される。さらに，本発明は，該光軸高さの制
御が実現された状態で，コアパターンによる光伝送損失
を低減し，光導波路素子による光伝搬特性を向上させる
べく，光導波路素子に第１のクラッド層を形成する構成
或いは実装基板に収容部を形成する構成や光導波路素子
に第２のクラッド層を形成する構成等を採用する。尚，
本発明にかかる光モジュールにおいて，光ファイバを他
の光学要素に置換すれば，該他の光学要素と本発明にか
かる光学要素とを本発明にかかる光導波路素子を介して
光学的に接続する構成が実現可能である。
子の光軸との距離，即ち光軸高さを制御すべく，光導波
路素子の層構造を高精度に層厚調整する構成や設置面上
に高精度に高さ調整が行われた載置構造が形成された構
成等が採用される。さらに，本発明は，該光軸高さの制
御が実現された状態で，コアパターンによる光伝送損失
を低減し，光導波路素子による光伝搬特性を向上させる
べく，光導波路素子に第１のクラッド層を形成する構成
或いは実装基板に収容部を形成する構成や光導波路素子
に第２のクラッド層を形成する構成等を採用する。尚，
本発明にかかる光モジュールにおいて，光ファイバを他
の光学要素に置換すれば，該他の光学要素と本発明にか
かる光学要素とを本発明にかかる光導波路素子を介して
光学的に接続する構成が実現可能である。
【００３４】
【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，略同一の機能及
び構成を有する構成要素については，同一符号を付する
ことにより，重複説明を省略する。
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，略同一の機能及
び構成を有する構成要素については，同一符号を付する
ことにより，重複説明を省略する。
【００３５】（第１の実施の形態）最初に，図１〜図４
６を参照しながら，第１の実施の形態について説明す
る。尚，以下では，図１に示す光モジュール１００を中
心としながら，本実施の形態に係る光モジュール，光導
波路素子及び実装基板について，説明を進める，
６を参照しながら，第１の実施の形態について説明す
る。尚，以下では，図１に示す光モジュール１００を中
心としながら，本実施の形態に係る光モジュール，光導
波路素子及び実装基板について，説明を進める，
【００３６】図１に示すように，本実施の形態に係る光
モジュール１００は，キャビティ１１３が形成された実
装基板１１０と，Ｙ字型のコアパターン１２４ａが形成
された光導波路素子１２０と，光学要素に相当する２つ
の光半導体素子１３０及び光ファイバの光入出力端を成
す光ファイバ端１４０と，を備えている。光モジュール
１００において，光導波路素子１２０と光半導体素子１
３０と光ファイバ端１４０とは，実装基板１１０上に表
面実装されている。かかる表面実装では，光導波路素子
１２０を両側から挟むように光ファイバ端１４０と光半
導体素子１３０とが配置される。結果として，光モジュ
ール１００には，光導波路素子１３０のコアパターン１
２４ａによって，２つの光半導体素子１３０を光ファイ
バ端１４０に相互独立に光学的に接続するＹ分岐型の光
路が形成される。
モジュール１００は，キャビティ１１３が形成された実
装基板１１０と，Ｙ字型のコアパターン１２４ａが形成
された光導波路素子１２０と，光学要素に相当する２つ
の光半導体素子１３０及び光ファイバの光入出力端を成
す光ファイバ端１４０と，を備えている。光モジュール
１００において，光導波路素子１２０と光半導体素子１
３０と光ファイバ端１４０とは，実装基板１１０上に表
面実装されている。かかる表面実装では，光導波路素子
１２０を両側から挟むように光ファイバ端１４０と光半
導体素子１３０とが配置される。結果として，光モジュ
ール１００には，光導波路素子１３０のコアパターン１
２４ａによって，２つの光半導体素子１３０を光ファイ
バ端１４０に相互独立に光学的に接続するＹ分岐型の光
路が形成される。
【００３７】（１−１）実装基板 図２に示すように，例えば単結晶シリコンからなる実装
基板１１０には，光学要素を設置する設置面１１１が形
成されている。かかる設置面１１１には，光ファイバ端
１４０が設置される第３領域１１１ａと，光半導体素子
１３０が設置される第１領域１１１ｂと，光導波路素子
１２０が設置される第２領域１１１ｃと，が形成されて
いる。実装基板１１０において，第２領域１１１ｃは，
第３領域１１１ａ及び第１領域１１１ｂの双方に隣接し
ながら第３領域１１１ａと第１領域１１１ｂとに両側か
ら挟まれるように，形成されている。かかる実装基板１
１０では，図６に示すように，少なくとも第１領域１１
１ｂと第２領域１１１ｃとに，鉛直方向（高さ方向）の
アライメント（位置合わせ）の基準となる平面（以下，
「基準平面」という。）１５０を規定する面要素１５０
ａが形成されている。
基板１１０には，光学要素を設置する設置面１１１が形
成されている。かかる設置面１１１には，光ファイバ端
１４０が設置される第３領域１１１ａと，光半導体素子
１３０が設置される第１領域１１１ｂと，光導波路素子
１２０が設置される第２領域１１１ｃと，が形成されて
いる。実装基板１１０において，第２領域１１１ｃは，
第３領域１１１ａ及び第１領域１１１ｂの双方に隣接し
ながら第３領域１１１ａと第１領域１１１ｂとに両側か
ら挟まれるように，形成されている。かかる実装基板１
１０では，図６に示すように，少なくとも第１領域１１
１ｂと第２領域１１１ｃとに，鉛直方向（高さ方向）の
アライメント（位置合わせ）の基準となる平面（以下，
「基準平面」という。）１５０を規定する面要素１５０
ａが形成されている。
【００３８】（Ｖ溝１１２）図２に示すように，光ファ
イバ端１４０が設置される第３領域１１１ａには，Ｖ溝
１１２が形成されている。実装基板１１０において，か
かるＶ溝１１２は，単結晶シリコンの異方性エッチング
によって形成することができる。一般に，異方性エッチ
ングによるＶ溝形成では，Ｖ溝の上部溝幅の調整によっ
て，該Ｖ溝の形状制御が可能である。
イバ端１４０が設置される第３領域１１１ａには，Ｖ溝
１１２が形成されている。実装基板１１０において，か
かるＶ溝１１２は，単結晶シリコンの異方性エッチング
によって形成することができる。一般に，異方性エッチ
ングによるＶ溝形成では，Ｖ溝の上部溝幅の調整によっ
て，該Ｖ溝の形状制御が可能である。
【００３９】図３に示すように，光モジュール１００に
おいては，上部溝幅の調整を介したＶ溝１１２の形状制
御により，Ｖ溝１１２に固定した光ファイバ端１４０が
実装時の光半導体素子１３０及び光導波路素子１２０と
略同一の光軸高さ（基準平面１５０からの光軸の高さ，
即ち基準平面１５０と光軸との距離）となる。光モジュ
ール１００では，例えば，実装時の光ファイバ端１４０
の光軸高さは，所定の高さ，例えば約８μｍに調整する
ことができる。尚，本実施の形態において，実装基板の
Ｖ溝は，異方性エッチング以外にも，切削など他の様々
な方法で形成することができる。
おいては，上部溝幅の調整を介したＶ溝１１２の形状制
御により，Ｖ溝１１２に固定した光ファイバ端１４０が
実装時の光半導体素子１３０及び光導波路素子１２０と
略同一の光軸高さ（基準平面１５０からの光軸の高さ，
即ち基準平面１５０と光軸との距離）となる。光モジュ
ール１００では，例えば，実装時の光ファイバ端１４０
の光軸高さは，所定の高さ，例えば約８μｍに調整する
ことができる。尚，本実施の形態において，実装基板の
Ｖ溝は，異方性エッチング以外にも，切削など他の様々
な方法で形成することができる。
【００４０】（キャビティ１１３）図２に示すように，
光導波路素子１２０が設置される第２領域１１１ｃに
は，光導波路素子１２０の設置部分に所定形状の凹みが
形成されている。そして，実装基板１１０には，該凹み
と該凹み側面とに囲まれた空間として，収容部に相当す
るキャビティ１１３が形成される。実装基板１１０にお
いて，キャビティ１１３は，Ｖ溝１１２と略同一の異方
性エッチングで形成することができる。図３に示すよう
に，光モジュール１００において，キャビティ１１３
は，光導波路素子１２０の実装基板１１０への搭載時
に，第２の上部クラッド層１２５ｂを収納する。したが
って，キャビティ１１３は，第２の上部クラッド層１２
５ｂを収納するのに十分な基準平面１５０からの深さ，
例えば約１００μｍの深さに形成されている。尚，本実
施の形態において，実装基板のキャビティは，実装基板
のＶ溝と異なる工程で形成することもできる。また，実
装基板のＶ溝と同様，異方性エッチング以外にも，他の
様々な方法で形成することができる。
光導波路素子１２０が設置される第２領域１１１ｃに
は，光導波路素子１２０の設置部分に所定形状の凹みが
形成されている。そして，実装基板１１０には，該凹み
と該凹み側面とに囲まれた空間として，収容部に相当す
るキャビティ１１３が形成される。実装基板１１０にお
いて，キャビティ１１３は，Ｖ溝１１２と略同一の異方
性エッチングで形成することができる。図３に示すよう
に，光モジュール１００において，キャビティ１１３
は，光導波路素子１２０の実装基板１１０への搭載時
に，第２の上部クラッド層１２５ｂを収納する。したが
って，キャビティ１１３は，第２の上部クラッド層１２
５ｂを収納するのに十分な基準平面１５０からの深さ，
例えば約１００μｍの深さに形成されている。尚，本実
施の形態において，実装基板のキャビティは，実装基板
のＶ溝と異なる工程で形成することもできる。また，実
装基板のＶ溝と同様，異方性エッチング以外にも，他の
様々な方法で形成することができる。
【００４１】（アライメントマーカ１１４）再び図２に
示すように，第２領域１１１ｃにおいて，キャビティ１
１３の周囲には，アライメントマーカ１１４が形成され
ている。かかるアライメントマーカ１１４は，第２領域
１１１ｃ内の基準平面１５０を規定する面要素１５０ａ
上に設置されている。アライメントマーカ１１４は，ま
ず，加工後に実装基板１１０となる平板な基板上に所定
の膜厚（例えば数μｍの膜厚）でフォトレジストをコー
ティングし，次に，該フォトレジストに対してフォトリ
ソグラフィを実施し該フォトレジストをエッチングして
（以下，かかる一連のフォトリソグラフィ及びエッチン
グを「フォトリソ・エッチング」という。），形成する
ことができる。
示すように，第２領域１１１ｃにおいて，キャビティ１
１３の周囲には，アライメントマーカ１１４が形成され
ている。かかるアライメントマーカ１１４は，第２領域
１１１ｃ内の基準平面１５０を規定する面要素１５０ａ
上に設置されている。アライメントマーカ１１４は，ま
ず，加工後に実装基板１１０となる平板な基板上に所定
の膜厚（例えば数μｍの膜厚）でフォトレジストをコー
ティングし，次に，該フォトレジストに対してフォトリ
ソグラフィを実施し該フォトレジストをエッチングして
（以下，かかる一連のフォトリソグラフィ及びエッチン
グを「フォトリソ・エッチング」という。），形成する
ことができる。
【００４２】アライメントマーカ１１４は，光導波路素
子１２０の実装基板１１０への実装時に，光導波路素子
１２０と実装基板１１０との面方向の位置決めに用いら
れる。尚，本実施の形態において，光導波路素子の実装
時に用いられる実装基板のアライメントマーカは，フォ
トリソ・エッチングを用いた形成方法以外にも，例えば
薄膜形成など他の様々な方法により形成することができ
る。
子１２０の実装基板１１０への実装時に，光導波路素子
１２０と実装基板１１０との面方向の位置決めに用いら
れる。尚，本実施の形態において，光導波路素子の実装
時に用いられる実装基板のアライメントマーカは，フォ
トリソ・エッチングを用いた形成方法以外にも，例えば
薄膜形成など他の様々な方法により形成することができ
る。
【００４３】（電極１１８，アライメントマーカ１１
７）また，実装基板１１０において，光半導体素子１３
０が設置される第１領域１１１ｂには，光半導体素子１
３０と実装基板１１０との電気的接続用の電極１１８
と，所定の配線（図示せず。）と，光半導体素子１３０
と実装基板１１０との面方向の位置決めの用のアライメ
ントマーカ１１７と，が形成されている。アライメント
マーカ１１７は，上記アライメントマーカ１１４と同一
又は別個のフォトリソ・エッチングにより形成すること
ができる。また，電極１１８は，例えば，金属薄膜のエ
ッチングなどにより形成することができる。
７）また，実装基板１１０において，光半導体素子１３
０が設置される第１領域１１１ｂには，光半導体素子１
３０と実装基板１１０との電気的接続用の電極１１８
と，所定の配線（図示せず。）と，光半導体素子１３０
と実装基板１１０との面方向の位置決めの用のアライメ
ントマーカ１１７と，が形成されている。アライメント
マーカ１１７は，上記アライメントマーカ１１４と同一
又は別個のフォトリソ・エッチングにより形成すること
ができる。また，電極１１８は，例えば，金属薄膜のエ
ッチングなどにより形成することができる。
【００４４】なお，本実施の形態において，光半導体素
子の実装時に用いる実装基板のアライメントマーカは，
光導波路素子の実装時に用いる実装基板のアライメント
マーカと同様，例えば薄膜形成などの他の様々な方法に
より形成することもできる。また，本実施の形態におい
て，実装基板の電極は，エッチング以外にも，例えば金
属蒸着などの他の様々な方法により形成することもでき
る。
子の実装時に用いる実装基板のアライメントマーカは，
光導波路素子の実装時に用いる実装基板のアライメント
マーカと同様，例えば薄膜形成などの他の様々な方法に
より形成することもできる。また，本実施の形態におい
て，実装基板の電極は，エッチング以外にも，例えば金
属蒸着などの他の様々な方法により形成することもでき
る。
【００４５】（溝１１５）さらに，実装基板１１０にお
いて，第３領域１１１ａと第２領域１１１ｃとの境界部
には，溝１１５が形成されている。実装基板１１０にお
いて，溝１１５は，ダイシングソー等を用いた切削加工
により形成することができる。かかる溝１１５は，形成
段階のキャビティ１１３の第３領域１１１ａ側側壁部に
形成されるテーパ部（図示せず。）と形成段階のＶ溝１
１２の第２領域１１１ｃ側終端部に形成されるテーバ
（図示せず。）とを，除去するためのものである。
いて，第３領域１１１ａと第２領域１１１ｃとの境界部
には，溝１１５が形成されている。実装基板１１０にお
いて，溝１１５は，ダイシングソー等を用いた切削加工
により形成することができる。かかる溝１１５は，形成
段階のキャビティ１１３の第３領域１１１ａ側側壁部に
形成されるテーパ部（図示せず。）と形成段階のＶ溝１
１２の第２領域１１１ｃ側終端部に形成されるテーバ
（図示せず。）とを，除去するためのものである。
【００４６】（溝１１６）さらにまた，実装基板１１０
において，第１領域１１１ｂと第２領域１１１ｃとの境
界部には，溝１１６が形成されている。実装基板１１０
において，溝１１６は，溝１１５と同様，ダイシングソ
ー等を用いた切削加工により形成することができる。か
かる溝１１５は，形成段階のキャビティ１１３の第１領
域１１１ｂ側側壁部に形成されるテーパ部（図示せ
ず。）を除去するためのものである。
において，第１領域１１１ｂと第２領域１１１ｃとの境
界部には，溝１１６が形成されている。実装基板１１０
において，溝１１６は，溝１１５と同様，ダイシングソ
ー等を用いた切削加工により形成することができる。か
かる溝１１５は，形成段階のキャビティ１１３の第１領
域１１１ｂ側側壁部に形成されるテーパ部（図示せ
ず。）を除去するためのものである。
【００４７】（１−２）実装基板の製造方法の実施例 ここで，実施例として，以上説明した実装基板１１０の
製造に適用可能な本実施の形態に係る実装基板の製造方
法例について，図１５〜図２３を参照しながら説明す
る。ここで，図１５〜図１７は，本実施の形態の第１実
施例に係る実装基板の製造方法についての説明図であ
り，図１８〜図２３は，第２実施例の実装基板の製造方
法についての説明図である。
製造に適用可能な本実施の形態に係る実装基板の製造方
法例について，図１５〜図２３を参照しながら説明す
る。ここで，図１５〜図１７は，本実施の形態の第１実
施例に係る実装基板の製造方法についての説明図であ
り，図１８〜図２３は，第２実施例の実装基板の製造方
法についての説明図である。
【００４８】（第１実施例）まず，第１実施例は，光フ
ァイバ端を固定するＶ溝と光導波路素子及び／又は光半
導体素子の面方向アライメントに使用するアライメント
マーカとを同一工程で形成する実装基板の製造方法に関
する。
ァイバ端を固定するＶ溝と光導波路素子及び／又は光半
導体素子の面方向アライメントに使用するアライメント
マーカとを同一工程で形成する実装基板の製造方法に関
する。
【００４９】図１５〜図１７に示すように，本実施例に
係る製造方法では，まず，単結晶シリコン基板１６０ａ
上に，窒化シリコン（ＳｉＮ）からなるレジスト膜１６
９ａを形成する。次いで，レジスト膜１６９ａ上に，フ
ォトリソ・エッチングにより，光ファイバ端を固定する
Ｖ溝１６２ａとアライメントマーカ１６４ａ及び／又は
アライメントマーカ１６７ａとの同時形成用のレジスト
パターンを形成する。続いて，水酸化カリウム（ＫＯ
Ｈ）を含有する溶液に該単結晶シリコン基板１６０ａを
侵漬し，異方性エッチングによりＶ溝１６２ａとアライ
メントマーカ１６４ａ及び／又はアライメントマーカ１
６７ａとを形成する。
係る製造方法では，まず，単結晶シリコン基板１６０ａ
上に，窒化シリコン（ＳｉＮ）からなるレジスト膜１６
９ａを形成する。次いで，レジスト膜１６９ａ上に，フ
ォトリソ・エッチングにより，光ファイバ端を固定する
Ｖ溝１６２ａとアライメントマーカ１６４ａ及び／又は
アライメントマーカ１６７ａとの同時形成用のレジスト
パターンを形成する。続いて，水酸化カリウム（ＫＯ
Ｈ）を含有する溶液に該単結晶シリコン基板１６０ａを
侵漬し，異方性エッチングによりＶ溝１６２ａとアライ
メントマーカ１６４ａ及び／又はアライメントマーカ１
６７ａとを形成する。
【００５０】さらに，本実施例に係る製造方法では，例
えば異方性エッチングなどによるキャビティ形成と場合
により例えば切削などによるキャビティ側壁部のテーパ
部及びＶ溝終端部のテーパ部を除去するための溝形成等
とを経て，本実施の形態に係る実装基板が形成される。
えば異方性エッチングなどによるキャビティ形成と場合
により例えば切削などによるキャビティ側壁部のテーパ
部及びＶ溝終端部のテーパ部を除去するための溝形成等
とを経て，本実施の形態に係る実装基板が形成される。
【００５１】以上説明したように，本実施例では，フォ
トリソ・エッチングにより，Ｖ溝とアライメントマーカ
との形成用パターンをレジスト膜に同時形成する。した
がって，Ｖ溝とアライメントマーカとの位置関係をきわ
めて高精度に調整することができる。結果として，本実
施例によれば，光モジュールにおいて，光ファイバ端と
光導波路素子及び／又は光半導体素子との面方向の光軸
調整が高精度に実現可能となる。
トリソ・エッチングにより，Ｖ溝とアライメントマーカ
との形成用パターンをレジスト膜に同時形成する。した
がって，Ｖ溝とアライメントマーカとの位置関係をきわ
めて高精度に調整することができる。結果として，本実
施例によれば，光モジュールにおいて，光ファイバ端と
光導波路素子及び／又は光半導体素子との面方向の光軸
調整が高精度に実現可能となる。
【００５２】さらに，本実施例では，エッチングにより
掘り下げられた部分として実装基板のアライメントマー
カが形成されるため，該アライメントマーカは，実装基
板の設置面において凹部を成す。したがって，実装時に
光導波路素子及び／又は光半導体素子のアライメントマ
ーカを実装基板のアライメントマーカ内に収容すること
ができる。
掘り下げられた部分として実装基板のアライメントマー
カが形成されるため，該アライメントマーカは，実装基
板の設置面において凹部を成す。したがって，実装時に
光導波路素子及び／又は光半導体素子のアライメントマ
ーカを実装基板のアライメントマーカ内に収容すること
ができる。
【００５３】結果として，本実施例によれば，光導波路
素子及び／又は光半導体素子のアライメントマーカが光
軸高さ精度に影響する程厚い膜厚で形成されている場合
でも，光半導体素子及び／又は光半導体素子の鉛直方向
の光軸調整を高精度に実現することができる。さらに，
光導波路素子及び／又は光半導体素子のアライメントマ
ーカには，高精度の膜厚調整が要求されないため，フォ
トリソ・エッチングや薄膜等により簡単に光導波路素子
及び／又は光半導体素子のアライメントマーカを形成す
ることができる。したがって，光導波路素子及び／又は
光半導体素子の製造工程を簡素化することができる。
素子及び／又は光半導体素子のアライメントマーカが光
軸高さ精度に影響する程厚い膜厚で形成されている場合
でも，光半導体素子及び／又は光半導体素子の鉛直方向
の光軸調整を高精度に実現することができる。さらに，
光導波路素子及び／又は光半導体素子のアライメントマ
ーカには，高精度の膜厚調整が要求されないため，フォ
トリソ・エッチングや薄膜等により簡単に光導波路素子
及び／又は光半導体素子のアライメントマーカを形成す
ることができる。したがって，光導波路素子及び／又は
光半導体素子の製造工程を簡素化することができる。
【００５４】（第２実施例）次に，図１８〜図２３を参
照しながら，第２実施例について説明する。尚，本実施
例は，光ファイバ端を固定するＶ溝と光導波路素子の第
２の上部クラッド層を収容するキャビティとを同一工程
で形成する実装基板の製造方法に関する。
照しながら，第２実施例について説明する。尚，本実施
例は，光ファイバ端を固定するＶ溝と光導波路素子の第
２の上部クラッド層を収容するキャビティとを同一工程
で形成する実装基板の製造方法に関する。
【００５５】図１８〜図２１に示すように，本実施例に
係る実装基板の製造方法では，まず，単結晶シリコン基
板１６０ｂ上に窒化シリコンからなるレジスト膜１６９
ｂを形成する。次いで，フォトリソ・エッチングによ
り，レジスト膜１６９ｂに，Ｖ溝１６２ｂとキャビティ
１６３ｂとの同時形成用のレジストパターンを形成す
る。続いて，水酸化カリウム（ＫＯＨ）を含有する溶液
に該単結晶シリコン基板１６０ｂを侵漬し，異方性エッ
チングによりＶ溝１６２ｂとキャビティ１６３ｂとを形
成する。
係る実装基板の製造方法では，まず，単結晶シリコン基
板１６０ｂ上に窒化シリコンからなるレジスト膜１６９
ｂを形成する。次いで，フォトリソ・エッチングによ
り，レジスト膜１６９ｂに，Ｖ溝１６２ｂとキャビティ
１６３ｂとの同時形成用のレジストパターンを形成す
る。続いて，水酸化カリウム（ＫＯＨ）を含有する溶液
に該単結晶シリコン基板１６０ｂを侵漬し，異方性エッ
チングによりＶ溝１６２ｂとキャビティ１６３ｂとを形
成する。
【００５６】さらに，図２２及び図２３に示すように，
本実施例に係る実装基板の製造方法では，製造段階のキ
ャビティ１６３ｂにおいてＶ溝１６２ｂ対向側側壁部に
形成されるテーパ部及びＶ溝１６２ｂ側側壁部に形成さ
れる斜側面を切削加工により除去する。ここで，かかる
テーパ部と斜側部とは，図２に示す溝１１５又は溝１１
６により除去されるテーパ部に相当し，単結晶シリコン
の異方性エッチングに起因して形成される。
本実施例に係る実装基板の製造方法では，製造段階のキ
ャビティ１６３ｂにおいてＶ溝１６２ｂ対向側側壁部に
形成されるテーパ部及びＶ溝１６２ｂ側側壁部に形成さ
れる斜側面を切削加工により除去する。ここで，かかる
テーパ部と斜側部とは，図２に示す溝１１５又は溝１１
６により除去されるテーパ部に相当し，単結晶シリコン
の異方性エッチングに起因して形成される。
【００５７】結果として，単結晶シリコン基板１６０ｂ
には，キャビティ１６３ｂの両端に，加工跡としての溝
１６５ｂ及び溝１６６ｂが形成される。尚，本実施例で
は，切削加工として，例えばダイヤモンド砥粒等を含有
する円盤形の砥石を回転させて切削するダイシングソー
などを適用することにより，上記テーパ部を完全に除去
することができる。
には，キャビティ１６３ｂの両端に，加工跡としての溝
１６５ｂ及び溝１６６ｂが形成される。尚，本実施例で
は，切削加工として，例えばダイヤモンド砥粒等を含有
する円盤形の砥石を回転させて切削するダイシングソー
などを適用することにより，上記テーパ部を完全に除去
することができる。
【００５８】さらに，本実施例に係る製造方法では，例
えばエッチングや薄膜形成などによるアライメントマー
カの形成などを経て，本実施の形態に係る実装基板が形
成される。
えばエッチングや薄膜形成などによるアライメントマー
カの形成などを経て，本実施の形態に係る実装基板が形
成される。
【００５９】以上説明したように，本実施例に係る半導
体基板の製造方法によれば，Ｖ溝とキャビティを同時形
成するため，実装基板の製造工程が簡略化される。
体基板の製造方法によれば，Ｖ溝とキャビティを同時形
成するため，実装基板の製造工程が簡略化される。
【００６０】さらに，本実施例に係る実装基板の製造方
法によれば，光導波路素子と光半導体素子及び光ファイ
バ端との光接続損失を低減することができる。即ち，光
導波路素子と光半導体素子との接続部については，キャ
ビティのＶ溝対向側側壁部のテーパ部が除去されるた
め，光導波路素子の第２の上部クラッド層をテーパ部に
衝突させずに，光導波路素子を光半導体素子に接近させ
ることができる。したがって，光導波路素子と光半導体
素子との間の光接続損失を低減することができる。
法によれば，光導波路素子と光半導体素子及び光ファイ
バ端との光接続損失を低減することができる。即ち，光
導波路素子と光半導体素子との接続部については，キャ
ビティのＶ溝対向側側壁部のテーパ部が除去されるた
め，光導波路素子の第２の上部クラッド層をテーパ部に
衝突させずに，光導波路素子を光半導体素子に接近させ
ることができる。したがって，光導波路素子と光半導体
素子との間の光接続損失を低減することができる。
【００６１】尚，光導波路素子と光ファイバ端との接続
部については，Ｖ溝とキャビティとが異方性エッチング
により同時形成されるため，Ｖ溝の実装基板内の終端部
にテーパ部が形成されず，何らの加工を施さなくても光
ファイバ端を光導波路素子に近づけることができる。し
かし，かかる場合，光ファイバ端の先端がＶ溝に固定さ
れず，光接続損失が変動しやすい。そこで，本実施例の
ように，光ファイバ端側のテーパ部を除去すれば，光フ
ァイバ端の先端をＶ溝に固定した状態で光ファイバ端を
光導波路素子に近づけることができる。結果として，光
導波路素子と光ファイバ端との光接続損失を低減するこ
とができる。
部については，Ｖ溝とキャビティとが異方性エッチング
により同時形成されるため，Ｖ溝の実装基板内の終端部
にテーパ部が形成されず，何らの加工を施さなくても光
ファイバ端を光導波路素子に近づけることができる。し
かし，かかる場合，光ファイバ端の先端がＶ溝に固定さ
れず，光接続損失が変動しやすい。そこで，本実施例の
ように，光ファイバ端側のテーパ部を除去すれば，光フ
ァイバ端の先端をＶ溝に固定した状態で光ファイバ端を
光導波路素子に近づけることができる。結果として，光
導波路素子と光ファイバ端との光接続損失を低減するこ
とができる。
【００６２】（２−２）光導波路素子 図３に示すように，光導波路素子１２０は，実装基板１
１０にフェイスダウン状態で搭載される。光導波路素子
１２０は，例えば石英ガラスからなる基板１２１と，基
板１２１上に積層された層構造に相当する光導波路層１
２２と，アライメントマーカ１２７（図２）と，を備え
ている。光導波路層１２２は，基板１２１に順次積層さ
れた，下部クラッド層１２３，コア層１２４，第１のク
ラッド層に相当する第１の上部クラッド層１２５ａ及び
第２のクラッド層に相当する第２の上部クラッド層１２
５ｂから構成されている。
１０にフェイスダウン状態で搭載される。光導波路素子
１２０は，例えば石英ガラスからなる基板１２１と，基
板１２１上に積層された層構造に相当する光導波路層１
２２と，アライメントマーカ１２７（図２）と，を備え
ている。光導波路層１２２は，基板１２１に順次積層さ
れた，下部クラッド層１２３，コア層１２４，第１のク
ラッド層に相当する第１の上部クラッド層１２５ａ及び
第２のクラッド層に相当する第２の上部クラッド層１２
５ｂから構成されている。
【００６３】光導波路素子１２０において，光導波路層
１２２は，石英系ガラスから形成することができる。石
英系ガラスは，伝搬損失が約０．１ｄＢ／ｃｍ以下の石
英ガラスを主成分とする。したがって，光導波路層１２
２では，実用上十分に低い光伝搬損失が達成可能であ
る。
１２２は，石英系ガラスから形成することができる。石
英系ガラスは，伝搬損失が約０．１ｄＢ／ｃｍ以下の石
英ガラスを主成分とする。したがって，光導波路層１２
２では，実用上十分に低い光伝搬損失が達成可能であ
る。
【００６４】かかる光導波路層１２２において，下部ク
ラッド層１２３と第１の上部クラッド層１２５ａ及び第
２の上部クラッド層１２５ｂとは，相互に略同一の屈折
率を持つように，例えば略同一の組成の石英系ガラスか
ら形成することができる。また，光導波路層１２２にお
いて，コア層１２４と下部クラッド層１２３（及び上部
クラッド層１３０ａ）とは，例えば約０．３％の比屈折
率差を持つように形成されている。かかる比屈折率差
は，まず，コア層１２４に例えばチタン（Ｔｉ）などの
不純物元素を微量添加し，次に，該不純物元素をコア層
１２４内に均質に拡散させることでコア層１２４の屈折
率を僅かに増大させることによって，実現することがで
きる。
ラッド層１２３と第１の上部クラッド層１２５ａ及び第
２の上部クラッド層１２５ｂとは，相互に略同一の屈折
率を持つように，例えば略同一の組成の石英系ガラスか
ら形成することができる。また，光導波路層１２２にお
いて，コア層１２４と下部クラッド層１２３（及び上部
クラッド層１３０ａ）とは，例えば約０．３％の比屈折
率差を持つように形成されている。かかる比屈折率差
は，まず，コア層１２４に例えばチタン（Ｔｉ）などの
不純物元素を微量添加し，次に，該不純物元素をコア層
１２４内に均質に拡散させることでコア層１２４の屈折
率を僅かに増大させることによって，実現することがで
きる。
【００６５】光導波路素子１２０において，光導波路層
１２２を構成する各層は，化学的気相成長法（Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下，
「ＣＶＤ法」という。）により成膜形成することが好適
である。ＣＶＤ法は，一般に膜厚制御性（均一性及び再
現性）に優れている。したがって，ＣＶＤ法は，鉛直方
向の実装精度を膜厚調整により確保する本実施の形態の
特長を活かすのに好適である。
１２２を構成する各層は，化学的気相成長法（Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下，
「ＣＶＤ法」という。）により成膜形成することが好適
である。ＣＶＤ法は，一般に膜厚制御性（均一性及び再
現性）に優れている。したがって，ＣＶＤ法は，鉛直方
向の実装精度を膜厚調整により確保する本実施の形態の
特長を活かすのに好適である。
【００６６】尚，一般に，ＣＶＤ法としては，例えば，
常温ＣＶＤ法，減圧ＣＶＤ法，プラズマＣＶＤ法，レー
ザＣＶＤ法等が知られているが，本実施の形態において
は，いずれのＣＶＤ法も適用可能である。さらに，本実
施の形態において，光導波路層の形成には，ＣＶＤ法以
外にも，例えばスパッタ法や真空蒸着法等を適用するこ
とができる。さらに，膜厚制御性が確保可能であれば，
ＦＨＤ法を適用することも可能である。
常温ＣＶＤ法，減圧ＣＶＤ法，プラズマＣＶＤ法，レー
ザＣＶＤ法等が知られているが，本実施の形態において
は，いずれのＣＶＤ法も適用可能である。さらに，本実
施の形態において，光導波路層の形成には，ＣＶＤ法以
外にも，例えばスパッタ法や真空蒸着法等を適用するこ
とができる。さらに，膜厚制御性が確保可能であれば，
ＦＨＤ法を適用することも可能である。
【００６７】光モジュール１００において，光導波路素
子１２０の各層は，所定の膜厚，例えば以下に説明する
膜厚で形成される。即ち，下部クラッド層１２３は，例
えば約２０μｍの膜厚で形成することができる。また，
コア層１２４は，例えば約８μｍの膜厚で形成すること
ができる。尚，コア層１２４は，例えば平均膜厚が約
８．０μｍである母集団において膜厚のばらつきが±
０．１μｍ以内に収まるように，膜厚が均一化される。
子１２０の各層は，所定の膜厚，例えば以下に説明する
膜厚で形成される。即ち，下部クラッド層１２３は，例
えば約２０μｍの膜厚で形成することができる。また，
コア層１２４は，例えば約８μｍの膜厚で形成すること
ができる。尚，コア層１２４は，例えば平均膜厚が約
８．０μｍである母集団において膜厚のばらつきが±
０．１μｍ以内に収まるように，膜厚が均一化される。
【００６８】さらに，第１の上部クラッド層１２５ａ
は，例えば約１２．０μｍの膜厚で形成することができ
る。かかる第１の上部クラッド層１２５ａは，コア層１
２４とほぼ同様に成膜されるが，例えば平均膜厚が１
２．０μｍである母集団において膜厚のばらつきが±
０．２μｍ以内に収まるように，膜厚が均一化される。
さらにまた，第２の上部クラッド層１２５ｂは，例えば
約２０μｍ強の膜厚で形成することができる。尚，図７
〜図１０に示すように，かかる第２の上部クラッド層１
２５ｂは，実質的にコアパターン１５０ｂを中心に，第
１の上部クラッド層１２５ａを被覆するように選択的に
形成されている。
は，例えば約１２．０μｍの膜厚で形成することができ
る。かかる第１の上部クラッド層１２５ａは，コア層１
２４とほぼ同様に成膜されるが，例えば平均膜厚が１
２．０μｍである母集団において膜厚のばらつきが±
０．２μｍ以内に収まるように，膜厚が均一化される。
さらにまた，第２の上部クラッド層１２５ｂは，例えば
約２０μｍ強の膜厚で形成することができる。尚，図７
〜図１０に示すように，かかる第２の上部クラッド層１
２５ｂは，実質的にコアパターン１５０ｂを中心に，第
１の上部クラッド層１２５ａを被覆するように選択的に
形成されている。
【００６９】光導波路素子１２０において，コア層１２
４は，図７〜図１０に示すように，線幅が例えば約８μ
ｍのコアパターン１２４ａと所定間隔を置いてコアパタ
ーン１２４ａの側方に形成される側部パターン１２４ｂ
とにパターニングされている。本実施の形態において，
コアパターン１２４ａは，Ｙ分岐回路と呼ばれる３ｄＢ
カプラを成す。
４は，図７〜図１０に示すように，線幅が例えば約８μ
ｍのコアパターン１２４ａと所定間隔を置いてコアパタ
ーン１２４ａの側方に形成される側部パターン１２４ｂ
とにパターニングされている。本実施の形態において，
コアパターン１２４ａは，Ｙ分岐回路と呼ばれる３ｄＢ
カプラを成す。
【００７０】かかるコア層１２４のパターニングは，例
えば以下のように行うことができる。即ち，まず，下部
クラッド層１２３上に，コア層１２４の材料となる石英
系ガラス膜を成膜する。次いで，該石英系ガラス膜全体
をレジスト膜で被覆する。次いで，フォトリソ・エッチ
ングによって，コアパターン１２４ａ形成予定部の輪郭
に沿って所定幅のレジスト膜を除去し，レジストパター
ン（図示せず。）を形成する。次いで，反応性イオンエ
ッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ：ＲＩＥ）等のドライエッチングにより，コアパター
ン１２４ａ形成予定部と側部パターン１２４ｂ形成予定
部との間の石英系ガラス膜を除去する。最後に，レジス
トパターンを除去する。
えば以下のように行うことができる。即ち，まず，下部
クラッド層１２３上に，コア層１２４の材料となる石英
系ガラス膜を成膜する。次いで，該石英系ガラス膜全体
をレジスト膜で被覆する。次いで，フォトリソ・エッチ
ングによって，コアパターン１２４ａ形成予定部の輪郭
に沿って所定幅のレジスト膜を除去し，レジストパター
ン（図示せず。）を形成する。次いで，反応性イオンエ
ッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎ
ｇ：ＲＩＥ）等のドライエッチングにより，コアパター
ン１２４ａ形成予定部と側部パターン１２４ｂ形成予定
部との間の石英系ガラス膜を除去する。最後に，レジス
トパターンを除去する。
【００７１】尚，本実施の形態にかかる光モジュール１
００には，コア層の構成が光導波路素子１２０と相違す
る光導波路素子を用いることも可能である。例えば，本
実施の形態では，図２４に示す光導波路素子１２０−１
を用いることも可能である。図２４に示すように，光導
波路素子１２０−１のコア層１２４−１は，コアパター
ン１２４ａ−１のみから構成されている。即ち，光導波
路素子１２０−１は，コア層のパターニング時のエッチ
ングで側部パターンをも除去し，その後第１の上部クラ
ッド層１２５ａ−１を形成したものである。
００には，コア層の構成が光導波路素子１２０と相違す
る光導波路素子を用いることも可能である。例えば，本
実施の形態では，図２４に示す光導波路素子１２０−１
を用いることも可能である。図２４に示すように，光導
波路素子１２０−１のコア層１２４−１は，コアパター
ン１２４ａ−１のみから構成されている。即ち，光導波
路素子１２０−１は，コア層のパターニング時のエッチ
ングで側部パターンをも除去し，その後第１の上部クラ
ッド層１２５ａ−１を形成したものである。
【００７２】ただし，光導波路素子１２０−１は，精密
な膜厚調整の下で形成された側部パターン１２４ｂが残
されている光導波路素子１２０に比べ，高精度に膜厚調
整が必要な第１の上部クラッド層１２５ａを実質的に大
きな膜厚で形成する必要がある。したがって，図２４に
示す光導波路素子１２０−１よりも，図８に示す光導波
路素子１２０の方が製造工程の簡略化を図ることができ
る。
な膜厚調整の下で形成された側部パターン１２４ｂが残
されている光導波路素子１２０に比べ，高精度に膜厚調
整が必要な第１の上部クラッド層１２５ａを実質的に大
きな膜厚で形成する必要がある。したがって，図２４に
示す光導波路素子１２０−１よりも，図８に示す光導波
路素子１２０の方が製造工程の簡略化を図ることができ
る。
【００７３】（アライメントマーカ１２７）図８及び図
１０に示すように，光導波路素子１２０において，アラ
イメントマーカ１２７は，コア層１２４の側部パターン
１２４ｂ上に形成されている。光モジュール１００にお
いて，アライメントマーカ１２７は，実装基板１１０と
光導波路素子１２０との面万向の位置決めに用いられ
る。かかるアライメントマーカ１２７は，第１の上部ク
ラッド層１２５ａの形成前に，例えばエッチングや薄膜
形成等の所定の形成方法により形成することができる。
１０に示すように，光導波路素子１２０において，アラ
イメントマーカ１２７は，コア層１２４の側部パターン
１２４ｂ上に形成されている。光モジュール１００にお
いて，アライメントマーカ１２７は，実装基板１１０と
光導波路素子１２０との面万向の位置決めに用いられ
る。かかるアライメントマーカ１２７は，第１の上部ク
ラッド層１２５ａの形成前に，例えばエッチングや薄膜
形成等の所定の形成方法により形成することができる。
【００７４】尚，本実施の形態に係る光モジュール１０
０には，アライメントマーカの形成位置が光導波路素子
１２０と相異なる光導波路素子を用いることも可能であ
る。例えば，本実施の形態では，図２５に示す光導波路
素子１２０−２を用いることも可能である。図２５に示
すように，光導波路素子１２０−２では下部クラッド層
１２３−２上にアライメントマーカ１２７−２が形成さ
れている。
０には，アライメントマーカの形成位置が光導波路素子
１２０と相異なる光導波路素子を用いることも可能であ
る。例えば，本実施の形態では，図２５に示す光導波路
素子１２０−２を用いることも可能である。図２５に示
すように，光導波路素子１２０−２では下部クラッド層
１２３−２上にアライメントマーカ１２７−２が形成さ
れている。
【００７５】ただし，光導波路素子１２０−２は，図８
に示すコア層１２４の側部パターン１２４ｂ上にアライ
メントマーカ１２７が形成されている光導波路素子１２
０と比べて，アライメントマーカと第１の上部クラッド
層上面との距離が大きい。したがって，例えば，光導波
路素子１２０についての前述の膜厚例では，実装基板へ
の搭載時に，アライメントマーカ１２７−２と実装基板
のアライメントマーカとの距離が少なくとも第１の上部
クラッド層１２５ａ−１の膜厚の約１２μｍとなる。結
果として，両アライメントマーカを観察しながらアライ
メントを行う際に，両アライメントマ−カを同時に観察
系の被写界深度に収めることが難しく，一方のアライメ
ントマーカに合焦した場合，他方のアライメントマーカ
の像がぼけやすいと考えられる。
に示すコア層１２４の側部パターン１２４ｂ上にアライ
メントマーカ１２７が形成されている光導波路素子１２
０と比べて，アライメントマーカと第１の上部クラッド
層上面との距離が大きい。したがって，例えば，光導波
路素子１２０についての前述の膜厚例では，実装基板へ
の搭載時に，アライメントマーカ１２７−２と実装基板
のアライメントマーカとの距離が少なくとも第１の上部
クラッド層１２５ａ−１の膜厚の約１２μｍとなる。結
果として，両アライメントマーカを観察しながらアライ
メントを行う際に，両アライメントマ−カを同時に観察
系の被写界深度に収めることが難しく，一方のアライメ
ントマーカに合焦した場合，他方のアライメントマーカ
の像がぼけやすいと考えられる。
【００７６】一方，図８に示す光導波路素子１２０で
は，コア層１２４の側部パターン１２４ｂ上面にアライ
メントマーカ１２７が形成されているので，コア層１２
４の膜厚分，アライメント時のアライメントマーカ間距
離を縮めることができる。例えば，前述の膜厚例では，
アライメントマーカ間距離を，コア層１２４の膜厚，約
８μｍ分縮めることができ，最短で４μｍとすることが
できる。
は，コア層１２４の側部パターン１２４ｂ上面にアライ
メントマーカ１２７が形成されているので，コア層１２
４の膜厚分，アライメント時のアライメントマーカ間距
離を縮めることができる。例えば，前述の膜厚例では，
アライメントマーカ間距離を，コア層１２４の膜厚，約
８μｍ分縮めることができ，最短で４μｍとすることが
できる。
【００７７】故に，図８及び図１０に示す光導波路素子
１２０の方が，図２５に示す光導波路素子１２０−２よ
りも，両アライメントマーカを同時に観察系の被写界深
度内に収めやすく，アライメントの精度が向上し，面方
向の光軸調整精度を向上させ易い。
１２０の方が，図２５に示す光導波路素子１２０−２よ
りも，両アライメントマーカを同時に観察系の被写界深
度内に収めやすく，アライメントの精度が向上し，面方
向の光軸調整精度を向上させ易い。
【００７８】また，本実施の形態では，図２６に示す光
導波路素子１２０−３を用いることもできる。図２６に
示すように，光導波路素子１２０−３では，第１の上部
クラッド層１２５ａ−３上にアライメントマーカ１２７
−３が形成されている。かかる光導波路素子１２０−３
では，実装基板の設置面と相合わされる第１の上部クラ
ッド層１２５ａ−３の露出面にアライメントマーカ１２
７−３を備えるようにしたので，アライメント時のアラ
イメントマーカ１２７−３と実装基板のアライメントマ
ーカとの距離を最短で０μｍまで縮めることができる。
したがって，光導波路素子１２０−３を用いれば，両ア
ライメントマーカを同時に観察系の被写界深度内に収め
ることができ，アライメントの精度が大幅に向上するこ
とにより，面方向の光軸調整精度も大幅に向上する。
導波路素子１２０−３を用いることもできる。図２６に
示すように，光導波路素子１２０−３では，第１の上部
クラッド層１２５ａ−３上にアライメントマーカ１２７
−３が形成されている。かかる光導波路素子１２０−３
では，実装基板の設置面と相合わされる第１の上部クラ
ッド層１２５ａ−３の露出面にアライメントマーカ１２
７−３を備えるようにしたので，アライメント時のアラ
イメントマーカ１２７−３と実装基板のアライメントマ
ーカとの距離を最短で０μｍまで縮めることができる。
したがって，光導波路素子１２０−３を用いれば，両ア
ライメントマーカを同時に観察系の被写界深度内に収め
ることができ，アライメントの精度が大幅に向上するこ
とにより，面方向の光軸調整精度も大幅に向上する。
【００７９】ただし，光導波路素子１２０−３では，ア
ライメントマーカ１２７−３の高さ分だけ，鉛直方向の
アライメント精度が劣化するおそれがある。したがっ
て，場合によってはアライメントマーカ１２７−３につ
いても膜厚調整が必要となる。故に，光導波路素子１２
０−３よりも，図８に示す光導波路素子１２０の方が，
アライメントマーカの形成方法に課される制約が少な
い。
ライメントマーカ１２７−３の高さ分だけ，鉛直方向の
アライメント精度が劣化するおそれがある。したがっ
て，場合によってはアライメントマーカ１２７−３につ
いても膜厚調整が必要となる。故に，光導波路素子１２
０−３よりも，図８に示す光導波路素子１２０の方が，
アライメントマーカの形成方法に課される制約が少な
い。
【００８０】（２−２）光導波路素子の製造方法 ここで，実施例として，以上説明した光導波路素子１２
０の製造に適用可能な本実施の形態に係る光導波路素子
の製造方法例について，図２７〜図４１を参照しながら
説明する。
０の製造に適用可能な本実施の形態に係る光導波路素子
の製造方法例について，図２７〜図４１を参照しながら
説明する。
【００８１】（第３実施例）第３実施例は，コア層のパ
ターニングとアライメントマーカの形成とを同時に実現
するとともに，エッチングストッパ膜の形成により第２
の上部クラッド層のパターニング時における第１の上部
クラッド層のエッチングを防止した，光導波路素子の製
造方法に関する。ここで，図２７〜図３０は，本実施例
に係る光導波路素子の製造方法の各工程についての説明
図である。
ターニングとアライメントマーカの形成とを同時に実現
するとともに，エッチングストッパ膜の形成により第２
の上部クラッド層のパターニング時における第１の上部
クラッド層のエッチングを防止した，光導波路素子の製
造方法に関する。ここで，図２７〜図３０は，本実施例
に係る光導波路素子の製造方法の各工程についての説明
図である。
【００８２】本実施例では，まず，図２７（ａ）に示す
ように，基板１７１−１上に下部クラッド層１７３−１
を積層し，続いて，下部クラッド層１７３−１上に例え
ばＣＶＤ法により高精度の膜厚調整をしながらコア層１
７４−１を積層する。
ように，基板１７１−１上に下部クラッド層１７３−１
を積層し，続いて，下部クラッド層１７３−１上に例え
ばＣＶＤ法により高精度の膜厚調整をしながらコア層１
７４−１を積層する。
【００８３】次に，図２７（ｂ）に示すように，コア層
１７４−１の上面にレジストパターン１７８−１を形成
する。レジストパターン１７８−１は，コアパターン１
７４ａ−１（図２７（ｃ））形成用のパターンと，光軸
高さ調整部分である側部パターン１７４ｂ−１（図２７
（ｃ））形成用のパターンと，から構成される。さら
に，本実施例では，側部パターン１７４ｂ−１形成用の
パターンの一部に，アライメントマーカ１７７−１が形
成される。本実施例において，レジストパターン１７８
−１を構成する以上説明したいずれのパターンも，例え
ば同一のレジスト膜から同一のフォトリソ・エッチング
により形成することができる。本実施例において，かか
るレジストパターン１７８−１は，例えば，タングステ
ン・シリサイド（ＷＳｉ）のレジスト膜から形成するこ
とができる。
１７４−１の上面にレジストパターン１７８−１を形成
する。レジストパターン１７８−１は，コアパターン１
７４ａ−１（図２７（ｃ））形成用のパターンと，光軸
高さ調整部分である側部パターン１７４ｂ−１（図２７
（ｃ））形成用のパターンと，から構成される。さら
に，本実施例では，側部パターン１７４ｂ−１形成用の
パターンの一部に，アライメントマーカ１７７−１が形
成される。本実施例において，レジストパターン１７８
−１を構成する以上説明したいずれのパターンも，例え
ば同一のレジスト膜から同一のフォトリソ・エッチング
により形成することができる。本実施例において，かか
るレジストパターン１７８−１は，例えば，タングステ
ン・シリサイド（ＷＳｉ）のレジスト膜から形成するこ
とができる。
【００８４】次に，ドライエッチングにより，レジスト
パターン１７８−１被覆部以外のコア層１７４−１をエ
ッチングする。結果として，図２７（ｃ）に示すよう
に，コア層１７４−１には，コアパターン１７４ａ−１
と側部パターン１７４ｂ−１とが形成される。尚，かか
るエッチングは，レジストパターン１７８−１被覆部以
外のコア層１７４−１の残さが残らないように，コア層
１７４−１の下面よりも若干深く，即ち下部クラッド層
１７３−１に達する深さまで行うことが好適である。
パターン１７８−１被覆部以外のコア層１７４−１をエ
ッチングする。結果として，図２７（ｃ）に示すよう
に，コア層１７４−１には，コアパターン１７４ａ−１
と側部パターン１７４ｂ−１とが形成される。尚，かか
るエッチングは，レジストパターン１７８−１被覆部以
外のコア層１７４−１の残さが残らないように，コア層
１７４−１の下面よりも若干深く，即ち下部クラッド層
１７３−１に達する深さまで行うことが好適である。
【００８５】次に，図２８（ａ）に示すように，アライ
メントマーカ１７７−１のみを残し，レジストパターン
１７８−１を，フォトリソ・エッチングにより除去す
る。次に，図２８（ｂ）に示すように，ウェハ全面を被
覆するように，例えばＣＶＤ法により高精度に膜厚調整
しながら第１の上部クラッド層１７５ａ−１を積層す
る。
メントマーカ１７７−１のみを残し，レジストパターン
１７８−１を，フォトリソ・エッチングにより除去す
る。次に，図２８（ｂ）に示すように，ウェハ全面を被
覆するように，例えばＣＶＤ法により高精度に膜厚調整
しながら第１の上部クラッド層１７５ａ−１を積層す
る。
【００８６】次に，図２９（ａ）に示すように，第１の
上部クラッド層１７５ａ−１の上面に，コアパターン１
７４ａ上方に窓が形成されたレジストパターン１７９−
１を形成する。かかるレジストパターン１７９−１は，
後述の第２の上部クラッド層１７５ｂ−１のパターニン
グ時に，エッチングストッパ膜として機能する。本実施
例において，かかるレジストパターン１７９−１は，例
えばタングステン・シリサイドから形成することができ
る。
上部クラッド層１７５ａ−１の上面に，コアパターン１
７４ａ上方に窓が形成されたレジストパターン１７９−
１を形成する。かかるレジストパターン１７９−１は，
後述の第２の上部クラッド層１７５ｂ−１のパターニン
グ時に，エッチングストッパ膜として機能する。本実施
例において，かかるレジストパターン１７９−１は，例
えばタングステン・シリサイドから形成することができ
る。
【００８７】次に，図２９（ｂ）に示すように，ウェハ
全面を被覆するように，第２の上部クラッド層１７５ｂ
−１を形成する。次に，図２９（ｃ）に示すように，第
２の上部クラッド層１７５ｂ−１のパターニング用のレ
ジストパターン１８０−１を，レジストパターン１７９
−１の窓上方にアライメントマーカ１７７−１上方を被
覆しないように形成する。尚，本実施例において，レジ
ストパターン１８０−１は，フォトリソ・エッチングに
より，例えばタングステン・シリサイドから形成するこ
とができる。
全面を被覆するように，第２の上部クラッド層１７５ｂ
−１を形成する。次に，図２９（ｃ）に示すように，第
２の上部クラッド層１７５ｂ−１のパターニング用のレ
ジストパターン１８０−１を，レジストパターン１７９
−１の窓上方にアライメントマーカ１７７−１上方を被
覆しないように形成する。尚，本実施例において，レジ
ストパターン１８０−１は，フォトリソ・エッチングに
より，例えばタングステン・シリサイドから形成するこ
とができる。
【００８８】次に，図３０（ａ）に示すように，例えば
ドライエッチングにより，レジストパターン１８０−１
被覆部以外の第２の上部クラッド層１７５ｂ−１をエッ
チングする。かかるエッチングは，少なくともエッチン
グストッパ膜である第１の上部クラッド層１７５ａ−１
上のレジストパターン１７９−１上面が露出するまで行
う。次に，図３０（ｂ）に示すように，第２の上部クラ
ッド層１７５ｂ−１のパターニング用のレジストパター
ン１８０−１とレジストパターン１７９−１の露出部分
とをフオトリソグラフィにより除去する。結果として，
本実施の形態に係る光導波路素子が形成される。
ドライエッチングにより，レジストパターン１８０−１
被覆部以外の第２の上部クラッド層１７５ｂ−１をエッ
チングする。かかるエッチングは，少なくともエッチン
グストッパ膜である第１の上部クラッド層１７５ａ−１
上のレジストパターン１７９−１上面が露出するまで行
う。次に，図３０（ｂ）に示すように，第２の上部クラ
ッド層１７５ｂ−１のパターニング用のレジストパター
ン１８０−１とレジストパターン１７９−１の露出部分
とをフオトリソグラフィにより除去する。結果として，
本実施の形態に係る光導波路素子が形成される。
【００８９】以上説明したように，本実施例において
は，コアパターン形成のためのレジストパターンとアラ
イメントマーカとが，コア層上に形成された同一のレジ
スト膜から同一のフォトリソ・エッチングにより同時形
成される。したがって，本実施例によれば，コアパター
ンとアライメントマーカとの相互の位置関係を極めて高
精度に調整することができる。したがって，アライメン
トマーカを用いて実装基板とアライメントを行うこと
は，実質的にコアパターンをアライメントマーカとして
アライメントを行うことと等価になる。結果として，本
実施例によれば，面方向の光軸調整精度に優れた光導波
路素子を製造することができる。
は，コアパターン形成のためのレジストパターンとアラ
イメントマーカとが，コア層上に形成された同一のレジ
スト膜から同一のフォトリソ・エッチングにより同時形
成される。したがって，本実施例によれば，コアパター
ンとアライメントマーカとの相互の位置関係を極めて高
精度に調整することができる。したがって，アライメン
トマーカを用いて実装基板とアライメントを行うこと
は，実質的にコアパターンをアライメントマーカとして
アライメントを行うことと等価になる。結果として，本
実施例によれば，面方向の光軸調整精度に優れた光導波
路素子を製造することができる。
【００９０】さらに，本実施例では，第２の上部クラッ
ド層の形成に先立ち，第１の上部クラッド層の上面にエ
ッチングストッパ膜を設ける。故に，エッチングによる
第２の上部クラッド層のパターニング時に，第１の上部
クラッド層のエッチングストッパ膜被覆部は一切エッチ
ングされない。したがって，高精度に膜厚調整されてい
る第１の上部クラッド層は，膜厚の状態が第２の上部ク
ラッド層の製造工程中も保持される。結果として，本実
施例によれば，第１の上部クラッド層の膜厚調整により
光軸高さ調整が可能な光導波路素子を製造することがで
きる。
ド層の形成に先立ち，第１の上部クラッド層の上面にエ
ッチングストッパ膜を設ける。故に，エッチングによる
第２の上部クラッド層のパターニング時に，第１の上部
クラッド層のエッチングストッパ膜被覆部は一切エッチ
ングされない。したがって，高精度に膜厚調整されてい
る第１の上部クラッド層は，膜厚の状態が第２の上部ク
ラッド層の製造工程中も保持される。結果として，本実
施例によれば，第１の上部クラッド層の膜厚調整により
光軸高さ調整が可能な光導波路素子を製造することがで
きる。
【００９１】なお，本実施例では，上部クラッド層を第
１の上部クラッド層と第２の上部クラッド層とを分離せ
ずに，単一のクラッド層を一括形成した後，エッチング
或いは切削加工等により段差を形成することによって第
２の上部クラッド層に相当するパターンを形成してもほ
ぼ同様の構造を得ることができる。しかし，かかる方法
では，上述の光導波路層１２０の膜厚例では，約２０μ
ｍ強の膜厚分のエッチング或いは切削加工等を行うこと
になり，実用上十分な段差精度を得ることが難しい。こ
のことからも，本実施例の有効性が示される。
１の上部クラッド層と第２の上部クラッド層とを分離せ
ずに，単一のクラッド層を一括形成した後，エッチング
或いは切削加工等により段差を形成することによって第
２の上部クラッド層に相当するパターンを形成してもほ
ぼ同様の構造を得ることができる。しかし，かかる方法
では，上述の光導波路層１２０の膜厚例では，約２０μ
ｍ強の膜厚分のエッチング或いは切削加工等を行うこと
になり，実用上十分な段差精度を得ることが難しい。こ
のことからも，本実施例の有効性が示される。
【００９２】（第４実施例）図３１〜図３３を参照しな
がら，第４実施例について説明する。尚，本実施例は，
図２６に示す光導波路素子１２０−３のように第１の上
部クラッド層露出面にアライメントマーカを形成する光
導波路素子の製造方法に関する。ここで，図３１〜図３
３は，本実施例に係る光導波路素子の製造方法の各工程
についての説明図である。
がら，第４実施例について説明する。尚，本実施例は，
図２６に示す光導波路素子１２０−３のように第１の上
部クラッド層露出面にアライメントマーカを形成する光
導波路素子の製造方法に関する。ここで，図３１〜図３
３は，本実施例に係る光導波路素子の製造方法の各工程
についての説明図である。
【００９３】本実施例では，まず，図３１（ａ）に示す
ように，基板１７１−２上に下部クラッド層１７３−２
を積層し，続いて，下部クラッド層１７３−２上に例え
ばＣＶＤ法により高精度に膜厚調整しながらコア層１７
４−２を積層する。次に，図３１（ｂ）に示すように，
コア層１７４−２上に，さらに，例えばＣＶＤ法により
高精度に膜厚調整しながら第１の上部クラッド層１７５
−２を形成する。
ように，基板１７１−２上に下部クラッド層１７３−２
を積層し，続いて，下部クラッド層１７３−２上に例え
ばＣＶＤ法により高精度に膜厚調整しながらコア層１７
４−２を積層する。次に，図３１（ｂ）に示すように，
コア層１７４−２上に，さらに，例えばＣＶＤ法により
高精度に膜厚調整しながら第１の上部クラッド層１７５
−２を形成する。
【００９４】次に，図３１（ｃ）に示すように，第１の
上部クラッド層１７５ａ−２の上面にレジストパターン
１７９−２を形成する。レジストパターン１７９−２
は，コアパターン１７４ａ−２（図３２（ａ））形成用
のパターンと，側部パターン１７４ｂ−２（図３２
（ａ））形成用のパターンと，から構成される。さら
に，本実施例では，側部パターン１７４ｂ−２形成用の
パターンの一部に，アライメントマーカ１７７−２が形
成される。
上部クラッド層１７５ａ−２の上面にレジストパターン
１７９−２を形成する。レジストパターン１７９−２
は，コアパターン１７４ａ−２（図３２（ａ））形成用
のパターンと，側部パターン１７４ｂ−２（図３２
（ａ））形成用のパターンと，から構成される。さら
に，本実施例では，側部パターン１７４ｂ−２形成用の
パターンの一部に，アライメントマーカ１７７−２が形
成される。
【００９５】本実施例において，レジストパターン１７
９−２を構成する以上説明したいずれのパターンも，例
えば同一のレジスト膜から同一のフォトリソ・エッチン
グにより形成することができる。さらに，本実施例にお
いて，かかるレジストパターン１７９−２は，後述の第
２の上部クラッド層１７５ｂ−２のパターニング時にエ
ッチングストッパ膜として機能する。本実施例におい
て，かかるレジストパターン１７９−２は，例えばタン
グステン・シリサイドのレジスト膜から形成することが
できる。
９−２を構成する以上説明したいずれのパターンも，例
えば同一のレジスト膜から同一のフォトリソ・エッチン
グにより形成することができる。さらに，本実施例にお
いて，かかるレジストパターン１７９−２は，後述の第
２の上部クラッド層１７５ｂ−２のパターニング時にエ
ッチングストッパ膜として機能する。本実施例におい
て，かかるレジストパターン１７９−２は，例えばタン
グステン・シリサイドのレジスト膜から形成することが
できる。
【００９６】次に，例えばドライエッチングにより，レ
ジストパターン１７９−２被覆部以外の第１の上部クラ
ッド層１７５ａ−２及びコア層１７４−２をエッチング
する。結果として，図３２（ａ）に示すように，コア層
１７４−２には，コアパターン１７４ａ−２と側部パタ
ーン１７４ｂ−２とが形成される。同時に，第１の上部
クラッド層１７５ａ−２にも，コアパターン１７４ａ−
２上方部分のパターンと側部パターン１７４ｂ−２上方
部分のパターンとが形成される。尚，かかるエッチング
では，レジストパターン１７９−２被覆部以外のコア層
１７４−２の残さが残らないように，下部クラッド層１
７３−２に達する深さまで行うことが好適である。
ジストパターン１７９−２被覆部以外の第１の上部クラ
ッド層１７５ａ−２及びコア層１７４−２をエッチング
する。結果として，図３２（ａ）に示すように，コア層
１７４−２には，コアパターン１７４ａ−２と側部パタ
ーン１７４ｂ−２とが形成される。同時に，第１の上部
クラッド層１７５ａ−２にも，コアパターン１７４ａ−
２上方部分のパターンと側部パターン１７４ｂ−２上方
部分のパターンとが形成される。尚，かかるエッチング
では，レジストパターン１７９−２被覆部以外のコア層
１７４−２の残さが残らないように，下部クラッド層１
７３−２に達する深さまで行うことが好適である。
【００９７】次に，図３２（ｂ）に示すように，フォト
リソ・エッチングにより，コアパターン１７４ａ−２上
方のレジストパターン１７９−２を除去する。次に，図
３２（ｃ）に示すように，ウェハ全面を被覆するよう
に，第２の上部クラッド層１７５ｂ−２を形成する。次
に，図３３（ａ）に示すように，第２の上部クラッド層
１７５ｂ−２のパターニングに用いるレジストパターン
１８０−２をコアパターン１７４ａ−２上方を被覆する
ように形成する。尚，本実施例において，レジストパタ
ーン１８０−２は，例えばタングステン・シリサイドか
ら形成することができる。
リソ・エッチングにより，コアパターン１７４ａ−２上
方のレジストパターン１７９−２を除去する。次に，図
３２（ｃ）に示すように，ウェハ全面を被覆するよう
に，第２の上部クラッド層１７５ｂ−２を形成する。次
に，図３３（ａ）に示すように，第２の上部クラッド層
１７５ｂ−２のパターニングに用いるレジストパターン
１８０−２をコアパターン１７４ａ−２上方を被覆する
ように形成する。尚，本実施例において，レジストパタ
ーン１８０−２は，例えばタングステン・シリサイドか
ら形成することができる。
【００９８】次に，図３３（ｂ）に示すように，例えば
ドライエッチングにより，レジストパターン１８０−２
被覆部以外の第２の上部クラッド層１７５ｂ−２をエッ
チングする。かかるエッチングは，少なくともエッチン
グストッパ膜であるレジストパターン１７９−２上面が
露出するまで行う。次に，図３３（ｃ）に示すように，
レジストパターン１８０−２とアライメントマーカ１７
７−２以外のレジストパターン１７９−２の露出部分と
をフオトリソグラフィにより除去する。結果として，本
実施の形態に係る光導波路素子が形成される。
ドライエッチングにより，レジストパターン１８０−２
被覆部以外の第２の上部クラッド層１７５ｂ−２をエッ
チングする。かかるエッチングは，少なくともエッチン
グストッパ膜であるレジストパターン１７９−２上面が
露出するまで行う。次に，図３３（ｃ）に示すように，
レジストパターン１８０−２とアライメントマーカ１７
７−２以外のレジストパターン１７９−２の露出部分と
をフオトリソグラフィにより除去する。結果として，本
実施の形態に係る光導波路素子が形成される。
【００９９】以上説明したように，本実施例では，コア
パターン形成のためのレジストパターンとアライメント
マーカとが，例えば，第１の上部クラッド層上に形成さ
れた同一レジスト膜から同一のフォトリソ・エッチング
により同時形成される。故に，コアパターンとアライメ
ントマーカとの相互の位置関係を極めて高精度に調整す
ることができる。したがって，アライメントマーカを用
いて実装基板とアライメントを行うことは，実質的にコ
アパターンとアライメントを行うことと等価になる。結
果として，本実施例によれば，実装精度に優れた光導波
路素子を製造することができる。
パターン形成のためのレジストパターンとアライメント
マーカとが，例えば，第１の上部クラッド層上に形成さ
れた同一レジスト膜から同一のフォトリソ・エッチング
により同時形成される。故に，コアパターンとアライメ
ントマーカとの相互の位置関係を極めて高精度に調整す
ることができる。したがって，アライメントマーカを用
いて実装基板とアライメントを行うことは，実質的にコ
アパターンとアライメントを行うことと等価になる。結
果として，本実施例によれば，実装精度に優れた光導波
路素子を製造することができる。
【０１００】（第５実施例）図３４〜図３７を参照しな
がら，第５実施例について説明する。尚，本実施例は，
第１の上部クラッド層の露出面にアライメントマーカを
形成するとともにコアパターン形成時の低アスペクト比
化を実現する光導波路素子の製造方法に関する。ここ
で，図３４〜図３７は，本実施例に係る光導波路素子の
製造方法における各工程についての説明図である。
がら，第５実施例について説明する。尚，本実施例は，
第１の上部クラッド層の露出面にアライメントマーカを
形成するとともにコアパターン形成時の低アスペクト比
化を実現する光導波路素子の製造方法に関する。ここ
で，図３４〜図３７は，本実施例に係る光導波路素子の
製造方法における各工程についての説明図である。
【０１０１】図３４（ａ）に示すように，本実施例で
は，まず，基板１７１−３上に下部クラッド層１７３−
３を積層し，続いて，下部クラッド層１７３−３上に例
えばＣＶＤ法により高精度に膜厚調整しながらコア層１
７４−３を積層する。次に，図３４（ｂ）に示すよう
に，コア層１７４−３上に，コアパターン１７４ａ−３
形成用のレジストパターン１７８−３を形成する。本実
施例において，かかるレジストパターン１７８−３は，
フォトリソ・エッチングにより，例えばタングステン・
シリサイドから形成することができる。次に，図３４
（ｃ）に示すように，ウェハ全面に，例えばＣＶＤ法に
より高精度に膜厚調整しながら第１の上部クラッド層１
７５ａ−３を形成する。
は，まず，基板１７１−３上に下部クラッド層１７３−
３を積層し，続いて，下部クラッド層１７３−３上に例
えばＣＶＤ法により高精度に膜厚調整しながらコア層１
７４−３を積層する。次に，図３４（ｂ）に示すよう
に，コア層１７４−３上に，コアパターン１７４ａ−３
形成用のレジストパターン１７８−３を形成する。本実
施例において，かかるレジストパターン１７８−３は，
フォトリソ・エッチングにより，例えばタングステン・
シリサイドから形成することができる。次に，図３４
（ｃ）に示すように，ウェハ全面に，例えばＣＶＤ法に
より高精度に膜厚調整しながら第１の上部クラッド層１
７５ａ−３を形成する。
【０１０２】次に，図３５（ａ）に示すように，第１の
上部クラッド層１７５ａ−３の上面に，側部パターン１
７４ｂ−２形成用のレジストパターン１７９−３を形成
する。かかるレジストパターン１７９−３の一部には，
アライメントマーカ１７７−３が形成されている。本実
施例において，かかるレジストパターン１７９−３は，
後述の第２の上部クラッド層１７５ｂ−３のパターニン
グ時にエッチングストッパ膜として機能する。尚，本実
施例において，レジストパターン１７９−３は，例えば
タングステン・シリサイドのレジスト膜からフォトリソ
・エッチングにより形成することができる。
上部クラッド層１７５ａ−３の上面に，側部パターン１
７４ｂ−２形成用のレジストパターン１７９−３を形成
する。かかるレジストパターン１７９−３の一部には，
アライメントマーカ１７７−３が形成されている。本実
施例において，かかるレジストパターン１７９−３は，
後述の第２の上部クラッド層１７５ｂ−３のパターニン
グ時にエッチングストッパ膜として機能する。尚，本実
施例において，レジストパターン１７９−３は，例えば
タングステン・シリサイドのレジスト膜からフォトリソ
・エッチングにより形成することができる。
【０１０３】次に，例えばドライエッチングにより，レ
ジストパターン１７９−３被覆部以外の第１の上部クラ
ッド層１７５ａ−３及びコア層１７４ａ−３をエッチン
グする。かかるエッチングでは，コア層１７４ａ−３上
にレジストパターン１７８−３が形成されているため
に，コアパターン１７４ａ−３形成予定部のコア層１７
４ａ−３は除去されない。
ジストパターン１７９−３被覆部以外の第１の上部クラ
ッド層１７５ａ−３及びコア層１７４ａ−３をエッチン
グする。かかるエッチングでは，コア層１７４ａ−３上
にレジストパターン１７８−３が形成されているため
に，コアパターン１７４ａ−３形成予定部のコア層１７
４ａ−３は除去されない。
【０１０４】結果として，図３５（ｂ）に示すように，
コア層１７４−３には，コアパターン１７４ａ−３と側
部パターン１７４ｂ−３とが形成される。同時に，第１
の上部クラッド層１７５ａ−３には，側部パターン１７
４ｂ−３上方部分のパターンのみが形成される。尚，か
かるエッチングは，コアパターン１７４ａ−３周辺にコ
ア層１７４−３の残さが残らないように，下部クラッド
層１７３−３に達する深さまで行うことが好適である。
コア層１７４−３には，コアパターン１７４ａ−３と側
部パターン１７４ｂ−３とが形成される。同時に，第１
の上部クラッド層１７５ａ−３には，側部パターン１７
４ｂ−３上方部分のパターンのみが形成される。尚，か
かるエッチングは，コアパターン１７４ａ−３周辺にコ
ア層１７４−３の残さが残らないように，下部クラッド
層１７３−３に達する深さまで行うことが好適である。
【０１０５】次に，図３５（ｃ）に示すように，フォト
リソ・エッチングにより，コアパターン１７４ａ−３上
方のレジストパターン１７８−３を除去する。次に，図
３６（ａ）に示すように，ウェハ全面を被覆するよう
に，第２の上部クラッド層１７５ｂ−３を形成する。次
に，図３６（ｂ）に示すように，アライメントマーカ１
７７−３上方を被覆せずコアパターン１７４ａ−３上方
を被覆するように，第２の上部クラッド層１７５ｂ−３
のパターニングに用いるレジストパターン１８０−３を
形成する。尚，本実施例において，レジストパターン１
８０−３は，例えば，タングステン・シリサイドから形
成することができる。
リソ・エッチングにより，コアパターン１７４ａ−３上
方のレジストパターン１７８−３を除去する。次に，図
３６（ａ）に示すように，ウェハ全面を被覆するよう
に，第２の上部クラッド層１７５ｂ−３を形成する。次
に，図３６（ｂ）に示すように，アライメントマーカ１
７７−３上方を被覆せずコアパターン１７４ａ−３上方
を被覆するように，第２の上部クラッド層１７５ｂ−３
のパターニングに用いるレジストパターン１８０−３を
形成する。尚，本実施例において，レジストパターン１
８０−３は，例えば，タングステン・シリサイドから形
成することができる。
【０１０６】次に，図３７（ａ）に示すように，例えば
ドライエッチングにより，レジストパターン１８０−３
被覆部以外の第２の上部クラッド層１７５ｂ−３をエッ
チングする。かかるエッチングは，少なくともエッチン
グストッパ膜であるレジストパターン１７９−３上面が
露出するまで行う。次に，図３７（ｂ）に示すように，
レジストパターン１８０−３とアライメントマーカ１７
７−３以外のレジストパターン１７９−３の露出部分と
をフォトリソ・エッチングにより除去する。結果とし
て，本実施の形態に適用可能な光導波路素子が形成され
る。
ドライエッチングにより，レジストパターン１８０−３
被覆部以外の第２の上部クラッド層１７５ｂ−３をエッ
チングする。かかるエッチングは，少なくともエッチン
グストッパ膜であるレジストパターン１７９−３上面が
露出するまで行う。次に，図３７（ｂ）に示すように，
レジストパターン１８０−３とアライメントマーカ１７
７−３以外のレジストパターン１７９−３の露出部分と
をフォトリソ・エッチングにより除去する。結果とし
て，本実施の形態に適用可能な光導波路素子が形成され
る。
【０１０７】以上説明したように，本実施例の光導波路
素子の製造方法においては，コアパターン形成用のレジ
ストパタ−ンが，コア層の上面に形成されている。これ
に対し，上述した第４実施例に係る光導波路素子の製造
方法では，コアパターン形成用のレジストパターンが，
上部クラッド層の上面に形成されている。したがって，
コアパターン形成のためのエッチングでは，本実施例の
方が，上記第４実施例よりも低アスペクト比であり，コ
アパターンの形状精度に優れた光導波路素子を製造する
ことができる。
素子の製造方法においては，コアパターン形成用のレジ
ストパタ−ンが，コア層の上面に形成されている。これ
に対し，上述した第４実施例に係る光導波路素子の製造
方法では，コアパターン形成用のレジストパターンが，
上部クラッド層の上面に形成されている。したがって，
コアパターン形成のためのエッチングでは，本実施例の
方が，上記第４実施例よりも低アスペクト比であり，コ
アパターンの形状精度に優れた光導波路素子を製造する
ことができる。
【０１０８】（第６実施例）図３８〜図４１を参照しな
がら，第６実施例について説明する。尚，本実施例は，
第１の上部クラッド層の露出面にアライメントマーカを
形成するとともにコアパターン形成の低アスペクト比化
及びコアパターンとアライメントマーカとの相互の位置
関係の高精度化が実現される光導波路素子の製造方法に
関する。ここで，図３８〜図４１は，本実施例に係る光
導波路素子の製造方法における各工程についての説明図
である。
がら，第６実施例について説明する。尚，本実施例は，
第１の上部クラッド層の露出面にアライメントマーカを
形成するとともにコアパターン形成の低アスペクト比化
及びコアパターンとアライメントマーカとの相互の位置
関係の高精度化が実現される光導波路素子の製造方法に
関する。ここで，図３８〜図４１は，本実施例に係る光
導波路素子の製造方法における各工程についての説明図
である。
【０１０９】図３８（ａ）に示すように，本実施例で
は，まず，基板１７１−４上に下部クラッド層１７３−
４を積層し，続いて，下部クラッド層１７３−４上に例
えばＣＶＤ法により高精度に膜厚調整しながらコア層１
７４−４を積層する。次に，図３４（ｂ）に示すよう
に，コア層１７４−４上に，コア層１７４−４のコアパ
ターン１７４ａ−４形成予定部と，コア層１７４−４の
コアパターン１７４ａ−４形成予定部と側部パターン１
７４ｂ−４形成予定部との間の領域と，を被覆するレジ
ストパターン１７８ａ−４を形成する。尚，本実施例に
おいて，レジストパターン１７８ａ−４は，例えばタン
グステン・シリサイドのレジスト膜からフォトリソ・エ
ッチングにより形成することができる。
は，まず，基板１７１−４上に下部クラッド層１７３−
４を積層し，続いて，下部クラッド層１７３−４上に例
えばＣＶＤ法により高精度に膜厚調整しながらコア層１
７４−４を積層する。次に，図３４（ｂ）に示すよう
に，コア層１７４−４上に，コア層１７４−４のコアパ
ターン１７４ａ−４形成予定部と，コア層１７４−４の
コアパターン１７４ａ−４形成予定部と側部パターン１
７４ｂ−４形成予定部との間の領域と，を被覆するレジ
ストパターン１７８ａ−４を形成する。尚，本実施例に
おいて，レジストパターン１７８ａ−４は，例えばタン
グステン・シリサイドのレジスト膜からフォトリソ・エ
ッチングにより形成することができる。
【０１１０】次に，図３８（ｃ）に示すように，ウェハ
全面に，例えばＣＶＤ法により高精度に膜厚調整しなが
ら第１の上部クラッド層１７５ａ−４を形成する。次
に，図３９（ａ）に示すように，第１の上部クラッド層
１７５ａ−４の上面に，側部パターン１７４ｂ−４形成
予定部の上方を被覆するレジストパターン１７９ａ−４
を形成する。結果，レジストパターン１７９ａ−４とレ
ジストパターン１７８ａ−４とは，レジストパターン１
７９ａ−４のエッチング窓がレジストパターン１７８ａ
−４上方に配される配置関係となる。尚，本実施例にお
いて，レジストパターン１７９ａ−４は，レジストパタ
ーン１７８ａ−４と同様に，例えばタングステン・シリ
サイドのレジスト膜からフォトリソ・エッチングにより
形成することができる。
全面に，例えばＣＶＤ法により高精度に膜厚調整しなが
ら第１の上部クラッド層１７５ａ−４を形成する。次
に，図３９（ａ）に示すように，第１の上部クラッド層
１７５ａ−４の上面に，側部パターン１７４ｂ−４形成
予定部の上方を被覆するレジストパターン１７９ａ−４
を形成する。結果，レジストパターン１７９ａ−４とレ
ジストパターン１７８ａ−４とは，レジストパターン１
７９ａ−４のエッチング窓がレジストパターン１７８ａ
−４上方に配される配置関係となる。尚，本実施例にお
いて，レジストパターン１７９ａ−４は，レジストパタ
ーン１７８ａ−４と同様に，例えばタングステン・シリ
サイドのレジスト膜からフォトリソ・エッチングにより
形成することができる。
【０１１１】次に，図３９（ｂ）に示すように，レジス
トパターン１７９ａ−４をエッチングマスクとして，第
１の上部クラッド層１７５ａ−４をエッチングして，レ
ジストパターン１７８ａ−４の上面を露出させる。次
に，図３９（ｃ）に示すように，フォトリソ・エッチン
グにより，レジストパターン１７８ａ−４から，レジス
トパターン１７８ｂ−４を形成するとともに，レジスト
パターン１７９ａ−４から，アライメントマーカ１７７
−４を一部に含むレジストパターン１７９ｂ−４を形成
する。
トパターン１７９ａ−４をエッチングマスクとして，第
１の上部クラッド層１７５ａ−４をエッチングして，レ
ジストパターン１７８ａ−４の上面を露出させる。次
に，図３９（ｃ）に示すように，フォトリソ・エッチン
グにより，レジストパターン１７８ａ−４から，レジス
トパターン１７８ｂ−４を形成するとともに，レジスト
パターン１７９ａ−４から，アライメントマーカ１７７
−４を一部に含むレジストパターン１７９ｂ−４を形成
する。
【０１１２】ここで，レジストパターン１７８ｂ−４
は，コアパターン１７４ａ−４形成用のパターンであ
る。かかるレジストパターン１７８ｂ−４は，コアパタ
ーン１７４ａ−４形成予定部上方以外の露出したレジス
トパターン１７８ａ−４を除去することにより形成され
る。また，レジストパターン１７９−４は，後述の第２
の上部クラッド層１７５ｂ−４のパターニング時にエッ
チングストッパ膜として機能する。かかるレジストパタ
ーン１７９ｂ−４は，レジストパターン１７９ａ−４か
らアライメントマーカ１７７−４となる部分の両側を除
去することにより形成される。
は，コアパターン１７４ａ−４形成用のパターンであ
る。かかるレジストパターン１７８ｂ−４は，コアパタ
ーン１７４ａ−４形成予定部上方以外の露出したレジス
トパターン１７８ａ−４を除去することにより形成され
る。また，レジストパターン１７９−４は，後述の第２
の上部クラッド層１７５ｂ−４のパターニング時にエッ
チングストッパ膜として機能する。かかるレジストパタ
ーン１７９ｂ−４は，レジストパターン１７９ａ−４か
らアライメントマーカ１７７−４となる部分の両側を除
去することにより形成される。
【０１１３】次に，例えばドライエッチングにより，レ
ジストパターン１７９ａ−４をエッチングマスクとする
第１の上部クラッド層１７５ａ−４のエッチングとレジ
ストパターン１７８ｂ−４をエッチングマスクとするコ
ア層１７４ａ−４のエッチングとを同時に行う。結果と
して，図４０（ａ）に示すように，コア層１７４−４に
は，コアパターン１７４ａ−４と側部パターン１７４ｂ
−４とが形成される。尚，かかるエッチングは，コアパ
ターン１７４ａ−４周辺にコア層１７４−４の残さが残
らないように，コア層１７４ａ−４のエッチング深さが
下部クラッド層１７３−４に達するまで行うことが好適
である。
ジストパターン１７９ａ−４をエッチングマスクとする
第１の上部クラッド層１７５ａ−４のエッチングとレジ
ストパターン１７８ｂ−４をエッチングマスクとするコ
ア層１７４ａ−４のエッチングとを同時に行う。結果と
して，図４０（ａ）に示すように，コア層１７４−４に
は，コアパターン１７４ａ−４と側部パターン１７４ｂ
−４とが形成される。尚，かかるエッチングは，コアパ
ターン１７４ａ−４周辺にコア層１７４−４の残さが残
らないように，コア層１７４ａ−４のエッチング深さが
下部クラッド層１７３−４に達するまで行うことが好適
である。
【０１１４】次に，図４０（ｂ）に示すように，フォト
リソ・エッチングにより，コアパターン１７４ａ−４上
方のレジストパターン１７８ｂ−４を除去する。次に，
図４０（ｃ）に示すように，ウェハ全面を被覆するよう
に，第２の上部クラッド層１７５ｂ−４を形成する。
リソ・エッチングにより，コアパターン１７４ａ−４上
方のレジストパターン１７８ｂ−４を除去する。次に，
図４０（ｃ）に示すように，ウェハ全面を被覆するよう
に，第２の上部クラッド層１７５ｂ−４を形成する。
【０１１５】次に，図４１（ａ）に示すように，アライ
メントマーカ１７７−４を被覆せずコアパターン１７４
ａ−４上方を被覆するように，第２の上部クラッド層１
７５ｂ−４のパターニングに用いるレジストパターン１
８０−４を形成する。尚，本実施例において，レジスト
パターン１８０−４は，例えばタングステン・シリサイ
ドからフォトリソ・エッチングにより形成することがで
きる。
メントマーカ１７７−４を被覆せずコアパターン１７４
ａ−４上方を被覆するように，第２の上部クラッド層１
７５ｂ−４のパターニングに用いるレジストパターン１
８０−４を形成する。尚，本実施例において，レジスト
パターン１８０−４は，例えばタングステン・シリサイ
ドからフォトリソ・エッチングにより形成することがで
きる。
【０１１６】次に，図４１（ｂ）に示すように，例えば
ドライエッチングにより，レジストパターン１８０−４
被覆部以外の第２の上部クラッド層１７５ｂ−４をエッ
チングする。かかるエッチングは，少なくともエッチン
グストッパ膜であるレジストパターン１７９ｂ−４上面
が露出するまで行う。次に，図４１（ｃ）に示すよう
に，レジストパターン１８０−４とアライメントマーカ
１７７−４以外のレジストパターン１７９ｂ−４の露出
部分とをフォトリソ・エッチングにより除去する。結果
として，本実施の形態に適用可能な光導波路素子が形成
される。
ドライエッチングにより，レジストパターン１８０−４
被覆部以外の第２の上部クラッド層１７５ｂ−４をエッ
チングする。かかるエッチングは，少なくともエッチン
グストッパ膜であるレジストパターン１７９ｂ−４上面
が露出するまで行う。次に，図４１（ｃ）に示すよう
に，レジストパターン１８０−４とアライメントマーカ
１７７−４以外のレジストパターン１７９ｂ−４の露出
部分とをフォトリソ・エッチングにより除去する。結果
として，本実施の形態に適用可能な光導波路素子が形成
される。
【０１１７】以上説明したように，本実施例に係る光導
波路素子の製造方法では，コアパターン形成用のレジス
トパターンはコア層の上に，アライメントマーカはコア
層の上に形成された上部クラッド層の上に，フォトリソ
・エッチングにより同時形成される。したがって，コア
パターンとアライメントマーカとの相互の位置関係を高
精度に調整することができる。さらに，本実施例に係る
光導波路素子の製造方法では，同一のエッチング工程
で，上部クラッド層と同時にコア層をエッチングしてコ
アパターンが形成される。したがって，製造工程が簡略
化される。
波路素子の製造方法では，コアパターン形成用のレジス
トパターンはコア層の上に，アライメントマーカはコア
層の上に形成された上部クラッド層の上に，フォトリソ
・エッチングにより同時形成される。したがって，コア
パターンとアライメントマーカとの相互の位置関係を高
精度に調整することができる。さらに，本実施例に係る
光導波路素子の製造方法では，同一のエッチング工程
で，上部クラッド層と同時にコア層をエッチングしてコ
アパターンが形成される。したがって，製造工程が簡略
化される。
【０１１８】さらにまた，本実施例に係る光導波路素子
の製造方法では，コア層の上面に形成したレジストパタ
ーンを用いてコアパターンを形成している。したがっ
て，第１の上部クラッド層上面に形成したレジストパタ
ーンを用いてコアパターンを形成する場合よりも，実質
的にコアパターン形成時に低アスペクト比化が実現さ
れ，形状精度に優れている。
の製造方法では，コア層の上面に形成したレジストパタ
ーンを用いてコアパターンを形成している。したがっ
て，第１の上部クラッド層上面に形成したレジストパタ
ーンを用いてコアパターンを形成する場合よりも，実質
的にコアパターン形成時に低アスペクト比化が実現さ
れ，形状精度に優れている。
【０１１９】以上から，本実施例によれば，コアパター
ンとアライメントマーカ両者の位置関係が極めて高精度
で，かつコアパターンの形状精度に優れる光導波路素子
を製造することができる。
ンとアライメントマーカ両者の位置関係が極めて高精度
で，かつコアパターンの形状精度に優れる光導波路素子
を製造することができる。
【０１２０】（３）光半導体素子 図１４に示すように，光半導体素子１３０は，半導体基
板１３１と，半導体基板１３１上に積層された光導波層
１３２と，光導波層１３２上に設置された電極１３３
と，例えば薄膜等により形成されたアライメントマーカ
１３４（図２）と，を備えている。図３に示すように，
かかる光半導体素子１３０は，実装基板１１０に搭載さ
れた状態での光軸高さが，光導波路素子１２０及び光フ
ァイバ端１４０の光軸高さと略同一（例えば約８μｍ）
となる。
板１３１と，半導体基板１３１上に積層された光導波層
１３２と，光導波層１３２上に設置された電極１３３
と，例えば薄膜等により形成されたアライメントマーカ
１３４（図２）と，を備えている。図３に示すように，
かかる光半導体素子１３０は，実装基板１１０に搭載さ
れた状態での光軸高さが，光導波路素子１２０及び光フ
ァイバ端１４０の光軸高さと略同一（例えば約８μｍ）
となる。
【０１２１】図１に示すように，光モジュール１００
は，光半導体素子１３０として，端面発光型のスポット
サイズ変換半導体レーザ１３０ａと端面入射型フォトダ
イオード１３０ｂとを備えている。端面発光型のスポッ
トサイズ変換半導体レーザ１３０ａは，スポットサイズ
を光ファイバ端に合わせることにより，スポットサイズ
の違いによる光結合損失を小さくすることができる。ま
た，端面入射型フォトダイオード１３０ｂは，スポット
サイズ変換半導体レーザと実装時の光軸高さが同等に揃
えられる。
は，光半導体素子１３０として，端面発光型のスポット
サイズ変換半導体レーザ１３０ａと端面入射型フォトダ
イオード１３０ｂとを備えている。端面発光型のスポッ
トサイズ変換半導体レーザ１３０ａは，スポットサイズ
を光ファイバ端に合わせることにより，スポットサイズ
の違いによる光結合損失を小さくすることができる。ま
た，端面入射型フォトダイオード１３０ｂは，スポット
サイズ変換半導体レーザと実装時の光軸高さが同等に揃
えられる。
【０１２２】ここで，本実施の形態に係る光モジュール
には，光半導体素子として，光信号の送受信機能を実現
するために，電気信号を光信号に変換する半導体レーザ
と光信号を電気信号に変換するフォトダイオードとが適
用される。本実施の形態において，かかる半導体レーザ
及びフォトダイオードとしては，半導体レーザ１３０ａ
及びフォトダイオード１３０ｂ以外にも，他の様々な形
態の半導体レーザ及びフォトダイオードを適用可能であ
る。
には，光半導体素子として，光信号の送受信機能を実現
するために，電気信号を光信号に変換する半導体レーザ
と光信号を電気信号に変換するフォトダイオードとが適
用される。本実施の形態において，かかる半導体レーザ
及びフォトダイオードとしては，半導体レーザ１３０ａ
及びフォトダイオード１３０ｂ以外にも，他の様々な形
態の半導体レーザ及びフォトダイオードを適用可能であ
る。
【０１２３】尚，実際の光通信端末用の光モジュールに
は，半導体レーザの背後に，該半導体レーザの発光状態
を監視するためのフォトダイオード（モニタフォトダイ
オード）が設置される場合がある。しかし，モニタフォ
トダイオードは，本実施の形態の任意的な構成要素であ
る。したがって，本明細書においては，モニタフォトダ
イオードに関する説明及び記載は省略する。
は，半導体レーザの背後に，該半導体レーザの発光状態
を監視するためのフォトダイオード（モニタフォトダイ
オード）が設置される場合がある。しかし，モニタフォ
トダイオードは，本実施の形態の任意的な構成要素であ
る。したがって，本明細書においては，モニタフォトダ
イオードに関する説明及び記載は省略する。
【０１２４】（４）光ファイバ 図１２に示すように，光ファイバ端１４０が形成された
光ファイバは，コア１４１とコア１４１を被覆するクラ
ッド１４２とから構成される石英系シングルモード光フ
ァイバである。光ファイバ端１４０において，コア１４
１は，例えば直径約１０μｍの石英系ガラスから形成さ
れている。また，クラッド１４２は，クラッド１４２が
被覆された状態の光ファイバ端１４０が例えば外径約１
２５μｍとなるように，石英系ガラスから形成されてい
る。
光ファイバは，コア１４１とコア１４１を被覆するクラ
ッド１４２とから構成される石英系シングルモード光フ
ァイバである。光ファイバ端１４０において，コア１４
１は，例えば直径約１０μｍの石英系ガラスから形成さ
れている。また，クラッド１４２は，クラッド１４２が
被覆された状態の光ファイバ端１４０が例えば外径約１
２５μｍとなるように，石英系ガラスから形成されてい
る。
【０１２５】（５−１）組立方法 次に，本実施の形態に係る光モジュール１００の組立方
法について説明する。尚，本実施の形態に係る光モジュ
ール１００の組立方法では，光導波路素子１２０と光半
導体素子１３０とは，フェイスダウン状態で実装基板１
１０に搭載される。本実施の形態において，かかる搭載
には，例えば，フェイスダウンボンディングに広く使用
されているフリップチップボンダなどを使用することが
できる。フリップチップボンダは，ダイの表面電極と基
板又はパッケージの電極とを直接対向させて位置合わせ
をし，次に両電極を密着させ熱及び圧力で接合する装置
である。
法について説明する。尚，本実施の形態に係る光モジュ
ール１００の組立方法では，光導波路素子１２０と光半
導体素子１３０とは，フェイスダウン状態で実装基板１
１０に搭載される。本実施の形態において，かかる搭載
には，例えば，フェイスダウンボンディングに広く使用
されているフリップチップボンダなどを使用することが
できる。フリップチップボンダは，ダイの表面電極と基
板又はパッケージの電極とを直接対向させて位置合わせ
をし，次に両電極を密着させ熱及び圧力で接合する装置
である。
【０１２６】実装基板１１０に光半導体素子１３０を搭
載する際には，まず，図１４に示すように，光半導体素
子１３０を，電極１３３が実装基板１１０第１領域１１
１ｂの電極１１８と僅かな間隙を介して相互に対向する
ように配置する。次に，該間隔を開けたまま，光半導体
素子１３０のアライメントマーカ１３４（図２）と実装
基板１１０のアライメントマーカ１１７（図２）との位
置を合わせて，面方向のアライメントを行う。
載する際には，まず，図１４に示すように，光半導体素
子１３０を，電極１３３が実装基板１１０第１領域１１
１ｂの電極１１８と僅かな間隙を介して相互に対向する
ように配置する。次に，該間隔を開けたまま，光半導体
素子１３０のアライメントマーカ１３４（図２）と実装
基板１１０のアライメントマーカ１１７（図２）との位
置を合わせて，面方向のアライメントを行う。
【０１２７】図１３に示すように，次に，光半導体素子
１３０の電極１３３の上面を実装基板１１０の電極１１
８の上面に相互に接触させる。最後に，実装基板１１０
と光半導体素子１３０との相互の位置関係が変化しない
ように，両者を半田等で固定する。結果として，光半導
体素子１３０が実装基板１１０に搭載される。
１３０の電極１３３の上面を実装基板１１０の電極１１
８の上面に相互に接触させる。最後に，実装基板１１０
と光半導体素子１３０との相互の位置関係が変化しない
ように，両者を半田等で固定する。結果として，光半導
体素子１３０が実装基板１１０に搭載される。
【０１２８】実装基板１１０に光ファイバ端１４０を搭
載する際には，図１１に示すように，光ファイバ端１４
０を実装基板１１０表面のＶ溝１１２の斜面に接触する
ように配置する。次に，実装基板１１０と光ファイバ端
１４０との相互の位置関係が変化しないように，両者を
接着剤等で固定する。結果として，光ファイバ端１４０
が実装基板１１０に搭載される。
載する際には，図１１に示すように，光ファイバ端１４
０を実装基板１１０表面のＶ溝１１２の斜面に接触する
ように配置する。次に，実装基板１１０と光ファイバ端
１４０との相互の位置関係が変化しないように，両者を
接着剤等で固定する。結果として，光ファイバ端１４０
が実装基板１１０に搭載される。
【０１２９】実装基板１１０に光導波路素子１２０を搭
載する際には，図８及び図１０に示すように，光導波路
素子１２０を，第１の上部クラッド層１２５ａ上面が実
装基板１１０の第２領域１１１ｃと相互に対向するよう
に配置する。より正確には，第１の上部クラッド層１２
５ａ上面の露出部（第２の上部クラッド層１２５ｂに被
覆されていない部分）が第２領域１１１ｃの面要素１５
０ａと僅かな間隔を介して相互に対向するように配置す
る。次に，該間隙がある状態で，光導波路素子１２０の
アライメントマーカ１２７と実装基板１１０のアライメ
ントマーカ１１４とが合うように，例えば光導波路素子
１２０側の位置を調整して，面方向のアライメントを行
う。
載する際には，図８及び図１０に示すように，光導波路
素子１２０を，第１の上部クラッド層１２５ａ上面が実
装基板１１０の第２領域１１１ｃと相互に対向するよう
に配置する。より正確には，第１の上部クラッド層１２
５ａ上面の露出部（第２の上部クラッド層１２５ｂに被
覆されていない部分）が第２領域１１１ｃの面要素１５
０ａと僅かな間隔を介して相互に対向するように配置す
る。次に，該間隙がある状態で，光導波路素子１２０の
アライメントマーカ１２７と実装基板１１０のアライメ
ントマーカ１１４とが合うように，例えば光導波路素子
１２０側の位置を調整して，面方向のアライメントを行
う。
【０１３０】続いて，図７及び図９に示すように，第２
の上部クラッド層１２５ｂを実装基板１１０に形成され
たキャビティ１１３内に収容するとともに，第１の上部
クラッド層１２５ａ上面の露出部を第２領域１１１ｃの
面要素１５０ａと相互に接触させる。最後に，光導波路
素子１２０と実装基板１０ｂとを，相互の位置関係が変
化しないように接着剤等で固定する。結果として，光導
波路素子１２０が実装基板１１０に搭載される。
の上部クラッド層１２５ｂを実装基板１１０に形成され
たキャビティ１１３内に収容するとともに，第１の上部
クラッド層１２５ａ上面の露出部を第２領域１１１ｃの
面要素１５０ａと相互に接触させる。最後に，光導波路
素子１２０と実装基板１０ｂとを，相互の位置関係が変
化しないように接着剤等で固定する。結果として，光導
波路素子１２０が実装基板１１０に搭載される。
【０１３１】以上説明したように，光モジュール１００
の組立方法において，光導波路素子１２０及び光半導体
素子１３０の面方向の位置決めは，アライメントマーカ
を用いたインデックスアライメントにより実現される。
また，光ファイバ端１４０の面方向の位置決めは，Ｖ溝
を用いた受動的位置決め法（パッシブアライメント）に
より実現される。このように，各構成部品の面方向の位
置関係が実装基板１１０との相対的な位置関係で調整さ
れるため，図１に示すように，全構成部品の面方向の光
軸は，自ずと合わせられることになる。
の組立方法において，光導波路素子１２０及び光半導体
素子１３０の面方向の位置決めは，アライメントマーカ
を用いたインデックスアライメントにより実現される。
また，光ファイバ端１４０の面方向の位置決めは，Ｖ溝
を用いた受動的位置決め法（パッシブアライメント）に
より実現される。このように，各構成部品の面方向の位
置関係が実装基板１１０との相対的な位置関係で調整さ
れるため，図１に示すように，全構成部品の面方向の光
軸は，自ずと合わせられることになる。
【０１３２】一方，光導波路型素子１２０と光半導体素
子１３０と光ファイバ端１４０との鉛直方向の光軸調整
は，図３に示すように，基準平面１５０に対するそれぞ
れの光軸の高さを一致させることにより実現される。即
ち，実装基板１１０に搭載されると光軸高さが相互に略
同一となる光半導体素子１３０，光ファイバ端１４０及
び光導波路素子１２０を用いることにより，全構成部品
の光軸高さが自ずと高精度に合わせられることになる。
子１３０と光ファイバ端１４０との鉛直方向の光軸調整
は，図３に示すように，基準平面１５０に対するそれぞ
れの光軸の高さを一致させることにより実現される。即
ち，実装基板１１０に搭載されると光軸高さが相互に略
同一となる光半導体素子１３０，光ファイバ端１４０及
び光導波路素子１２０を用いることにより，全構成部品
の光軸高さが自ずと高精度に合わせられることになる。
【０１３３】光モジュール１００では，かかる鉛直方向
のアライメントのために，光導波路素子１２０（図４）
についての前述の膜厚例では，光半導体素子１３０に，
実装基板１１０に搭載された状態で，基準平面１５０か
ら光導波層１３２の中心までの高さ（光軸高さ）が約８
μｍとなるものを用いる。また，前述の層厚例では，Ｖ
溝の上部溝幅を調整することにより，光ファイバ端１４
０の光軸高さが光半導体素子１３０の光軸高さと略同一
の約８μｍとなるように調整されている。
のアライメントのために，光導波路素子１２０（図４）
についての前述の膜厚例では，光半導体素子１３０に，
実装基板１１０に搭載された状態で，基準平面１５０か
ら光導波層１３２の中心までの高さ（光軸高さ）が約８
μｍとなるものを用いる。また，前述の層厚例では，Ｖ
溝の上部溝幅を調整することにより，光ファイバ端１４
０の光軸高さが光半導体素子１３０の光軸高さと略同一
の約８μｍとなるように調整されている。
【０１３４】さらに，前述の層厚例において，光導波路
素子１２０は，第１の上部クラッド層１３０ｂａ上面の
露出部から光軸であるコア層１２４中心までの距離が，
第１の上部クラッド層１２５ａとコア層１２４とのＣＶ
Ｄ法による膜厚調整により約８μｍとされている。即
ち，前述の膜厚例では，ＣＶＤ法による成膜により，上
部クラッド層１３０ａの膜厚は約１２μｍとされてお
り，コア層１２４の膜厚は約８μｍとされている。した
がって，上部クラッド層１３０ｂａ上面の露出部から光
軸であるコア層１２４中心までの距離は，上部クラッド
層１３０ａの膜厚（約１２μｍ）からコア層１２４の膜
厚の半分の約４μｍを引いた値，即ち約８μｍである。
結果として，光導波路素子１２０が実装基板１１０に搭
載された状態で，基準平面１５０からコア層１２４の中
心までの高さは，約８μｍとなる。
素子１２０は，第１の上部クラッド層１３０ｂａ上面の
露出部から光軸であるコア層１２４中心までの距離が，
第１の上部クラッド層１２５ａとコア層１２４とのＣＶ
Ｄ法による膜厚調整により約８μｍとされている。即
ち，前述の膜厚例では，ＣＶＤ法による成膜により，上
部クラッド層１３０ａの膜厚は約１２μｍとされてお
り，コア層１２４の膜厚は約８μｍとされている。した
がって，上部クラッド層１３０ｂａ上面の露出部から光
軸であるコア層１２４中心までの距離は，上部クラッド
層１３０ａの膜厚（約１２μｍ）からコア層１２４の膜
厚の半分の約４μｍを引いた値，即ち約８μｍである。
結果として，光導波路素子１２０が実装基板１１０に搭
載された状態で，基準平面１５０からコア層１２４の中
心までの高さは，約８μｍとなる。
【０１３５】ここで，光モジュール１００においては，
光導波路層１２２を膜厚制御性に優れたＣＶＤ法により
成膜されているので，前述の通り，コア層１２４の膜厚
は８．０±０．１μｍの範囲内に分布し，上部クラッド
層１３０ａの膜厚は１２．０±０．２μｍの範囲内に分
布する。したがって，実装基板１１０の上面からコア層
１２４の中心までの高さは，８μｍ±０．３μｍの範囲
内に分布する。結果として，光導波路素子１２０の光軸
高さずれは，光通信端末用の光送受信機能を有する光モ
ジュールに要求される光挿入損失を充足するために必要
な光軸高さずれ量内に十分収まる。
光導波路層１２２を膜厚制御性に優れたＣＶＤ法により
成膜されているので，前述の通り，コア層１２４の膜厚
は８．０±０．１μｍの範囲内に分布し，上部クラッド
層１３０ａの膜厚は１２．０±０．２μｍの範囲内に分
布する。したがって，実装基板１１０の上面からコア層
１２４の中心までの高さは，８μｍ±０．３μｍの範囲
内に分布する。結果として，光導波路素子１２０の光軸
高さずれは，光通信端末用の光送受信機能を有する光モ
ジュールに要求される光挿入損失を充足するために必要
な光軸高さずれ量内に十分収まる。
【０１３６】（５−２）組立方法の実施例 ここで，実施例として，以上説明した光モジュール１０
０に適用可能な本実施の形態に係る他の光モジュールの
組立方法例について，図４２〜図４６を参照しながら説
明する。尚，図４２及び図４３は，本実施の形態の第７
実施例に係る光モジュールの組立方法についての説明図
であり，図４４及び図４５は，第８実施例に係る光モジ
ュールの組立方法についての説明図である。また，図４
６は，第９実施例に係る光モジュールの組立方法につい
ての説明図である。
０に適用可能な本実施の形態に係る他の光モジュールの
組立方法例について，図４２〜図４６を参照しながら説
明する。尚，図４２及び図４３は，本実施の形態の第７
実施例に係る光モジュールの組立方法についての説明図
であり，図４４及び図４５は，第８実施例に係る光モジ
ュールの組立方法についての説明図である。また，図４
６は，第９実施例に係る光モジュールの組立方法につい
ての説明図である。
【０１３７】（第７実施例）図４２及び図４３を参照し
ながら，第７実施例について説明する。尚，本実施例
は，実装基板側に設けた半田により光導波路素子と実装
基板とを固定する光モジュールの組立方法に関する。
ながら，第７実施例について説明する。尚，本実施例
は，実装基板側に設けた半田により光導波路素子と実装
基板とを固定する光モジュールの組立方法に関する。
【０１３８】図４３に示すように，本実施例では，光導
波路素子１２０−５の第１の上部クラッド層１２５ａ−
５上面に，半田パッド１９１−５が形成される。ここ
で，半田パッド１９１−５は，アライメントマーカ１２
７−５を基準にして所定位置に形成されている。尚，本
実施例において，半田パッド１９１−５は，例えば，膜
厚約０．１μｍのチタン（Ｔｉ）膜上に膜厚約０．１μ
ｍの金（Ａｕ）薄膜を積層して，形成することができ
る。
波路素子１２０−５の第１の上部クラッド層１２５ａ−
５上面に，半田パッド１９１−５が形成される。ここ
で，半田パッド１９１−５は，アライメントマーカ１２
７−５を基準にして所定位置に形成されている。尚，本
実施例において，半田パッド１９１−５は，例えば，膜
厚約０．１μｍのチタン（Ｔｉ）膜上に膜厚約０．１μ
ｍの金（Ａｕ）薄膜を積層して，形成することができ
る。
【０１３９】また，本実施例では，実装基板１１０−５
のキャビティ１１３−５の両側には，キャビティ１９２
−５が形成される。かかるキャビティ１９２−５は，例
えば，異方性エッチングにより形成することができる。
本実施例において，キャビティ１９２−５の深さは，例
えば約１２μｍとすることができる。さらに，キャビテ
ィ１９２−５の底部には，半田パッド１９３−５が形成
される。かかる半田パッド１９３−５は，アライメント
マーカ１１４−５を基準にして所定位置に形成されてい
る。かかる半田パッド１９３−５は，例えば，膜厚約
０．１μｍのチタン（Ｔｉ）膜上に膜厚約０．１μｍの
金（Ａｕ）薄膜を積層して，形成することができる。さ
らに，キャビティ１９２−５には，半田バンプ１９４−
５が設けられる。ここで，半田バンプ１９４−５は，例
えば直径約１３μｍのボール半田を素材とし，半田パッ
ド１９３−５上に例えばフラックスを用いて仮固定され
る。
のキャビティ１１３−５の両側には，キャビティ１９２
−５が形成される。かかるキャビティ１９２−５は，例
えば，異方性エッチングにより形成することができる。
本実施例において，キャビティ１９２−５の深さは，例
えば約１２μｍとすることができる。さらに，キャビテ
ィ１９２−５の底部には，半田パッド１９３−５が形成
される。かかる半田パッド１９３−５は，アライメント
マーカ１１４−５を基準にして所定位置に形成されてい
る。かかる半田パッド１９３−５は，例えば，膜厚約
０．１μｍのチタン（Ｔｉ）膜上に膜厚約０．１μｍの
金（Ａｕ）薄膜を積層して，形成することができる。さ
らに，キャビティ１９２−５には，半田バンプ１９４−
５が設けられる。ここで，半田バンプ１９４−５は，例
えば直径約１３μｍのボール半田を素材とし，半田パッ
ド１９３−５上に例えばフラックスを用いて仮固定され
る。
【０１４０】本実施例に係る組立方法において，面方向
の光軸調整は，アライメントマーカ１１４−５とアライ
メントマーカ１２７−５とを用いて達成される。鉛直方
向については，面方向の光軸位置が保持された状態で，
半田バンプ１９４−５が，光導波路素子１２０−５の半
田パッド１９１−５の上面に接触するように光導波路素
子１２０−５を実装基板１１０−５に設置する。次に，
光導波路素子１２０−５に荷重を加えた状態で加熱して
半田バンプ１９４−５を一旦溶融させ，続いて降温して
半田バンプ１９４−５を凝固させる。かかる工程におい
ては，半田バンプ１９４−５の溶融により，光導波路素
子１２０−５の上部クラッド層１２５ａ−５の上面が実
装基板１１０−５の上面に相合わされることとなり，光
軸高さ調整が達成される。さらに，かかる工程では，半
田バンプ１９４−５の凝固により，光導波路素子１２０
−５が実装基板１１０−５に接着される。
の光軸調整は，アライメントマーカ１１４−５とアライ
メントマーカ１２７−５とを用いて達成される。鉛直方
向については，面方向の光軸位置が保持された状態で，
半田バンプ１９４−５が，光導波路素子１２０−５の半
田パッド１９１−５の上面に接触するように光導波路素
子１２０−５を実装基板１１０−５に設置する。次に，
光導波路素子１２０−５に荷重を加えた状態で加熱して
半田バンプ１９４−５を一旦溶融させ，続いて降温して
半田バンプ１９４−５を凝固させる。かかる工程におい
ては，半田バンプ１９４−５の溶融により，光導波路素
子１２０−５の上部クラッド層１２５ａ−５の上面が実
装基板１１０−５の上面に相合わされることとなり，光
軸高さ調整が達成される。さらに，かかる工程では，半
田バンプ１９４−５の凝固により，光導波路素子１２０
−５が実装基板１１０−５に接着される。
【０１４１】以上説明した本実施例によれば，光導波路
素子と実装基板とが半田で接着される。したがって，実
装基板上に半田で接着されるために熱膨張による接着部
の伸縮により変化する光半導体素子の光軸高さに合わせ
て，光導波路素子の光軸高さを変化させることができ
る。したがって，組立方法での温度変化に起因した光軸
高さずれによる光学要素相互の光接続損失の変化が極め
て小さい光モジュールを製造することができる。
素子と実装基板とが半田で接着される。したがって，実
装基板上に半田で接着されるために熱膨張による接着部
の伸縮により変化する光半導体素子の光軸高さに合わせ
て，光導波路素子の光軸高さを変化させることができ
る。したがって，組立方法での温度変化に起因した光軸
高さずれによる光学要素相互の光接続損失の変化が極め
て小さい光モジュールを製造することができる。
【０１４２】また，本実施例によれば，光導波路素子と
実装基板とを半田で接着することにより非常に強固な接
着が可能で信頼性が向上すると共に，リワークも可能と
なり，光モジュールの製造歩留まりが向上する。さら
に，本実施例では，半田バンプの凝固に伴い，光導波路
素子と実装基板とは自ずと引き付け合う。したがって，
光導波路素子の上部クラッド層の上面を確実に実装基板
の上面に接触させることができる。さらに，光導波路素
子に光導波路層側を上面にした場合に凸状の反りがある
場合に，反りを矯正することができる。結果として，本
実施例によれば，光軸高さの調整精度が高まる。
実装基板とを半田で接着することにより非常に強固な接
着が可能で信頼性が向上すると共に，リワークも可能と
なり，光モジュールの製造歩留まりが向上する。さら
に，本実施例では，半田バンプの凝固に伴い，光導波路
素子と実装基板とは自ずと引き付け合う。したがって，
光導波路素子の上部クラッド層の上面を確実に実装基板
の上面に接触させることができる。さらに，光導波路素
子に光導波路層側を上面にした場合に凸状の反りがある
場合に，反りを矯正することができる。結果として，本
実施例によれば，光軸高さの調整精度が高まる。
【０１４３】また，本実施例では，光導波路素子のアラ
イメントマーカと実装基板のアライメントマーカとは，
半田バンプ接続のための半田パッドを兼ねているので，
半田溶融時に光導波路素子を無負荷にすれば，半田バン
プのセルフアライメント効果を利用したパッシブアライ
メントも可能になる。さらにまた，光導波路素子側には
半田パッドや半田接続のための空間を形成する必要が無
いので，光導波路素子の製造歩留まりを劣化させるおそ
れがない。
イメントマーカと実装基板のアライメントマーカとは，
半田バンプ接続のための半田パッドを兼ねているので，
半田溶融時に光導波路素子を無負荷にすれば，半田バン
プのセルフアライメント効果を利用したパッシブアライ
メントも可能になる。さらにまた，光導波路素子側には
半田パッドや半田接続のための空間を形成する必要が無
いので，光導波路素子の製造歩留まりを劣化させるおそ
れがない。
【０１４４】（第８実施例）次に，図４４及び図４５を
参照しながら，第８実施例について説明する。尚，本実
施例に係る光モジュールの組立方法は，図４３に示す上
記第７実施例に係る光モジュールの組立方法とは逆に，
光導波路素子側に設けた半田を用いて光導波路素子と実
装基板とを固定する光モジュールの組立方法に関する。
参照しながら，第８実施例について説明する。尚，本実
施例に係る光モジュールの組立方法は，図４３に示す上
記第７実施例に係る光モジュールの組立方法とは逆に，
光導波路素子側に設けた半田を用いて光導波路素子と実
装基板とを固定する光モジュールの組立方法に関する。
【０１４５】図４５に示すように，本実施例では，光導
波路素子１２０−６に，下部クラッド層１２３−６上に
形成されたアライメントマーカ１２７−６上の第１の上
部クラッド層１２５ａ−６が除去されて，空間１９１−
６が形成される。アライメントマーカ１２７−６は，図
４５に示す上記第７実施例の半田パッド１９２−６と略
同一の構成を有する。さらに，空間１９１−６には，半
田バンプ１９４−６が設けられている。かかる半田バン
プ１９４−６は，例えば直径約１３μｍのボール半田を
素材とし，アライメントマーカ１２７−６上にフラック
スを用いて仮固定される。
波路素子１２０−６に，下部クラッド層１２３−６上に
形成されたアライメントマーカ１２７−６上の第１の上
部クラッド層１２５ａ−６が除去されて，空間１９１−
６が形成される。アライメントマーカ１２７−６は，図
４５に示す上記第７実施例の半田パッド１９２−６と略
同一の構成を有する。さらに，空間１９１−６には，半
田バンプ１９４−６が設けられている。かかる半田バン
プ１９４−６は，例えば直径約１３μｍのボール半田を
素材とし，アライメントマーカ１２７−６上にフラック
スを用いて仮固定される。
【０１４６】また，実装基板１１０−６は，図２に示す
実装基板１１０においてアライメントマーカ１１４に換
えて図４５に示す上記第７実施例の半田パッド１９２−
５と略同一の構成を有するアライメントマーカ１１４−
６が形成されたものである。
実装基板１１０においてアライメントマーカ１１４に換
えて図４５に示す上記第７実施例の半田パッド１９２−
５と略同一の構成を有するアライメントマーカ１１４−
６が形成されたものである。
【０１４７】本実施例に係る組立方法において，面方向
の光軸調整は，アライメントマーカ１１４−６とアライ
メントマーカ１２７−６とを用いて達成される。鉛直方
向については，面方向の光軸位置が保持された状態で，
半田バンプ１９４−６が，実装基板１１０−６のアライ
メントマーカ１１４−６上面に接触するように光導波路
素子１２０−６を実装基板１１０−６に設置する。次
に，光導波路素子１２０−６に荷重を加えた状態で加熱
して半田バンプ１９４−６を一旦溶融させ，続いて降温
して半田バンプ１９４−６を凝固させる。かかる工程で
は，半田バンプ１９４−６の溶融により，光導波路素子
１２０−６の上部クラッド層１２５ａ−６の上面が実装
基板１１０−６の上面に相合わされて，光軸高さ調整が
達成される。さらに，かかる工程では，半田バンプ１９
４−６の凝固により，光導波路素子１２０−６が実装基
板１１０−６に半田バンプ１９４−６を介して接着され
る。
の光軸調整は，アライメントマーカ１１４−６とアライ
メントマーカ１２７−６とを用いて達成される。鉛直方
向については，面方向の光軸位置が保持された状態で，
半田バンプ１９４−６が，実装基板１１０−６のアライ
メントマーカ１１４−６上面に接触するように光導波路
素子１２０−６を実装基板１１０−６に設置する。次
に，光導波路素子１２０−６に荷重を加えた状態で加熱
して半田バンプ１９４−６を一旦溶融させ，続いて降温
して半田バンプ１９４−６を凝固させる。かかる工程で
は，半田バンプ１９４−６の溶融により，光導波路素子
１２０−６の上部クラッド層１２５ａ−６の上面が実装
基板１１０−６の上面に相合わされて，光軸高さ調整が
達成される。さらに，かかる工程では，半田バンプ１９
４−６の凝固により，光導波路素子１２０−６が実装基
板１１０−６に半田バンプ１９４−６を介して接着され
る。
【０１４８】以上説明した本実施例によれば，光導波路
素子と実装基板とが半田で接着される。したがって，実
装基板上に半田で接着されるために熱膨張による接着部
の伸縮により変化する光半導体素子の光軸高さに合わせ
て，光導波路素子の光軸高さを変化させることができ
る。したがって，組立方法での温度変化に起因した光軸
高さずれによる光学要素相互の光接続損失の変化が極め
て小さい光モジュールを製造することができる。また，
本実施例によれば，光導波路素子と実装基板とを半田で
接着することにより非常に強固な接着が可能で信頼性が
向上すると共に，リワークも可能となり，光モジュール
の製造歩留まりが向上する。
素子と実装基板とが半田で接着される。したがって，実
装基板上に半田で接着されるために熱膨張による接着部
の伸縮により変化する光半導体素子の光軸高さに合わせ
て，光導波路素子の光軸高さを変化させることができ
る。したがって，組立方法での温度変化に起因した光軸
高さずれによる光学要素相互の光接続損失の変化が極め
て小さい光モジュールを製造することができる。また，
本実施例によれば，光導波路素子と実装基板とを半田で
接着することにより非常に強固な接着が可能で信頼性が
向上すると共に，リワークも可能となり，光モジュール
の製造歩留まりが向上する。
【０１４９】さらに，本実施例では，半田の凝固に伴
い，光導波路素子と実装基板は自ずと引き付け合う。し
たがって，光導波路素子の上部クラッド層の上面を確実
に実装基板の上面に接触させることができる。また，光
導波路素子に光導波路層側を上面にした場合に凸状の反
りがある場合に，反りを矯正することができる。結果と
して，光軸高さの調整精度が高まる。
い，光導波路素子と実装基板は自ずと引き付け合う。し
たがって，光導波路素子の上部クラッド層の上面を確実
に実装基板の上面に接触させることができる。また，光
導波路素子に光導波路層側を上面にした場合に凸状の反
りがある場合に，反りを矯正することができる。結果と
して，光軸高さの調整精度が高まる。
【０１５０】さらに，本実施例では，光導波路素子のア
ライメントマーカと実装基板のアライメントマーカは，
半田バンプ接続のための半田パッドを兼ねているので，
半田溶融時に光導波路素子を無負荷にすれば，半田バン
プのセルフアライメント効果を利用したパッシブアライ
メントも可能になる。
ライメントマーカと実装基板のアライメントマーカは，
半田バンプ接続のための半田パッドを兼ねているので，
半田溶融時に光導波路素子を無負荷にすれば，半田バン
プのセルフアライメント効果を利用したパッシブアライ
メントも可能になる。
【０１５１】（第９実施例）次に，図４６を参照しなが
ら，第９実施例について説明する。本実施例は，第２の
上部クラッド層に換えてキャビティ内に充填した充填材
を用いる光導波路素子と実装基板とを固定する光モジュ
ールの組立方法に関する。
ら，第９実施例について説明する。本実施例は，第２の
上部クラッド層に換えてキャビティ内に充填した充填材
を用いる光導波路素子と実装基板とを固定する光モジュ
ールの組立方法に関する。
【０１５２】図４６に示すように，光モジュール１００
−７に適用される光導波路素子１２０−７は，図７に示
す光導波路素子１２０において第２の上部クラッド層１
２５ｂが形成されていないものと略同一の構成を有す
る。本実施例に係る組立方法では，かかる光導波路素子
１２０−７が図７に示す実装基板１３０と略同一の実装
基板１３０−７上に搭載される。そして，該搭載に際し
て，実装基板１３０−７のキャビティ１１３−７内に樹
脂１９５−７が充填される。ここで，樹脂１９５−７に
は，例えば硬化後に屈折率が下部クラッド層１２３−７
と略同一となるエポキシ樹脂を主成分とする紫外線硬化
型の接着剤を用いることができる。
−７に適用される光導波路素子１２０−７は，図７に示
す光導波路素子１２０において第２の上部クラッド層１
２５ｂが形成されていないものと略同一の構成を有す
る。本実施例に係る組立方法では，かかる光導波路素子
１２０−７が図７に示す実装基板１３０と略同一の実装
基板１３０−７上に搭載される。そして，該搭載に際し
て，実装基板１３０−７のキャビティ１１３−７内に樹
脂１９５−７が充填される。ここで，樹脂１９５−７に
は，例えば硬化後に屈折率が下部クラッド層１２３−７
と略同一となるエポキシ樹脂を主成分とする紫外線硬化
型の接着剤を用いることができる。
【０１５３】以上説明した本実施例に係る光モジュール
は，第２の上部クラッド層よりも厚みがあるキャビティ
の充填材が第２の上部クラッド層に換えて適用されるこ
とから，光伝播特性をより一層向上させることができ
る。さらに，敢えて第２の上部クラッド層を備えない製
造の容易な光導波路素子を用いて，キャビティ内を前記
第２の上部クラッド層の代替としての充填材により，実
質的に図１に示す光導波路素子１２０と同等又はそれ以
上の光伝搬特性が得られる光モジュールを製造すること
ができる。さらにまた，本実施例では，充填材に接着性
材料を用いれば，光導波路素子と実装基板とを強固に固
定することができる。
は，第２の上部クラッド層よりも厚みがあるキャビティ
の充填材が第２の上部クラッド層に換えて適用されるこ
とから，光伝播特性をより一層向上させることができ
る。さらに，敢えて第２の上部クラッド層を備えない製
造の容易な光導波路素子を用いて，キャビティ内を前記
第２の上部クラッド層の代替としての充填材により，実
質的に図１に示す光導波路素子１２０と同等又はそれ以
上の光伝搬特性が得られる光モジュールを製造すること
ができる。さらにまた，本実施例では，充填材に接着性
材料を用いれば，光導波路素子と実装基板とを強固に固
定することができる。
【０１５４】以上説明したように，本実施の形態では，
光導波路素子と実装基板とが分離形成されているため，
例えば，材料，組成，形状，構造，製造，光学的条件，
実装精度或いは使用環境等に関する様々な制約が緩和さ
れ，様々な相乗的な効果を得ることができる。
光導波路素子と実装基板とが分離形成されているため，
例えば，材料，組成，形状，構造，製造，光学的条件，
実装精度或いは使用環境等に関する様々な制約が緩和さ
れ，様々な相乗的な効果を得ることができる。
【０１５５】一例を挙げれば，本実施の形態では，実装
基板にＶ溝を形成するために，光導波路素子の基板に異
方性エッチングが可能な単結晶シリコンを用いる必要が
ない。したがって，光導波路素子の基板には，光導波路
層の主材料たる石英系ガラスから形成されたものを用い
ることができる。結果として，光導波路素子の基板と光
導波路層と両者の熱膨張係数の相違による反りが発生し
ずらくなり，光導波路素子の製造歩留まりが向上する。
基板にＶ溝を形成するために，光導波路素子の基板に異
方性エッチングが可能な単結晶シリコンを用いる必要が
ない。したがって，光導波路素子の基板には，光導波路
層の主材料たる石英系ガラスから形成されたものを用い
ることができる。結果として，光導波路素子の基板と光
導波路層と両者の熱膨張係数の相違による反りが発生し
ずらくなり，光導波路素子の製造歩留まりが向上する。
【０１５６】また，本実施の形態に係る光モジュールに
おいて，鉛直方向のアライメントは，実装基板の設置面
に規定される基準平面を基準として実施される。即ち，
まず，フェイスダウン状態で実装基板に搭載される光導
波路素子では，第１の上部クラッド層の高精度の膜厚調
整により，実装時における下部クラッド層上面の基準平
面からの高さが制御される。そして，コア層の高精度の
膜厚調整により，下部クラッド層の上面から光軸までの
距離が制御される。結果として，実装時における基準平
面に対する光導波路素子の光軸高さは，第１の上部クラ
ッド層の膜厚とコア層下面から光軸までの距離との差と
して規定されることとなる。本実施の形態においては，
かかる光軸高さが，実装時における基準平面に対する光
導波路素子の光軸高さと実質的に同一となる光導波路素
子を用いることにより，光半導体素子と光導波路素子と
の光軸高さの調整が受動的かつ高精度に達成できる。
おいて，鉛直方向のアライメントは，実装基板の設置面
に規定される基準平面を基準として実施される。即ち，
まず，フェイスダウン状態で実装基板に搭載される光導
波路素子では，第１の上部クラッド層の高精度の膜厚調
整により，実装時における下部クラッド層上面の基準平
面からの高さが制御される。そして，コア層の高精度の
膜厚調整により，下部クラッド層の上面から光軸までの
距離が制御される。結果として，実装時における基準平
面に対する光導波路素子の光軸高さは，第１の上部クラ
ッド層の膜厚とコア層下面から光軸までの距離との差と
して規定されることとなる。本実施の形態においては，
かかる光軸高さが，実装時における基準平面に対する光
導波路素子の光軸高さと実質的に同一となる光導波路素
子を用いることにより，光半導体素子と光導波路素子と
の光軸高さの調整が受動的かつ高精度に達成できる。
【０１５７】加えて，本実施の形態においては，面方向
の光軸調整についても，実装基板上に備えるアライメン
トマーカを，例えば薄膜のフォトレジストを用いて高精
度に形成することができるので，形状精度に優れるアラ
イメントマーカを用いてインデックスアライメントが実
施できる。したがって，従来の光モジュールに比べて高
精度な光軸調整が達成できる。
の光軸調整についても，実装基板上に備えるアライメン
トマーカを，例えば薄膜のフォトレジストを用いて高精
度に形成することができるので，形状精度に優れるアラ
イメントマーカを用いてインデックスアライメントが実
施できる。したがって，従来の光モジュールに比べて高
精度な光軸調整が達成できる。
【０１５８】以上より，本実施の形態によれば，光導波
路素子と光半導体素子との面方向及び鉛直方向の光軸調
整が，いずれの精度を損ねることなく高精度に達成でき
る。
路素子と光半導体素子との面方向及び鉛直方向の光軸調
整が，いずれの精度を損ねることなく高精度に達成でき
る。
【０１５９】また，同様の原理により，光導波路素子と
光ファイバ端についても，光軸高さの調整が受動的かつ
高精度に達成される。加えて，光ファイバ端について
は，実装基板に形成したＶ溝を利用できるため面方向に
ついても受動的かつ高精度な光軸調整が達成できる。即
ち，光ファイバ端についてはパッシブアライメントによ
る光軸調整が利用できる。
光ファイバ端についても，光軸高さの調整が受動的かつ
高精度に達成される。加えて，光ファイバ端について
は，実装基板に形成したＶ溝を利用できるため面方向に
ついても受動的かつ高精度な光軸調整が達成できる。即
ち，光ファイバ端についてはパッシブアライメントによ
る光軸調整が利用できる。
【０１６０】以上から，本実施の形態によれば，従来の
光モジュールで必要であった，光ファイバアレイ等の高
額な部品，調整のための調整装置，及び調整工程が不要
となる。さらに，光ファイバアレイと光導波路素子を接
着するために必要であったリドなども不要となり，光モ
ジュールの製造性を向上させることができる。さらにま
た，本実施の形態によれば，光導波路素子と光半導体素
子ならびに光ファイバ端との光軸調整が高精度かつ簡易
な光モジュールを実現でき，光通信端末用の送受信機能
を有する光モジュールの経済性を高めることが可能とな
る。
光モジュールで必要であった，光ファイバアレイ等の高
額な部品，調整のための調整装置，及び調整工程が不要
となる。さらに，光ファイバアレイと光導波路素子を接
着するために必要であったリドなども不要となり，光モ
ジュールの製造性を向上させることができる。さらにま
た，本実施の形態によれば，光導波路素子と光半導体素
子ならびに光ファイバ端との光軸調整が高精度かつ簡易
な光モジュールを実現でき，光通信端末用の送受信機能
を有する光モジュールの経済性を高めることが可能とな
る。
【０１６１】さらに，本実施の形態においては，コアパ
ターンが第１の上部クラッド層と第２の上部クラッド層
からなる厚い上部クラッド層と厚い下部クラッド層で被
覆されているので，優れた光信号の伝搬特性を有する光
導波路素子を備えた光モジュールを構成することができ
る。また，特に，従来の光モジュールの光導波路素子の
構造を作製するために必要であった高度な制御技術を要
する研磨工程等を含まず，ドライエッチング法等の通常
の製造方法による光導波路素子の構造でよいため，光導
波路素子の製造歩留まりが向上する。
ターンが第１の上部クラッド層と第２の上部クラッド層
からなる厚い上部クラッド層と厚い下部クラッド層で被
覆されているので，優れた光信号の伝搬特性を有する光
導波路素子を備えた光モジュールを構成することができ
る。また，特に，従来の光モジュールの光導波路素子の
構造を作製するために必要であった高度な制御技術を要
する研磨工程等を含まず，ドライエッチング法等の通常
の製造方法による光導波路素子の構造でよいため，光導
波路素子の製造歩留まりが向上する。
【０１６２】尚，本実施の形態において，第１の上部ク
ラッド層は，少なくとも光軸高さ調整を行う部分の溝上
面が露出していればよく，他の部分は任意に所望の形状
とすることができる。さらに，キャビティのテーパ部除
去は，必要に応じて実施すればよく，またテーパ部を除
去する場合でも全てを除去し溝を形成する必要はなく，
少なくとも光導波路素子の第２の上部クラッド層とテー
パ部が接触しない程度に除去すればよい。さらにまた，
キャビティは貫通孔でもよい。
ラッド層は，少なくとも光軸高さ調整を行う部分の溝上
面が露出していればよく，他の部分は任意に所望の形状
とすることができる。さらに，キャビティのテーパ部除
去は，必要に応じて実施すればよく，またテーパ部を除
去する場合でも全てを除去し溝を形成する必要はなく，
少なくとも光導波路素子の第２の上部クラッド層とテー
パ部が接触しない程度に除去すればよい。さらにまた，
キャビティは貫通孔でもよい。
【０１６３】（第２の実施の形態）次に，図４７〜図６
５を参照しながら，第２の実施の形態について説明す
る。尚，本実施の形態に係る光モジュール，光導波路素
子及び実装基板は，上記第１の実施の形態に係る光モジ
ュール，光導波路素子及び実装基板と，略同一の機能と
類似の構成とを有する。そこで，以下では，本実施の形
態の上記第１の実施の形態との相違部分について詳述
し，本実施の形態と上記第１の実施の形態とで一致部分
については詳細説明を省略する。
５を参照しながら，第２の実施の形態について説明す
る。尚，本実施の形態に係る光モジュール，光導波路素
子及び実装基板は，上記第１の実施の形態に係る光モジ
ュール，光導波路素子及び実装基板と，略同一の機能と
類似の構成とを有する。そこで，以下では，本実施の形
態の上記第１の実施の形態との相違部分について詳述
し，本実施の形態と上記第１の実施の形態とで一致部分
については詳細説明を省略する。
【０１６４】図４７に示すように，本実施の形態に係る
光モジュール２００は，実装基板２１０上に，コアパタ
ーン２２４ａにより光信号の分岐や分波等を行う受動素
子である光導波路素子２２０と，光信号と電気信号の変
換を行う能動素子である光半導体素子２３０と，光モジ
ュール２００外部との光信号の伝送線路である光ファイ
バ端２４０と，を備えている。
光モジュール２００は，実装基板２１０上に，コアパタ
ーン２２４ａにより光信号の分岐や分波等を行う受動素
子である光導波路素子２２０と，光信号と電気信号の変
換を行う能動素子である光半導体素子２３０と，光モジ
ュール２００外部との光信号の伝送線路である光ファイ
バ端２４０と，を備えている。
【０１６５】かかる光モジュール２００の構成部品の配
置関係及び接続関係は，図１に示す光モジュール１００
の構成部品の配置関係及び接続関係と略同一である。さ
らに，かかる光モジュール２００の構成部品のうちで，
光半導体素子２３０及び光ファイバ端２４０は，図２に
示す光半導体素子１３０及び光ファイバ端１４０と略同
一のものである。
置関係及び接続関係は，図１に示す光モジュール１００
の構成部品の配置関係及び接続関係と略同一である。さ
らに，かかる光モジュール２００の構成部品のうちで，
光半導体素子２３０及び光ファイバ端２４０は，図２に
示す光半導体素子１３０及び光ファイバ端１４０と略同
一のものである。
【０１６６】一方，図４８に示すように，実装基板２１
０の第２領域２１１ｃは，図２に示す実装基板１１０の
第２領域１１１ｃと相違する。実装基板２１０におい
て，光導波路素子２２０が設置される第２領域２１１ｃ
は，平面状に形成されており，図２に示すキャビティ１
１３に相当する構成を持たない。さらに，実装基板２１
０は，第２領域２１１ｃにキャビティが形成されていな
いために，図２に示す溝１１６に相当する構成も持たな
い。尚，本実施の形態に係る実装基板２１０の他の構成
は，図２に示す上記第１の実施の形態に係る実装基板１
１０と略同一である。
０の第２領域２１１ｃは，図２に示す実装基板１１０の
第２領域１１１ｃと相違する。実装基板２１０におい
て，光導波路素子２２０が設置される第２領域２１１ｃ
は，平面状に形成されており，図２に示すキャビティ１
１３に相当する構成を持たない。さらに，実装基板２１
０は，第２領域２１１ｃにキャビティが形成されていな
いために，図２に示す溝１１６に相当する構成も持たな
い。尚，本実施の形態に係る実装基板２１０の他の構成
は，図２に示す上記第１の実施の形態に係る実装基板１
１０と略同一である。
【０１６７】また，図５０に示すように，光モジュール
２００の光導波路素子２２０は，第１のクラッド層に相
当する上部クラッド層１２５の露出面が略平坦に形成さ
れており，図４に示す第２の上部クラッド層１２５ｂに
相当するものを備えていない。本実施の形態に係る光導
波路素子２２０の他の構成は，図４に示す上記第１の実
施の形態に係る光導波路素子１２０と略同一である。
２００の光導波路素子２２０は，第１のクラッド層に相
当する上部クラッド層１２５の露出面が略平坦に形成さ
れており，図４に示す第２の上部クラッド層１２５ｂに
相当するものを備えていない。本実施の形態に係る光導
波路素子２２０の他の構成は，図４に示す上記第１の実
施の形態に係る光導波路素子１２０と略同一である。
【０１６８】ここで，実施例として，以上説明した光モ
ジュール２００に適用可能な本実施の形態に係る実装基
板の製造方法例及び光導波路素子の製造方法例ついて，
図５７〜図６３を参照しながら説明する。尚，図５７〜
図５９は，第１実施例に係る実装基板の製造方法につい
ての説明図である。また，図６０及び図６１は，第２実
施例に係る光導波路素子の製造方法の説明図であり，図
６２及び図６３は，第３実施例に係る光導波路素子の製
造方法の説明図である。
ジュール２００に適用可能な本実施の形態に係る実装基
板の製造方法例及び光導波路素子の製造方法例ついて，
図５７〜図６３を参照しながら説明する。尚，図５７〜
図５９は，第１実施例に係る実装基板の製造方法につい
ての説明図である。また，図６０及び図６１は，第２実
施例に係る光導波路素子の製造方法の説明図であり，図
６２及び図６３は，第３実施例に係る光導波路素子の製
造方法の説明図である。
【０１６９】（第１実施例）まず，第１実施例は，光フ
ァイバ端を固定するＶ溝と光導波路素子及び／又は光半
導体素子の面方向アライメントに使用するアライメント
マーカとを同一工程で形成する実装基板の製造方法に関
する。
ァイバ端を固定するＶ溝と光導波路素子及び／又は光半
導体素子の面方向アライメントに使用するアライメント
マーカとを同一工程で形成する実装基板の製造方法に関
する。
【０１７０】図５７〜図５９に示すように，本実施例に
係る実装基板の製造方法では，まず，単結晶シリコン基
板２６０ａ上に，窒化シリコンからなるレジスト膜２６
９ａを形成する。次いで，レジスト膜２６９ａ上に，フ
ォトリソ・エッチングにより，光ファイバ端を固定する
Ｖ溝２６２ａとアライメントマーカ２６４ａ及び／又は
アライメントマーカ２６７ａとの同時形成用のレジスト
パターンを形成する。続いて，水酸化カリウム（ＫＯ
Ｈ）を含有する溶液に該単結晶シリコン基板２６０ａを
侵漬し，異方性エッチングによりＶ溝２６２ａとアライ
メントマーカ２６４ａ及び／又はアライメントマーカ２
６７ａとを形成する。最後に，レジスト膜２６９ａを除
去して，本実施の形態に係る実装基板が形成される。
係る実装基板の製造方法では，まず，単結晶シリコン基
板２６０ａ上に，窒化シリコンからなるレジスト膜２６
９ａを形成する。次いで，レジスト膜２６９ａ上に，フ
ォトリソ・エッチングにより，光ファイバ端を固定する
Ｖ溝２６２ａとアライメントマーカ２６４ａ及び／又は
アライメントマーカ２６７ａとの同時形成用のレジスト
パターンを形成する。続いて，水酸化カリウム（ＫＯ
Ｈ）を含有する溶液に該単結晶シリコン基板２６０ａを
侵漬し，異方性エッチングによりＶ溝２６２ａとアライ
メントマーカ２６４ａ及び／又はアライメントマーカ２
６７ａとを形成する。最後に，レジスト膜２６９ａを除
去して，本実施の形態に係る実装基板が形成される。
【０１７１】以上説明したように，本実施例では，フォ
トリソ・エッチングにより，Ｖ溝とアライメントマーカ
との形成用パターンをレジスト膜に同時形成する。した
がって，Ｖ溝とアライメントマーカとの位置関係をきわ
めて高精度に調整することができる。結果として，本実
施例を適用することにより，光モジュールにおいては，
光ファイバ端と光導波路素子及び／又は光半導体素子と
の面方向の光軸調整が高精度に実現可能となる。
トリソ・エッチングにより，Ｖ溝とアライメントマーカ
との形成用パターンをレジスト膜に同時形成する。した
がって，Ｖ溝とアライメントマーカとの位置関係をきわ
めて高精度に調整することができる。結果として，本実
施例を適用することにより，光モジュールにおいては，
光ファイバ端と光導波路素子及び／又は光半導体素子と
の面方向の光軸調整が高精度に実現可能となる。
【０１７２】さらに，本実施例においては，エッチング
により掘り下げられた部分として実装基板のアライメン
トマーカが形成されるため，該アライメントマーカは，
実装基板の設置面において凹部を成す。したがって，実
装時に光導波路素子及び／又は光半導体素子のアライメ
ントマーカを実装基板のアライメントマーカ内に収容す
ることができる。
により掘り下げられた部分として実装基板のアライメン
トマーカが形成されるため，該アライメントマーカは，
実装基板の設置面において凹部を成す。したがって，実
装時に光導波路素子及び／又は光半導体素子のアライメ
ントマーカを実装基板のアライメントマーカ内に収容す
ることができる。
【０１７３】結果として，本実施例によれば，光導波路
素子及び／又は光半導体素子のアライメントマーカが光
軸高さ精度に影響する程厚い膜厚で形成されている場合
でも，光半導体素子及び／又は光半導体素子の鉛直方向
の光軸調整を高精度に実現することができる。さらに，
光導波路素子及び／又は光半導体素子のアライメントマ
ーカに，高精度の膜厚調整が要求されないため，フォト
リソ・エッチングや薄膜等により簡単に光導波路素子及
び／又は光半導体素子のアライメントマーカを形成する
ことができる。したがって，光導波路素子及び／又は光
半導体素子の製造工程を簡素化することができる。
素子及び／又は光半導体素子のアライメントマーカが光
軸高さ精度に影響する程厚い膜厚で形成されている場合
でも，光半導体素子及び／又は光半導体素子の鉛直方向
の光軸調整を高精度に実現することができる。さらに，
光導波路素子及び／又は光半導体素子のアライメントマ
ーカに，高精度の膜厚調整が要求されないため，フォト
リソ・エッチングや薄膜等により簡単に光導波路素子及
び／又は光半導体素子のアライメントマーカを形成する
ことができる。したがって，光導波路素子及び／又は光
半導体素子の製造工程を簡素化することができる。
【０１７４】（第２実施例）第２実施例は，コア層のパ
ターニングとアライメントマーカの形成とを同時に実現
する光導波路素子の製造方法に関する。ここで，図６０
及び図６１は，本実施例に係る光導波路素子の製造方法
の各工程についての説明図である。
ターニングとアライメントマーカの形成とを同時に実現
する光導波路素子の製造方法に関する。ここで，図６０
及び図６１は，本実施例に係る光導波路素子の製造方法
の各工程についての説明図である。
【０１７５】本実施例では，まず，図６０（ａ）に示す
ように，基板２７１−１上に下部クラッド層２７３−１
を積層し，続いて，下部クラッド層２７３−１上に例え
ばＣＶＤ法により高精度の膜厚調整をしながらコア層２
７４−１を積層する。
ように，基板２７１−１上に下部クラッド層２７３−１
を積層し，続いて，下部クラッド層２７３−１上に例え
ばＣＶＤ法により高精度の膜厚調整をしながらコア層２
７４−１を積層する。
【０１７６】次に，図６０（ｂ）に示すように，コア層
２７４−１の上面にレジストパターン２７８−１を形成
する。レジストパターン２７８−１は，コアパターン２
７４ａ−１（図６０（ｃ））形成用のパターンと，光軸
高さの調整部分である側部パターン２７４ｂ−１（図６
０（ｃ））形成用のパターンと，から構成される。さら
に，本実施例では，側部パターン２７４ｂ−１（図６０
（ｃ））形成用のパターンの一部に，アライメントマー
カ２７７−１が形成されている。本実施例において，レ
ジストパターン２７８−１を構成する以上説明したいず
れのパターンも，例えば同一のレジスト膜から同一のフ
ォトリソ・エッチングにより形成することができる。本
実施例において，かかるレジストパターン２７８−１
は，例えばタングステン・シリサイドのレジスト膜から
形成することができる。
２７４−１の上面にレジストパターン２７８−１を形成
する。レジストパターン２７８−１は，コアパターン２
７４ａ−１（図６０（ｃ））形成用のパターンと，光軸
高さの調整部分である側部パターン２７４ｂ−１（図６
０（ｃ））形成用のパターンと，から構成される。さら
に，本実施例では，側部パターン２７４ｂ−１（図６０
（ｃ））形成用のパターンの一部に，アライメントマー
カ２７７−１が形成されている。本実施例において，レ
ジストパターン２７８−１を構成する以上説明したいず
れのパターンも，例えば同一のレジスト膜から同一のフ
ォトリソ・エッチングにより形成することができる。本
実施例において，かかるレジストパターン２７８−１
は，例えばタングステン・シリサイドのレジスト膜から
形成することができる。
【０１７７】次に，ドライエッチングにより，レジスト
パターン２７８−１被覆部以外のコア層２７４−１をエ
ッチングする。結果として，図６０（ｃ）に示すよう
に，コア層２７４−１には，コアパターン２７４ａ−１
と側部パターン２７４ｂ−１とが形成される。尚，かか
るエッチングでは，レジストパターン２７８−１被覆部
以外のコア層２７４−１の残さが残らないように，コア
層２７４−１の下面よりも若干深く，即ち下部クラッド
層２７３−１に達する深さまで行うことが好適である。
パターン２７８−１被覆部以外のコア層２７４−１をエ
ッチングする。結果として，図６０（ｃ）に示すよう
に，コア層２７４−１には，コアパターン２７４ａ−１
と側部パターン２７４ｂ−１とが形成される。尚，かか
るエッチングでは，レジストパターン２７８−１被覆部
以外のコア層２７４−１の残さが残らないように，コア
層２７４−１の下面よりも若干深く，即ち下部クラッド
層２７３−１に達する深さまで行うことが好適である。
【０１７８】次に，図６１（ａ）に示すように，アライ
メントマーカ２７７−１のみを残し，レジストパターン
２７８−１をフォトリソ・エッチングにより除去する。
次に，図６１（ｂ）に示すように，ウェハ全面を被覆す
るように，例えばＣＶＤ法により高精度に膜厚調整をし
ながら上部クラッド層２７５−１を積層する。結果とし
て，本実施の形態に係る光導波路素子が形成される。
メントマーカ２７７−１のみを残し，レジストパターン
２７８−１をフォトリソ・エッチングにより除去する。
次に，図６１（ｂ）に示すように，ウェハ全面を被覆す
るように，例えばＣＶＤ法により高精度に膜厚調整をし
ながら上部クラッド層２７５−１を積層する。結果とし
て，本実施の形態に係る光導波路素子が形成される。
【０１７９】以上説明したように，本実施例において
は，コアパターン形成用のレジストパターンとアライメ
ントマーカとが，コア層上に形成された同一のレジスト
膜から同一のフォトリソ・エッチングにより同時形成さ
れる。したがって，本実施例によれば，コアパターンと
アライメントマーカとの相互の位置関係を極めて高精度
に調整することができる。したがって，アライメントマ
ーカを用いて実装基板とアライメントを行うことは，実
質的にコアパターンをアライメントマーカとしてアライ
メントを行うことと等価になる。結果として，本実施例
によれば，面方向の光軸調整精度に優れた光導波路素子
を製造することができる。
は，コアパターン形成用のレジストパターンとアライメ
ントマーカとが，コア層上に形成された同一のレジスト
膜から同一のフォトリソ・エッチングにより同時形成さ
れる。したがって，本実施例によれば，コアパターンと
アライメントマーカとの相互の位置関係を極めて高精度
に調整することができる。したがって，アライメントマ
ーカを用いて実装基板とアライメントを行うことは，実
質的にコアパターンをアライメントマーカとしてアライ
メントを行うことと等価になる。結果として，本実施例
によれば，面方向の光軸調整精度に優れた光導波路素子
を製造することができる。
【０１８０】（第３の実施例）次に，図６２及び図６３
を参照しながら，第３実施例について説明する。本実施
例は，アライメントマーカが下部クラッド層上面に形成
されておりコア層の側部パターンを有さない光導波路素
子の製造方法に関する。尚，図６２及び図６３は，本実
施例に係る光導波路素子の製造方法の各工程についての
説明図である。
を参照しながら，第３実施例について説明する。本実施
例は，アライメントマーカが下部クラッド層上面に形成
されておりコア層の側部パターンを有さない光導波路素
子の製造方法に関する。尚，図６２及び図６３は，本実
施例に係る光導波路素子の製造方法の各工程についての
説明図である。
【０１８１】本実施例では，まず，図６２（ａ）に示す
ように，基板２７１−２上に下部クラッド層２７３−２
を積層し，続いて，下部クラッド層２７３−２上面にレ
ジストパターン２７８−２を形成する。かかるレジスト
パターン２７８−２は，コアパターン２７４ａ−２（図
６３（ａ））形成予定部に窓が形成されているととも
に，該窓以外の所定位置にアライメントマーカ２７７−
２が形成されている。かかるレジストパターン２７８−
２は，後述するコアパターン２７４ａ−２（図６３
（ａ））の形成時にエッチングストッパ膜として機能す
る。尚，レジストパターン２７８−２は，フォトリソ・
エッチングにより，例えばタングステン・シリサイドの
単一のレジスト膜から形成することができる。
ように，基板２７１−２上に下部クラッド層２７３−２
を積層し，続いて，下部クラッド層２７３−２上面にレ
ジストパターン２７８−２を形成する。かかるレジスト
パターン２７８−２は，コアパターン２７４ａ−２（図
６３（ａ））形成予定部に窓が形成されているととも
に，該窓以外の所定位置にアライメントマーカ２７７−
２が形成されている。かかるレジストパターン２７８−
２は，後述するコアパターン２７４ａ−２（図６３
（ａ））の形成時にエッチングストッパ膜として機能す
る。尚，レジストパターン２７８−２は，フォトリソ・
エッチングにより，例えばタングステン・シリサイドの
単一のレジスト膜から形成することができる。
【０１８２】次に，図６２（ｂ）に示すように，ウェハ
全面を被覆するように，ＣＶＤ法により高精度の膜厚調
整をしながらコア層２７４−２を積層する。次に，図６
３（ｃ）に示すように，コア層２７４−２上にコアパタ
ーン２７４ａ−２（図６３（ａ））形成用のレジストパ
ターン２７９−２を形成する。本実施例において，かか
るレジストパターン２７９−２は，アライメントマーカ
２７７−２を基準にして形成することができる。尚，レ
ジストパターン２７９−２は，フォトリソ・エッチング
により，例えばタングステン・シリサイドから形成する
ことができる。
全面を被覆するように，ＣＶＤ法により高精度の膜厚調
整をしながらコア層２７４−２を積層する。次に，図６
３（ｃ）に示すように，コア層２７４−２上にコアパタ
ーン２７４ａ−２（図６３（ａ））形成用のレジストパ
ターン２７９−２を形成する。本実施例において，かか
るレジストパターン２７９−２は，アライメントマーカ
２７７−２を基準にして形成することができる。尚，レ
ジストパターン２７９−２は，フォトリソ・エッチング
により，例えばタングステン・シリサイドから形成する
ことができる。
【０１８３】次に，図６３（ａ）に示すように，ドライ
エッチングにより，レジストパターン２７９−２被覆部
以外のコア層２７４−２をエッチングする。かかる際，
レジストパターンパターン２７９−２被覆部以外の部分
のコア層２７４−２の浅さが残らないように，コア層２
７４−２下面よりも若干掘り下げてエッチングする。
エッチングにより，レジストパターン２７９−２被覆部
以外のコア層２７４−２をエッチングする。かかる際，
レジストパターンパターン２７９−２被覆部以外の部分
のコア層２７４−２の浅さが残らないように，コア層２
７４−２下面よりも若干掘り下げてエッチングする。
【０１８４】次に，図６３（ｂ）に示すように，アライ
メントマーカ２７７−２以外のレジストパターン２７８
−２をフオトリソグラフィにより除去する。次に，図６
３（ｃ）に示すように，ウェハ全面を被覆するように，
例えばＣＶＤ法により高精度に膜厚調整をしながら上部
クラッド層２７５−２を積層する。結果として，本実施
の形態に係る光導波路素子が形成される。
メントマーカ２７７−２以外のレジストパターン２７８
−２をフオトリソグラフィにより除去する。次に，図６
３（ｃ）に示すように，ウェハ全面を被覆するように，
例えばＣＶＤ法により高精度に膜厚調整をしながら上部
クラッド層２７５−２を積層する。結果として，本実施
の形態に係る光導波路素子が形成される。
【０１８５】以上説明したように，本実施例において
は，コア層形成に先立ち，下部クラッド層の上面にエッ
チングストッパ膜が設けられる。したがって，ドライエ
ッチングによるコアパターン形成時に，エッチングスト
ッパ膜被覆部下の下部クラッド層は，一切エッチングさ
れない。故に，下部クラッド層の上面は，コア層の下面
と実質的に同一面をなすように形成できるため，その上
に形成する上部クラッド層の下面もコア層の下面と実質
的に同一面をなすように形成することができる。結果と
して，本実施例によれば，上部クラッド層の膜厚調整に
より光軸高さ調整が可能な光導波路素子を製造すること
ができる。
は，コア層形成に先立ち，下部クラッド層の上面にエッ
チングストッパ膜が設けられる。したがって，ドライエ
ッチングによるコアパターン形成時に，エッチングスト
ッパ膜被覆部下の下部クラッド層は，一切エッチングさ
れない。故に，下部クラッド層の上面は，コア層の下面
と実質的に同一面をなすように形成できるため，その上
に形成する上部クラッド層の下面もコア層の下面と実質
的に同一面をなすように形成することができる。結果と
して，本実施例によれば，上部クラッド層の膜厚調整に
より光軸高さ調整が可能な光導波路素子を製造すること
ができる。
【０１８６】尚，本実施例に係る製造方法により製造さ
れる光導波路素子は，図２４に示す光導波路素子１２０
−１と同様，側部パターン１２４ｂ−１に相当する構成
を有さない，したがって，形成方法によっては上部クラ
ッド層上面のコアパターン上部に凸部が形成される場合
がある。かかる凸部は，上部クラッド層上面を実装基板
の上面に相互に接触させる際の障害となり得る。一方，
図５４及び図５６に示す光導波路素子２２０のように，
側部パターンが残されている光導波路素子では，コアパ
ターン上の上部クラッド層上面を周囲の平坦な部分と実
質的に同一又はそれ以下の高さにすることができる。し
たがって，実装基板の設置面に相互に接触させる際の障
害となり得るコアパターン上方の凹凸が，上部クラッド
層上面に形成されない。即ち，上部クラッド層の露出面
と設置面との確実な相互接触という観点からすれば，本
実施例に係る製造方法により製造される光導波路素子よ
りも図５４及び図５６に示す光導波路素子２２０の方が
優れており，光軸高さ調整精度が高いと考えられる。
れる光導波路素子は，図２４に示す光導波路素子１２０
−１と同様，側部パターン１２４ｂ−１に相当する構成
を有さない，したがって，形成方法によっては上部クラ
ッド層上面のコアパターン上部に凸部が形成される場合
がある。かかる凸部は，上部クラッド層上面を実装基板
の上面に相互に接触させる際の障害となり得る。一方，
図５４及び図５６に示す光導波路素子２２０のように，
側部パターンが残されている光導波路素子では，コアパ
ターン上の上部クラッド層上面を周囲の平坦な部分と実
質的に同一又はそれ以下の高さにすることができる。し
たがって，実装基板の設置面に相互に接触させる際の障
害となり得るコアパターン上方の凹凸が，上部クラッド
層上面に形成されない。即ち，上部クラッド層の露出面
と設置面との確実な相互接触という観点からすれば，本
実施例に係る製造方法により製造される光導波路素子よ
りも図５４及び図５６に示す光導波路素子２２０の方が
優れており，光軸高さ調整精度が高いと考えられる。
【０１８７】（３−１）組立方法 次に，本実施の形態に係る光モジュール２００の組立方
法について説明する。図５０に示すように，光半導体素
子２３０の実装基板２１０への搭載時には，まず，光半
導体素子２３０と実装基板２１０とを，電極２３３と電
極２１８とが僅かな間隙を介して相互に対向するように
配置する。次に，該間隙がある状態で，光半導体素子２
３０のアライメントマーカ２３４と実装基板２１０のア
ライメントマーカ２１７とを合わせて面方向のアライメ
ントを行う。続いて，図４９に示すように，光半導体素
子２３０の電極２３３の上面を実装基板２１０の電極２
１８の上面に相互に接触させる。最後に相互の位置関係
が変化しないように，電極２３３と電極２１３とを半田
等（図示せず。）で固定する。
法について説明する。図５０に示すように，光半導体素
子２３０の実装基板２１０への搭載時には，まず，光半
導体素子２３０と実装基板２１０とを，電極２３３と電
極２１８とが僅かな間隙を介して相互に対向するように
配置する。次に，該間隙がある状態で，光半導体素子２
３０のアライメントマーカ２３４と実装基板２１０のア
ライメントマーカ２１７とを合わせて面方向のアライメ
ントを行う。続いて，図４９に示すように，光半導体素
子２３０の電極２３３の上面を実装基板２１０の電極２
１８の上面に相互に接触させる。最後に相互の位置関係
が変化しないように，電極２３３と電極２１３とを半田
等（図示せず。）で固定する。
【０１８８】図４９に示すように，光ファイバ端２４０
の実装基板２１０への搭載時には，まず，光ファイバ端
２４０を実装基板２１０表面のＶ溝２１５部の斜面（図
示せず。）に接触するように設置する。次に，実装基板
２１０と光ファイバ端２４０とを，相互の位置関係が変
化しないように接着剤等（図示せず。）で固定する。
の実装基板２１０への搭載時には，まず，光ファイバ端
２４０を実装基板２１０表面のＶ溝２１５部の斜面（図
示せず。）に接触するように設置する。次に，実装基板
２１０と光ファイバ端２４０とを，相互の位置関係が変
化しないように接着剤等（図示せず。）で固定する。
【０１８９】光導波路素子２２０の実装基板２１０への
搭載時には，図５２，図５４，及び図５６に示すよう
に，光導波路素子２２０と実装基板２１０とを，上部ク
ラッド層２２５上面と実装基板２１０の第２領域２１１
ｃとが僅かな間隙を介して相互に対向するように配置す
る。次に，該間隙がある状態で，光導波路素子２２０に
備えられたアライメントマーカ２２７と実装基板２１０
に備えられたアライメントマーカ２１４とが合うよう
に，例えば光導波路素子２２０側の位置を調整して，面
方向のアライメントを行う。続いて，上部クラッド層２
２５上面を実装基板２１０の第２領域２１１ｃに相互に
接触させる。最後に，両者相互の位置関係が変化しない
ように両者を接着剤（図示せず。）で固定する。
搭載時には，図５２，図５４，及び図５６に示すよう
に，光導波路素子２２０と実装基板２１０とを，上部ク
ラッド層２２５上面と実装基板２１０の第２領域２１１
ｃとが僅かな間隙を介して相互に対向するように配置す
る。次に，該間隙がある状態で，光導波路素子２２０に
備えられたアライメントマーカ２２７と実装基板２１０
に備えられたアライメントマーカ２１４とが合うよう
に，例えば光導波路素子２２０側の位置を調整して，面
方向のアライメントを行う。続いて，上部クラッド層２
２５上面を実装基板２１０の第２領域２１１ｃに相互に
接触させる。最後に，両者相互の位置関係が変化しない
ように両者を接着剤（図示せず。）で固定する。
【０１９０】以上説明したように，本実施の形態におけ
る光モジュール２００の組立方法では，上記第１の実施
の形態に係る光モジュール２００の組立方法と実質的に
同様に光軸調整が達成される。尚，図３〜図１４に示す
光モジュール１００の組立方法では光導波路素子１２０
の第２の上部クラッド層１２５ｂを実装基板１１０のキ
ャビティ１１３に収容するという作業が実施されてい
る。しかし，本実施の形態に係る光モジュール２００の
組立方法では，キャビティ１１３及び第２の上部クラッ
ド層１２５ｂに相当する構成が形成されていないため
に，当該作業は実施されない。
る光モジュール２００の組立方法では，上記第１の実施
の形態に係る光モジュール２００の組立方法と実質的に
同様に光軸調整が達成される。尚，図３〜図１４に示す
光モジュール１００の組立方法では光導波路素子１２０
の第２の上部クラッド層１２５ｂを実装基板１１０のキ
ャビティ１１３に収容するという作業が実施されてい
る。しかし，本実施の形態に係る光モジュール２００の
組立方法では，キャビティ１１３及び第２の上部クラッ
ド層１２５ｂに相当する構成が形成されていないため
に，当該作業は実施されない。
【０１９１】（３−２）組立方法の実施例 （第４実施例）ここで，第４実施例として，光モジュー
ル２００に適用可能な本実施の形態に係る光モジュール
の組立方法について，図６４及び図６５を参照しながら
説明する。図６５に示すように，本実施例では，光導波
路素子２２０−３の上部クラッド層２２５上面に，半田
パッド２９１−３が設置されている。ここで，かかる上
部クラッド層２２５とコア層２２４との総膜厚は，例え
ば，約１１μｍとされている。また，半田パッド２９１
−３は，例えば，約０．１μｍのチタン膜上に約０．１
μｍの金薄膜を積層して形成されている。
ル２００に適用可能な本実施の形態に係る光モジュール
の組立方法について，図６４及び図６５を参照しながら
説明する。図６５に示すように，本実施例では，光導波
路素子２２０−３の上部クラッド層２２５上面に，半田
パッド２９１−３が設置されている。ここで，かかる上
部クラッド層２２５とコア層２２４との総膜厚は，例え
ば，約１１μｍとされている。また，半田パッド２９１
−３は，例えば，約０．１μｍのチタン膜上に約０．１
μｍの金薄膜を積層して形成されている。
【０１９２】また，実装基板２１０−３は，第２領域２
１１ｃ−３上に，半田パッド２９３−３と半田パッド２
９３−３上に積層された半田層２９４−３とを備えてい
る。ここで半田パッド２９３−３は，半田パッド２９１
−３と同様の構成であり，半田層２９４−３は，例え
ば，膜厚約２μｍで融点が約２８０℃程度の金（Ａｕ）
錫（Ｓｎ）共晶半田から形成されている。結果として，
コア層２２４−３及び上部クラッド層２２５−３と半田
パッド２９１−３と半田パッド２９３−３と半田層２９
４−３との合計の膜厚は，約１３μｍとなる。
１１ｃ−３上に，半田パッド２９３−３と半田パッド２
９３−３上に積層された半田層２９４−３とを備えてい
る。ここで半田パッド２９３−３は，半田パッド２９１
−３と同様の構成であり，半田層２９４−３は，例え
ば，膜厚約２μｍで融点が約２８０℃程度の金（Ａｕ）
錫（Ｓｎ）共晶半田から形成されている。結果として，
コア層２２４−３及び上部クラッド層２２５−３と半田
パッド２９１−３と半田パッド２９３−３と半田層２９
４−３との合計の膜厚は，約１３μｍとなる。
【０１９３】本実施例の組立方法において，面方向の光
軸調整は，アライメントマーカ２１４−３とアライメン
トマーカ２２７−３とを用いて行われる。また，鉛直方
向については，まず，光導波路素子２２０−３の半田パ
ッド２９１−３の上面を，実装基板２１０−３の半田層
２９４−３を介して実装基板２１０−３の半田パッド２
９３−３の上面に相互に接触させる。次に，光導波路素
子２２０−３に荷重を加えた状態で加熱して半田層２９
４−３を一旦溶融させ，続いて降温して半田層２９４−
３を凝固させる。
軸調整は，アライメントマーカ２１４−３とアライメン
トマーカ２２７−３とを用いて行われる。また，鉛直方
向については，まず，光導波路素子２２０−３の半田パ
ッド２９１−３の上面を，実装基板２１０−３の半田層
２９４−３を介して実装基板２１０−３の半田パッド２
９３−３の上面に相互に接触させる。次に，光導波路素
子２２０−３に荷重を加えた状態で加熱して半田層２９
４−３を一旦溶融させ，続いて降温して半田層２９４−
３を凝固させる。
【０１９４】かかる工程により，半田層２９４−３を介
して光導波路素子２２０−３の半田パッド２９１−３と
実装基板２１０−３の半田パッド２９３−３とが接着さ
れる。結果として，光導波路素子２２０−３が実装基板
２１０−３上に搭載される。
して光導波路素子２２０−３の半田パッド２９１−３と
実装基板２１０−３の半田パッド２９３−３とが接着さ
れる。結果として，光導波路素子２２０−３が実装基板
２１０−３上に搭載される。
【０１９５】ここで，本実施例では，半田層２９４−３
が，溶融から凝固までの工程で約１μｍ膜厚が減少する
ように荷重調整されている。結果として，半田層２９４
−３凝固後において，コア層２２４−３及び上部クラッ
ド層２２５−３の総膜厚と，半田パッド２９１−３の膜
厚と，半田パッド２９３−３の膜厚と半田層２９４−３
の膜厚とは，合計で約１２μｍとなる。
が，溶融から凝固までの工程で約１μｍ膜厚が減少する
ように荷重調整されている。結果として，半田層２９４
−３凝固後において，コア層２２４−３及び上部クラッ
ド層２２５−３の総膜厚と，半田パッド２９１−３の膜
厚と，半田パッド２９３−３の膜厚と半田層２９４−３
の膜厚とは，合計で約１２μｍとなる。
【０１９６】よって，光導波路素子２２０−３の上部ク
ラッド層２２５−３と半田パッド２９１−３と，実装基
板２１０−３の半田パッド２９３−３と凝固後の半田層
２９４−３の膜厚の和を，図８に示す光導波路素子２２
０の前述の膜厚例での上部クラッド層の膜厚と同一とな
る。即ち，前述の膜厚例において，光導波路素子２２０
−３の半田パッド２９１−３の上面を，実装基板２１０
−３の半田層２９４−３を介して実装基板２１０−３の
半田パッド２９３−３の上面に相互に接触させることに
より，光軸高さ調整が自ずと達成される。
ラッド層２２５−３と半田パッド２９１−３と，実装基
板２１０−３の半田パッド２９３−３と凝固後の半田層
２９４−３の膜厚の和を，図８に示す光導波路素子２２
０の前述の膜厚例での上部クラッド層の膜厚と同一とな
る。即ち，前述の膜厚例において，光導波路素子２２０
−３の半田パッド２９１−３の上面を，実装基板２１０
−３の半田層２９４−３を介して実装基板２１０−３の
半田パッド２９３−３の上面に相互に接触させることに
より，光軸高さ調整が自ずと達成される。
【０１９７】以上説明したように，本実施例によれば，
光導波路素子と実装基板とを半田で接着することによ
り，実装基板上に半田で接着される光半導体素子の光軸
高さが熱膨張による接着部の伸縮によって変化する動き
に合わせて，光導波路素子の光軸高さも変化させること
ができる。したがって，温度変化による光軸高さずれに
よる相互の光接続損失の変化が極めて小さい光モジュー
ルを構成することができる。
光導波路素子と実装基板とを半田で接着することによ
り，実装基板上に半田で接着される光半導体素子の光軸
高さが熱膨張による接着部の伸縮によって変化する動き
に合わせて，光導波路素子の光軸高さも変化させること
ができる。したがって，温度変化による光軸高さずれに
よる相互の光接続損失の変化が極めて小さい光モジュー
ルを構成することができる。
【０１９８】また，光導波路素子と実装基板を半田で接
着することにより非常に強固な接着ができ，信頼性が向
上すると共に，リワークも可能となり，光モジュールの
製造歩留まりが向上する。
着することにより非常に強固な接着ができ，信頼性が向
上すると共に，リワークも可能となり，光モジュールの
製造歩留まりが向上する。
【０１９９】さらに，本実施の形態においては，光導波
路素子の膜厚調整は，上部クラッド層の下面，即ち下部
クラッド層の上面と実質的に同一面をなすコア層の下面
を基準面に実施される。そして，実装基板搭載時の基準
平面に対する光導波路素子の光軸高さが，実装基板の上
面を基準面にした光半導体素子の光軸高さと略同一とさ
れている。即ち，上部クラッド層の膜厚が，コア層下面
からコア層の光軸までの距離と基準平面から光半導体素
子の光軸（搭載時）までの距離との和と等しい光導波路
素子を用ることにより，上部クラッド層の上面を実装基
板の上面に密着た際に，光半導体素子と光導波路素子と
の光軸高さ調整が受動的かつ高精度に達成できる。加え
て，面方向の光軸調整についても，実装基板上に備える
アライメントマーカを，薄膜のフォトレジストを用いて
高精度に形成したので，形状精度に優れるアライメント
マーカを用いてインデックスアライメントが行うことが
できる。したがって，本実施の形態によれば，従来の方
法に比べて高精度な光軸調整が達成できる。以上のこと
から，光導波路素子と光半導体素子の面方向ならびに鉛
直方向の高精度な光軸調整が，いずれかの精度を損ねる
ことなく達成できる。
路素子の膜厚調整は，上部クラッド層の下面，即ち下部
クラッド層の上面と実質的に同一面をなすコア層の下面
を基準面に実施される。そして，実装基板搭載時の基準
平面に対する光導波路素子の光軸高さが，実装基板の上
面を基準面にした光半導体素子の光軸高さと略同一とさ
れている。即ち，上部クラッド層の膜厚が，コア層下面
からコア層の光軸までの距離と基準平面から光半導体素
子の光軸（搭載時）までの距離との和と等しい光導波路
素子を用ることにより，上部クラッド層の上面を実装基
板の上面に密着た際に，光半導体素子と光導波路素子と
の光軸高さ調整が受動的かつ高精度に達成できる。加え
て，面方向の光軸調整についても，実装基板上に備える
アライメントマーカを，薄膜のフォトレジストを用いて
高精度に形成したので，形状精度に優れるアライメント
マーカを用いてインデックスアライメントが行うことが
できる。したがって，本実施の形態によれば，従来の方
法に比べて高精度な光軸調整が達成できる。以上のこと
から，光導波路素子と光半導体素子の面方向ならびに鉛
直方向の高精度な光軸調整が，いずれかの精度を損ねる
ことなく達成できる。
【０２００】また，同様の原理により，光導波路素子と
光ファイバ端についても，光軸高さの調整が受動的かつ
高精度に達成され，加えて光ファイバ端については実装
基板に形成したＶ溝を利用できるため面方向についても
受動的かつ高精度な光軸調整が達成できる。即ち，光フ
ァイバ端についてはパッシブアライメントによる光軸調
整が利用できる。このことから，従来の光モジュールで
必要であった，光ファイバアレイ等の高額な部品，調整
のための調整装置，また調整工程が不要となる。加え
て，光ファイバアレイと光導波路素子を接着するために
必要であったリドも不要となり，本工程の製造性を向上
させることができる。
光ファイバ端についても，光軸高さの調整が受動的かつ
高精度に達成され，加えて光ファイバ端については実装
基板に形成したＶ溝を利用できるため面方向についても
受動的かつ高精度な光軸調整が達成できる。即ち，光フ
ァイバ端についてはパッシブアライメントによる光軸調
整が利用できる。このことから，従来の光モジュールで
必要であった，光ファイバアレイ等の高額な部品，調整
のための調整装置，また調整工程が不要となる。加え
て，光ファイバアレイと光導波路素子を接着するために
必要であったリドも不要となり，本工程の製造性を向上
させることができる。
【０２０１】尚，実装基板にＶ溝を形成するようにした
ので，光導波路素子の基板に異方性エッチングが可能な
単結晶シリコンを用いる必要もなく，本実施例で示した
ように石英ガラスを用いることもでき，光導波路素子に
用いる基板の制約も緩和される。かかる場合光導波路層
と同一材料である石英ガラス基板を用いることができる
ため，両者の熱膨張係数の相違による反りが発生しずら
くなり，このことからも光導波路素子の製造歩留まりも
向上する。以上の理由から，本実施の形態によれば，光
導波路素子と光半導体素子ならびに光ファイバ端との光
軸調整が高精度かつ簡易な光モジュールを実現でき，光
通信端末用の送受信機能を有する光モジュールの経済性
を高めることが可能となる。
ので，光導波路素子の基板に異方性エッチングが可能な
単結晶シリコンを用いる必要もなく，本実施例で示した
ように石英ガラスを用いることもでき，光導波路素子に
用いる基板の制約も緩和される。かかる場合光導波路層
と同一材料である石英ガラス基板を用いることができる
ため，両者の熱膨張係数の相違による反りが発生しずら
くなり，このことからも光導波路素子の製造歩留まりも
向上する。以上の理由から，本実施の形態によれば，光
導波路素子と光半導体素子ならびに光ファイバ端との光
軸調整が高精度かつ簡易な光モジュールを実現でき，光
通信端末用の送受信機能を有する光モジュールの経済性
を高めることが可能となる。
【０２０２】尚，本実施の形態においては，コアパター
ン上の上部クラッドがコアパターン形状に倣って凸形状
をなす場合には，かかる凸状部分を避けるように実装基
板に溝等を設けてもよい。また，熱処理或いは研磨等の
手段により上部クラッド層上面を平坦化してもよい。
ン上の上部クラッドがコアパターン形状に倣って凸形状
をなす場合には，かかる凸状部分を避けるように実装基
板に溝等を設けてもよい。また，熱処理或いは研磨等の
手段により上部クラッド層上面を平坦化してもよい。
【０２０３】（第３の実施の形態）次に，図６６〜図７
１を参照しながら，第３の実施の形態について説明す
る。尚，本実施の形態に係る光モジュール，光導波路素
子及び実装基板は，上記第１ないし第２の実施の形態に
係る光モジュール，光導波路素子及び実装基板と，略同
一の機能と類似の構成とを有する。そこで，以下では，
本実施の形態の上記第１ないし第２の実施の形態との相
違部分について詳述し，本実施の形態と上記第１ないし
第２の実施の形態との一致部分については詳細説明を省
略する。
１を参照しながら，第３の実施の形態について説明す
る。尚，本実施の形態に係る光モジュール，光導波路素
子及び実装基板は，上記第１ないし第２の実施の形態に
係る光モジュール，光導波路素子及び実装基板と，略同
一の機能と類似の構成とを有する。そこで，以下では，
本実施の形態の上記第１ないし第２の実施の形態との相
違部分について詳述し，本実施の形態と上記第１ないし
第２の実施の形態との一致部分については詳細説明を省
略する。
【０２０４】図６６に示すように，本実施の形態に係る
光モジュール３００は，実装基板３１０上に，コアパタ
ーン３２４ａにより光信号の分岐や分波等を行う受動素
子である光導波路素子３２０と，光信号と電気信号の変
換を行う能動素子である光半導体素子３３０と，光モジ
ュール３００外部との光信号の伝送線路である光ファイ
バ端３４０と，を備えている。
光モジュール３００は，実装基板３１０上に，コアパタ
ーン３２４ａにより光信号の分岐や分波等を行う受動素
子である光導波路素子３２０と，光信号と電気信号の変
換を行う能動素子である光半導体素子３３０と，光モジ
ュール３００外部との光信号の伝送線路である光ファイ
バ端３４０と，を備えている。
【０２０５】かかる光モジュール３００の構成部品の配
置関係及び接続関係は，図１に示す光モジュール１００
又は図４７に示す光モジュール２００の構成部品の配置
関係及び接続関係と略同一である。さらに，かかる光モ
ジュール３００の構成部品のうちで，光半導体素子３３
０及び光ファイバ端３４０は，図１に示す光半導体素子
１３０及び光ファイバ端１４０ないし図４７に示す光半
導体素子２３０及び光ファイバ端２４０と略同一のもの
である。
置関係及び接続関係は，図１に示す光モジュール１００
又は図４７に示す光モジュール２００の構成部品の配置
関係及び接続関係と略同一である。さらに，かかる光モ
ジュール３００の構成部品のうちで，光半導体素子３３
０及び光ファイバ端３４０は，図１に示す光半導体素子
１３０及び光ファイバ端１４０ないし図４７に示す光半
導体素子２３０及び光ファイバ端２４０と略同一のもの
である。
【０２０６】一方，図６７に示すように，実装基板３１
０及び光導波路素子３２０は，図８に示す実装基板１１
０及び光導波路素子１２０ないし図４８に示す実装基板
３１０及び光導波路素子２２０と相違する。即ち，ま
ず，実装基板３１０は，図５４に示す実装基板２１０の
第２領域２１１ｃに図６７に示すように光導波路素子３
２０が載置されるガラス層３９５を形成したものと，略
同一の構成を有する。かかるガラス層３９５は，アライ
メントマーカ３１４を覆うように，基準平面３５０から
の高さが正確に所定高さとなるように形成されている。
本実施の形態において，ガラス層３９５は，図５４に示
すクラッド層２２５と同一の組成からなる石英系ガラス
から例えばＣＶＤ法により形成することができる。ま
た，光導波路素子３２０は，図２４に示す光導波路素子
１２０−１において第１の上部クラッド層１２５ａ−１
と第２の上部クラッド層１２５ｂ−１とが未形成のもの
と，略同一の構成を有する。
０及び光導波路素子３２０は，図８に示す実装基板１１
０及び光導波路素子１２０ないし図４８に示す実装基板
３１０及び光導波路素子２２０と相違する。即ち，ま
ず，実装基板３１０は，図５４に示す実装基板２１０の
第２領域２１１ｃに図６７に示すように光導波路素子３
２０が載置されるガラス層３９５を形成したものと，略
同一の構成を有する。かかるガラス層３９５は，アライ
メントマーカ３１４を覆うように，基準平面３５０から
の高さが正確に所定高さとなるように形成されている。
本実施の形態において，ガラス層３９５は，図５４に示
すクラッド層２２５と同一の組成からなる石英系ガラス
から例えばＣＶＤ法により形成することができる。ま
た，光導波路素子３２０は，図２４に示す光導波路素子
１２０−１において第１の上部クラッド層１２５ａ−１
と第２の上部クラッド層１２５ｂ−１とが未形成のもの
と，略同一の構成を有する。
【０２０７】かかる構成を有する光モジュール３００の
組立方法において，光半導体素子３３０及び光ファイバ
端３４０の実装基板３１０への搭載は，図１１〜図１４
に示す光半導体素子１３０及び光ファイバ端１４０の実
装基板１１０への搭載と略同一である。
組立方法において，光半導体素子３３０及び光ファイバ
端３４０の実装基板３１０への搭載は，図１１〜図１４
に示す光半導体素子１３０及び光ファイバ端１４０の実
装基板１１０への搭載と略同一である。
【０２０８】一方，図６７及び図６８に示すように，光
導波路素子３２０の実装基板３１０への搭載は，図７〜
図１０に示す光導波路素子１２０の実装基板１１０への
搭載ないし図５３〜図５６に示す光導波路素子２２０の
実装基板２１０への搭載と相違する。
導波路素子３２０の実装基板３１０への搭載は，図７〜
図１０に示す光導波路素子１２０の実装基板１１０への
搭載ないし図５３〜図５６に示す光導波路素子２２０の
実装基板２１０への搭載と相違する。
【０２０９】即ち，図６７及び図６８に示すように，光
導波路素子３２０の実装基板３１０への搭載では，ま
ず，実装基板３１０と光導波路素子３２０とを，ガラス
層３９５上面と剥き出しの下部クラッド層３２３上面と
が僅かな間隙を介して相互に対向するように配置する。
次に，アライメントマーカ３１４とアライメントマーカ
３２７とを用いたインデックスアライメントにより，光
導波路素子３２０と実装基板３１０との面方向の光軸調
整が達成される。
導波路素子３２０の実装基板３１０への搭載では，ま
ず，実装基板３１０と光導波路素子３２０とを，ガラス
層３９５上面と剥き出しの下部クラッド層３２３上面と
が僅かな間隙を介して相互に対向するように配置する。
次に，アライメントマーカ３１４とアライメントマーカ
３２７とを用いたインデックスアライメントにより，光
導波路素子３２０と実装基板３１０との面方向の光軸調
整が達成される。
【０２１０】次に，面方向の位置関係を変化させずに，
実装基板３１０と光導波路素子３２０とを接近させ，ガ
ラス層３９５上面と下部クラッド層３２３上面とを接触
させる。次に，下部クラッド層３２３と実装基板３１０
との間の空間に，図５４に示す上部クラッド層２２５と
略同一の屈折率を持つ所定の充填材３９６，例えばエポ
キシ系樹脂を主成分とした紫外線硬化型の接着剤などを
充填する。結果として，図５３に示す光モジュール２０
０と同等の光伝搬特性を持つ本実施の形態に係る光モジ
ュール３００が形成される。
実装基板３１０と光導波路素子３２０とを接近させ，ガ
ラス層３９５上面と下部クラッド層３２３上面とを接触
させる。次に，下部クラッド層３２３と実装基板３１０
との間の空間に，図５４に示す上部クラッド層２２５と
略同一の屈折率を持つ所定の充填材３９６，例えばエポ
キシ系樹脂を主成分とした紫外線硬化型の接着剤などを
充填する。結果として，図５３に示す光モジュール２０
０と同等の光伝搬特性を持つ本実施の形態に係る光モジ
ュール３００が形成される。
【０２１１】図４に示す光導波路素子１２０についての
前述の膜厚例では，上部クラッド層を１２μｍ形成して
いたが，かかる膜厚は光軸高さに直接関わるものであ
る。したがって，膜厚を精密に調整する必要があり，成
膜時間が一般的な成膜条件に比べ長大なものとなるおそ
れがある。しかし，本実施の形態に係る光モジュール３
００では，上記第１ないし第２の実施の形態において光
導波路素子に形成されていた上部クラッド層分の膜厚
が，全て実装基板上のガラス層に振り分けられる。した
がって，光導波路素子側では，上部クラッド層の光軸高
さ調整に関わる精密な膜厚調整が不要になり，光導波路
素子の製造歩留まりが向上する。
前述の膜厚例では，上部クラッド層を１２μｍ形成して
いたが，かかる膜厚は光軸高さに直接関わるものであ
る。したがって，膜厚を精密に調整する必要があり，成
膜時間が一般的な成膜条件に比べ長大なものとなるおそ
れがある。しかし，本実施の形態に係る光モジュール３
００では，上記第１ないし第２の実施の形態において光
導波路素子に形成されていた上部クラッド層分の膜厚
が，全て実装基板上のガラス層に振り分けられる。した
がって，光導波路素子側では，上部クラッド層の光軸高
さ調整に関わる精密な膜厚調整が不要になり，光導波路
素子の製造歩留まりが向上する。
【０２１２】尚，光モジュール３００では，逆に実装基
板側の製造負担が増大するが，実装基板３１０は光導波
路素子３２０のコアパターン３２４ａのような精密なパ
ターンを形成する必要がないため，通常，光導波路素子
３２０に比べて製造歩留まりが格段に高い。したがっ
て，本実施の形態に係る光モジュール３００では，モジ
ュール全体として製造歩留まりの向上が見込まれる。
板側の製造負担が増大するが，実装基板３１０は光導波
路素子３２０のコアパターン３２４ａのような精密なパ
ターンを形成する必要がないため，通常，光導波路素子
３２０に比べて製造歩留まりが格段に高い。したがっ
て，本実施の形態に係る光モジュール３００では，モジ
ュール全体として製造歩留まりの向上が見込まれる。
【０２１３】本実施の形態においては，図６９に示す光
モジュール３００−１のように，ガラス層３９５−１に
より形成される下部クラッド層３２３−１と実装基板３
１０−１との間の空間に何らの充填材も充填させない構
成も可能である。かかる光モジュール３００−１は，図
６７に示す光モジュール３００に比べ，充填材を充填す
る必要がないため簡単に形成することができる。反面，
コアパターン３２４ａ−１が空気で被覆されることとな
り，光モジュール３００に比べて，やや光伝播特性が劣
る。
モジュール３００−１のように，ガラス層３９５−１に
より形成される下部クラッド層３２３−１と実装基板３
１０−１との間の空間に何らの充填材も充填させない構
成も可能である。かかる光モジュール３００−１は，図
６７に示す光モジュール３００に比べ，充填材を充填す
る必要がないため簡単に形成することができる。反面，
コアパターン３２４ａ−１が空気で被覆されることとな
り，光モジュール３００に比べて，やや光伝播特性が劣
る。
【０２１４】また，本実施の形態においては，図７０に
示す光導波路素子３００−２のように，光導波路素子３
２０−２の下部クラッド層３２３−２上に図５４に示す
上部クラッド層２２５よりも薄い膜厚の上部クラッド層
３２５−２を形成し，実装基板３１０−２の第２領域３
１１ｃ−２上に図６８に示すガラス層３９６の代わりに
ガラス層３９６−２を形成することも可能である。ここ
で，実装基板３１０−２のガラス層３９６−２の膜厚
は，図６８に示すガラス層３９６の膜厚から光導波路素
子３２０−２の上部クラッド層３２５−２の膜厚を差し
引いた膜厚で形成する。さらに，ガラス層３９６−２
は，図６８に示すガラス層３９６と略同一の組成からな
る石英系ガラスから略同一の形成方法により形成するこ
とができる。そして，かかる光モジュール３００−２の
組立方法では，光導波路素子３２０−２の上部クラッド
層３２５−２と実装基板３１０−２のガラス層３９６−
２との膜厚の和によって，光軸高さが決定される。
示す光導波路素子３００−２のように，光導波路素子３
２０−２の下部クラッド層３２３−２上に図５４に示す
上部クラッド層２２５よりも薄い膜厚の上部クラッド層
３２５−２を形成し，実装基板３１０−２の第２領域３
１１ｃ−２上に図６８に示すガラス層３９６の代わりに
ガラス層３９６−２を形成することも可能である。ここ
で，実装基板３１０−２のガラス層３９６−２の膜厚
は，図６８に示すガラス層３９６の膜厚から光導波路素
子３２０−２の上部クラッド層３２５−２の膜厚を差し
引いた膜厚で形成する。さらに，ガラス層３９６−２
は，図６８に示すガラス層３９６と略同一の組成からな
る石英系ガラスから略同一の形成方法により形成するこ
とができる。そして，かかる光モジュール３００−２の
組立方法では，光導波路素子３２０−２の上部クラッド
層３２５−２と実装基板３１０−２のガラス層３９６−
２との膜厚の和によって，光軸高さが決定される。
【０２１５】本実施例に係る組立方法を用いて製造され
た光モジュールでは，光導波路素子の上部クラッド層の
膜厚の幾分かを，実装基板のガラス層に振り分けること
ができる。したがって，光導波路素子の製造負担が軽減
し，光導波路素子の製造時間が短縮されるとともに製造
歩留まりが向上する。
た光モジュールでは，光導波路素子の上部クラッド層の
膜厚の幾分かを，実装基板のガラス層に振り分けること
ができる。したがって，光導波路素子の製造負担が軽減
し，光導波路素子の製造時間が短縮されるとともに製造
歩留まりが向上する。
【０２１６】尚，以上説明した本実施の形態では，実装
基板上のガラス層は石英系ガラスでなくてもよく，また
ガラスである必要もない。
基板上のガラス層は石英系ガラスでなくてもよく，また
ガラスである必要もない。
【０２１７】以上，本発明に係る好適な実施の形態につ
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例及び変更例を想定し得
るものであり，それら修正例及び変更例についても本発
明の技術範囲に包含されるものと了解される。
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例及び変更例を想定し得
るものであり，それら修正例及び変更例についても本発
明の技術範囲に包含されるものと了解される。
【０２１８】例えば，上記実施の形態においては，本発
明を適用した光送受信機能を有する光モジュールを例に
挙げたが，本発明はかかる構成に限定されない。本発明
は，他の様々な光モジュール，例えば光送信機能のみを
有する光モジュールや光受信機能のみを有する光モジュ
ール或いは１又は２以上の他の様々な機能をも有する光
モジュール等に対しても適用することができる。
明を適用した光送受信機能を有する光モジュールを例に
挙げたが，本発明はかかる構成に限定されない。本発明
は，他の様々な光モジュール，例えば光送信機能のみを
有する光モジュールや光受信機能のみを有する光モジュ
ール或いは１又は２以上の他の様々な機能をも有する光
モジュール等に対しても適用することができる。
【０２１９】また，上記実施の形態においては，光ファ
イバ端と光半導体素子とを光学的に接続する光路が形成
された光モジュールを例に挙げたが，本発明はかかる構
成に限定されない。本発明は，他の様々な光路，例えば
光ファイバ端同士を相互接続する光路や光半導体素子同
士を光学的に接続する光路等が形成された光モジュール
に対しても適用することができる。
イバ端と光半導体素子とを光学的に接続する光路が形成
された光モジュールを例に挙げたが，本発明はかかる構
成に限定されない。本発明は，他の様々な光路，例えば
光ファイバ端同士を相互接続する光路や光半導体素子同
士を光学的に接続する光路等が形成された光モジュール
に対しても適用することができる。
【０２２０】さらに，上記実施の形態においては，シリ
コンから形成される実装基板を例に挙げたが，本発明は
かかる構成に限定されない。本発明は，他の様々な材
料，例えば異方性エッチング可能な材料や異方性エッチ
ング以外の方法でキャビティ・Ｖ溝を形成可能な材料等
から形成される実装基板に対しても適用することができ
る。
コンから形成される実装基板を例に挙げたが，本発明は
かかる構成に限定されない。本発明は，他の様々な材
料，例えば異方性エッチング可能な材料や異方性エッチ
ング以外の方法でキャビティ・Ｖ溝を形成可能な材料等
から形成される実装基板に対しても適用することができ
る。
【０２２１】さらにまた，上記実施の形態においては，
石英ガラス基板を適用した光半導体素子を例に挙げた
が，本発明はかかる構成に限定されない。本発明は，他
の様々な基板，例えばシリコン基板や石英系ガラス基板
等を適用したに対しても適用することができる。
石英ガラス基板を適用した光半導体素子を例に挙げた
が，本発明はかかる構成に限定されない。本発明は，他
の様々な基板，例えばシリコン基板や石英系ガラス基板
等を適用したに対しても適用することができる。
【０２２２】また，上記実施の形態においては，光導波
路層に下部クラッド層を有する光導波路素子を例に挙げ
たが，本発明はかかる構成に限定されない。本発明は，
他の様々な光導波路層，例えば下部クラッド層を有さな
い光導波路層や２以上の下部クラッド層を有する光導波
路層或いはＳＣＨ層を有する光導波路層等を適用した光
導波路素子に対しても適用することができる。ここで，
下部クラッド層を有さない光導波路層を適用する場合に
は，例えば基板に石英ガラスを用いるとともに上部クラ
ッド層の屈折率を基板に合わせて下部クラッド層の機能
を基板に兼ねさせる構成が可能である。
路層に下部クラッド層を有する光導波路素子を例に挙げ
たが，本発明はかかる構成に限定されない。本発明は，
他の様々な光導波路層，例えば下部クラッド層を有さな
い光導波路層や２以上の下部クラッド層を有する光導波
路層或いはＳＣＨ層を有する光導波路層等を適用した光
導波路素子に対しても適用することができる。ここで，
下部クラッド層を有さない光導波路層を適用する場合に
は，例えば基板に石英ガラスを用いるとともに上部クラ
ッド層の屈折率を基板に合わせて下部クラッド層の機能
を基板に兼ねさせる構成が可能である。
【０２２３】さらに，上記実施の形態においては，石英
系ガラスから形成される光導波路層を適用した光導波路
素子を例に挙げたが，本発明はかかる構成に限定されな
い。本発明は，他の様々な材料から形成される光導波路
層，例えば他のガラス系材料から形成される光導波路層
や樹脂から形成される光導波路層（有機光導波路素子）
等を適用した光導波路素子に対しても適用することがで
きる。
系ガラスから形成される光導波路層を適用した光導波路
素子を例に挙げたが，本発明はかかる構成に限定されな
い。本発明は，他の様々な材料から形成される光導波路
層，例えば他のガラス系材料から形成される光導波路層
や樹脂から形成される光導波路層（有機光導波路素子）
等を適用した光導波路素子に対しても適用することがで
きる。
【０２２４】さらにまた，上記実施の形態においては，
シングルモードの裸光ファイバを適用した光モジュール
を例に挙げたが，本発明はかかる構成に限定されない。
本発明は，他の様々な光ファイバ，例えばマルチモード
光ファイバや裸光ファイバをキャピラリに固定したもの
等を適用した光モジュールに対しても適用することがで
きる
シングルモードの裸光ファイバを適用した光モジュール
を例に挙げたが，本発明はかかる構成に限定されない。
本発明は，他の様々な光ファイバ，例えばマルチモード
光ファイバや裸光ファイバをキャピラリに固定したもの
等を適用した光モジュールに対しても適用することがで
きる
【０２２５】また，上記実施の形態においては，半導体
レーザ及びフォトダイオードを適用した光モジュールを
例に挙げたが，本発明はかかる構成に限定されない。本
発明は，他の様々な光半導体素子，例えば発光ダイオー
ドや光変調期或いは光増幅器等を適用した光モジュール
に対しても適用することができる
レーザ及びフォトダイオードを適用した光モジュールを
例に挙げたが，本発明はかかる構成に限定されない。本
発明は，他の様々な光半導体素子，例えば発光ダイオー
ドや光変調期或いは光増幅器等を適用した光モジュール
に対しても適用することができる
【０２２６】さらに，上記実施の形態においては，半導
体材料から成る光素子を適用した光モジュールを例に挙
げたが，本発明はかかる構成に限定されない。本発明
は，他の様々な材料から形成される光素子，例えばガラ
ス系材料から形成される光素子や樹脂系材料から形成さ
れる光素子等を適用した光モジュールに対しても適用す
ることができる
体材料から成る光素子を適用した光モジュールを例に挙
げたが，本発明はかかる構成に限定されない。本発明
は，他の様々な材料から形成される光素子，例えばガラ
ス系材料から形成される光素子や樹脂系材料から形成さ
れる光素子等を適用した光モジュールに対しても適用す
ることができる
【０２２７】さらにまた，上記実施の形態においては，
光軸がコア層の略中心に形成された光半導体素子を例に
挙げたが，本発明はかかる構成に限定されない。本発明
は，他の様々な光軸，例えばコア層の中心から離れた位
置を通る光軸やコアパターンの両端で高さが変化する光
軸等が形成された光導波路素子に対しても適用すること
ができる。尚，本発明を光軸がコア層中心を通らない光
導波路素子に適用する場合には，当該実際の光軸高さを
優先して，設計及び膜厚調整を行えばよい。
光軸がコア層の略中心に形成された光半導体素子を例に
挙げたが，本発明はかかる構成に限定されない。本発明
は，他の様々な光軸，例えばコア層の中心から離れた位
置を通る光軸やコアパターンの両端で高さが変化する光
軸等が形成された光導波路素子に対しても適用すること
ができる。尚，本発明を光軸がコア層中心を通らない光
導波路素子に適用する場合には，当該実際の光軸高さを
優先して，設計及び膜厚調整を行えばよい。
【０２２８】また，上記実施の形態においては，光ファ
イバを固定するＶ溝を有する実装基板を例に挙げたが，
本発明はかかる構成に限定されない。本発明は，他の様
々な固定手段を有する実装基板に対しても適用すること
ができる
イバを固定するＶ溝を有する実装基板を例に挙げたが，
本発明はかかる構成に限定されない。本発明は，他の様
々な固定手段を有する実装基板に対しても適用すること
ができる
【０２２９】さらに，上記実施の形態においては，単一
波長の光に使用する光モジュールを例に挙げたが，本発
明はかかる構成に限定されない。本発明は，他の様々な
光，例えば波長多重光や交番多重光或いは時分割多重光
等に使用する光モジュールに対しても適用することがで
きる
波長の光に使用する光モジュールを例に挙げたが，本発
明はかかる構成に限定されない。本発明は，他の様々な
光，例えば波長多重光や交番多重光或いは時分割多重光
等に使用する光モジュールに対しても適用することがで
きる
【０２３０】さらにまた，上記実施の形態においては，
光伝送機能・分波機能・合波機能を有するコアパターン
を適用した光導波路素子を例に挙げたが，本発明はかか
る構成に限定されない。本発明は，他の様々な機能，例
えば波長選択機能や偏光機能或いはモード結合機能等を
有するコアパターンを適用した光導波路素子に対しても
適用することができる
光伝送機能・分波機能・合波機能を有するコアパターン
を適用した光導波路素子を例に挙げたが，本発明はかか
る構成に限定されない。本発明は，他の様々な機能，例
えば波長選択機能や偏光機能或いはモード結合機能等を
有するコアパターンを適用した光導波路素子に対しても
適用することができる
【０２３１】また，上記実施の形態においては，充填材
としてエポキシ系樹脂を適用した光モジュールを例に挙
げたが，本発明はかかる構成に限定されない。本発明
は，他の様々な充填材，例えばエポキシ系以外の樹脂や
シリコーンから形成される整合剤の様な樹脂以外の充填
剤等を適用した光モジュールに対しても適用することが
できる
としてエポキシ系樹脂を適用した光モジュールを例に挙
げたが，本発明はかかる構成に限定されない。本発明
は，他の様々な充填材，例えばエポキシ系以外の樹脂や
シリコーンから形成される整合剤の様な樹脂以外の充填
剤等を適用した光モジュールに対しても適用することが
できる
【０２３２】さらに，上記実施の形態及び実施例は，任
意に組み合わせることが可能であり，本発明の技術的範
囲には，そのような各種の組み合わせをも含まれるもの
と了解される。
意に組み合わせることが可能であり，本発明の技術的範
囲には，そのような各種の組み合わせをも含まれるもの
と了解される。
【０２３３】
【発明の効果】本発明によれば，光導波路素子に課され
る制約，例えば材料や製造方法或いは使用環境等の制約
が低減される。さらに，本発明によれば，光モジュール
における実装基板への光導波路素子の搭載に際し光導波
路素子と各光学要素との光学的アライメントを高精度に
行うことができる。
る制約，例えば材料や製造方法或いは使用環境等の制約
が低減される。さらに，本発明によれば，光モジュール
における実装基板への光導波路素子の搭載に際し光導波
路素子と各光学要素との光学的アライメントを高精度に
行うことができる。
【０２３４】また，本発明では，光モジュールにおい
て，インデックスアライメントやパッシブアライメント
等の簡易なアライメント方法によ面方向の光軸調整が実
現される。さらに，本発明では，光導波路素子について
の層厚調整や実装基板についての高さ調整により，高精
度の光軸高さの制御が実現される。さらに，本発明で
は，高精度の光軸調整を保持しつつ，光導波路素子によ
る光伝搬特性を向上させることができる。
て，インデックスアライメントやパッシブアライメント
等の簡易なアライメント方法によ面方向の光軸調整が実
現される。さらに，本発明では，光導波路素子について
の層厚調整や実装基板についての高さ調整により，高精
度の光軸高さの制御が実現される。さらに，本発明で
は，高精度の光軸調整を保持しつつ，光導波路素子によ
る光伝搬特性を向上させることができる。
【０２３５】したがって，本発明によれば，量産性，経
済性，性能等に優れた光モジュール，光導波路素子及び
実装基板を提供することができる。結果として，本発明
は，例えば光通信装置に用いられる光通信端末用の光送
受信機能を有する光モジュールに効果的に適用可能であ
る。
済性，性能等に優れた光モジュール，光導波路素子及び
実装基板を提供することができる。結果として，本発明
は，例えば光通信装置に用いられる光通信端末用の光送
受信機能を有する光モジュールに効果的に適用可能であ
る。
【図１】本発明を適用可能な光モジュールの構成説明用
の平面図である。
の平面図である。
【図２】図１に示す光モジュール組立前の各構成要素に
ついての概略構成説明図である。
ついての概略構成説明図である。
【図３】図１に示す光モジュールの構成説明用のＡ−Ａ
断面図である。
断面図である。
【図４】図１に示す光モジュールのＡ−Ａ断面における
組立についての説明図である。
組立についての説明図である。
【図５】図１に示す光モジュールの構成説明用のＢ−Ｂ
断面図である。
断面図である。
【図６】図１に示す光モジュールのＢ−Ｂ断面における
組立についての説明図である。
組立についての説明図である。
【図７】図１に示す光モジュールの構成説明用のＤ−Ｄ
断面図である。
断面図である。
【図８】図１に示す光モジュールのＤ−Ｄ断面における
組立についての説明図である。
組立についての説明図である。
【図９】図１に示す光モジュールの構成説明用のＥ−Ｅ
断面図である。
断面図である。
【図１０】図１に示す光モジュールのＥ−Ｅ断面におけ
る組立についての説明図である。
る組立についての説明図である。
【図１１】図１に示す光モジュールの構成説明用のＣ−
Ｃ断面図である。
Ｃ断面図である。
【図１２】図１に示す光モジュールのＣ−Ｃ断面におけ
る組立についての説明図である。
る組立についての説明図である。
【図１３】図１に示す光モジュールの構成説明用のＦ−
Ｆ断面図である。
Ｆ断面図である。
【図１４】図１に示す光モジュールのＦ−Ｆ断面におけ
る組立についての説明図である。
る組立についての説明図である。
【図１５】本発明を適用可能な実装基板の製造方法につ
いての製造工程説明図である。
いての製造工程説明図である。
【図１６】図１５に示す製造工程での実装基板（製造途
中）のＨ−Ｈ断面図である。
中）のＨ−Ｈ断面図である。
【図１７】図１５に示す製造工程での実装基板（製造途
中）のＧ−Ｇ断面図である。
中）のＧ−Ｇ断面図である。
【図１８】本発明を適用可能な他の実装基板の製造方法
についての一の製造工程説明図である。
についての一の製造工程説明図である。
【図１９】図１８に示す製造工程での実装基板（製造途
中）のＩ−Ｉ断面図である。
中）のＩ−Ｉ断面図である。
【図２０】図１８に示す製造工程での実装基板（製造途
中）のＪ−Ｊ断面図である。
中）のＪ−Ｊ断面図である。
【図２１】図１８に示す製造工程での実装基板（製造途
中）のＫ−Ｋ断面図である。
中）のＫ−Ｋ断面図である。
【図２２】図１８に係る実装基板の製造方法についての
他の製造工程説明図である。
他の製造工程説明図である。
【図２３】図２２に示す製造工程での実装基板（製造途
中）のＬ−Ｌ断面図である。
中）のＬ−Ｌ断面図である。
【図２４】本発明を適用可能な他の光導波路素子を説明
するための断面図（図７のＤ−Ｄ断面図と対応）であ
る。
するための断面図（図７のＤ−Ｄ断面図と対応）であ
る。
【図２５】本発明を適用可能な他の光導波路素子を説明
するための断面図（図７のＤ−Ｄ断面図に対応）であ
る。
するための断面図（図７のＤ−Ｄ断面図に対応）であ
る。
【図２６】本発明を適用可能な他の光導波路素子を説明
するための断面図（図７のＤ−Ｄ断面図と対応）であ
る。
するための断面図（図７のＤ−Ｄ断面図と対応）であ
る。
【図２７】本発明を適用可能な光導波路素子の製造方法
の一製造工程を説明するための断面図（図７のＤ−Ｄ断
面に対応）である。
の一製造工程を説明するための断面図（図７のＤ−Ｄ断
面に対応）である。
【図２８】図２７に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
【図２９】図２７に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
【図３０】図２７に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
【図３１】本発明を適用可能な他の光導波路素子の製造
方法の一製造工程を説明するための断面図（図７のＤ−
Ｄ断面に対応）である。
方法の一製造工程を説明するための断面図（図７のＤ−
Ｄ断面に対応）である。
【図３２】図３１に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
【図３３】図３１に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
【図３４】本発明を適用可能な他の光導波路素子の製造
方法の一製造工程を説明するための断面図（図７のＤ−
Ｄ断面に対応）である。
方法の一製造工程を説明するための断面図（図７のＤ−
Ｄ断面に対応）である。
【図３５】図３４に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
【図３６】図３４に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
【図３７】図３４に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
【図３８】本発明を適用可能な他の光導波路素子の製造
方法の一製造工程を説明するための断面図（図７のＤ−
Ｄ断面に対応）である。
方法の一製造工程を説明するための断面図（図７のＤ−
Ｄ断面に対応）である。
【図３９】図３８に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
【図４０】図３８に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
【図４１】図３８に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
製造工程を説明するための断面図（図７のＤ−Ｄ断面に
対応）である。
【図４２】本発明を適用可能な光モジュールの組立方法
により組み立てられた光モジュールの断面図（図７のＤ
−Ｄ断面に対応）である。
により組み立てられた光モジュールの断面図（図７のＤ
−Ｄ断面に対応）である。
【図４３】図４２に係る光モジュールの組立方法の説明
図である。
図である。
【図４４】本発明を適用可能な他の光モジュールの組立
方法により組み立てられた光モジュールの断面図（図７
のＤ−Ｄ断面に対応）である。
方法により組み立てられた光モジュールの断面図（図７
のＤ−Ｄ断面に対応）である。
【図４５】図４４に係る光モジュールの組立方法の説明
図である。
図である。
【図４６】本発明を適用可能な他の光モジュールの組立
方法により組み立てられた光モジュールの断面図（図７
のＤ−Ｄ断面に対応）である。
方法により組み立てられた光モジュールの断面図（図７
のＤ−Ｄ断面に対応）である。
【図４７】本発明を適用可能な他の光モジュールの構成
説明用の平面図である。
説明用の平面図である。
【図４８】図４７に示す光モジュール組立前の各構成要
素についての概略構成説明図である。
素についての概略構成説明図である。
【図４９】図４７に示す光モジュールの構成説明用の
Ａ’−Ａ’断面図である。
Ａ’−Ａ’断面図である。
【図５０】図４７に示す光モジュールのＡ’−Ａ’断面
における組立についての説明図である。
における組立についての説明図である。
【図５１】図４７に示す光モジュールの構成説明用の
Ｂ’−Ｂ’断面図である。
Ｂ’−Ｂ’断面図である。
【図５２】図４７に示す光モジュールのＢ’−Ｂ’断面
における組立についての説明図である。
における組立についての説明図である。
【図５３】図４７に示す光モジュールの構成説明用の
Ｄ’−Ｄ’断面図である。
Ｄ’−Ｄ’断面図である。
【図５４】図４７に示す光モジュールのＤ’−Ｄ’断面
における組立についての説明図である。
における組立についての説明図である。
【図５５】図４７に示す光モジュールの構成説明用の
Ｅ’−Ｅ’断面図である。
Ｅ’−Ｅ’断面図である。
【図５６】図４７に示す光モジュールのＥ’−Ｅ’断面
における組立についての説明図である。
における組立についての説明図である。
【図５７】本発明を適用可能な他の実装基板の製造方法
についての製造工程説明図である。
についての製造工程説明図である。
【図５８】図５７に示す製造工程での実装基板（製造途
中）のＨ’−Ｈ’断面図である。
中）のＨ’−Ｈ’断面図である。
【図５９】図５７に示す製造工程での実装基板（製造途
中）のＧ’−Ｇ’断面図である。
中）のＧ’−Ｇ’断面図である。
【図６０】本発明を適用可能な他の光導波路素子の製造
方法の一製造工程を説明するための断面図（図５３の
Ｄ’−Ｄ’断面に対応）である。
方法の一製造工程を説明するための断面図（図５３の
Ｄ’−Ｄ’断面に対応）である。
【図６１】図６０に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図５３のＤ’−Ｄ’
断面に対応）である。
製造工程を説明するための断面図（図５３のＤ’−Ｄ’
断面に対応）である。
【図６２】本発明を適用可能な他の光導波路素子の製造
方法の一製造工程を説明するための断面図（図５３の
Ｄ’−Ｄ’断面に対応）である。
方法の一製造工程を説明するための断面図（図５３の
Ｄ’−Ｄ’断面に対応）である。
【図６３】図６２に係る光導波路素子の製造方法の他の
製造工程を説明するための断面図（図５３のＤ’−Ｄ’
断面に対応）である。
製造工程を説明するための断面図（図５３のＤ’−Ｄ’
断面に対応）である。
【図６４】本発明を適用可能な光モジュールの組立方法
により組み立てられた光モジュールの断面図（図５３の
Ｄ’−Ｄ’断面に対応）である。
により組み立てられた光モジュールの断面図（図５３の
Ｄ’−Ｄ’断面に対応）である。
【図６５】図６４に係る光モジュールの組立方法の説明
図である。
図である。
【図６６】本発明を適用可能な他の光モジュールの構成
説明用の平面図である。
説明用の平面図である。
【図６７】図６６に示す光モジュールの構成説明用の
Ｄ”−Ｄ”断面図である。
Ｄ”−Ｄ”断面図である。
【図６８】図４７に示す光モジュールのＤ”−Ｄ”断面
における組立についての説明図である。
における組立についての説明図である。
【図６９】本発明を適用可能な光モジュールの組立方法
により組み立てられた光モジュールの断面図（図６６の
Ｄ”−Ｄ”断面に対応）である。
により組み立てられた光モジュールの断面図（図６６の
Ｄ”−Ｄ”断面に対応）である。
【図７０】本発明を適用可能な光モジュールの組立方法
により組み立てられた光モジュールの断面図（図５３の
Ｄ”−Ｄ”断面に対応）である。
により組み立てられた光モジュールの断面図（図５３の
Ｄ”−Ｄ”断面に対応）である。
【図７１】図７０に係る光モジュールの組立方法の説明
図である。
図である。
【図７２】従来の光モジュールの平面図である。
【図７３】従来の光モジュールのａ−ａ断面図である。
１００ 光モジュール １１０ 実装基板 １１１ 設置面 １１１ａ 第３領域 １１１ｂ 第１領域 １１１ｃ 第２領域 １１３ キャビティ １２０ 光導波路素子 １２２ 光導波路層 １２４ａ コアパターン １２４ｂ 側部パターン １２５ａ 第１の上部クラッド層 １２５ｂ 第２の上部クラッド層 １３０ 光半導体素子 １４０ 光ファイバ端 １５０ 基準平面 １９４−５ 半田バンプ １９５−７ 充填剤 ３９５ ガラス層
Claims (13)
- 【請求項１】 少なくとも１の光学要素を備え，光ファ
イバと前記光学要素とを光学的に接続する光路が形成さ
れた，光モジュールであって：前記光学要素が設置され
る第１領域と前記第１領域に隣接する第２領域とを含む
設置面が形成された，実装基板と；前記光路を構成する
コアパターンを有し，前記実装基板と分離形成されて前
記第２領域に設置される，光導波路素子と；を備えるこ
とを特徴とする，光モジュール。 - 【請求項２】 前記設置面には，前記光導波路素子と前
記光学要素との光軸高さの基準となる基準平面が規定さ
れていることを特徴とする，請求項１に記載の光モジュ
ール。 - 【請求項３】 さらに，前記設置面は，前記第２領域に
隣接し前記光ファイバの端部が設置される第３領域を含
むことを特徴とする，請求項１又は２に記載の光モジュ
ール。 - 【請求項４】 前記光導波路素子には，前記基準平面に
面合わせされる露出面と，前記コアパターンと前記コア
パターンを覆い前記露出面が形成された第１のクラッド
層と前記露出面から突出するように前記第１のクラッド
層に積層された第２のクラッド層とを備え前記露出面と
実質的に垂直な方向を積層方向とする層構造と，が形成
されており；前記実装基板の第２領域には，前記第２の
クラッド層を収容する収容部が形成されている；ことを
特徴とする請求項１，２又は３のいずれかに記載の光モ
ジュール。 - 【請求項５】 少なくとも１の光学要素を備え，光ファ
イバと前記光学要素とを光学的に接続する光路が形成さ
れた，光モジュールにおいて：前記光学要素が設置され
る第１領域と，前記第１領域に隣接し前記光ファイバと
前記光学要素とを光学的に中継する少なくとも１の光導
波路素子が設置される第２領域と，を含む設置面が形成
されていることを特徴とする，実装基板。 - 【請求項６】 前記設置面には，前記光導波路素子と前
記光学要素との光軸高さの基準とされる基準平面が規定
されていることを特徴とする，請求項５に記載の実装基
板。 - 【請求項７】 前記設置面には，前記第２領域に隣接し
前記光ファイバの端部が設置される第３領域が形成され
ていることを特徴とする，請求項５又は６に記載の実装
基板。 - 【請求項８】 前記第２領域には，前記光導波路素子の
一部を収容する収容部が形成されていることを特徴とす
る，請求項５，６又は７のいずれかに記載の実装基板。 - 【請求項９】 少なくとも１の光学要素を備え，光ファ
イバと前記光学要素とを光学的に接続する光路が形成さ
れた，光モジュールにおいて：前記光学要素が設置され
た実装基板の設置面に設置され，前記光路を構成するコ
アパターンを備えることを特徴とする，光導波路素子。 - 【請求項１０】 さらに，前記設置の際に前記設置面に
面合わせされる露出面が形成された前記露出面と実質的
に垂直な方向を積層方向とする層構造を備え；前記コア
パターンは，前記層構造内に形成されている；ことを特
徴とする，請求項９に記載の光導波路素子。 - 【請求項１１】 前記層構造は，化学的気相成長法（Ｃ
ＶＤ法）により形成されたものであることを特徴とす
る，請求項９又は１０に記載の光導波路素子。 - 【請求項１２】 前記層構造は，前記露出面が形成され
た前記コアパターンを覆う第１のクラッド層と，前記露
出面から突出するように前記第１のクラッド層に積層さ
れた第２のクラッド層と，を含むことを特徴とする，請
求項９，１０又は１１のいずれかに記載の光導波路素
子。 - 【請求項１３】 前記露出面と前記コアパターンの光軸
との距離は，前記第１のクラッド層及び前記コアパター
ンの膜厚制御により調整されていることを特徴とする，
請求項９，１０，１１又は１２のいずれかに記載の光導
波路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150299A JP3723371B2 (ja) | 1999-02-26 | 1999-02-26 | 光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150299A JP3723371B2 (ja) | 1999-02-26 | 1999-02-26 | 光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000249876A true JP2000249876A (ja) | 2000-09-14 |
| JP3723371B2 JP3723371B2 (ja) | 2005-12-07 |
Family
ID=12888775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5150299A Expired - Lifetime JP3723371B2 (ja) | 1999-02-26 | 1999-02-26 | 光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3723371B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007003722A (ja) * | 2005-06-22 | 2007-01-11 | Hamamatsu Photonics Kk | 光デバイス |
| WO2014118836A1 (ja) * | 2013-02-01 | 2014-08-07 | 日本電気株式会社 | 光機能集積ユニット及びその製造方法 |
| JP2015102648A (ja) * | 2013-11-25 | 2015-06-04 | 新光電気工業株式会社 | 光導波路装置及びその製造方法 |
| JP2016114630A (ja) * | 2014-12-11 | 2016-06-23 | 住友電気工業株式会社 | 光送信モジュール |
| JP2019207976A (ja) * | 2018-05-30 | 2019-12-05 | 日亜化学工業株式会社 | 光源装置 |
| WO2022118861A1 (ja) * | 2020-12-01 | 2022-06-09 | シチズン電子株式会社 | 光デバイス |
-
1999
- 1999-02-26 JP JP5150299A patent/JP3723371B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4704125B2 (ja) * | 2005-06-22 | 2011-06-15 | 浜松ホトニクス株式会社 | 光デバイス |
| JP2007003722A (ja) * | 2005-06-22 | 2007-01-11 | Hamamatsu Photonics Kk | 光デバイス |
| JPWO2014118836A1 (ja) * | 2013-02-01 | 2017-01-26 | 日本電気株式会社 | 光機能集積ユニット及びその製造方法 |
| WO2014118836A1 (ja) * | 2013-02-01 | 2014-08-07 | 日本電気株式会社 | 光機能集積ユニット及びその製造方法 |
| CN104937790A (zh) * | 2013-02-01 | 2015-09-23 | 日本电气株式会社 | 光学功能集成单元及其制造方法 |
| US9577410B2 (en) | 2013-02-01 | 2017-02-21 | Nec Corporation | Optical functional integrated unit and method for manufacturing thereof |
| JP2015102648A (ja) * | 2013-11-25 | 2015-06-04 | 新光電気工業株式会社 | 光導波路装置及びその製造方法 |
| JP2016114630A (ja) * | 2014-12-11 | 2016-06-23 | 住友電気工業株式会社 | 光送信モジュール |
| US10162134B2 (en) | 2014-12-11 | 2018-12-25 | Sumitomo Electric Industries, Ltd. | Transmitting optical module implementing optical waveguide device |
| JP2019207976A (ja) * | 2018-05-30 | 2019-12-05 | 日亜化学工業株式会社 | 光源装置 |
| JP7060798B2 (ja) | 2018-05-30 | 2022-04-27 | 日亜化学工業株式会社 | 光源装置 |
| WO2022118861A1 (ja) * | 2020-12-01 | 2022-06-09 | シチズン電子株式会社 | 光デバイス |
| JP7331272B2 (ja) | 2020-12-01 | 2023-08-22 | シチズン電子株式会社 | 光デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3723371B2 (ja) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10678005B2 (en) | Optically aligned hybrid semiconductor device and method | |
| US9335474B2 (en) | Optical devices and methods of fabricating the same | |
| KR100713498B1 (ko) | 광도파로 장치 및 광도파로 장치의 제조 방법 | |
| JP3302458B2 (ja) | 集積化光装置及び製造方法 | |
| US7046868B2 (en) | Optical waveguide transmitter-receiver module | |
| US20070058904A1 (en) | Method of alignment of an optical module and an optical module using thereof | |
| JP4060023B2 (ja) | 光導波路送受信モジュール | |
| JP3731542B2 (ja) | 光モジュール及び光モジュールの実装方法 | |
| KR20020038693A (ko) | Ｓｉ-기판 상에 능동 및 수동 광학 구성소자들의하이브리드 집적 | |
| JPH1154563A (ja) | チップ部品の実装方法 | |
| JPH06275870A (ja) | 光結合部材の製造方法および光結合用部材 | |
| EP0649039B1 (en) | Components for optical circuits and method of manufacturing the same | |
| JP2823044B2 (ja) | 光結合回路及びその製造方法 | |
| US6445857B1 (en) | Optical waveguide part, its manufacturing method, connection member, optical part, method for connecting optical waveguide part, and optical element | |
| KR20030072001A (ko) | 플립칩 본딩구조 및 본딩방법 | |
| WO2002014917A1 (fr) | Plaque de montage optique, module optique, emetteur/recepteur optique, systeme emetteur/recepteur optique et procede de fabrication de plaque de montage optique | |
| JP3723371B2 (ja) | 光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法 | |
| CN114639639A (zh) | 封装结构的制作方法及封装结构 | |
| JP3505160B2 (ja) | 光実装基板の製造方法 | |
| JP3277646B2 (ja) | 光半導体装置の製造方法 | |
| Nakasuga et al. | Multi-chip hybrid integration on PLC platform using passive alignment technique | |
| JP5534155B2 (ja) | デバイス、及びデバイス製造方法 | |
| KR100271826B1 (ko) | 레이저 다이오드 칩과 광 파이버의 정열방법 | |
| WO2023084610A1 (ja) | 光モジュールおよびその作製方法 | |
| JP3224203B2 (ja) | 光モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |