JP3723371B2 - 光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法 - Google Patents
光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法 Download PDFInfo
- Publication number
- JP3723371B2 JP3723371B2 JP5150299A JP5150299A JP3723371B2 JP 3723371 B2 JP3723371 B2 JP 3723371B2 JP 5150299 A JP5150299 A JP 5150299A JP 5150299 A JP5150299 A JP 5150299A JP 3723371 B2 JP3723371 B2 JP 3723371B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical waveguide
- layer
- mounting substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は，光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法に関する。
【０００２】
【従来の技術】
マルチメディア社会を実現する通信システムの一形態としては，高速・大容量の情報を伝送可能な光ファイバによって通信サービスを提供する事業者の局社と該通信サービスを受ける加入者宅或いはその近傍とを結ぶ光通信システムがある。かかる光通信システムでは，主に，光ファイバを介して局社から伝送される光信号を加入者宅等で電気信号に変換したり逆に加入者宅等において電気信号を光信号に変換し光ファイバで局社に伝送する光通信端末用の光送受信機能を有する光モジュールが必要となる。
【０００３】
従来，かかる要求を満たす光モジュールには，「能動プレーナ光波回路技術，ＮＴＴ Ｒ＆Ｄ， Ｖｏｌ．４３， Ｎｏ．１１， １９９４， ｐｐ．１３７−１４６」に開示されたものがある。本文献記載の従来の光モジュールは，いわゆるハイブリッド光電子集積回路に属する。ここで，ハイブリッド光電子集積回路とは，異種材料或いは異種製造工程により形成される機能の異なる光半導体素子或いは電子素子を，最終的に一体となるように（多くは一つの基板上に集積化して）実装したものである。
【０００４】
図７２及び図７３を参照しながら，上記文献記載の従来の光モジュールについて説明する。尚，図７２は，上記従来文献に係る光送受信モジュール４００を示す平面図であり，図７３は，図７２に示す光モジュール４００のａ−ａ断面図である。
【０００５】
図７２及び図７３に示すように，光モジュール４００は，光導波路素子４２０と，光半導体素子４３０と，光ファイバ端４４０が支持固定された光ファイバアレイ４５０と，を備えている。光導波路素子４２０は，後述するように加工性に優れる単結晶シリコン（Ｓｉ）からなる基板４２１上に順次成長させた下部クラッド層４２３とコア層４２４と上部クラッド層４２５とから構成される光導波路層４２２を備えている。
【０００６】
光導波路層４２２は，いずれも火炎堆積法（ＦＨＤ法）等により成膜される石英系ガラスからなる。コア層４２４の屈折率は，光信号を伝搬させるために，下部クラッド層４２３及び上部クラッド層４２５の屈折率に比べて高く設定されている。通常，下部クラッド層４２３及び上部クラッド層４２５に対するコア層４２４の比屈折率差は，０．３％程度に調整されている。また，コア層４２４の膜厚は，約８μｍであり，線幅が約８μｍのコアパターン４２４ａを備えている。
【０００７】
下部クラッド層４２３及び上部クラッド層４２５は，いずれも光信号の所定の伝搬特性を得るために，膜厚が２０μｍ程度に形成されている。下部クラッド層４２３は，後述する光導波路素子４２０の製造方法に起因して，基板４２１上に形成される第１の下部クラッド層４２３ａと，第１の下部クラッド層４２３ａ上に形成される第２の下部クラッド層４２３ｂと，から構成される。
【０００８】
以上説明した構成を有する光導波路素子４２０は，半導体素子と同様の製造方法により製造可能であるため，小型で量産性が見込めることから，高い経済性が望まれる用途に有効である。
【０００９】
また，光導波路素子４２０は，その片端部に，光半導体素子４３０を搭載するための光半導体素子搭載部４２１ａ，即ちドライエッチングにより光導波路層４２２を除去し基板４２１を露出した領域を備えている。光半導体素子搭載部４２１ａは，光半導体素子４３０を電気接続するための電極４２６と配線（図示せず。）及び単結晶シリコンのエッチング等により形成したアライメントマーカ４２７を備えている。
【００１０】
また，光導波路素子４２０は，他端部の上部クラッド層４２５上に，光ファイバアレイ４５０との接着面積を確保するためのガラスブロックからなるリド４６０を備えている。
【００１１】
光半導体素子４３０は，一方が電気信号を光信号に変換する半導体レーザと，他方が光信号を電気信号に変換するフォトダイオードである。光半導体素子４３０は，半導体基板４３１上に光導波層４３２と，表面に電極４３３及び薄膜等により形成したアライメントマーカ４３４を備えている。尚，ここで言う光導波層４３２は，半導体レーザの場合には活性層，フォトダイオードの場合には受光部（図示せず。）の中心に結びつく光路のうち入射部の光路を意味する。
【００１２】
光導波路素子４２０と光半導体素子４３０の光軸調整は，基板４２１の面と平行な方向（以下，単に面方向と称する）については，前記アライメントマーカを用いたインデックスアライメント法により行われるが，基板４２１の面と鉛直な方向（以下，単に鉛直方向と称する）については，光半導体素子４３０を搭載した時の基板４２１の上面を基準面とした時の基板４２１面と鉛直方向の光軸位置（以下，光軸高さと称する）に光導波路素子４２０の光軸高さを揃えるという方法により達成される。
【００１３】
具体的には，第１の下部クラッド層４２３ａを基板に加工した段差或いは溝４２８内に収容し，第２の下部クラッド層４２３ｂの膜厚を調整することによって光軸高さを合致させる。結果として，例えば光半導体素子４３０の光軸高さが，光半導体素子搭載部４２１ａの上面から８μｍである場合には，光導波路素子４２０の光軸であるコア層４２４の膜厚中心の高さも光半導体素子搭載部４２１ａの上面から８μｍとなる。
【００１４】
段差或いは溝４２８は，前述した単結晶シリコンからなる基板４２１の加工性に優れるという特性を利用して形成される。即ち，段差或いは溝４２８形成予定部以外をレジストパターンにより被覆した状態で，水酸化カリウム（ＫＯＨ）を含有する溶液に侵漬する。かかる浸漬によって，単結晶シリコンの結晶面によりエッチングレートが大きく異なるという特性を利用した異方性エッチングが実現され，精密に制御された形状の段差或いは溝を形成することができる。
【００１５】
第１の下部クラッド層４２３ａは，この段差或いは溝４２８内を埋めるように基板４２１上全面に成膜した石英系ガラス膜を，研磨加工により基板４２１上面が基板面内均一に露出させることにより形成される。
【００１６】
このように，光半導体素子搭載部４２１ａを兼ねる基板４２１上面を基準面として，光半導体素子搭載部４２１ａの上面からの光導波路素子４２０の光軸であるコア層４２４の膜厚中心の高さを高精度に調整することにより，光軸高さの位置ずれ量は，光通信端末用の光送受信機能を有する光モジュールに要求される光挿入損失を溝足するために必要な，±１．０μｍ程度を達成できる。
【００１７】
このようにして光半導体素子４３０が搭載された光導波路素子４２０は，最終的に光ファイバアレイ４５０等に固定されたコア４４１がクラッド４４２に被覆された光ファイバ端４４０と調整・固定されることにより光モジュール４００として完成する。
【００１８】
なお，光導波路素子４２０と光ファイバ端４４０との調整は，例えば，アクティブアライメントにより行われる。即ち，光導波路素子４２０に調整用のコアパターン（図示せず。）を設け，かかる光ファイバ端４４０からコアパターン４２４ａへ光を入射し，入射光の透過光量が最大となるようにモニ夕しながら，調整装置（図示せず。）等を用いて，光導波路素子４２０と光ファイバ端４４０との相対位置を調整する。後に，光ファイバ端４４０のコア２４１及び光導波路素子４２０のコア層４２４と屈折率が近い接着剤４７０により，光ファイバ端と光導波路素子４２０とを接着固定する。
【００１９】
かかるアクティブアライメントによれば，光導波路素子４２０と光ファイバ端４４０の光軸位置ずれ量は，光通信端末用の光送受信機能を有する光モジュールに要求される光挿入損失を溝足するために必要な，±１．０μｍ程度を達成できる。
【００２０】
【発明が解決しようとする課題】
しかしながら，以上説明した従来の光モジュールにおいて，従来の光導波路素子は，光導波路素子と光半導体素子との面方向のアライメント用のアライメントマーカを光半導体素子搭載部側に備える構成であった。かかるアライメントマーカは，光導波路素子と光半導体素子との光結合損失を劣化させないために，光半導体素子搭載部と同時に形成される光導波路層壁部に露出されたコアパターン端面に極力近づける必要がある。
【００２１】
アライメントマーカは，高精度に形成するためフォトリソグラフィにより形成されるが，この際用いるフォトレジストは，前記壁部が形成された光導波路層も含めて被覆する必要があるため，非常に厚く形成しなければならない。したがって，アライメントマーカ形成予定部である前記光導波路層壁部近傍の光半導体素子搭載部には，フォトレジストが液溜り状になり，必要以上に厚く形成されてしまう。
【００２２】
結果として，従来の光モジュールには，アライメントマーカの形状精度が劣化するという問題があった。即ち，光軸高さ調整の高精度化のための光導波路素子搭載部を備えた構造により，面方向の光軸調整精度が犠牲になるという問題があった。
【００２３】
また，従来の光モジュールにおいては，光導波路素子と光ファイバ端との光軸調整は，光ファイバアレイ等に固定された光ファイバ端をアクティブアライメントにより行われている。しかし，アクティブアライメントは，所望の精度の光軸調整を達成するまでに，一つの光モジュールについて数分から十数分という長大な時間を要するものであり，量産に向かない。
【００２４】
また，アクティブアライメントには，光ファイバアレイ等の高額な部品，光軸調整のための調整装置が必要であり，さらに光導波路素子側にも光ファイバアレイとの接着面積を確保するためのリドを備える必要があった。
以上のことから，アクティブアライメントは，光モジュールの製造コストの大部分を占めるほど製造性の悪いものであった。
【００２５】
なお，単結晶シリコン基板を用いた他の従来例の光導波路素子では，光ファイバ端との接続側の光導波路素子端部の光導波路層を除去した基板表面に，異方性エッチングによる光ファイバ端搭載用のＶ溝を備えることにより，光導波路素子と光ファイバ端との光軸調整を簡易化したものもある。しかし，かかる場合にも，基板が異方性エッチングが可能で，線膨張係数が石英系ガラスに近い単結晶シリコン基板に限られるという制約がある。
【００２６】
さらに，従来の光導波路素子のうち，所望の光伝搬特性を得るため例えば２０μｍという厚い膜厚の上部ならびに下部クラッド層を備えるものは，光導波路素子と光半導体素子の光軸高さを調整するために，下部クラッド層の大部分を単結晶シリコン基板表面に形成した段差或いは溝内に収容するという構造であった。
【００２７】
そのため，その製造方法において，単結晶シリコン基板表面に段差或いは溝加工を行う工程，続いて最終的に下部クラッド層となる石英系ガラス膜を前記段差或いは溝が完全に埋まるまで堆積する工程，続いて前記石英系ガラス膜を基板表面が露出するまで研磨する工程，と煩雑な工程が必要であった。これらの工程のうち特に研磨工程は，基板全面に対して均一に基板表面を露出させる必要があるため，非常に高度な制御技術が必要となり，製造歩留まりの低下を招いていた。また，基板が異方性エッチングが可能で，線膨張係数が石英系ガラスに近い単結晶シリコン基板に限られるという制約があった。
【００２８】
以上述べたように，従来の光モジュールは，光導波路素子と光半導体素子との特有の光軸高さ調整方法に起因して，面方向の光半導体素子の光軸調整精度が劣ることから特性が優れなかった。また，光導波路素子と光ファイバ端との接続が困難であり光導波路素子の製造工程が煩雑であることから製造コストが高く，光通信端末用途に経済性高く提供することが困難なものであった。
【００２９】
本発明は、従来の光モジュールが有する上記その他の問題点に鑑みて成されたものである。
【００３０】
【課題を解決するための手段】
上記課題を解決するために，本発明は，光モジュールにおいて，光ファイバ−光学要素間で光を伝送する光導波路の機能と光学要素が搭載される実装基板の機能とを別個の構成要素に分配する構成を採用する。即ち，本発明では，従来の光導波路素子上に一体的に配されていた機能が，光導波路素子と実装基板とに分配される。ここで，光導波路素子には光ファイバ−光学要素間で光を伝送する機能を実現するためにコアパターンが形成され，実装基板には光学要素が搭載される機能を実現するために設置面が形成される。本発明では，かかる機能の分配に伴い，従来の光導波路素子に課される制約，例えば材料や製造方法或いは使用環境等の制約も光導波路素子と実装基板とに分配される。
【００３１】
さらに，本発明は，光ファイバ−光学要素間で光を伝送する光導波路の機能と光学要素が搭載される実装基板の機能とを一体化するために，光導波路素子を光半導体素子等の光学要素とともに設置面に設置して，光導波路素子を実装基板に搭載する構成を採用する。かかる構成では，設置面の第１領域に光学要素が設置され第１領域と隣接する設置面の第２領域に光導波路素子が設置されて，光導波路素子のコアパターンを介して光ファイバと光学要素とが接続される。即ち，実装基板の設置面上では，光導波路素子が光ファイバ−光学要素間を光学的に中継することとなる，尚，光導波路素子による光ファイバ−光学要素間の光学的な中継は，例えば，実装基板上に第２領域と隣接する第３領域を形成し該第３領域に光ファイバの端部（光の入出力端）を設置したり，或いは光ファイバの端部に光導波路素子を一体的に形成するなどにより，実現することができる。
【００３２】
そして，本発明は，実装基板への光導波路素子の搭載に際し光導波路素子と光学要素との光学的アライメントを高精度に行うべく，実装基板の設置面に基準平面が規定される構成を採用する。本発明では，インデックスアライメントやパッシブアライメント等の所定のアライメント方法による基準平面に対する位置合わせを介して光導波路素子と光学要素との面方向の光軸調整が実現される。
【００３３】
また，本発明では，基準平面と光導波路素子の光軸との距離，即ち光軸高さを制御すべく，光導波路素子の層構造を高精度に層厚調整する構成や設置面上に高精度に高さ調整が行われた載置構造が形成された構成等が採用される。さらに，本発明は，該光軸高さの制御が実現された状態で，コアパターンによる光伝送損失を低減し，光導波路素子による光伝搬特性を向上させるべく，光導波路素子に第１のクラッド層を形成する構成或いは実装基板に収容部を形成する構成や光導波路素子に第２のクラッド層を形成する構成等を採用する。尚，本発明にかかる光モジュールにおいて，光ファイバを他の光学要素に置換すれば，該他の光学要素と本発明にかかる光学要素とを本発明にかかる光導波路素子を介して光学的に接続する構成が実現可能である。
【００３４】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。尚，以下の説明及び添付図面において，略同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００３５】
（第１の実施の形態）
最初に，図１〜図４６を参照しながら，第１の実施の形態について説明する。尚，以下では，図１に示す光モジュール１００を中心としながら，本実施の形態に係る光モジュール，光導波路素子及び実装基板について，説明を進める，
【００３６】
図１に示すように，本実施の形態に係る光モジュール１００は，キャビティ１１３が形成された実装基板１１０と，Ｙ字型のコアパターン１２４ａが形成された光導波路素子１２０と，光学要素に相当する２つの光半導体素子１３０及び光ファイバの光入出力端を成す光ファイバ端１４０と，を備えている。光モジュール１００において，光導波路素子１２０と光半導体素子１３０と光ファイバ端１４０とは，実装基板１１０上に表面実装されている。かかる表面実装では，光導波路素子１２０を両側から挟むように光ファイバ端１４０と光半導体素子１３０とが配置される。結果として，光モジュール１００には，光導波路素子１３０のコアパターン１２４ａによって，２つの光半導体素子１３０を光ファイバ端１４０に相互独立に光学的に接続するＹ分岐型の光路が形成される。
【００３７】
（１−１）実装基板
図２に示すように，例えば単結晶シリコンからなる実装基板１１０には，光学要素を設置する設置面１１１が形成されている。かかる設置面１１１には，光ファイバ端１４０が設置される第３領域１１１ａと，光半導体素子１３０が設置される第１領域１１１ｂと，光導波路素子１２０が設置される第２領域１１１ｃと，が形成されている。実装基板１１０において，第２領域１１１ｃは，第３領域１１１ａ及び第１領域１１１ｂの双方に隣接しながら第３領域１１１ａと第１領域１１１ｂとに両側から挟まれるように，形成されている。かかる実装基板１１０では，図６に示すように，少なくとも第１領域１１１ｂと第２領域１１１ｃとに，鉛直方向（高さ方向）のアライメント（位置合わせ）の基準となる平面（以下，「基準平面」という。）１５０を規定する面要素１５０ａが形成されている。
【００３８】
（Ｖ溝１１２）
図２に示すように，光ファイバ端１４０が設置される第３領域１１１ａには，Ｖ溝１１２が形成されている。実装基板１１０において，かかるＶ溝１１２は，単結晶シリコンの異方性エッチングによって形成することができる。一般に，異方性エッチングによるＶ溝形成では，Ｖ溝の上部溝幅の調整によって，該Ｖ溝の形状制御が可能である。
【００３９】
図３に示すように，光モジュール１００においては，上部溝幅の調整を介したＶ溝１１２の形状制御により，Ｖ溝１１２に固定した光ファイバ端１４０が実装時の光半導体素子１３０及び光導波路素子１２０と略同一の光軸高さ（基準平面１５０からの光軸の高さ，即ち基準平面１５０と光軸との距離）となる。光モジュール１００では，例えば，実装時の光ファイバ端１４０の光軸高さは，所定の高さ，例えば約８μｍに調整することができる。尚，本実施の形態において，実装基板のＶ溝は，異方性エッチング以外にも，切削など他の様々な方法で形成することができる。
【００４０】
（キャビティ１１３）
図２に示すように，光導波路素子１２０が設置される第２領域１１１ｃには，光導波路素子１２０の設置部分に所定形状の凹みが形成されている。そして，実装基板１１０には，該凹みと該凹み側面とに囲まれた空間として，収容部に相当するキャビティ１１３が形成される。実装基板１１０において，キャビティ１１３は，Ｖ溝１１２と略同一の異方性エッチングで形成することができる。図３に示すように，光モジュール１００において，キャビティ１１３は，光導波路素子１２０の実装基板１１０への搭載時に，第２の上部クラッド層１２５ｂを収納する。したがって，キャビティ１１３は，第２の上部クラッド層１２５ｂを収納するのに十分な基準平面１５０からの深さ，例えば約１００μｍの深さに形成されている。尚，本実施の形態において，実装基板のキャビティは，実装基板のＶ溝と異なる工程で形成することもできる。また，実装基板のＶ溝と同様，異方性エッチング以外にも，他の様々な方法で形成することができる。
【００４１】
（アライメントマーカ１１４）
再び図２に示すように，第２領域１１１ｃにおいて，キャビティ１１３の周囲には，アライメントマーカ１１４が形成されている。かかるアライメントマーカ１１４は，第２領域１１１ｃ内の基準平面１５０を規定する面要素１５０ａ上に設置されている。アライメントマーカ１１４は，まず，加工後に実装基板１１０となる平板な基板上に所定の膜厚（例えば数μｍの膜厚）でフォトレジストをコーティングし，次に，該フォトレジストに対してフォトリソグラフィを実施し該フォトレジストをエッチングして（以下，かかる一連のフォトリソグラフィ及びエッチングを「フォトリソ・エッチング」という。），形成することができる。
【００４２】
アライメントマーカ１１４は，光導波路素子１２０の実装基板１１０への実装時に，光導波路素子１２０と実装基板１１０との面方向の位置決めに用いられる。尚，本実施の形態において，光導波路素子の実装時に用いられる実装基板のアライメントマーカは，フォトリソ・エッチングを用いた形成方法以外にも，例えば薄膜形成など他の様々な方法により形成することができる。
【００４３】
（電極１１８，アライメントマーカ１１７）
また，実装基板１１０において，光半導体素子１３０が設置される第１領域１１１ｂには，光半導体素子１３０と実装基板１１０との電気的接続用の電極１１８と，所定の配線（図示せず。）と，光半導体素子１３０と実装基板１１０との面方向の位置決めの用のアライメントマーカ１１７と，が形成されている。アライメントマーカ１１７は，上記アライメントマーカ１１４と同一又は別個のフォトリソ・エッチングにより形成することができる。また，電極１１８は，例えば，金属薄膜のエッチングなどにより形成することができる。
【００４４】
なお，本実施の形態において，光半導体素子の実装時に用いる実装基板のアライメントマーカは，光導波路素子の実装時に用いる実装基板のアライメントマーカと同様，例えば薄膜形成などの他の様々な方法により形成することもできる。また，本実施の形態において，実装基板の電極は，エッチング以外にも，例えば金属蒸着などの他の様々な方法により形成することもできる。
【００４５】
（溝１１５）
さらに，実装基板１１０において，第３領域１１１ａと第２領域１１１ｃとの境界部には，溝１１５が形成されている。実装基板１１０において，溝１１５は，ダイシングソー等を用いた切削加工により形成することができる。かかる溝１１５は，形成段階のキャビティ１１３の第３領域１１１ａ側側壁部に形成されるテーパ部（図示せず。）と形成段階のＶ溝１１２の第２領域１１１ｃ側終端部に形成されるテーバ（図示せず。）とを，除去するためのものである。
【００４６】
（溝１１６）
さらにまた，実装基板１１０において，第１領域１１１ｂと第２領域１１１ｃとの境界部には，溝１１６が形成されている。実装基板１１０において，溝１１６は，溝１１５と同様，ダイシングソー等を用いた切削加工により形成することができる。かかる溝１１５は，形成段階のキャビティ１１３の第１領域１１１ｂ側側壁部に形成されるテーパ部（図示せず。）を除去するためのものである。
【００４７】
（１−２）実装基板の製造方法の実施例
ここで，実施例として，以上説明した実装基板１１０の製造に適用可能な本実施の形態に係る実装基板の製造方法例について，図１５〜図２３を参照しながら説明する。ここで，図１５〜図１７は，本実施の形態の第１実施例に係る実装基板の製造方法についての説明図であり，図１８〜図２３は，第２実施例の実装基板の製造方法についての説明図である。
【００４８】
（第１実施例）
まず，第１実施例は，光ファイバ端を固定するＶ溝と光導波路素子及び／又は光半導体素子の面方向アライメントに使用するアライメントマーカとを同一工程で形成する実装基板の製造方法に関する。
【００４９】
図１５〜図１７に示すように，本実施例に係る製造方法では，まず，単結晶シリコン基板１６０ａ上に，窒化シリコン（ＳｉＮ）からなるレジスト膜１６９ａを形成する。次いで，レジスト膜１６９ａ上に，フォトリソ・エッチングにより，光ファイバ端を固定するＶ溝１６２ａとアライメントマーカ１６４ａ及び／又はアライメントマーカ１６７ａとの同時形成用のレジストパターンを形成する。続いて，水酸化カリウム（ＫＯＨ）を含有する溶液に該単結晶シリコン基板１６０ａを侵漬し，異方性エッチングによりＶ溝１６２ａとアライメントマーカ１６４ａ及び／又はアライメントマーカ１６７ａとを形成する。
【００５０】
さらに，本実施例に係る製造方法では，例えば異方性エッチングなどによるキャビティ形成と場合により例えば切削などによるキャビティ側壁部のテーパ部及びＶ溝終端部のテーパ部を除去するための溝形成等とを経て，本実施の形態に係る実装基板が形成される。
【００５１】
以上説明したように，本実施例では，フォトリソ・エッチングにより，Ｖ溝とアライメントマーカとの形成用パターンをレジスト膜に同時形成する。したがって，Ｖ溝とアライメントマーカとの位置関係をきわめて高精度に調整することができる。結果として，本実施例によれば，光モジュールにおいて，光ファイバ端と光導波路素子及び／又は光半導体素子との面方向の光軸調整が高精度に実現可能となる。
【００５２】
さらに，本実施例では，エッチングにより掘り下げられた部分として実装基板のアライメントマーカが形成されるため，該アライメントマーカは，実装基板の設置面において凹部を成す。したがって，実装時に光導波路素子及び／又は光半導体素子のアライメントマーカを実装基板のアライメントマーカ内に収容することができる。
【００５３】
結果として，本実施例によれば，光導波路素子及び／又は光半導体素子のアライメントマーカが光軸高さ精度に影響する程厚い膜厚で形成されている場合でも，光半導体素子及び／又は光半導体素子の鉛直方向の光軸調整を高精度に実現することができる。さらに，光導波路素子及び／又は光半導体素子のアライメントマーカには，高精度の膜厚調整が要求されないため，フォトリソ・エッチングや薄膜等により簡単に光導波路素子及び／又は光半導体素子のアライメントマーカを形成することができる。したがって，光導波路素子及び／又は光半導体素子の製造工程を簡素化することができる。
【００５４】
（第２実施例）
次に，図１８〜図２３を参照しながら，第２実施例について説明する。尚，本実施例は，光ファイバ端を固定するＶ溝と光導波路素子の第２の上部クラッド層を収容するキャビティとを同一工程で形成する実装基板の製造方法に関する。
【００５５】
図１８〜図２１に示すように，本実施例に係る実装基板の製造方法では，まず，単結晶シリコン基板１６０ｂ上に窒化シリコンからなるレジスト膜１６９ｂを形成する。次いで，フォトリソ・エッチングにより，レジスト膜１６９ｂに，Ｖ溝１６２ｂとキャビティ１６３ｂとの同時形成用のレジストパターンを形成する。続いて，水酸化カリウム（ＫＯＨ）を含有する溶液に該単結晶シリコン基板１６０ｂを侵漬し，異方性エッチングによりＶ溝１６２ｂとキャビティ１６３ｂとを形成する。
【００５６】
さらに，図２２及び図２３に示すように，本実施例に係る実装基板の製造方法では，製造段階のキャビティ１６３ｂにおいてＶ溝１６２ｂ対向側側壁部に形成されるテーパ部及びＶ溝１６２ｂ側側壁部に形成される斜側面を切削加工により除去する。ここで，かかるテーパ部と斜側部とは，図２に示す溝１１５又は溝１１６により除去されるテーパ部に相当し，単結晶シリコンの異方性エッチングに起因して形成される。
【００５７】
結果として，単結晶シリコン基板１６０ｂには，キャビティ１６３ｂの両端に，加工跡としての溝１６５ｂ及び溝１６６ｂが形成される。尚，本実施例では，切削加工として，例えばダイヤモンド砥粒等を含有する円盤形の砥石を回転させて切削するダイシングソーなどを適用することにより，上記テーパ部を完全に除去することができる。
【００５８】
さらに，本実施例に係る製造方法では，例えばエッチングや薄膜形成などによるアライメントマーカの形成などを経て，本実施の形態に係る実装基板が形成される。
【００５９】
以上説明したように，本実施例に係る半導体基板の製造方法によれば，Ｖ溝とキャビティを同時形成するため，実装基板の製造工程が簡略化される。
【００６０】
さらに，本実施例に係る実装基板の製造方法によれば，光導波路素子と光半導体素子及び光ファイバ端との光接続損失を低減することができる。
即ち，光導波路素子と光半導体素子との接続部については，キャビティのＶ溝対向側側壁部のテーパ部が除去されるため，光導波路素子の第２の上部クラッド層をテーパ部に衝突させずに，光導波路素子を光半導体素子に接近させることができる。したがって，光導波路素子と光半導体素子との間の光接続損失を低減することができる。
【００６１】
尚，光導波路素子と光ファイバ端との接続部については，Ｖ溝とキャビティとが異方性エッチングにより同時形成されるため，Ｖ溝の実装基板内の終端部にテーパ部が形成されず，何らの加工を施さなくても光ファイバ端を光導波路素子に近づけることができる。しかし，かかる場合，光ファイバ端の先端がＶ溝に固定されず，光接続損失が変動しやすい。そこで，本実施例のように，光ファイバ端側のテーパ部を除去すれば，光ファイバ端の先端をＶ溝に固定した状態で光ファイバ端を光導波路素子に近づけることができる。結果として，光導波路素子と光ファイバ端との光接続損失を低減することができる。
【００６２】
（２−２）光導波路素子
図３に示すように，光導波路素子１２０は，実装基板１１０にフェイスダウン状態で搭載される。光導波路素子１２０は，例えば石英ガラスからなる基板１２１と，基板１２１上に積層された層構造に相当する光導波路層１２２と，アライメントマーカ１２７（図２）と，を備えている。光導波路層１２２は，基板１２１に順次積層された，下部クラッド層１２３，コア層１２４，第１のクラッド層に相当する第１の上部クラッド層１２５ａ及び第２のクラッド層に相当する第２の上部クラッド層１２５ｂから構成されている。
【００６３】
光導波路素子１２０において，光導波路層１２２は，石英系ガラスから形成することができる。石英系ガラスは，伝搬損失が約０．１ｄＢ／ｃｍ以下の石英ガラスを主成分とする。したがって，光導波路層１２２では，実用上十分に低い光伝搬損失が達成可能である。
【００６４】
かかる光導波路層１２２において，下部クラッド層１２３と第１の上部クラッド層１２５ａ及び第２の上部クラッド層１２５ｂとは，相互に略同一の屈折率を持つように，例えば略同一の組成の石英系ガラスから形成することができる。また，光導波路層１２２において，コア層１２４と下部クラッド層１２３（及び上部クラッド層１３０ａ）とは，例えば約０．３％の比屈折率差を持つように形成されている。かかる比屈折率差は，まず，コア層１２４に例えばチタン（Ｔｉ）などの不純物元素を微量添加し，次に，該不純物元素をコア層１２４内に均質に拡散させることでコア層１２４の屈折率を僅かに増大させることによって，実現することができる。
【００６５】
光導波路素子１２０において，光導波路層１２２を構成する各層は，化学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下，「ＣＶＤ法」という。）により成膜形成することが好適である。ＣＶＤ法は，一般に膜厚制御性（均一性及び再現性）に優れている。したがって，ＣＶＤ法は，鉛直方向の実装精度を膜厚調整により確保する本実施の形態の特長を活かすのに好適である。
【００６６】
尚，一般に，ＣＶＤ法としては，例えば，常温ＣＶＤ法，減圧ＣＶＤ法，プラズマＣＶＤ法，レーザＣＶＤ法等が知られているが，本実施の形態においては，いずれのＣＶＤ法も適用可能である。さらに，本実施の形態において，光導波路層の形成には，ＣＶＤ法以外にも，例えばスパッタ法や真空蒸着法等を適用することができる。さらに，膜厚制御性が確保可能であれば，ＦＨＤ法を適用することも可能である。
【００６７】
光モジュール１００において，光導波路素子１２０の各層は，所定の膜厚，例えば以下に説明する膜厚で形成される。
即ち，下部クラッド層１２３は，例えば約２０μｍの膜厚で形成することができる。
また，コア層１２４は，例えば約８μｍの膜厚で形成することができる。尚，コア層１２４は，例えば平均膜厚が約８．０μｍである母集団において膜厚のばらつきが±０．１μｍ以内に収まるように，膜厚が均一化される。
【００６８】
さらに，第１の上部クラッド層１２５ａは，例えば約１２．０μｍの膜厚で形成することができる。かかる第１の上部クラッド層１２５ａは，コア層１２４とほぼ同様に成膜されるが，例えば平均膜厚が１２．０μｍである母集団において膜厚のばらつきが±０．２μｍ以内に収まるように，膜厚が均一化される。
さらにまた，第２の上部クラッド層１２５ｂは，例えば約２０μｍ強の膜厚で形成することができる。尚，図７〜図１０に示すように，かかる第２の上部クラッド層１２５ｂは，実質的にコアパターン１５０ｂを中心に，第１の上部クラッド層１２５ａを被覆するように選択的に形成されている。
【００６９】
光導波路素子１２０において，コア層１２４は，図７〜図１０に示すように，線幅が例えば約８μｍのコアパターン１２４ａと所定間隔を置いてコアパターン１２４ａの側方に形成される側部パターン１２４ｂとにパターニングされている。本実施の形態において，コアパターン１２４ａは，Ｙ分岐回路と呼ばれる３ｄＢカプラを成す。
【００７０】
かかるコア層１２４のパターニングは，例えば以下のように行うことができる。
即ち，まず，下部クラッド層１２３上に，コア層１２４の材料となる石英系ガラス膜を成膜する。次いで，該石英系ガラス膜全体をレジスト膜で被覆する。次いで，フォトリソ・エッチングによって，コアパターン１２４ａ形成予定部の輪郭に沿って所定幅のレジスト膜を除去し，レジストパターン（図示せず。）を形成する。次いで，反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）等のドライエッチングにより，コアパターン１２４ａ形成予定部と側部パターン１２４ｂ形成予定部との間の石英系ガラス膜を除去する。最後に，レジストパターンを除去する。
【００７１】
尚，本実施の形態にかかる光モジュール１００には，コア層の構成が光導波路素子１２０と相違する光導波路素子を用いることも可能である。例えば，本実施の形態では，図２４に示す光導波路素子１２０−１を用いることも可能である。図２４に示すように，光導波路素子１２０−１のコア層１２４−１は，コアパターン１２４ａ−１のみから構成されている。即ち，光導波路素子１２０−１は，コア層のパターニング時のエッチングで側部パターンをも除去し，その後第１の上部クラッド層１２５ａ−１を形成したものである。
【００７２】
ただし，光導波路素子１２０−１は，精密な膜厚調整の下で形成された側部パターン１２４ｂが残されている光導波路素子１２０に比べ，高精度に膜厚調整が必要な第１の上部クラッド層１２５ａを実質的に大きな膜厚で形成する必要がある。したがって，図２４に示す光導波路素子１２０−１よりも，図８に示す光導波路素子１２０の方が製造工程の簡略化を図ることができる。
【００７３】
（アライメントマーカ１２７）
図８及び図１０に示すように，光導波路素子１２０において，アライメントマーカ１２７は，コア層１２４の側部パターン１２４ｂ上に形成されている。光モジュール１００において，アライメントマーカ１２７は，実装基板１１０と光導波路素子１２０との面万向の位置決めに用いられる。かかるアライメントマーカ１２７は，第１の上部クラッド層１２５ａの形成前に，例えばエッチングや薄膜形成等の所定の形成方法により形成することができる。
【００７４】
尚，本実施の形態に係る光モジュール１００には，アライメントマーカの形成位置が光導波路素子１２０と相異なる光導波路素子を用いることも可能である。例えば，本実施の形態では，図２５に示す光導波路素子１２０−２を用いることも可能である。図２５に示すように，光導波路素子１２０−２では下部クラッド層１２３−２上にアライメントマーカ１２７−２が形成されている。
【００７５】
ただし，光導波路素子１２０−２は，図８に示すコア層１２４の側部パターン１２４ｂ上にアライメントマーカ１２７が形成されている光導波路素子１２０と比べて，アライメントマーカと第１の上部クラッド層上面との距離が大きい。したがって，例えば，光導波路素子１２０についての前述の膜厚例では，実装基板への搭載時に，アライメントマーカ１２７−２と実装基板のアライメントマーカとの距離が少なくとも第１の上部クラッド層１２５ａ−１の膜厚の約１２μｍとなる。結果として，両アライメントマーカを観察しながらアライメントを行う際に，両アライメントマ−カを同時に観察系の被写界深度に収めることが難しく，一方のアライメントマーカに合焦した場合，他方のアライメントマーカの像がぼけやすいと考えられる。
【００７６】
一方，図８に示す光導波路素子１２０では，コア層１２４の側部パターン１２４ｂ上面にアライメントマーカ１２７が形成されているので，コア層１２４の膜厚分，アライメント時のアライメントマーカ間距離を縮めることができる。例えば，前述の膜厚例では，アライメントマーカ間距離を，コア層１２４の膜厚，約８μｍ分縮めることができ，最短で４μｍとすることができる。
【００７７】
故に，図８及び図１０に示す光導波路素子１２０の方が，図２５に示す光導波路素子１２０−２よりも，両アライメントマーカを同時に観察系の被写界深度内に収めやすく，アライメントの精度が向上し，面方向の光軸調整精度を向上させ易い。
【００７８】
また，本実施の形態では，図２６に示す光導波路素子１２０−３を用いることもできる。図２６に示すように，光導波路素子１２０−３では，第１の上部クラッド層１２５ａ−３上にアライメントマーカ１２７−３が形成されている。かかる光導波路素子１２０−３では，実装基板の設置面と相合わされる第１の上部クラッド層１２５ａ−３の露出面にアライメントマーカ１２７−３を備えるようにしたので，アライメント時のアライメントマーカ１２７−３と実装基板のアライメントマーカとの距離を最短で０μｍまで縮めることができる。したがって，光導波路素子１２０−３を用いれば，両アライメントマーカを同時に観察系の被写界深度内に収めることができ，アライメントの精度が大幅に向上することにより，面方向の光軸調整精度も大幅に向上する。
【００７９】
ただし，光導波路素子１２０−３では，アライメントマーカ１２７−３の高さ分だけ，鉛直方向のアライメント精度が劣化するおそれがある。したがって，場合によってはアライメントマーカ１２７−３についても膜厚調整が必要となる。故に，光導波路素子１２０−３よりも，図８に示す光導波路素子１２０の方が，アライメントマーカの形成方法に課される制約が少ない。
【００８０】
（２−２）光導波路素子の製造方法
ここで，実施例として，以上説明した光導波路素子１２０の製造に適用可能な本実施の形態に係る光導波路素子の製造方法例について，図２７〜図４１を参照しながら説明する。
【００８１】
（第３実施例）
第３実施例は，コア層のパターニングとアライメントマーカの形成とを同時に実現するとともに，エッチングストッパ膜の形成により第２の上部クラッド層のパターニング時における第１の上部クラッド層のエッチングを防止した，光導波路素子の製造方法に関する。ここで，図２７〜図３０は，本実施例に係る光導波路素子の製造方法の各工程についての説明図である。
【００８２】
本実施例では，まず，図２７（ａ）に示すように，基板１７１−１上に下部クラッド層１７３−１を積層し，続いて，下部クラッド層１７３−１上に例えばＣＶＤ法により高精度の膜厚調整をしながらコア層１７４−１を積層する。
【００８３】
次に，図２７（ｂ）に示すように，コア層１７４−１の上面にレジストパターン１７８−１を形成する。レジストパターン１７８−１は，コアパターン１７４ａ−１（図２７（ｃ））形成用のパターンと，光軸高さ調整部分である側部パターン１７４ｂ−１（図２７（ｃ））形成用のパターンと，から構成される。さらに，本実施例では，側部パターン１７４ｂ−１形成用のパターンの一部に，アライメントマーカ１７７−１が形成される。本実施例において，レジストパターン１７８−１を構成する以上説明したいずれのパターンも，例えば同一のレジスト膜から同一のフォトリソ・エッチングにより形成することができる。本実施例において，かかるレジストパターン１７８−１は，例えば，タングステン・シリサイド（ＷＳｉ）のレジスト膜から形成することができる。
【００８４】
次に，ドライエッチングにより，レジストパターン１７８−１被覆部以外のコア層１７４−１をエッチングする。結果として，図２７（ｃ）に示すように，コア層１７４−１には，コアパターン１７４ａ−１と側部パターン１７４ｂ−１とが形成される。尚，かかるエッチングは，レジストパターン１７８−１被覆部以外のコア層１７４−１が残らないように，コア層１７４−１の下面よりも若干深く，即ち下部クラッド層１７３−１に達する深さまで行うことが好適である。
【００８５】
次に，図２８（ａ）に示すように，アライメントマーカ１７７−１のみを残し，レジストパターン１７８−１を，フォトリソ・エッチングにより除去する。次に，図２８（ｂ）に示すように，ウェハ全面を被覆するように，例えばＣＶＤ法により高精度に膜厚調整しながら第１の上部クラッド層１７５ａ−１を積層する。
【００８６】
次に，図２９（ａ）に示すように，第１の上部クラッド層１７５ａ−１の上面に，コアパターン１７４ａ上方に窓が形成されたレジストパターン１７９−１を形成する。かかるレジストパターン１７９−１は，後述の第２の上部クラッド層１７５ｂ−１のパターニング時に，エッチングストッパ膜として機能する。本実施例において，かかるレジストパターン１７９−１は，例えばタングステン・シリサイドから形成することができる。
【００８７】
次に，図２９（ｂ）に示すように，ウェハ全面を被覆するように，第２の上部クラッド層１７５ｂ−１を形成する。次に，図２９（ｃ）に示すように，第２の上部クラッド層１７５ｂ−１のパターニング用のレジストパターン１８０−１を，レジストパターン１７９−１の窓上方にアライメントマーカ１７７−１上方を被覆しないように形成する。尚，本実施例において，レジストパターン１８０−１は，フォトリソ・エッチングにより，例えばタングステン・シリサイドから形成することができる。
【００８８】
次に，図３０（ａ）に示すように，例えばドライエッチングにより，レジストパターン１８０−１被覆部以外の第２の上部クラッド層１７５ｂ−１をエッチングする。かかるエッチングは，少なくともエッチングストッパ膜である第１の上部クラッド層１７５ａ−１上のレジストパターン１７９−１上面が露出するまで行う。次に，図３０（ｂ）に示すように，第２の上部クラッド層１７５ｂ−１のパターニング用のレジストパターン１８０−１とレジストパターン１７９−１の露出部分とをフオトリソグラフィにより除去する。結果として，本実施の形態に係る光導波路素子が形成される。
【００８９】
以上説明したように，本実施例においては，コアパターン形成のためのレジストパターンとアライメントマーカとが，コア層上に形成された同一のレジスト膜から同一のフォトリソ・エッチングにより同時形成される。したがって，本実施例によれば，コアパターンとアライメントマーカとの相互の位置関係を極めて高精度に調整することができる。したがって，アライメントマーカを用いて実装基板とアライメントを行うことは，実質的にコアパターンをアライメントマーカとしてアライメントを行うことと等価になる。結果として，本実施例によれば，面方向の光軸調整精度に優れた光導波路素子を製造することができる。
【００９０】
さらに，本実施例では，第２の上部クラッド層の形成に先立ち，第１の上部クラッド層の上面にエッチングストッパ膜を設ける。故に，エッチングによる第２の上部クラッド層のパターニング時に，第１の上部クラッド層のエッチングストッパ膜被覆部は一切エッチングされない。したがって，高精度に膜厚調整されている第１の上部クラッド層は，膜厚の状態が第２の上部クラッド層の製造工程中も保持される。結果として，本実施例によれば，第１の上部クラッド層の膜厚調整により光軸高さ調整が可能な光導波路素子を製造することができる。
【００９１】
なお，本実施例では，上部クラッド層を第１の上部クラッド層と第２の上部クラッド層とを分離せずに，単一のクラッド層を一括形成した後，エッチング或いは切削加工等により段差を形成することによって第２の上部クラッド層に相当するパターンを形成してもほぼ同様の構造を得ることができる。しかし，かかる方法では，上述の光導波路層１２０の膜厚例では，約２０μｍ強の膜厚分のエッチング或いは切削加工等を行うことになり，実用上十分な段差精度を得ることが難しい。このことからも，本実施例の有効性が示される。
【００９２】
（第４実施例）
図３１〜図３３を参照しながら，第４実施例について説明する。尚，本実施例は，図２６に示す光導波路素子１２０−３のように第１の上部クラッド層露出面にアライメントマーカを形成する光導波路素子の製造方法に関する。ここで，図３１〜図３３は，本実施例に係る光導波路素子の製造方法の各工程についての説明図である。
【００９３】
本実施例では，まず，図３１（ａ）に示すように，基板１７１−２上に下部クラッド層１７３−２を積層し，続いて，下部クラッド層１７３−２上に例えばＣＶＤ法により高精度に膜厚調整しながらコア層１７４−２を積層する。次に，図３１（ｂ）に示すように，コア層１７４−２上に，さらに，例えばＣＶＤ法により高精度に膜厚調整しながら第１の上部クラッド層１７５−２を形成する。
【００９４】
次に，図３１（ｃ）に示すように，第１の上部クラッド層１７５ａ−２の上面にレジストパターン１７９−２を形成する。レジストパターン１７９−２は，コアパターン１７４ａ−２（図３２（ａ））形成用のパターンと，側部パターン１７４ｂ−２（図３２（ａ））形成用のパターンと，から構成される。さらに，本実施例では，側部パターン１７４ｂ−２形成用のパターンの一部に，アライメントマーカ１７７−２が形成される。
【００９５】
本実施例において，レジストパターン１７９−２を構成する以上説明したいずれのパターンも，例えば同一のレジスト膜から同一のフォトリソ・エッチングにより形成することができる。さらに，本実施例において，かかるレジストパターン１７９−２は，後述の第２の上部クラッド層１７５ｂ−２のパターニング時にエッチングストッパ膜として機能する。本実施例において，かかるレジストパターン１７９−２は，例えばタングステン・シリサイドのレジスト膜から形成することができる。
【００９６】
次に，例えばドライエッチングにより，レジストパターン１７９−２被覆部以外の第１の上部クラッド層１７５ａ−２及びコア層１７４−２をエッチングする。結果として，図３２（ａ）に示すように，コア層１７４−２には，コアパターン１７４ａ−２と側部パターン１７４ｂ−２とが形成される。同時に，第１の上部クラッド層１７５ａ−２にも，コアパターン１７４ａ−２上方部分のパターンと側部パターン１７４ｂ−２上方部分のパターンとが形成される。尚，かかるエッチングでは，レジストパターン１７９−２被覆部以外のコア層１７４−２の残さが残らないように，下部クラッド層１７３−２に達する深さまで行うことが好適である。
【００９７】
次に，図３２（ｂ）に示すように，フォトリソ・エッチングにより，コアパターン１７４ａ−２上方のレジストパターン１７９−２を除去する。次に，図３２（ｃ）に示すように，ウェハ全面を被覆するように，第２の上部クラッド層１７５ｂ−２を形成する。次に，図３３（ａ）に示すように，第２の上部クラッド層１７５ｂ−２のパターニングに用いるレジストパターン１８０−２をコアパターン１７４ａ−２上方を被覆するように形成する。尚，本実施例において，レジストパターン１８０−２は，例えばタングステン・シリサイドから形成することができる。
【００９８】
次に，図３３（ｂ）に示すように，例えばドライエッチングにより，レジストパターン１８０−２被覆部以外の第２の上部クラッド層１７５ｂ−２をエッチングする。かかるエッチングは，少なくともエッチングストッパ膜であるレジストパターン１７９−２上面が露出するまで行う。次に，図３３（ｃ）に示すように，レジストパターン１８０−２とアライメントマーカ１７７−２以外のレジストパターン１７９−２の露出部分とをフオトリソグラフィにより除去する。結果として，本実施の形態に係る光導波路素子が形成される。
【００９９】
以上説明したように，本実施例では，コアパターン形成のためのレジストパターンとアライメントマーカとが，例えば，第１の上部クラッド層上に形成された同一レジスト膜から同一のフォトリソ・エッチングにより同時形成される。故に，コアパターンとアライメントマーカとの相互の位置関係を極めて高精度に調整することができる。したがって，アライメントマーカを用いて実装基板とアライメントを行うことは，実質的にコアパターンとアライメントを行うことと等価になる。結果として，本実施例によれば，実装精度に優れた光導波路素子を製造することができる。
【０１００】
（第５実施例）
図３４〜図３７を参照しながら，第５実施例について説明する。尚，本実施例は，第１の上部クラッド層の露出面にアライメントマーカを形成するとともにコアパターン形成時の低アスペクト比化を実現する光導波路素子の製造方法に関する。ここで，図３４〜図３７は，本実施例に係る光導波路素子の製造方法における各工程についての説明図である。
【０１０１】
図３４（ａ）に示すように，本実施例では，まず，基板１７１−３上に下部クラッド層１７３−３を積層し，続いて，下部クラッド層１７３−３上に例えばＣＶＤ法により高精度に膜厚調整しながらコア層１７４−３を積層する。次に，図３４（ｂ）に示すように，コア層１７４−３上に，コアパターン１７４ａ−３形成用のレジストパターン１７８−３を形成する。本実施例において，かかるレジストパターン１７８−３は，フォトリソ・エッチングにより，例えばタングステン・シリサイドから形成することができる。次に，図３４（ｃ）に示すように，ウェハ全面に，例えばＣＶＤ法により高精度に膜厚調整しながら第１の上部クラッド層１７５ａ−３を形成する。
【０１０２】
次に，図３５（ａ）に示すように，第１の上部クラッド層１７５ａ−３の上面に，側部パターン１７４ｂ−２形成用のレジストパターン１７９−３を形成する。かかるレジストパターン１７９−３の一部には，アライメントマーカ１７７−３が形成されている。本実施例において，かかるレジストパターン１７９−３は，後述の第２の上部クラッド層１７５ｂ−３のパターニング時にエッチングストッパ膜として機能する。尚，本実施例において，レジストパターン１７９−３は，例えばタングステン・シリサイドのレジスト膜からフォトリソ・エッチングにより形成することができる。
【０１０３】
次に，例えばドライエッチングにより，レジストパターン１７９−３被覆部以外の第１の上部クラッド層１７５ａ−３及びコア層１７４ａ−３をエッチングする。かかるエッチングでは，コア層１７４ａ−３上にレジストパターン１７８−３が形成されているために，コアパターン１７４ａ−３形成予定部のコア層１７４ａ−３は除去されない。
【０１０４】
結果として，図３５（ｂ）に示すように，コア層１７４−３には，コアパターン１７４ａ−３と側部パターン１７４ｂ−３とが形成される。同時に，第１の上部クラッド層１７５ａ−３には，側部パターン１７４ｂ−３上方部分のパターンのみが形成される。尚，かかるエッチングは，コアパターン１７４ａ−３周辺にコア層１７４−３の残さが残らないように，下部クラッド層１７３−３に達する深さまで行うことが好適である。
【０１０５】
次に，図３５（ｃ）に示すように，フォトリソ・エッチングにより，コアパターン１７４ａ−３上方のレジストパターン１７８−３を除去する。次に，図３６（ａ）に示すように，ウェハ全面を被覆するように，第２の上部クラッド層１７５ｂ−３を形成する。次に，図３６（ｂ）に示すように，アライメントマーカ１７７−３上方を被覆せずコアパターン１７４ａ−３上方を被覆するように，第２の上部クラッド層１７５ｂ−３のパターニングに用いるレジストパターン１８０−３を形成する。尚，本実施例において，レジストパターン１８０−３は，例えば，タングステン・シリサイドから形成することができる。
【０１０６】
次に，図３７（ａ）に示すように，例えばドライエッチングにより，レジストパターン１８０−３被覆部以外の第２の上部クラッド層１７５ｂ−３をエッチングする。かかるエッチングは，少なくともエッチングストッパ膜であるレジストパターン１７９−３上面が露出するまで行う。次に，図３７（ｂ）に示すように，レジストパターン１８０−３とアライメントマーカ１７７−３以外のレジストパターン１７９−３の露出部分とをフォトリソ・エッチングにより除去する。結果として，本実施の形態に適用可能な光導波路素子が形成される。
【０１０７】
以上説明したように，本実施例の光導波路素子の製造方法においては，コアパターン形成用のレジストパタ−ンが，コア層の上面に形成されている。これに対し，上述した第４実施例に係る光導波路素子の製造方法では，コアパターン形成用のレジストパターンが，上部クラッド層の上面に形成されている。したがって，コアパターン形成のためのエッチングでは，本実施例の方が，上記第４実施例よりも低アスペクト比であり，コアパターンの形状精度に優れた光導波路素子を製造することができる。
【０１０８】
（第６実施例）
図３８〜図４１を参照しながら，第６実施例について説明する。尚，本実施例は，第１の上部クラッド層の露出面にアライメントマーカを形成するとともにコアパターン形成の低アスペクト比化及びコアパターンとアライメントマーカとの相互の位置関係の高精度化が実現される光導波路素子の製造方法に関する。ここで，図３８〜図４１は，本実施例に係る光導波路素子の製造方法における各工程についての説明図である。
【０１０９】
図３８（ａ）に示すように，本実施例では，まず，基板１７１−４上に下部クラッド層１７３−４を積層し，続いて，下部クラッド層１７３−４上に例えばＣＶＤ法により高精度に膜厚調整しながらコア層１７４−４を積層する。次に，図３８（ｂ）に示すように，コア層１７４−４上に，コア層１７４−４のコアパターン１７４ａ−４形成予定部と，コア層１７４−４のコアパターン１７４ａ−４形成予定部と側部パターン１７４ｂ−４形成予定部との間の領域と，を被覆するレジストパターン１７８ａ−４を形成する。尚，本実施例において，レジストパターン１７８ａ−４は，例えばタングステン・シリサイドのレジスト膜からフォトリソ・エッチングにより形成することができる。
【０１１０】
次に，図３８（ｃ）に示すように，ウェハ全面に，例えばＣＶＤ法により高精度に膜厚調整しながら第１の上部クラッド層１７５ａ−４を形成する。次に，図３９（ａ）に示すように，第１の上部クラッド層１７５ａ−４の上面に，側部パターン１７４ｂ−４形成予定部の上方を被覆するレジストパターン１７９ａ−４を形成する。結果，レジストパターン１７９ａ−４とレジストパターン１７８ａ−４とは，レジストパターン１７９ａ−４のエッチング窓がレジストパターン１７８ａ−４上方に配される配置関係となる。尚，本実施例において，レジストパターン１７９ａ−４は，レジストパターン１７８ａ−４と同様に，例えばタングステン・シリサイドのレジスト膜からフォトリソ・エッチングにより形成することができる。
【０１１１】
次に，図３９（ｂ）に示すように，レジストパターン１７９ａ−４をエッチングマスクとして，第１の上部クラッド層１７５ａ−４をエッチングして，レジストパターン１７８ａ−４の上面を露出させる。次に，図３９（ｃ）に示すように，フォトリソ・エッチングにより，レジストパターン１７８ａ−４から，レジストパターン１７８ｂ−４を形成するとともに，レジストパターン１７９ａ−４から，アライメントマーカ１７７−４を一部に含むレジストパターン１７９ｂ−４を形成する。
【０１１２】
ここで，レジストパターン１７８ｂ−４は，コアパターン１７４ａ−４形成用のパターンである。かかるレジストパターン１７８ｂ−４は，コアパターン１７４ａ−４形成予定部上方以外の露出したレジストパターン１７８ａ−４を除去することにより形成される。また，レジストパターン１７９−４は，後述の第２の上部クラッド層１７５ｂ−４のパターニング時にエッチングストッパ膜として機能する。かかるレジストパターン１７９ｂ−４は，レジストパターン１７９ａ−４からアライメントマーカ１７７−４となる部分の両側を除去することにより形成される。
【０１１３】
次に，例えばドライエッチングにより，レジストパターン１７９ａ−４をエッチングマスクとする第１の上部クラッド層１７５ａ−４のエッチングとレジストパターン１７８ｂ−４をエッチングマスクとするコア層１７４ａ−４のエッチングとを同時に行う。結果として，図４０（ａ）に示すように，コア層１７４−４には，コアパターン１７４ａ−４と側部パターン１７４ｂ−４とが形成される。尚，かかるエッチングは，コアパターン１７４ａ−４周辺にコア層１７４−４の残さが残らないように，コア層１７４ａ−４のエッチング深さが下部クラッド層１７３−４に達するまで行うことが好適である。
【０１１４】
次に，図４０（ｂ）に示すように，フォトリソ・エッチングにより，コアパターン１７４ａ−４上方のレジストパターン１７８ｂ−４を除去する。次に，図４０（ｃ）に示すように，ウェハ全面を被覆するように，第２の上部クラッド層１７５ｂ−４を形成する。
【０１１５】
次に，図４１（ａ）に示すように，アライメントマーカ１７７−４を被覆せずコアパターン１７４ａ−４上方を被覆するように，第２の上部クラッド層１７５ｂ−４のパターニングに用いるレジストパターン１８０−４を形成する。尚，本実施例において，レジストパターン１８０−４は，例えばタングステン・シリサイドからフォトリソ・エッチングにより形成することができる。
【０１１６】
次に，図４１（ｂ）に示すように，例えばドライエッチングにより，レジストパターン１８０−４被覆部以外の第２の上部クラッド層１７５ｂ−４をエッチングする。かかるエッチングは，少なくともエッチングストッパ膜であるレジストパターン１７９ｂ−４上面が露出するまで行う。次に，図４１（ｃ）に示すように，レジストパターン１８０−４とアライメントマーカ１７７−４以外のレジストパターン１７９ｂ−４の露出部分とをフォトリソ・エッチングにより除去する。結果として，本実施の形態に適用可能な光導波路素子が形成される。
【０１１７】
以上説明したように，本実施例に係る光導波路素子の製造方法では，コアパターン形成用のレジストパターンはコア層の上に，アライメントマーカはコア層の上に形成された上部クラッド層の上に，フォトリソ・エッチングにより同時形成される。したがって，コアパターンとアライメントマーカとの相互の位置関係を高精度に調整することができる。
さらに，本実施例に係る光導波路素子の製造方法では，同一のエッチング工程で，上部クラッド層と同時にコア層をエッチングしてコアパターンが形成される。したがって，製造工程が簡略化される。
【０１１８】
さらにまた，本実施例に係る光導波路素子の製造方法では，コア層の上面に形成したレジストパターンを用いてコアパターンを形成している。したがって，第１の上部クラッド層上面に形成したレジストパターンを用いてコアパターンを形成する場合よりも，実質的にコアパターン形成時に低アスペクト比化が実現され，形状精度に優れている。
【０１１９】
以上から，本実施例によれば，コアパターンとアライメントマーカ両者の位置関係が極めて高精度で，かつコアパターンの形状精度に優れる光導波路素子を製造することができる。
【０１２０】
（３）光半導体素子
図１４に示すように，光半導体素子１３０は，半導体基板１３１と，半導体基板１３１上に積層された光導波層１３２と，光導波層１３２上に設置された電極１３３と，例えば薄膜等により形成されたアライメントマーカ１３４（図２）と，を備えている。図３に示すように，かかる光半導体素子１３０は，実装基板１１０に搭載された状態での光軸高さが，光導波路素子１２０及び光ファイバ端１４０の光軸高さと略同一（例えば約８μｍ）となる。
【０１２１】
図１に示すように，光モジュール１００は，光半導体素子１３０として，端面発光型のスポットサイズ変換半導体レーザ１３０ａと端面入射型フォトダイオード１３０ｂとを備えている。端面発光型のスポットサイズ変換半導体レーザ１３０ａは，スポットサイズを光ファイバ端に合わせることにより，スポットサイズの違いによる光結合損失を小さくすることができる。また，端面入射型フォトダイオード１３０ｂは，スポットサイズ変換半導体レーザと実装時の光軸高さが同等に揃えられる。
【０１２２】
ここで，本実施の形態に係る光モジュールには，光半導体素子として，光信号の送受信機能を実現するために，電気信号を光信号に変換する半導体レーザと光信号を電気信号に変換するフォトダイオードとが適用される。本実施の形態において，かかる半導体レーザ及びフォトダイオードとしては，半導体レーザ１３０ａ及びフォトダイオード１３０ｂ以外にも，他の様々な形態の半導体レーザ及びフォトダイオードを適用可能である。
【０１２３】
尚，実際の光通信端末用の光モジュールには，半導体レーザの背後に，該半導体レーザの発光状態を監視するためのフォトダイオード（モニタフォトダイオード）が設置される場合がある。しかし，モニタフォトダイオードは，本実施の形態の任意的な構成要素である。したがって，本明細書においては，モニタフォトダイオードに関する説明及び記載は省略する。
【０１２４】
（４）光ファイバ
図１２に示すように，光ファイバ端１４０が形成された光ファイバは，コア１４１とコア１４１を被覆するクラッド１４２とから構成される石英系シングルモード光ファイバである。光ファイバ端１４０において，コア１４１は，例えば直径約１０μｍの石英系ガラスから形成されている。また，クラッド１４２は，クラッド１４２が被覆された状態の光ファイバ端１４０が例えば外径約１２５μｍとなるように，石英系ガラスから形成されている。
【０１２５】
（５−１）組立方法
次に，本実施の形態に係る光モジュール１００の組立方法について説明する。尚，本実施の形態に係る光モジュール１００の組立方法では，光導波路素子１２０と光半導体素子１３０とは，フェイスダウン状態で実装基板１１０に搭載される。本実施の形態において，かかる搭載には，例えば，フェイスダウンボンディングに広く使用されているフリップチップボンダなどを使用することができる。フリップチップボンダは，ダイの表面電極と基板又はパッケージの電極とを直接対向させて位置合わせをし，次に両電極を密着させ熱及び圧力で接合する装置である。
【０１２６】
実装基板１１０に光半導体素子１３０を搭載する際には，まず，図１４に示すように，光半導体素子１３０を，電極１３３が実装基板１１０第１領域１１１ｂの電極１１８と僅かな間隙を介して相互に対向するように配置する。次に，該間隔を開けたまま，光半導体素子１３０のアライメントマーカ１３４（図２）と実装基板１１０のアライメントマーカ１１７（図２）との位置を合わせて，面方向のアライメントを行う。
【０１２７】
図１３に示すように，次に，光半導体素子１３０の電極１３３の上面を実装基板１１０の電極１１８の上面に相互に接触させる。最後に，実装基板１１０と光半導体素子１３０との相互の位置関係が変化しないように，両者を半田等で固定する。結果として，光半導体素子１３０が実装基板１１０に搭載される。
【０１２８】
実装基板１１０に光ファイバ端１４０を搭載する際には，図１１に示すように，光ファイバ端１４０を実装基板１１０表面のＶ溝１１２の斜面に接触するように配置する。次に，実装基板１１０と光ファイバ端１４０との相互の位置関係が変化しないように，両者を接着剤等で固定する。結果として，光ファイバ端１４０が実装基板１１０に搭載される。
【０１２９】
実装基板１１０に光導波路素子１２０を搭載する際には，図８及び図１０に示すように，光導波路素子１２０を，第１の上部クラッド層１２５ａ上面が実装基板１１０の第２領域１１１ｃと相互に対向するように配置する。より正確には，第１の上部クラッド層１２５ａ上面の露出部（第２の上部クラッド層１２５ｂに被覆されていない部分）が第２領域１１１ｃの面要素１５０ａと僅かな間隔を介して相互に対向するように配置する。次に，該間隙がある状態で，光導波路素子１２０のアライメントマーカ１２７と実装基板１１０のアライメントマーカ１１４とが合うように，例えば光導波路素子１２０側の位置を調整して，面方向のアライメントを行う。
【０１３０】
続いて，図７及び図９に示すように，第２の上部クラッド層１２５ｂを実装基板１１０に形成されたキャビティ１１３内に収容するとともに，第１の上部クラッド層１２５ａ上面の露出部を第２領域１１１ｃの面要素１５０ａと相互に接触させる。最後に，光導波路素子１２０と実装基板１０ｂとを，相互の位置関係が変化しないように接着剤等で固定する。結果として，光導波路素子１２０が実装基板１１０に搭載される。
【０１３１】
以上説明したように，光モジュール１００の組立方法において，光導波路素子１２０及び光半導体素子１３０の面方向の位置決めは，アライメントマーカを用いたインデックスアライメントにより実現される。また，光ファイバ端１４０の面方向の位置決めは，Ｖ溝を用いた受動的位置決め法（パッシブアライメント）により実現される。このように，各構成部品の面方向の位置関係が実装基板１１０との相対的な位置関係で調整されるため，図１に示すように，全構成部品の面方向の光軸は，自ずと合わせられることになる。
【０１３２】
一方，光導波路型素子１２０と光半導体素子１３０と光ファイバ端１４０との鉛直方向の光軸調整は，図３に示すように，基準平面１５０に対するそれぞれの光軸の高さを一致させることにより実現される。即ち，実装基板１１０に搭載されると光軸高さが相互に略同一となる光半導体素子１３０，光ファイバ端１４０及び光導波路素子１２０を用いることにより，全構成部品の光軸高さが自ずと高精度に合わせられることになる。
【０１３３】
光モジュール１００では，かかる鉛直方向のアライメントのために，光導波路素子１２０（図４）についての前述の膜厚例では，光半導体素子１３０に，実装基板１１０に搭載された状態で，基準平面１５０から光導波層１３２の中心までの高さ（光軸高さ）が約８μｍとなるものを用いる。また，前述の層厚例では，Ｖ溝の上部溝幅を調整することにより，光ファイバ端１４０の光軸高さが光半導体素子１３０の光軸高さと略同一の約８μｍとなるように調整されている。
【０１３４】
さらに，前述の層厚例において，光導波路素子１２０は，第１の上部クラッド層１３０ｂａ上面の露出部から光軸であるコア層１２４中心までの距離が，第１の上部クラッド層１２５ａとコア層１２４とのＣＶＤ法による膜厚調整により約８μｍとされている。即ち，前述の膜厚例では，ＣＶＤ法による成膜により，上部クラッド層１３０ａの膜厚は約１２μｍとされており，コア層１２４の膜厚は約８μｍとされている。したがって，上部クラッド層１３０ｂａ上面の露出部から光軸であるコア層１２４中心までの距離は，上部クラッド層１３０ａの膜厚（約１２μｍ）からコア層１２４の膜厚の半分の約４μｍを引いた値，即ち約８μｍである。結果として，光導波路素子１２０が実装基板１１０に搭載された状態で，基準平面１５０からコア層１２４の中心までの高さは，約８μｍとなる。
【０１３５】
ここで，光モジュール１００においては，光導波路層１２２を膜厚制御性に優れたＣＶＤ法により成膜されているので，前述の通り，コア層１２４の膜厚は８．０±０．１μｍの範囲内に分布し，上部クラッド層１３０ａの膜厚は１２．０±０．２μｍの範囲内に分布する。したがって，実装基板１１０の上面からコア層１２４の中心までの高さは，８μｍ±０．３μｍの範囲内に分布する。結果として，光導波路素子１２０の光軸高さずれは，光通信端末用の光送受信機能を有する光モジュールに要求される光挿入損失を充足するために必要な光軸高さずれ量内に十分収まる。
【０１３６】
（５−２）組立方法の実施例
ここで，実施例として，以上説明した光モジュール１００に適用可能な本実施の形態に係る他の光モジュールの組立方法例について，図４２〜図４６を参照しながら説明する。尚，図４２及び図４３は，本実施の形態の第７実施例に係る光モジュールの組立方法についての説明図であり，図４４及び図４５は，第８実施例に係る光モジュールの組立方法についての説明図である。また，図４６は，第９実施例に係る光モジュールの組立方法についての説明図である。
【０１３７】
（第７実施例）
図４２及び図４３を参照しながら，第７実施例について説明する。尚，本実施例は，実装基板側に設けた半田により光導波路素子と実装基板とを固定する光モジュールの組立方法に関する。
【０１３８】
図４３に示すように，本実施例では，光導波路素子１２０−５の第１の上部クラッド層１２５ａ−５上面に，半田パッド１９１−５が形成される。ここで，半田パッド１９１−５は，アライメントマーカ１２７−５を基準にして所定位置に形成されている。尚，本実施例において，半田パッド１９１−５は，例えば，膜厚約０．１μｍのチタン（Ｔｉ）膜上に膜厚約０．１μｍの金（Ａｕ）薄膜を積層して，形成することができる。
【０１３９】
また，本実施例では，実装基板１１０−５のキャビティ１１３−５の両側には，キャビティ１９２−５が形成される。かかるキャビティ１９２−５は，例えば，異方性エッチングにより形成することができる。本実施例において，キャビティ１９２−５の深さは，例えば約１２μｍとすることができる。さらに，キャビティ１９２−５の底部には，半田パッド１９３−５が形成される。かかる半田パッド１９３−５は，アライメントマーカ１１４−５を基準にして所定位置に形成されている。かかる半田パッド１９３−５は，例えば，膜厚約０．１μｍのチタン（Ｔｉ）膜上に膜厚約０．１μｍの金（Ａｕ）薄膜を積層して，形成することができる。さらに，キャビティ１９２−５には，半田バンプ１９４−５が設けられる。ここで，半田バンプ１９４−５は，例えば直径約１３μｍのボール半田を素材とし，半田パッド１９３−５上に例えばフラックスを用いて仮固定される。
【０１４０】
本実施例に係る組立方法において，面方向の光軸調整は，アライメントマーカ１１４−５とアライメントマーカ１２７−５とを用いて達成される。
鉛直方向については，面方向の光軸位置が保持された状態で，半田バンプ１９４−５が，光導波路素子１２０−５の半田パッド１９１−５の上面に接触するように光導波路素子１２０−５を実装基板１１０−５に設置する。次に，光導波路素子１２０−５に荷重を加えた状態で加熱して半田バンプ１９４−５を一旦溶融させ，続いて降温して半田バンプ１９４−５を凝固させる。かかる工程においては，半田バンプ１９４−５の溶融により，光導波路素子１２０−５の上部クラッド層１２５ａ−５の上面が実装基板１１０−５の上面に相合わされることとなり，光軸高さ調整が達成される。さらに，かかる工程では，半田バンプ１９４−５の凝固により，光導波路素子１２０−５が実装基板１１０−５に接着される。
【０１４１】
以上説明した本実施例によれば，光導波路素子と実装基板とが半田で接着される。したがって，実装基板上に半田で接着されるために熱膨張による接着部の伸縮により変化する光半導体素子の光軸高さに合わせて，光導波路素子の光軸高さを変化させることができる。したがって，組立方法での温度変化に起因した光軸高さずれによる光学要素相互の光接続損失の変化が極めて小さい光モジュールを製造することができる。
【０１４２】
また，本実施例によれば，光導波路素子と実装基板とを半田で接着することにより非常に強固な接着が可能で信頼性が向上すると共に，リワークも可能となり，光モジュールの製造歩留まりが向上する。
さらに，本実施例では，半田バンプの凝固に伴い，光導波路素子と実装基板とは自ずと引き付け合う。したがって，光導波路素子の上部クラッド層の上面を確実に実装基板の上面に接触させることができる。さらに，光導波路素子に光導波路層側を上面にした場合に凸状の反りがある場合に，反りを矯正することができる。結果として，本実施例によれば，光軸高さの調整精度が高まる。
【０１４３】
また，本実施例では，光導波路素子のアライメントマーカと実装基板のアライメントマーカとは，半田バンプ接続のための半田パッドを兼ねているので，半田溶融時に光導波路素子を無負荷にすれば，半田バンプのセルフアライメント効果を利用したパッシブアライメントも可能になる。さらにまた，光導波路素子側には半田パッドや半田接続のための空間を形成する必要が無いので，光導波路素子の製造歩留まりを劣化させるおそれがない。
【０１４４】
（第８実施例）
次に，図４４及び図４５を参照しながら，第８実施例について説明する。尚，本実施例に係る光モジュールの組立方法は，図４３に示す上記第７実施例に係る光モジュールの組立方法とは逆に，光導波路素子側に設けた半田を用いて光導波路素子と実装基板とを固定する光モジュールの組立方法に関する。
【０１４５】
図４５に示すように，本実施例では，光導波路素子１２０−６に，下部クラッド層１２３−６上に形成されたアライメントマーカ１２７−６上の第１の上部クラッド層１２５ａ−６が除去されて，空間１９１−６が形成される。アライメントマーカ１２７−６は，図４５に示す上記第７実施例の半田パッド１９２−６と略同一の構成を有する。さらに，空間１９１−６には，半田バンプ１９４−６が設けられている。かかる半田バンプ１９４−６は，例えば直径約１３μｍのボール半田を素材とし，アライメントマーカ１２７−６上にフラックスを用いて仮固定される。
【０１４６】
また，実装基板１１０−６は，図２に示す実装基板１１０においてアライメントマーカ１１４に換えて図４５に示す上記第７実施例の半田パッド１９２−５と略同一の構成を有するアライメントマーカ１１４−６が形成されたものである。
【０１４７】
本実施例に係る組立方法において，面方向の光軸調整は，アライメントマーカ１１４−６とアライメントマーカ１２７−６とを用いて達成される。
鉛直方向については，面方向の光軸位置が保持された状態で，半田バンプ１９４−６が，実装基板１１０−６のアライメントマーカ１１４−６上面に接触するように光導波路素子１２０−６を実装基板１１０−６に設置する。次に，光導波路素子１２０−６に荷重を加えた状態で加熱して半田バンプ１９４−６を一旦溶融させ，続いて降温して半田バンプ１９４−６を凝固させる。かかる工程では，半田バンプ１９４−６の溶融により，光導波路素子１２０−６の上部クラッド層１２５ａ−６の上面が実装基板１１０−６の上面に相合わされて，光軸高さ調整が達成される。さらに，かかる工程では，半田バンプ１９４−６の凝固により，光導波路素子１２０−６が実装基板１１０−６に半田バンプ１９４−６を介して接着される。
【０１４８】
以上説明した本実施例によれば，光導波路素子と実装基板とが半田で接着される。したがって，実装基板上に半田で接着されるために熱膨張による接着部の伸縮により変化する光半導体素子の光軸高さに合わせて，光導波路素子の光軸高さを変化させることができる。したがって，組立方法での温度変化に起因した光軸高さずれによる光学要素相互の光接続損失の変化が極めて小さい光モジュールを製造することができる。
また，本実施例によれば，光導波路素子と実装基板とを半田で接着することにより非常に強固な接着が可能で信頼性が向上すると共に，リワークも可能となり，光モジュールの製造歩留まりが向上する。
【０１４９】
さらに，本実施例では，半田の凝固に伴い，光導波路素子と実装基板は自ずと引き付け合う。したがって，光導波路素子の上部クラッド層の上面を確実に実装基板の上面に接触させることができる。また，光導波路素子に光導波路層側を上面にした場合に凸状の反りがある場合に，反りを矯正することができる。結果として，光軸高さの調整精度が高まる。
【０１５０】
さらに，本実施例では，光導波路素子のアライメントマーカと実装基板のアライメントマーカは，半田バンプ接続のための半田パッドを兼ねているので，半田溶融時に光導波路素子を無負荷にすれば，半田バンプのセルフアライメント効果を利用したパッシブアライメントも可能になる。
【０１５１】
（第９実施例）
次に，図４６を参照しながら，第９実施例について説明する。本実施例は，第２の上部クラッド層に換えてキャビティ内に充填した充填材を用いる光導波路素子と実装基板とを固定する光モジュールの組立方法に関する。
【０１５２】
図４６に示すように，光モジュール１００−７に適用される光導波路素子１２０−７は，図７に示す光導波路素子１２０において第２の上部クラッド層１２５ｂが形成されていないものと略同一の構成を有する。本実施例に係る組立方法では，かかる光導波路素子１２０−７が図７に示す実装基板１３０と略同一の実装基板１３０−７上に搭載される。そして，該搭載に際して，実装基板１３０−７のキャビティ１１３−７内に樹脂１９５−７が充填される。ここで，樹脂１９５−７には，例えば硬化後に屈折率が下部クラッド層１２３−７と略同一となるエポキシ樹脂を主成分とする紫外線硬化型の接着剤を用いることができる。
【０１５３】
以上説明した本実施例に係る光モジュールは，第２の上部クラッド層よりも厚みがあるキャビティの充填材が第２の上部クラッド層に換えて適用されることから，光伝播特性をより一層向上させることができる。さらに，敢えて第２の上部クラッド層を備えない製造の容易な光導波路素子を用いて，キャビティ内を前記第２の上部クラッド層の代替としての充填材により，実質的に図１に示す光導波路素子１２０と同等又はそれ以上の光伝搬特性が得られる光モジュールを製造することができる。さらにまた，本実施例では，充填材に接着性材料を用いれば，光導波路素子と実装基板とを強固に固定することができる。
【０１５４】
以上説明したように，本実施の形態では，光導波路素子と実装基板とが分離形成されているため，例えば，材料，組成，形状，構造，製造，光学的条件，実装精度或いは使用環境等に関する様々な制約が緩和され，様々な相乗的な効果を得ることができる。
【０１５５】
一例を挙げれば，本実施の形態では，実装基板にＶ溝を形成するために，光導波路素子の基板に異方性エッチングが可能な単結晶シリコンを用いる必要がない。したがって，光導波路素子の基板には，光導波路層の主材料たる石英系ガラスから形成されたものを用いることができる。結果として，光導波路素子の基板と光導波路層と両者の熱膨張係数の相違による反りが発生しずらくなり，光導波路素子の製造歩留まりが向上する。
【０１５６】
また，本実施の形態に係る光モジュールにおいて，鉛直方向のアライメントは，実装基板の設置面に規定される基準平面を基準として実施される。即ち，まず，フェイスダウン状態で実装基板に搭載される光導波路素子では，第１の上部クラッド層の高精度の膜厚調整により，実装時における下部クラッド層上面の基準平面からの高さが制御される。そして，コア層の高精度の膜厚調整により，下部クラッド層の上面から光軸までの距離が制御される。結果として，実装時における基準平面に対する光導波路素子の光軸高さは，第１の上部クラッド層の膜厚とコア層下面から光軸までの距離との差として規定されることとなる。本実施の形態においては，かかる光軸高さが，実装時における基準平面に対する光導波路素子の光軸高さと実質的に同一となる光導波路素子を用いることにより，光半導体素子と光導波路素子との光軸高さの調整が受動的かつ高精度に達成できる。
【０１５７】
加えて，本実施の形態においては，面方向の光軸調整についても，実装基板上に備えるアライメントマーカを，例えば薄膜のフォトレジストを用いて高精度に形成することができるので，形状精度に優れるアライメントマーカを用いてインデックスアライメントが実施できる。したがって，従来の光モジュールに比べて高精度な光軸調整が達成できる。
【０１５８】
以上より，本実施の形態によれば，光導波路素子と光半導体素子との面方向及び鉛直方向の光軸調整が，いずれの精度を損ねることなく高精度に達成できる。
【０１５９】
また，同様の原理により，光導波路素子と光ファイバ端についても，光軸高さの調整が受動的かつ高精度に達成される。加えて，光ファイバ端については，実装基板に形成したＶ溝を利用できるため面方向についても受動的かつ高精度な光軸調整が達成できる。即ち，光ファイバ端についてはパッシブアライメントによる光軸調整が利用できる。
【０１６０】
以上から，本実施の形態によれば，従来の光モジュールで必要であった，光ファイバアレイ等の高額な部品，調整のための調整装置，及び調整工程が不要となる。さらに，光ファイバアレイと光導波路素子を接着するために必要であったリドなども不要となり，光モジュールの製造性を向上させることができる。さらにまた，本実施の形態によれば，光導波路素子と光半導体素子ならびに光ファイバ端との光軸調整が高精度かつ簡易な光モジュールを実現でき，光通信端末用の送受信機能を有する光モジュールの経済性を高めることが可能となる。
【０１６１】
さらに，本実施の形態においては，コアパターンが第１の上部クラッド層と第２の上部クラッド層からなる厚い上部クラッド層と厚い下部クラッド層で被覆されているので，優れた光信号の伝搬特性を有する光導波路素子を備えた光モジュールを構成することができる。また，特に，従来の光モジュールの光導波路素子の構造を作製するために必要であった高度な制御技術を要する研磨工程等を含まず，ドライエッチング法等の通常の製造方法による光導波路素子の構造でよいため，光導波路素子の製造歩留まりが向上する。
【０１６２】
尚，本実施の形態において，第１の上部クラッド層は，少なくとも光軸高さ調整を行う部分の溝上面が露出していればよく，他の部分は任意に所望の形状とすることができる。さらに，キャビティのテーパ部除去は，必要に応じて実施すればよく，またテーパ部を除去する場合でも全てを除去し溝を形成する必要はなく，少なくとも光導波路素子の第２の上部クラッド層とテーパ部が接触しない程度に除去すればよい。さらにまた，キャビティは貫通孔でもよい。
【０１６３】
（第２の実施の形態）
次に，図４７〜図６５を参照しながら，第２の実施の形態について説明する。尚，本実施の形態に係る光モジュール，光導波路素子及び実装基板は，上記第１の実施の形態に係る光モジュール，光導波路素子及び実装基板と，略同一の機能と類似の構成とを有する。そこで，以下では，本実施の形態の上記第１の実施の形態との相違部分について詳述し，本実施の形態と上記第１の実施の形態とで一致部分については詳細説明を省略する。
【０１６４】
図４７に示すように，本実施の形態に係る光モジュール２００は，実装基板２１０上に，コアパターン２２４ａにより光信号の分岐や分波等を行う受動素子である光導波路素子２２０と，光信号と電気信号の変換を行う能動素子である光半導体素子２３０と，光モジュール２００外部との光信号の伝送線路である光ファイバ端２４０と，を備えている。
【０１６５】
かかる光モジュール２００の構成部品の配置関係及び接続関係は，図１に示す光モジュール１００の構成部品の配置関係及び接続関係と略同一である。さらに，かかる光モジュール２００の構成部品のうちで，光半導体素子２３０及び光ファイバ端２４０は，図２に示す光半導体素子１３０及び光ファイバ端１４０と略同一のものである。
【０１６６】
一方，図４８に示すように，実装基板２１０の第２領域２１１ｃは，図２に示す実装基板１１０の第２領域１１１ｃと相違する。実装基板２１０において，光導波路素子２２０が設置される第２領域２１１ｃは，平面状に形成されており，図２に示すキャビティ１１３に相当する構成を持たない。さらに，実装基板２１０は，第２領域２１１ｃにキャビティが形成されていないために，図２に示す溝１１６に相当する構成も持たない。尚，本実施の形態に係る実装基板２１０の他の構成は，図２に示す上記第１の実施の形態に係る実装基板１１０と略同一である。
【０１６７】
また，図５０に示すように，光モジュール２００の光導波路素子２２０は，第１のクラッド層に相当する上部クラッド層１２５の露出面が略平坦に形成されており，図４に示す第２の上部クラッド層１２５ｂに相当するものを備えていない。本実施の形態に係る光導波路素子２２０の他の構成は，図４に示す上記第１の実施の形態に係る光導波路素子１２０と略同一である。
【０１６８】
ここで，実施例として，以上説明した光モジュール２００に適用可能な本実施の形態に係る実装基板の製造方法例及び光導波路素子の製造方法例ついて，図５７〜図６３を参照しながら説明する。尚，図５７〜図５９は，第１実施例に係る実装基板の製造方法についての説明図である。また，図６０及び図６１は，第２実施例に係る光導波路素子の製造方法の説明図であり，図６２及び図６３は，第３実施例に係る光導波路素子の製造方法の説明図である。
【０１６９】
（第１実施例）
まず，第１実施例は，光ファイバ端を固定するＶ溝と光導波路素子及び／又は光半導体素子の面方向アライメントに使用するアライメントマーカとを同一工程で形成する実装基板の製造方法に関する。
【０１７０】
図５７〜図５９に示すように，本実施例に係る実装基板の製造方法では，まず，単結晶シリコン基板２６０ａ上に，窒化シリコンからなるレジスト膜２６９ａを形成する。次いで，レジスト膜２６９ａ上に，フォトリソ・エッチングにより，光ファイバ端を固定するＶ溝２６２ａとアライメントマーカ２６４ａ及び／又はアライメントマーカ２６７ａとの同時形成用のレジストパターンを形成する。続いて，水酸化カリウム（ＫＯＨ）を含有する溶液に該単結晶シリコン基板２６０ａを侵漬し，異方性エッチングによりＶ溝２６２ａとアライメントマーカ２６４ａ及び／又はアライメントマーカ２６７ａとを形成する。最後に，レジスト膜２６９ａを除去して，本実施の形態に係る実装基板が形成される。
【０１７１】
以上説明したように，本実施例では，フォトリソ・エッチングにより，Ｖ溝とアライメントマーカとの形成用パターンをレジスト膜に同時形成する。したがって，Ｖ溝とアライメントマーカとの位置関係をきわめて高精度に調整することができる。結果として，本実施例を適用することにより，光モジュールにおいては，光ファイバ端と光導波路素子及び／又は光半導体素子との面方向の光軸調整が高精度に実現可能となる。
【０１７２】
さらに，本実施例においては，エッチングにより掘り下げられた部分として実装基板のアライメントマーカが形成されるため，該アライメントマーカは，実装基板の設置面において凹部を成す。したがって，実装時に光導波路素子及び／又は光半導体素子のアライメントマーカを実装基板のアライメントマーカ内に収容することができる。
【０１７３】
結果として，本実施例によれば，光導波路素子及び／又は光半導体素子のアライメントマーカが光軸高さ精度に影響する程厚い膜厚で形成されている場合でも，光半導体素子及び／又は光半導体素子の鉛直方向の光軸調整を高精度に実現することができる。さらに，光導波路素子及び／又は光半導体素子のアライメントマーカに，高精度の膜厚調整が要求されないため，フォトリソ・エッチングや薄膜等により簡単に光導波路素子及び／又は光半導体素子のアライメントマーカを形成することができる。したがって，光導波路素子及び／又は光半導体素子の製造工程を簡素化することができる。
【０１７４】
（第２実施例）
第２実施例は，コア層のパターニングとアライメントマーカの形成とを同時に実現する光導波路素子の製造方法に関する。ここで，図６０及び図６１は，本実施例に係る光導波路素子の製造方法の各工程についての説明図である。
【０１７５】
本実施例では，まず，図６０（ａ）に示すように，基板２７１−１上に下部クラッド層２７３−１を積層し，続いて，下部クラッド層２７３−１上に例えばＣＶＤ法により高精度の膜厚調整をしながらコア層２７４−１を積層する。
【０１７６】
次に，図６０（ｂ）に示すように，コア層２７４−１の上面にレジストパターン２７８−１を形成する。レジストパターン２７８−１は，コアパターン２７４ａ−１（図６０（ｃ））形成用のパターンと，光軸高さの調整部分である側部パターン２７４ｂ−１（図６０（ｃ））形成用のパターンと，から構成される。さらに，本実施例では，側部パターン２７４ｂ−１（図６０（ｃ））形成用のパターンの一部に，アライメントマーカ２７７−１が形成されている。本実施例において，レジストパターン２７８−１を構成する以上説明したいずれのパターンも，例えば同一のレジスト膜から同一のフォトリソ・エッチングにより形成することができる。本実施例において，かかるレジストパターン２７８−１は，例えばタングステン・シリサイドのレジスト膜から形成することができる。
【０１７７】
次に，ドライエッチングにより，レジストパターン２７８−１被覆部以外のコア層２７４−１をエッチングする。結果として，図６０（ｃ）に示すように，コア層２７４−１には，コアパターン２７４ａ−１と側部パターン２７４ｂ−１とが形成される。尚，かかるエッチングでは，レジストパターン２７８−１被覆部以外のコア層２７４−１の残さが残らないように，コア層２７４−１の下面よりも若干深く，即ち下部クラッド層２７３−１に達する深さまで行うことが好適である。
【０１７８】
次に，図６１（ａ）に示すように，アライメントマーカ２７７−１のみを残し，レジストパターン２７８−１をフォトリソ・エッチングにより除去する。次に，図６１（ｂ）に示すように，ウェハ全面を被覆するように，例えばＣＶＤ法により高精度に膜厚調整をしながら上部クラッド層２７５−１を積層する。結果として，本実施の形態に係る光導波路素子が形成される。
【０１７９】
以上説明したように，本実施例においては，コアパターン形成用のレジストパターンとアライメントマーカとが，コア層上に形成された同一のレジスト膜から同一のフォトリソ・エッチングにより同時形成される。したがって，本実施例によれば，コアパターンとアライメントマーカとの相互の位置関係を極めて高精度に調整することができる。したがって，アライメントマーカを用いて実装基板とアライメントを行うことは，実質的にコアパターンをアライメントマーカとしてアライメントを行うことと等価になる。結果として，本実施例によれば，面方向の光軸調整精度に優れた光導波路素子を製造することができる。
【０１８０】
（第３の実施例）
次に，図６２及び図６３を参照しながら，第３実施例について説明する。本実施例は，アライメントマーカが下部クラッド層上面に形成されておりコア層の側部パターンを有さない光導波路素子の製造方法に関する。尚，図６２及び図６３は，本実施例に係る光導波路素子の製造方法の各工程についての説明図である。
【０１８１】
本実施例では，まず，図６２（ａ）に示すように，基板２７１−２上に下部クラッド層２７３−２を積層し，続いて，下部クラッド層２７３−２上面にレジストパターン２７８−２を形成する。かかるレジストパターン２７８−２は，コアパターン２７４ａ−２（図６３（ａ））形成予定部に窓が形成されているとともに，該窓以外の所定位置にアライメントマーカ２７７−２が形成されている。かかるレジストパターン２７８−２は，後述するコアパターン２７４ａ−２（図６３（ａ））の形成時にエッチングストッパ膜として機能する。尚，レジストパターン２７８−２は，フォトリソ・エッチングにより，例えばタングステン・シリサイドの単一のレジスト膜から形成することができる。
【０１８２】
次に，図６２（ｂ）に示すように，ウェハ全面を被覆するように，ＣＶＤ法により高精度の膜厚調整をしながらコア層２７４−２を積層する。次に，図６３（ｃ）に示すように，コア層２７４−２上にコアパターン２７４ａ−２（図６３（ａ））形成用のレジストパターン２７９−２を形成する。本実施例において，かかるレジストパターン２７９−２は，アライメントマーカ２７７−２を基準にして形成することができる。尚，レジストパターン２７９−２は，フォトリソ・エッチングにより，例えばタングステン・シリサイドから形成することができる。
【０１８３】
次に，図６３（ａ）に示すように，ドライエッチングにより，レジストパターン２７９−２被覆部以外のコア層２７４−２をエッチングする。かかる際，レジストパターンパターン２７９−２被覆部以外の部分のコア層２７４−２の浅さが残らないように，コア層２７４−２下面よりも若干掘り下げてエッチングする。
【０１８４】
次に，図６３（ｂ）に示すように，アライメントマーカ２７７−２以外のレジストパターン２７８−２をフオトリソグラフィにより除去する。次に，図６３（ｃ）に示すように，ウェハ全面を被覆するように，例えばＣＶＤ法により高精度に膜厚調整をしながら上部クラッド層２７５−２を積層する。結果として，本実施の形態に係る光導波路素子が形成される。
【０１８５】
以上説明したように，本実施例においては，コア層形成に先立ち，下部クラッド層の上面にエッチングストッパ膜が設けられる。したがって，ドライエッチングによるコアパターン形成時に，エッチングストッパ膜被覆部下の下部クラッド層は，一切エッチングされない。故に，下部クラッド層の上面は，コア層の下面と実質的に同一面をなすように形成できるため，その上に形成する上部クラッド層の下面もコア層の下面と実質的に同一面をなすように形成することができる。結果として，本実施例によれば，上部クラッド層の膜厚調整により光軸高さ調整が可能な光導波路素子を製造することができる。
【０１８６】
尚，本実施例に係る製造方法により製造される光導波路素子は，図２４に示す光導波路素子１２０−１と同様，側部パターン１２４ｂ−１に相当する構成を有さない，したがって，形成方法によっては上部クラッド層上面のコアパターン上部に凸部が形成される場合がある。かかる凸部は，上部クラッド層上面を実装基板の上面に相互に接触させる際の障害となり得る。一方，図５４及び図５６に示す光導波路素子２２０のように，側部パターンが残されている光導波路素子では，コアパターン上の上部クラッド層上面を周囲の平坦な部分と実質的に同一又はそれ以下の高さにすることができる。したがって，実装基板の設置面に相互に接触させる際の障害となり得るコアパターン上方の凹凸が，上部クラッド層上面に形成されない。即ち，上部クラッド層の露出面と設置面との確実な相互接触という観点からすれば，本実施例に係る製造方法により製造される光導波路素子よりも図５４及び図５６に示す光導波路素子２２０の方が優れており，光軸高さ調整精度が高いと考えられる。
【０１８７】
（３−１）組立方法
次に，本実施の形態に係る光モジュール２００の組立方法について説明する。図５０に示すように，光半導体素子２３０の実装基板２１０への搭載時には，まず，光半導体素子２３０と実装基板２１０とを，電極２３３と電極２１８とが僅かな間隙を介して相互に対向するように配置する。次に，該間隙がある状態で，光半導体素子２３０のアライメントマーカ２３４と実装基板２１０のアライメントマーカ２１７とを合わせて面方向のアライメントを行う。続いて，図４９に示すように，光半導体素子２３０の電極２３３の上面を実装基板２１０の電極２１８の上面に相互に接触させる。最後に相互の位置関係が変化しないように，電極２３３と電極２１３とを半田等（図示せず。）で固定する。
【０１８８】
図４９に示すように，光ファイバ端２４０の実装基板２１０への搭載時には，まず，光ファイバ端２４０を実装基板２１０表面のＶ溝２１５部の斜面（図示せず。）に接触するように設置する。次に，実装基板２１０と光ファイバ端２４０とを，相互の位置関係が変化しないように接着剤等（図示せず。）で固定する。
【０１８９】
光導波路素子２２０の実装基板２１０への搭載時には，図５２，図５４，及び図５６に示すように，光導波路素子２２０と実装基板２１０とを，上部クラッド層２２５上面と実装基板２１０の第２領域２１１ｃとが僅かな間隙を介して相互に対向するように配置する。次に，該間隙がある状態で，光導波路素子２２０に備えられたアライメントマーカ２２７と実装基板２１０に備えられたアライメントマーカ２１４とが合うように，例えば光導波路素子２２０側の位置を調整して，面方向のアライメントを行う。続いて，上部クラッド層２２５上面を実装基板２１０の第２領域２１１ｃに相互に接触させる。最後に，両者相互の位置関係が変化しないように両者を接着剤（図示せず。）で固定する。
【０１９０】
以上説明したように，本実施の形態における光モジュール２００の組立方法では，上記第１の実施の形態に係る光モジュール２００の組立方法と実質的に同様に光軸調整が達成される。尚，図３〜図１４に示す光モジュール１００の組立方法では光導波路素子１２０の第２の上部クラッド層１２５ｂを実装基板１１０のキャビティ１１３に収容するという作業が実施されている。しかし，本実施の形態に係る光モジュール２００の組立方法では，キャビティ１１３及び第２の上部クラッド層１２５ｂに相当する構成が形成されていないために，当該作業は実施されない。
【０１９１】
（３−２）組立方法の実施例
（第４実施例）
ここで，第４実施例として，光モジュール２００に適用可能な本実施の形態に係る光モジュールの組立方法について，図６４及び図６５を参照しながら説明する。図６５に示すように，本実施例では，光導波路素子２２０−３の上部クラッド層２２５上面に，半田パッド２９１−３が設置されている。ここで，かかる上部クラッド層２２５とコア層２２４との総膜厚は，例えば，約１１μｍとされている。また，半田パッド２９１−３は，例えば，約０．１μｍのチタン膜上に約０．１μｍの金薄膜を積層して形成されている。
【０１９２】
また，実装基板２１０−３は，第２領域２１１ｃ−３上に，半田パッド２９３−３と半田パッド２９３−３上に積層された半田層２９４−３とを備えている。ここで半田パッド２９３−３は，半田パッド２９１−３と同様の構成であり，半田層２９４−３は，例えば，膜厚約２μｍで融点が約２８０℃程度の金（Ａｕ）錫（Ｓｎ）共晶半田から形成されている。
結果として，コア層２２４−３及び上部クラッド層２２５−３と半田パッド２９１−３と半田パッド２９３−３と半田層２９４−３との合計の膜厚は，約１３μｍとなる。
【０１９３】
本実施例の組立方法において，面方向の光軸調整は，アライメントマーカ２１４−３とアライメントマーカ２２７−３とを用いて行われる。また，鉛直方向については，まず，光導波路素子２２０−３の半田パッド２９１−３の上面を，実装基板２１０−３の半田層２９４−３を介して実装基板２１０−３の半田パッド２９３−３の上面に相互に接触させる。次に，光導波路素子２２０−３に荷重を加えた状態で加熱して半田層２９４−３を一旦溶融させ，続いて降温して半田層２９４−３を凝固させる。
【０１９４】
かかる工程により，半田層２９４−３を介して光導波路素子２２０−３の半田パッド２９１−３と実装基板２１０−３の半田パッド２９３−３とが接着される。結果として，光導波路素子２２０−３が実装基板２１０−３上に搭載される。
【０１９５】
ここで，本実施例では，半田層２９４−３が，溶融から凝固までの工程で約１μｍ膜厚が減少するように荷重調整されている。結果として，半田層２９４−３凝固後において，コア層２２４−３及び上部クラッド層２２５−３の総膜厚と，半田パッド２９１−３の膜厚と，半田パッド２９３−３の膜厚と半田層２９４−３の膜厚とは，合計で約１２μｍとなる。
【０１９６】
よって，光導波路素子２２０−３の上部クラッド層２２５−３と半田パッド２９１−３と，実装基板２１０−３の半田パッド２９３−３と凝固後の半田層２９４−３の膜厚の和を，図８に示す光導波路素子２２０の前述の膜厚例での上部クラッド層の膜厚と同一となる。即ち，前述の膜厚例において，光導波路素子２２０−３の半田パッド２９１−３の上面を，実装基板２１０−３の半田層２９４−３を介して実装基板２１０−３の半田パッド２９３−３の上面に相互に接触させることにより，光軸高さ調整が自ずと達成される。
【０１９７】
以上説明したように，本実施例によれば，光導波路素子と実装基板とを半田で接着することにより，実装基板上に半田で接着される光半導体素子の光軸高さが熱膨張による接着部の伸縮によって変化する動きに合わせて，光導波路素子の光軸高さも変化させることができる。したがって，温度変化による光軸高さずれによる相互の光接続損失の変化が極めて小さい光モジュールを構成することができる。
【０１９８】
また，光導波路素子と実装基板を半田で接着することにより非常に強固な接着ができ，信頼性が向上すると共に，リワークも可能となり，光モジュールの製造歩留まりが向上する。
【０１９９】
さらに，本実施の形態においては，光導波路素子の膜厚調整は，上部クラッド層の下面，即ち下部クラッド層の上面と実質的に同一面をなすコア層の下面を基準面に実施される。そして，実装基板搭載時の基準平面に対する光導波路素子の光軸高さが，実装基板の上面を基準面にした光半導体素子の光軸高さと略同一とされている。即ち，上部クラッド層の膜厚が，コア層下面からコア層の光軸までの距離と基準平面から光半導体素子の光軸（搭載時）までの距離との和と等しい光導波路素子を用ることにより，上部クラッド層の上面を実装基板の上面に密着た際に，光半導体素子と光導波路素子との光軸高さ調整が受動的かつ高精度に達成できる。加えて，面方向の光軸調整についても，実装基板上に備えるアライメントマーカを，薄膜のフォトレジストを用いて高精度に形成したので，形状精度に優れるアライメントマーカを用いてインデックスアライメントが行うことができる。したがって，本実施の形態によれば，従来の方法に比べて高精度な光軸調整が達成できる。以上のことから，光導波路素子と光半導体素子の面方向ならびに鉛直方向の高精度な光軸調整が，いずれかの精度を損ねることなく達成できる。
【０２００】
また，同様の原理により，光導波路素子と光ファイバ端についても，光軸高さの調整が受動的かつ高精度に達成され，加えて光ファイバ端については実装基板に形成したＶ溝を利用できるため面方向についても受動的かつ高精度な光軸調整が達成できる。即ち，光ファイバ端についてはパッシブアライメントによる光軸調整が利用できる。このことから，従来の光モジュールで必要であった，光ファイバアレイ等の高額な部品，調整のための調整装置，また調整工程が不要となる。加えて，光ファイバアレイと光導波路素子を接着するために必要であったリドも不要となり，本工程の製造性を向上させることができる。
【０２０１】
尚，実装基板にＶ溝を形成するようにしたので，光導波路素子の基板に異方性エッチングが可能な単結晶シリコンを用いる必要もなく，本実施例で示したように石英ガラスを用いることもでき，光導波路素子に用いる基板の制約も緩和される。かかる場合光導波路層と同一材料である石英ガラス基板を用いることができるため，両者の熱膨張係数の相違による反りが発生しずらくなり，このことからも光導波路素子の製造歩留まりも向上する。
以上の理由から，本実施の形態によれば，光導波路素子と光半導体素子ならびに光ファイバ端との光軸調整が高精度かつ簡易な光モジュールを実現でき，光通信端末用の送受信機能を有する光モジュールの経済性を高めることが可能となる。
【０２０２】
尚，本実施の形態においては，コアパターン上の上部クラッドがコアパターン形状に倣って凸形状をなす場合には，かかる凸状部分を避けるように実装基板に溝等を設けてもよい。また，熱処理或いは研磨等の手段により上部クラッド層上面を平坦化してもよい。
【０２０３】
（第３の実施の形態）
次に，図６６〜図７１を参照しながら，第３の実施の形態について説明する。尚，本実施の形態に係る光モジュール，光導波路素子及び実装基板は，上記第１ないし第２の実施の形態に係る光モジュール，光導波路素子及び実装基板と，略同一の機能と類似の構成とを有する。そこで，以下では，本実施の形態の上記第１ないし第２の実施の形態との相違部分について詳述し，本実施の形態と上記第１ないし第２の実施の形態との一致部分については詳細説明を省略する。
【０２０４】
図６６に示すように，本実施の形態に係る光モジュール３００は，実装基板３１０上に，コアパターン３２４ａにより光信号の分岐や分波等を行う受動素子である光導波路素子３２０と，光信号と電気信号の変換を行う能動素子である光半導体素子３３０と，光モジュール３００外部との光信号の伝送線路である光ファイバ端３４０と，を備えている。
【０２０５】
かかる光モジュール３００の構成部品の配置関係及び接続関係は，図１に示す光モジュール１００又は図４７に示す光モジュール２００の構成部品の配置関係及び接続関係と略同一である。さらに，かかる光モジュール３００の構成部品のうちで，光半導体素子３３０及び光ファイバ端３４０は，図１に示す光半導体素子１３０及び光ファイバ端１４０ないし図４７に示す光半導体素子２３０及び光ファイバ端２４０と略同一のものである。
【０２０６】
一方，図６７に示すように，実装基板３１０及び光導波路素子３２０は，図８に示す実装基板１１０及び光導波路素子１２０ないし図４８に示す実装基板３１０及び光導波路素子２２０と相違する。即ち，まず，実装基板３１０は，図５４に示す実装基板２１０の第２領域２１１ｃに図６７に示すように光導波路素子３２０が載置されるガラス層３９５を形成したものと，略同一の構成を有する。かかるガラス層３９５は，アライメントマーカ３１４を覆うように，基準平面３５０からの高さが正確に所定高さとなるように形成されている。本実施の形態において，ガラス層３９５は，図５４に示すクラッド層２２５と同一の組成からなる石英系ガラスから例えばＣＶＤ法により形成することができる。また，光導波路素子３２０は，図２４に示す光導波路素子１２０−１において第１の上部クラッド層１２５ａ−１と第２の上部クラッド層１２５ｂ−１とが未形成のものと，略同一の構成を有する。
【０２０７】
かかる構成を有する光モジュール３００の組立方法において，光半導体素子３３０及び光ファイバ端３４０の実装基板３１０への搭載は，図１１〜図１４に示す光半導体素子１３０及び光ファイバ端１４０の実装基板１１０への搭載と略同一である。
【０２０８】
一方，図６７及び図６８に示すように，光導波路素子３２０の実装基板３１０への搭載は，図７〜図１０に示す光導波路素子１２０の実装基板１１０への搭載ないし図５３〜図５６に示す光導波路素子２２０の実装基板２１０への搭載と相違する。
【０２０９】
即ち，図６７及び図６８に示すように，光導波路素子３２０の実装基板３１０への搭載では，まず，実装基板３１０と光導波路素子３２０とを，ガラス層３９５上面と剥き出しの下部クラッド層３２３上面とが僅かな間隙を介して相互に対向するように配置する。次に，アライメントマーカ３１４とアライメントマーカ３２７とを用いたインデックスアライメントにより，光導波路素子３２０と実装基板３１０との面方向の光軸調整が達成される。
【０２１０】
次に，面方向の位置関係を変化させずに，実装基板３１０と光導波路素子３２０とを接近させ，ガラス層３９５上面と下部クラッド層３２３上面とを接触させる。次に，下部クラッド層３２３と実装基板３１０との間の空間に，図５４に示す上部クラッド層２２５と略同一の屈折率を持つ所定の充填材３９６，例えばエポキシ系樹脂を主成分とした紫外線硬化型の接着剤などを充填する。結果として，図５３に示す光モジュール２００と同等の光伝搬特性を持つ本実施の形態に係る光モジュール３００が形成される。
【０２１１】
図４に示す光導波路素子１２０についての前述の膜厚例では，上部クラッド層を１２μｍ形成していたが，かかる膜厚は光軸高さに直接関わるものである。したがって，膜厚を精密に調整する必要があり，成膜時間が一般的な成膜条件に比べ長大なものとなるおそれがある。
しかし，本実施の形態に係る光モジュール３００では，上記第１ないし第２の実施の形態において光導波路素子に形成されていた上部クラッド層分の膜厚が，全て実装基板上のガラス層に振り分けられる。したがって，光導波路素子側では，上部クラッド層の光軸高さ調整に関わる精密な膜厚調整が不要になり，光導波路素子の製造歩留まりが向上する。
【０２１２】
尚，光モジュール３００では，逆に実装基板側の製造負担が増大するが，実装基板３１０は光導波路素子３２０のコアパターン３２４ａのような精密なパターンを形成する必要がないため，通常，光導波路素子３２０に比べて製造歩留まりが格段に高い。したがって，本実施の形態に係る光モジュール３００では，モジュール全体として製造歩留まりの向上が見込まれる。
【０２１３】
本実施の形態においては，図６９に示す光モジュール３００−１のように，ガラス層３９５−１により形成される下部クラッド層３２３−１と実装基板３１０−１との間の空間に何らの充填材も充填させない構成も可能である。かかる光モジュール３００−１は，図６７に示す光モジュール３００に比べ，充填材を充填する必要がないため簡単に形成することができる。反面，コアパターン３２４ａ−１が空気で被覆されることとなり，光モジュール３００に比べて，やや光伝播特性が劣る。
【０２１４】
また，本実施の形態においては，図７０に示す光導波路素子３００−２のように，光導波路素子３２０−２の下部クラッド層３２３−２上に図５４に示す上部クラッド層２２５よりも薄い膜厚の上部クラッド層３２５−２を形成し，実装基板３１０−２の第２領域３１１ｃ−２上に図６８に示すガラス層３９６の代わりにガラス層３９６−２を形成することも可能である。ここで，実装基板３１０−２のガラス層３９６−２の膜厚は，図６８に示すガラス層３９６の膜厚から光導波路素子３２０−２の上部クラッド層３２５−２の膜厚を差し引いた膜厚で形成する。さらに，ガラス層３９６−２は，図６８に示すガラス層３９６と略同一の組成からなる石英系ガラスから略同一の形成方法により形成することができる。そして，かかる光モジュール３００−２の組立方法では，光導波路素子３２０−２の上部クラッド層３２５−２と実装基板３１０−２のガラス層３９６−２との膜厚の和によって，光軸高さが決定される。
【０２１５】
本実施例に係る組立方法を用いて製造された光モジュールでは，光導波路素子の上部クラッド層の膜厚の幾分かを，実装基板のガラス層に振り分けることができる。したがって，光導波路素子の製造負担が軽減し，光導波路素子の製造時間が短縮されるとともに製造歩留まりが向上する。
【０２１６】
尚，以上説明した本実施の形態では，実装基板上のガラス層は石英系ガラスでなくてもよく，またガラスである必要もない。
【０２１７】
以上，本発明に係る好適な実施の形態について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例及び変更例を想定し得るものであり，それら修正例及び変更例についても本発明の技術範囲に包含されるものと了解される。
【０２１８】
例えば，上記実施の形態においては，本発明を適用した光送受信機能を有する光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光モジュール，例えば光送信機能のみを有する光モジュールや光受信機能のみを有する光モジュール或いは１又は２以上の他の様々な機能をも有する光モジュール等に対しても適用することができる。
【０２１９】
また，上記実施の形態においては，光ファイバ端と光半導体素子とを光学的に接続する光路が形成された光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光路，例えば光ファイバ端同士を相互接続する光路や光半導体素子同士を光学的に接続する光路等が形成された光モジュールに対しても適用することができる。
【０２２０】
さらに，上記実施の形態においては，シリコンから形成される実装基板を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な材料，例えば異方性エッチング可能な材料や異方性エッチング以外の方法でキャビティ・Ｖ溝を形成可能な材料等から形成される実装基板に対しても適用することができる。
【０２２１】
さらにまた，上記実施の形態においては，石英ガラス基板を適用した光半導体素子を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な基板，例えばシリコン基板や石英系ガラス基板等を適用したに対しても適用することができる。
【０２２２】
また，上記実施の形態においては，光導波路層に下部クラッド層を有する光導波路素子を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光導波路層，例えば下部クラッド層を有さない光導波路層や２以上の下部クラッド層を有する光導波路層或いはＳＣＨ層を有する光導波路層等を適用した光導波路素子に対しても適用することができる。ここで，下部クラッド層を有さない光導波路層を適用する場合には，例えば基板に石英ガラスを用いるとともに上部クラッド層の屈折率を基板に合わせて下部クラッド層の機能を基板に兼ねさせる構成が可能である。
【０２２３】
さらに，上記実施の形態においては，石英系ガラスから形成される光導波路層を適用した光導波路素子を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な材料から形成される光導波路層，例えば他のガラス系材料から形成される光導波路層や樹脂から形成される光導波路層（有機光導波路素子）等を適用した光導波路素子に対しても適用することができる。
【０２２４】
さらにまた，上記実施の形態においては，シングルモードの裸光ファイバを適用した光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光ファイバ，例えばマルチモード光ファイバや裸光ファイバをキャピラリに固定したもの等を適用した光モジュールに対しても適用することができる
【０２２５】
また，上記実施の形態においては，半導体レーザ及びフォトダイオードを適用した光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光半導体素子，例えば発光ダイオードや光変調期或いは光増幅器等を適用した光モジュールに対しても適用することができる
【０２２６】
さらに，上記実施の形態においては，半導体材料から成る光素子を適用した光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な材料から形成される光素子，例えばガラス系材料から形成される光素子や樹脂系材料から形成される光素子等を適用した光モジュールに対しても適用することができる
【０２２７】
さらにまた，上記実施の形態においては，光軸がコア層の略中心に形成された光半導体素子を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光軸，例えばコア層の中心から離れた位置を通る光軸やコアパターンの両端で高さが変化する光軸等が形成された光導波路素子に対しても適用することができる。尚，本発明を光軸がコア層中心を通らない光導波路素子に適用する場合には，当該実際の光軸高さを優先して，設計及び膜厚調整を行えばよい。
【０２２８】
また，上記実施の形態においては，光ファイバを固定するＶ溝を有する実装基板を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な固定手段を有する実装基板に対しても適用することができる
【０２２９】
さらに，上記実施の形態においては，単一波長の光に使用する光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光，例えば波長多重光や交番多重光或いは時分割多重光等に使用する光モジュールに対しても適用することができる
【０２３０】
さらにまた，上記実施の形態においては，光伝送機能・分波機能・合波機能を有するコアパターンを適用した光導波路素子を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な機能，例えば波長選択機能や偏光機能或いはモード結合機能等を有するコアパターンを適用した光導波路素子に対しても適用することができる
【０２３１】
また，上記実施の形態においては，充填材としてエポキシ系樹脂を適用した光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な充填材，例えばエポキシ系以外の樹脂やシリコーンから形成される整合剤の様な樹脂以外の充填剤等を適用した光モジュールに対しても適用することができる
【０２３２】
さらに，上記実施の形態及び実施例は，任意に組み合わせることが可能であり，本発明の技術的範囲には，そのような各種の組み合わせをも含まれるものと了解される。
【０２３３】
【発明の効果】
本発明によれば，光導波路素子に課される制約，例えば材料や製造方法或いは使用環境等の制約が低減される。さらに，本発明によれば，光モジュールにおける実装基板への光導波路素子の搭載に際し光導波路素子と各光学要素との光学的アライメントを高精度に行うことができる。
【０２３４】
また，本発明では，光モジュールにおいて，インデックスアライメントやパッシブアライメント等の簡易なアライメント方法によ面方向の光軸調整が実現される。さらに，本発明では，光導波路素子についての層厚調整や実装基板についての高さ調整により，高精度の光軸高さの制御が実現される。さらに，本発明では，高精度の光軸調整を保持しつつ，光導波路素子による光伝搬特性を向上させることができる。
【０２３５】
したがって，本発明によれば，量産性，経済性，性能等に優れた光モジュール，光導波路素子及び実装基板を提供することができる。結果として，本発明は，例えば光通信装置に用いられる光通信端末用の光送受信機能を有する光モジュールに効果的に適用可能である。
【図面の簡単な説明】
【図１】本発明を適用可能な光モジュールの構成説明用の平面図である。
【図２】図１に示す光モジュール組立前の各構成要素についての概略構成説明図である。
【図３】図１に示す光モジュールの構成説明用のＡ−Ａ断面図である。
【図４】図１に示す光モジュールのＡ−Ａ断面における組立についての説明図である。
【図５】図１に示す光モジュールの構成説明用のＢ−Ｂ断面図である。
【図６】図１に示す光モジュールのＢ−Ｂ断面における組立についての説明図である。
【図７】図１に示す光モジュールの構成説明用のＤ−Ｄ断面図である。
【図８】図１に示す光モジュールのＤ−Ｄ断面における組立についての説明図である。
【図９】図１に示す光モジュールの構成説明用のＥ−Ｅ断面図である。
【図１０】図１に示す光モジュールのＥ−Ｅ断面における組立についての説明図である。
【図１１】図１に示す光モジュールの構成説明用のＣ−Ｃ断面図である。
【図１２】図１に示す光モジュールのＣ−Ｃ断面における組立についての説明図である。
【図１３】図１に示す光モジュールの構成説明用のＦ−Ｆ断面図である。
【図１４】図１に示す光モジュールのＦ−Ｆ断面における組立についての説明図である。
【図１５】本発明を適用可能な実装基板の製造方法についての製造工程説明図である。
【図１６】図１５に示す製造工程での実装基板（製造途中）のＨ−Ｈ断面図である。
【図１７】図１５に示す製造工程での実装基板（製造途中）のＧ−Ｇ断面図である。
【図１８】本発明を適用可能な他の実装基板の製造方法についての一の製造工程説明図である。
【図１９】図１８に示す製造工程での実装基板（製造途中）のＩ−Ｉ断面図である。
【図２０】図１８に示す製造工程での実装基板（製造途中）のＪ−Ｊ断面図である。
【図２１】図１８に示す製造工程での実装基板（製造途中）のＫ−Ｋ断面図である。
【図２２】図１８に係る実装基板の製造方法についての他の製造工程説明図である。
【図２３】図２２に示す製造工程での実装基板（製造途中）のＬ−Ｌ断面図である。
【図２４】本発明を適用可能な他の光導波路素子を説明するための断面図（図７のＤ−Ｄ断面図と対応）である。
【図２５】本発明を適用可能な他の光導波路素子を説明するための断面図（図７のＤ−Ｄ断面図に対応）である。
【図２６】本発明を適用可能な他の光導波路素子を説明するための断面図（図７のＤ−Ｄ断面図と対応）である。
【図２７】本発明を適用可能な光導波路素子の製造方法の一製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図２８】図２７に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図２９】図２７に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３０】図２７に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３１】本発明を適用可能な他の光導波路素子の製造方法の一製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３２】図３１に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３３】図３１に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３４】本発明を適用可能な他の光導波路素子の製造方法の一製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３５】図３４に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３６】図３４に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３７】図３４に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３８】本発明を適用可能な他の光導波路素子の製造方法の一製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３９】図３８に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図４０】図３８に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図４１】図３８に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図４２】本発明を適用可能な光モジュールの組立方法により組み立てられた光モジュールの断面図（図７のＤ−Ｄ断面に対応）である。
【図４３】図４２に係る光モジュールの組立方法の説明図である。
【図４４】本発明を適用可能な他の光モジュールの組立方法により組み立てられた光モジュールの断面図（図７のＤ−Ｄ断面に対応）である。
【図４５】図４４に係る光モジュールの組立方法の説明図である。
【図４６】本発明を適用可能な他の光モジュールの組立方法により組み立てられた光モジュールの断面図（図７のＤ−Ｄ断面に対応）である。
【図４７】本発明を適用可能な他の光モジュールの構成説明用の平面図である。
【図４８】図４７に示す光モジュール組立前の各構成要素についての概略構成説明図である。
【図４９】図４７に示す光モジュールの構成説明用のＡ’−Ａ’断面図である。
【図５０】図４７に示す光モジュールのＡ’−Ａ’断面における組立についての説明図である。
【図５１】図４７に示す光モジュールの構成説明用のＢ’−Ｂ’断面図である。
【図５２】図４７に示す光モジュールのＢ’−Ｂ’断面における組立についての説明図である。
【図５３】図４７に示す光モジュールの構成説明用のＤ’−Ｄ’断面図である。
【図５４】図４７に示す光モジュールのＤ’−Ｄ’断面における組立についての説明図である。
【図５５】図４７に示す光モジュールの構成説明用のＥ’−Ｅ’断面図である。
【図５６】図４７に示す光モジュールのＥ’−Ｅ’断面における組立についての説明図である。
【図５７】本発明を適用可能な他の実装基板の製造方法についての製造工程説明図である。
【図５８】図５７に示す製造工程での実装基板（製造途中）のＨ’−Ｈ’断面図である。
【図５９】図５７に示す製造工程での実装基板（製造途中）のＧ’−Ｇ’断面図である。
【図６０】本発明を適用可能な他の光導波路素子の製造方法の一製造工程を説明するための断面図（図５３のＤ’−Ｄ’断面に対応）である。
【図６１】図６０に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図５３のＤ’−Ｄ’断面に対応）である。
【図６２】本発明を適用可能な他の光導波路素子の製造方法の一製造工程を説明するための断面図（図５３のＤ’−Ｄ’断面に対応）である。
【図６３】図６２に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図５３のＤ’−Ｄ’断面に対応）である。
【図６４】本発明を適用可能な光モジュールの組立方法により組み立てられた光モジュールの断面図（図５３のＤ’−Ｄ’断面に対応）である。
【図６５】図６４に係る光モジュールの組立方法の説明図である。
【図６６】本発明を適用可能な他の光モジュールの構成説明用の平面図である。
【図６７】図６６に示す光モジュールの構成説明用のＤ”−Ｄ”断面図である。
【図６８】図４７に示す光モジュールのＤ”−Ｄ”断面における組立についての説明図である。
【図６９】本発明を適用可能な光モジュールの組立方法により組み立てられた光モジュールの断面図（図６６のＤ”−Ｄ”断面に対応）である。
【図７０】本発明を適用可能な光モジュールの組立方法により組み立てられた光モジュールの断面図（図５３のＤ”−Ｄ”断面に対応）である。
【図７１】図７０に係る光モジュールの組立方法の説明図である。
【図７２】従来の光モジュールの平面図である。
【図７３】従来の光モジュールのａ−ａ断面図である。
【符号の説明】
１００ 光モジュール
１１０ 実装基板
１１１ 設置面
１１１ａ 第３領域
１１１ｂ 第１領域
１１１ｃ 第２領域
１１３ キャビティ
１２０ 光導波路素子
１２２ 光導波路層
１２４ａ コアパターン
１２４ｂ 側部パターン
１２５ａ 第１の上部クラッド層
１２５ｂ 第２の上部クラッド層
１３０ 光半導体素子
１４０ 光ファイバ端
１５０ 基準平面
１９４−５ 半田バンプ
１９５−７ 充填剤
３９５ ガラス層
【発明の属する技術分野】
本発明は，光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法に関する。
【０００２】
【従来の技術】
マルチメディア社会を実現する通信システムの一形態としては，高速・大容量の情報を伝送可能な光ファイバによって通信サービスを提供する事業者の局社と該通信サービスを受ける加入者宅或いはその近傍とを結ぶ光通信システムがある。かかる光通信システムでは，主に，光ファイバを介して局社から伝送される光信号を加入者宅等で電気信号に変換したり逆に加入者宅等において電気信号を光信号に変換し光ファイバで局社に伝送する光通信端末用の光送受信機能を有する光モジュールが必要となる。
【０００３】
従来，かかる要求を満たす光モジュールには，「能動プレーナ光波回路技術，ＮＴＴ Ｒ＆Ｄ， Ｖｏｌ．４３， Ｎｏ．１１， １９９４， ｐｐ．１３７−１４６」に開示されたものがある。本文献記載の従来の光モジュールは，いわゆるハイブリッド光電子集積回路に属する。ここで，ハイブリッド光電子集積回路とは，異種材料或いは異種製造工程により形成される機能の異なる光半導体素子或いは電子素子を，最終的に一体となるように（多くは一つの基板上に集積化して）実装したものである。
【０００４】
図７２及び図７３を参照しながら，上記文献記載の従来の光モジュールについて説明する。尚，図７２は，上記従来文献に係る光送受信モジュール４００を示す平面図であり，図７３は，図７２に示す光モジュール４００のａ−ａ断面図である。
【０００５】
図７２及び図７３に示すように，光モジュール４００は，光導波路素子４２０と，光半導体素子４３０と，光ファイバ端４４０が支持固定された光ファイバアレイ４５０と，を備えている。光導波路素子４２０は，後述するように加工性に優れる単結晶シリコン（Ｓｉ）からなる基板４２１上に順次成長させた下部クラッド層４２３とコア層４２４と上部クラッド層４２５とから構成される光導波路層４２２を備えている。
【０００６】
光導波路層４２２は，いずれも火炎堆積法（ＦＨＤ法）等により成膜される石英系ガラスからなる。コア層４２４の屈折率は，光信号を伝搬させるために，下部クラッド層４２３及び上部クラッド層４２５の屈折率に比べて高く設定されている。通常，下部クラッド層４２３及び上部クラッド層４２５に対するコア層４２４の比屈折率差は，０．３％程度に調整されている。また，コア層４２４の膜厚は，約８μｍであり，線幅が約８μｍのコアパターン４２４ａを備えている。
【０００７】
下部クラッド層４２３及び上部クラッド層４２５は，いずれも光信号の所定の伝搬特性を得るために，膜厚が２０μｍ程度に形成されている。下部クラッド層４２３は，後述する光導波路素子４２０の製造方法に起因して，基板４２１上に形成される第１の下部クラッド層４２３ａと，第１の下部クラッド層４２３ａ上に形成される第２の下部クラッド層４２３ｂと，から構成される。
【０００８】
以上説明した構成を有する光導波路素子４２０は，半導体素子と同様の製造方法により製造可能であるため，小型で量産性が見込めることから，高い経済性が望まれる用途に有効である。
【０００９】
また，光導波路素子４２０は，その片端部に，光半導体素子４３０を搭載するための光半導体素子搭載部４２１ａ，即ちドライエッチングにより光導波路層４２２を除去し基板４２１を露出した領域を備えている。光半導体素子搭載部４２１ａは，光半導体素子４３０を電気接続するための電極４２６と配線（図示せず。）及び単結晶シリコンのエッチング等により形成したアライメントマーカ４２７を備えている。
【００１０】
また，光導波路素子４２０は，他端部の上部クラッド層４２５上に，光ファイバアレイ４５０との接着面積を確保するためのガラスブロックからなるリド４６０を備えている。
【００１１】
光半導体素子４３０は，一方が電気信号を光信号に変換する半導体レーザと，他方が光信号を電気信号に変換するフォトダイオードである。光半導体素子４３０は，半導体基板４３１上に光導波層４３２と，表面に電極４３３及び薄膜等により形成したアライメントマーカ４３４を備えている。尚，ここで言う光導波層４３２は，半導体レーザの場合には活性層，フォトダイオードの場合には受光部（図示せず。）の中心に結びつく光路のうち入射部の光路を意味する。
【００１２】
光導波路素子４２０と光半導体素子４３０の光軸調整は，基板４２１の面と平行な方向（以下，単に面方向と称する）については，前記アライメントマーカを用いたインデックスアライメント法により行われるが，基板４２１の面と鉛直な方向（以下，単に鉛直方向と称する）については，光半導体素子４３０を搭載した時の基板４２１の上面を基準面とした時の基板４２１面と鉛直方向の光軸位置（以下，光軸高さと称する）に光導波路素子４２０の光軸高さを揃えるという方法により達成される。
【００１３】
具体的には，第１の下部クラッド層４２３ａを基板に加工した段差或いは溝４２８内に収容し，第２の下部クラッド層４２３ｂの膜厚を調整することによって光軸高さを合致させる。結果として，例えば光半導体素子４３０の光軸高さが，光半導体素子搭載部４２１ａの上面から８μｍである場合には，光導波路素子４２０の光軸であるコア層４２４の膜厚中心の高さも光半導体素子搭載部４２１ａの上面から８μｍとなる。
【００１４】
段差或いは溝４２８は，前述した単結晶シリコンからなる基板４２１の加工性に優れるという特性を利用して形成される。即ち，段差或いは溝４２８形成予定部以外をレジストパターンにより被覆した状態で，水酸化カリウム（ＫＯＨ）を含有する溶液に侵漬する。かかる浸漬によって，単結晶シリコンの結晶面によりエッチングレートが大きく異なるという特性を利用した異方性エッチングが実現され，精密に制御された形状の段差或いは溝を形成することができる。
【００１５】
第１の下部クラッド層４２３ａは，この段差或いは溝４２８内を埋めるように基板４２１上全面に成膜した石英系ガラス膜を，研磨加工により基板４２１上面が基板面内均一に露出させることにより形成される。
【００１６】
このように，光半導体素子搭載部４２１ａを兼ねる基板４２１上面を基準面として，光半導体素子搭載部４２１ａの上面からの光導波路素子４２０の光軸であるコア層４２４の膜厚中心の高さを高精度に調整することにより，光軸高さの位置ずれ量は，光通信端末用の光送受信機能を有する光モジュールに要求される光挿入損失を溝足するために必要な，±１．０μｍ程度を達成できる。
【００１７】
このようにして光半導体素子４３０が搭載された光導波路素子４２０は，最終的に光ファイバアレイ４５０等に固定されたコア４４１がクラッド４４２に被覆された光ファイバ端４４０と調整・固定されることにより光モジュール４００として完成する。
【００１８】
なお，光導波路素子４２０と光ファイバ端４４０との調整は，例えば，アクティブアライメントにより行われる。即ち，光導波路素子４２０に調整用のコアパターン（図示せず。）を設け，かかる光ファイバ端４４０からコアパターン４２４ａへ光を入射し，入射光の透過光量が最大となるようにモニ夕しながら，調整装置（図示せず。）等を用いて，光導波路素子４２０と光ファイバ端４４０との相対位置を調整する。後に，光ファイバ端４４０のコア２４１及び光導波路素子４２０のコア層４２４と屈折率が近い接着剤４７０により，光ファイバ端と光導波路素子４２０とを接着固定する。
【００１９】
かかるアクティブアライメントによれば，光導波路素子４２０と光ファイバ端４４０の光軸位置ずれ量は，光通信端末用の光送受信機能を有する光モジュールに要求される光挿入損失を溝足するために必要な，±１．０μｍ程度を達成できる。
【００２０】
【発明が解決しようとする課題】
しかしながら，以上説明した従来の光モジュールにおいて，従来の光導波路素子は，光導波路素子と光半導体素子との面方向のアライメント用のアライメントマーカを光半導体素子搭載部側に備える構成であった。かかるアライメントマーカは，光導波路素子と光半導体素子との光結合損失を劣化させないために，光半導体素子搭載部と同時に形成される光導波路層壁部に露出されたコアパターン端面に極力近づける必要がある。
【００２１】
アライメントマーカは，高精度に形成するためフォトリソグラフィにより形成されるが，この際用いるフォトレジストは，前記壁部が形成された光導波路層も含めて被覆する必要があるため，非常に厚く形成しなければならない。したがって，アライメントマーカ形成予定部である前記光導波路層壁部近傍の光半導体素子搭載部には，フォトレジストが液溜り状になり，必要以上に厚く形成されてしまう。
【００２２】
結果として，従来の光モジュールには，アライメントマーカの形状精度が劣化するという問題があった。即ち，光軸高さ調整の高精度化のための光導波路素子搭載部を備えた構造により，面方向の光軸調整精度が犠牲になるという問題があった。
【００２３】
また，従来の光モジュールにおいては，光導波路素子と光ファイバ端との光軸調整は，光ファイバアレイ等に固定された光ファイバ端をアクティブアライメントにより行われている。しかし，アクティブアライメントは，所望の精度の光軸調整を達成するまでに，一つの光モジュールについて数分から十数分という長大な時間を要するものであり，量産に向かない。
【００２４】
また，アクティブアライメントには，光ファイバアレイ等の高額な部品，光軸調整のための調整装置が必要であり，さらに光導波路素子側にも光ファイバアレイとの接着面積を確保するためのリドを備える必要があった。
以上のことから，アクティブアライメントは，光モジュールの製造コストの大部分を占めるほど製造性の悪いものであった。
【００２５】
なお，単結晶シリコン基板を用いた他の従来例の光導波路素子では，光ファイバ端との接続側の光導波路素子端部の光導波路層を除去した基板表面に，異方性エッチングによる光ファイバ端搭載用のＶ溝を備えることにより，光導波路素子と光ファイバ端との光軸調整を簡易化したものもある。しかし，かかる場合にも，基板が異方性エッチングが可能で，線膨張係数が石英系ガラスに近い単結晶シリコン基板に限られるという制約がある。
【００２６】
さらに，従来の光導波路素子のうち，所望の光伝搬特性を得るため例えば２０μｍという厚い膜厚の上部ならびに下部クラッド層を備えるものは，光導波路素子と光半導体素子の光軸高さを調整するために，下部クラッド層の大部分を単結晶シリコン基板表面に形成した段差或いは溝内に収容するという構造であった。
【００２７】
そのため，その製造方法において，単結晶シリコン基板表面に段差或いは溝加工を行う工程，続いて最終的に下部クラッド層となる石英系ガラス膜を前記段差或いは溝が完全に埋まるまで堆積する工程，続いて前記石英系ガラス膜を基板表面が露出するまで研磨する工程，と煩雑な工程が必要であった。これらの工程のうち特に研磨工程は，基板全面に対して均一に基板表面を露出させる必要があるため，非常に高度な制御技術が必要となり，製造歩留まりの低下を招いていた。また，基板が異方性エッチングが可能で，線膨張係数が石英系ガラスに近い単結晶シリコン基板に限られるという制約があった。
【００２８】
以上述べたように，従来の光モジュールは，光導波路素子と光半導体素子との特有の光軸高さ調整方法に起因して，面方向の光半導体素子の光軸調整精度が劣ることから特性が優れなかった。また，光導波路素子と光ファイバ端との接続が困難であり光導波路素子の製造工程が煩雑であることから製造コストが高く，光通信端末用途に経済性高く提供することが困難なものであった。
【００２９】
本発明は、従来の光モジュールが有する上記その他の問題点に鑑みて成されたものである。
【００３０】
【課題を解決するための手段】
上記課題を解決するために，本発明は，光モジュールにおいて，光ファイバ−光学要素間で光を伝送する光導波路の機能と光学要素が搭載される実装基板の機能とを別個の構成要素に分配する構成を採用する。即ち，本発明では，従来の光導波路素子上に一体的に配されていた機能が，光導波路素子と実装基板とに分配される。ここで，光導波路素子には光ファイバ−光学要素間で光を伝送する機能を実現するためにコアパターンが形成され，実装基板には光学要素が搭載される機能を実現するために設置面が形成される。本発明では，かかる機能の分配に伴い，従来の光導波路素子に課される制約，例えば材料や製造方法或いは使用環境等の制約も光導波路素子と実装基板とに分配される。
【００３１】
さらに，本発明は，光ファイバ−光学要素間で光を伝送する光導波路の機能と光学要素が搭載される実装基板の機能とを一体化するために，光導波路素子を光半導体素子等の光学要素とともに設置面に設置して，光導波路素子を実装基板に搭載する構成を採用する。かかる構成では，設置面の第１領域に光学要素が設置され第１領域と隣接する設置面の第２領域に光導波路素子が設置されて，光導波路素子のコアパターンを介して光ファイバと光学要素とが接続される。即ち，実装基板の設置面上では，光導波路素子が光ファイバ−光学要素間を光学的に中継することとなる，尚，光導波路素子による光ファイバ−光学要素間の光学的な中継は，例えば，実装基板上に第２領域と隣接する第３領域を形成し該第３領域に光ファイバの端部（光の入出力端）を設置したり，或いは光ファイバの端部に光導波路素子を一体的に形成するなどにより，実現することができる。
【００３２】
そして，本発明は，実装基板への光導波路素子の搭載に際し光導波路素子と光学要素との光学的アライメントを高精度に行うべく，実装基板の設置面に基準平面が規定される構成を採用する。本発明では，インデックスアライメントやパッシブアライメント等の所定のアライメント方法による基準平面に対する位置合わせを介して光導波路素子と光学要素との面方向の光軸調整が実現される。
【００３３】
また，本発明では，基準平面と光導波路素子の光軸との距離，即ち光軸高さを制御すべく，光導波路素子の層構造を高精度に層厚調整する構成や設置面上に高精度に高さ調整が行われた載置構造が形成された構成等が採用される。さらに，本発明は，該光軸高さの制御が実現された状態で，コアパターンによる光伝送損失を低減し，光導波路素子による光伝搬特性を向上させるべく，光導波路素子に第１のクラッド層を形成する構成或いは実装基板に収容部を形成する構成や光導波路素子に第２のクラッド層を形成する構成等を採用する。尚，本発明にかかる光モジュールにおいて，光ファイバを他の光学要素に置換すれば，該他の光学要素と本発明にかかる光学要素とを本発明にかかる光導波路素子を介して光学的に接続する構成が実現可能である。
【００３４】
【発明の実施の形態】
以下，本発明の好適な実施の形態について，添付図面を参照しながら詳細に説明する。尚，以下の説明及び添付図面において，略同一の機能及び構成を有する構成要素については，同一符号を付することにより，重複説明を省略する。
【００３５】
（第１の実施の形態）
最初に，図１〜図４６を参照しながら，第１の実施の形態について説明する。尚，以下では，図１に示す光モジュール１００を中心としながら，本実施の形態に係る光モジュール，光導波路素子及び実装基板について，説明を進める，
【００３６】
図１に示すように，本実施の形態に係る光モジュール１００は，キャビティ１１３が形成された実装基板１１０と，Ｙ字型のコアパターン１２４ａが形成された光導波路素子１２０と，光学要素に相当する２つの光半導体素子１３０及び光ファイバの光入出力端を成す光ファイバ端１４０と，を備えている。光モジュール１００において，光導波路素子１２０と光半導体素子１３０と光ファイバ端１４０とは，実装基板１１０上に表面実装されている。かかる表面実装では，光導波路素子１２０を両側から挟むように光ファイバ端１４０と光半導体素子１３０とが配置される。結果として，光モジュール１００には，光導波路素子１３０のコアパターン１２４ａによって，２つの光半導体素子１３０を光ファイバ端１４０に相互独立に光学的に接続するＹ分岐型の光路が形成される。
【００３７】
（１−１）実装基板
図２に示すように，例えば単結晶シリコンからなる実装基板１１０には，光学要素を設置する設置面１１１が形成されている。かかる設置面１１１には，光ファイバ端１４０が設置される第３領域１１１ａと，光半導体素子１３０が設置される第１領域１１１ｂと，光導波路素子１２０が設置される第２領域１１１ｃと，が形成されている。実装基板１１０において，第２領域１１１ｃは，第３領域１１１ａ及び第１領域１１１ｂの双方に隣接しながら第３領域１１１ａと第１領域１１１ｂとに両側から挟まれるように，形成されている。かかる実装基板１１０では，図６に示すように，少なくとも第１領域１１１ｂと第２領域１１１ｃとに，鉛直方向（高さ方向）のアライメント（位置合わせ）の基準となる平面（以下，「基準平面」という。）１５０を規定する面要素１５０ａが形成されている。
【００３８】
（Ｖ溝１１２）
図２に示すように，光ファイバ端１４０が設置される第３領域１１１ａには，Ｖ溝１１２が形成されている。実装基板１１０において，かかるＶ溝１１２は，単結晶シリコンの異方性エッチングによって形成することができる。一般に，異方性エッチングによるＶ溝形成では，Ｖ溝の上部溝幅の調整によって，該Ｖ溝の形状制御が可能である。
【００３９】
図３に示すように，光モジュール１００においては，上部溝幅の調整を介したＶ溝１１２の形状制御により，Ｖ溝１１２に固定した光ファイバ端１４０が実装時の光半導体素子１３０及び光導波路素子１２０と略同一の光軸高さ（基準平面１５０からの光軸の高さ，即ち基準平面１５０と光軸との距離）となる。光モジュール１００では，例えば，実装時の光ファイバ端１４０の光軸高さは，所定の高さ，例えば約８μｍに調整することができる。尚，本実施の形態において，実装基板のＶ溝は，異方性エッチング以外にも，切削など他の様々な方法で形成することができる。
【００４０】
（キャビティ１１３）
図２に示すように，光導波路素子１２０が設置される第２領域１１１ｃには，光導波路素子１２０の設置部分に所定形状の凹みが形成されている。そして，実装基板１１０には，該凹みと該凹み側面とに囲まれた空間として，収容部に相当するキャビティ１１３が形成される。実装基板１１０において，キャビティ１１３は，Ｖ溝１１２と略同一の異方性エッチングで形成することができる。図３に示すように，光モジュール１００において，キャビティ１１３は，光導波路素子１２０の実装基板１１０への搭載時に，第２の上部クラッド層１２５ｂを収納する。したがって，キャビティ１１３は，第２の上部クラッド層１２５ｂを収納するのに十分な基準平面１５０からの深さ，例えば約１００μｍの深さに形成されている。尚，本実施の形態において，実装基板のキャビティは，実装基板のＶ溝と異なる工程で形成することもできる。また，実装基板のＶ溝と同様，異方性エッチング以外にも，他の様々な方法で形成することができる。
【００４１】
（アライメントマーカ１１４）
再び図２に示すように，第２領域１１１ｃにおいて，キャビティ１１３の周囲には，アライメントマーカ１１４が形成されている。かかるアライメントマーカ１１４は，第２領域１１１ｃ内の基準平面１５０を規定する面要素１５０ａ上に設置されている。アライメントマーカ１１４は，まず，加工後に実装基板１１０となる平板な基板上に所定の膜厚（例えば数μｍの膜厚）でフォトレジストをコーティングし，次に，該フォトレジストに対してフォトリソグラフィを実施し該フォトレジストをエッチングして（以下，かかる一連のフォトリソグラフィ及びエッチングを「フォトリソ・エッチング」という。），形成することができる。
【００４２】
アライメントマーカ１１４は，光導波路素子１２０の実装基板１１０への実装時に，光導波路素子１２０と実装基板１１０との面方向の位置決めに用いられる。尚，本実施の形態において，光導波路素子の実装時に用いられる実装基板のアライメントマーカは，フォトリソ・エッチングを用いた形成方法以外にも，例えば薄膜形成など他の様々な方法により形成することができる。
【００４３】
（電極１１８，アライメントマーカ１１７）
また，実装基板１１０において，光半導体素子１３０が設置される第１領域１１１ｂには，光半導体素子１３０と実装基板１１０との電気的接続用の電極１１８と，所定の配線（図示せず。）と，光半導体素子１３０と実装基板１１０との面方向の位置決めの用のアライメントマーカ１１７と，が形成されている。アライメントマーカ１１７は，上記アライメントマーカ１１４と同一又は別個のフォトリソ・エッチングにより形成することができる。また，電極１１８は，例えば，金属薄膜のエッチングなどにより形成することができる。
【００４４】
なお，本実施の形態において，光半導体素子の実装時に用いる実装基板のアライメントマーカは，光導波路素子の実装時に用いる実装基板のアライメントマーカと同様，例えば薄膜形成などの他の様々な方法により形成することもできる。また，本実施の形態において，実装基板の電極は，エッチング以外にも，例えば金属蒸着などの他の様々な方法により形成することもできる。
【００４５】
（溝１１５）
さらに，実装基板１１０において，第３領域１１１ａと第２領域１１１ｃとの境界部には，溝１１５が形成されている。実装基板１１０において，溝１１５は，ダイシングソー等を用いた切削加工により形成することができる。かかる溝１１５は，形成段階のキャビティ１１３の第３領域１１１ａ側側壁部に形成されるテーパ部（図示せず。）と形成段階のＶ溝１１２の第２領域１１１ｃ側終端部に形成されるテーバ（図示せず。）とを，除去するためのものである。
【００４６】
（溝１１６）
さらにまた，実装基板１１０において，第１領域１１１ｂと第２領域１１１ｃとの境界部には，溝１１６が形成されている。実装基板１１０において，溝１１６は，溝１１５と同様，ダイシングソー等を用いた切削加工により形成することができる。かかる溝１１５は，形成段階のキャビティ１１３の第１領域１１１ｂ側側壁部に形成されるテーパ部（図示せず。）を除去するためのものである。
【００４７】
（１−２）実装基板の製造方法の実施例
ここで，実施例として，以上説明した実装基板１１０の製造に適用可能な本実施の形態に係る実装基板の製造方法例について，図１５〜図２３を参照しながら説明する。ここで，図１５〜図１７は，本実施の形態の第１実施例に係る実装基板の製造方法についての説明図であり，図１８〜図２３は，第２実施例の実装基板の製造方法についての説明図である。
【００４８】
（第１実施例）
まず，第１実施例は，光ファイバ端を固定するＶ溝と光導波路素子及び／又は光半導体素子の面方向アライメントに使用するアライメントマーカとを同一工程で形成する実装基板の製造方法に関する。
【００４９】
図１５〜図１７に示すように，本実施例に係る製造方法では，まず，単結晶シリコン基板１６０ａ上に，窒化シリコン（ＳｉＮ）からなるレジスト膜１６９ａを形成する。次いで，レジスト膜１６９ａ上に，フォトリソ・エッチングにより，光ファイバ端を固定するＶ溝１６２ａとアライメントマーカ１６４ａ及び／又はアライメントマーカ１６７ａとの同時形成用のレジストパターンを形成する。続いて，水酸化カリウム（ＫＯＨ）を含有する溶液に該単結晶シリコン基板１６０ａを侵漬し，異方性エッチングによりＶ溝１６２ａとアライメントマーカ１６４ａ及び／又はアライメントマーカ１６７ａとを形成する。
【００５０】
さらに，本実施例に係る製造方法では，例えば異方性エッチングなどによるキャビティ形成と場合により例えば切削などによるキャビティ側壁部のテーパ部及びＶ溝終端部のテーパ部を除去するための溝形成等とを経て，本実施の形態に係る実装基板が形成される。
【００５１】
以上説明したように，本実施例では，フォトリソ・エッチングにより，Ｖ溝とアライメントマーカとの形成用パターンをレジスト膜に同時形成する。したがって，Ｖ溝とアライメントマーカとの位置関係をきわめて高精度に調整することができる。結果として，本実施例によれば，光モジュールにおいて，光ファイバ端と光導波路素子及び／又は光半導体素子との面方向の光軸調整が高精度に実現可能となる。
【００５２】
さらに，本実施例では，エッチングにより掘り下げられた部分として実装基板のアライメントマーカが形成されるため，該アライメントマーカは，実装基板の設置面において凹部を成す。したがって，実装時に光導波路素子及び／又は光半導体素子のアライメントマーカを実装基板のアライメントマーカ内に収容することができる。
【００５３】
結果として，本実施例によれば，光導波路素子及び／又は光半導体素子のアライメントマーカが光軸高さ精度に影響する程厚い膜厚で形成されている場合でも，光半導体素子及び／又は光半導体素子の鉛直方向の光軸調整を高精度に実現することができる。さらに，光導波路素子及び／又は光半導体素子のアライメントマーカには，高精度の膜厚調整が要求されないため，フォトリソ・エッチングや薄膜等により簡単に光導波路素子及び／又は光半導体素子のアライメントマーカを形成することができる。したがって，光導波路素子及び／又は光半導体素子の製造工程を簡素化することができる。
【００５４】
（第２実施例）
次に，図１８〜図２３を参照しながら，第２実施例について説明する。尚，本実施例は，光ファイバ端を固定するＶ溝と光導波路素子の第２の上部クラッド層を収容するキャビティとを同一工程で形成する実装基板の製造方法に関する。
【００５５】
図１８〜図２１に示すように，本実施例に係る実装基板の製造方法では，まず，単結晶シリコン基板１６０ｂ上に窒化シリコンからなるレジスト膜１６９ｂを形成する。次いで，フォトリソ・エッチングにより，レジスト膜１６９ｂに，Ｖ溝１６２ｂとキャビティ１６３ｂとの同時形成用のレジストパターンを形成する。続いて，水酸化カリウム（ＫＯＨ）を含有する溶液に該単結晶シリコン基板１６０ｂを侵漬し，異方性エッチングによりＶ溝１６２ｂとキャビティ１６３ｂとを形成する。
【００５６】
さらに，図２２及び図２３に示すように，本実施例に係る実装基板の製造方法では，製造段階のキャビティ１６３ｂにおいてＶ溝１６２ｂ対向側側壁部に形成されるテーパ部及びＶ溝１６２ｂ側側壁部に形成される斜側面を切削加工により除去する。ここで，かかるテーパ部と斜側部とは，図２に示す溝１１５又は溝１１６により除去されるテーパ部に相当し，単結晶シリコンの異方性エッチングに起因して形成される。
【００５７】
結果として，単結晶シリコン基板１６０ｂには，キャビティ１６３ｂの両端に，加工跡としての溝１６５ｂ及び溝１６６ｂが形成される。尚，本実施例では，切削加工として，例えばダイヤモンド砥粒等を含有する円盤形の砥石を回転させて切削するダイシングソーなどを適用することにより，上記テーパ部を完全に除去することができる。
【００５８】
さらに，本実施例に係る製造方法では，例えばエッチングや薄膜形成などによるアライメントマーカの形成などを経て，本実施の形態に係る実装基板が形成される。
【００５９】
以上説明したように，本実施例に係る半導体基板の製造方法によれば，Ｖ溝とキャビティを同時形成するため，実装基板の製造工程が簡略化される。
【００６０】
さらに，本実施例に係る実装基板の製造方法によれば，光導波路素子と光半導体素子及び光ファイバ端との光接続損失を低減することができる。
即ち，光導波路素子と光半導体素子との接続部については，キャビティのＶ溝対向側側壁部のテーパ部が除去されるため，光導波路素子の第２の上部クラッド層をテーパ部に衝突させずに，光導波路素子を光半導体素子に接近させることができる。したがって，光導波路素子と光半導体素子との間の光接続損失を低減することができる。
【００６１】
尚，光導波路素子と光ファイバ端との接続部については，Ｖ溝とキャビティとが異方性エッチングにより同時形成されるため，Ｖ溝の実装基板内の終端部にテーパ部が形成されず，何らの加工を施さなくても光ファイバ端を光導波路素子に近づけることができる。しかし，かかる場合，光ファイバ端の先端がＶ溝に固定されず，光接続損失が変動しやすい。そこで，本実施例のように，光ファイバ端側のテーパ部を除去すれば，光ファイバ端の先端をＶ溝に固定した状態で光ファイバ端を光導波路素子に近づけることができる。結果として，光導波路素子と光ファイバ端との光接続損失を低減することができる。
【００６２】
（２−２）光導波路素子
図３に示すように，光導波路素子１２０は，実装基板１１０にフェイスダウン状態で搭載される。光導波路素子１２０は，例えば石英ガラスからなる基板１２１と，基板１２１上に積層された層構造に相当する光導波路層１２２と，アライメントマーカ１２７（図２）と，を備えている。光導波路層１２２は，基板１２１に順次積層された，下部クラッド層１２３，コア層１２４，第１のクラッド層に相当する第１の上部クラッド層１２５ａ及び第２のクラッド層に相当する第２の上部クラッド層１２５ｂから構成されている。
【００６３】
光導波路素子１２０において，光導波路層１２２は，石英系ガラスから形成することができる。石英系ガラスは，伝搬損失が約０．１ｄＢ／ｃｍ以下の石英ガラスを主成分とする。したがって，光導波路層１２２では，実用上十分に低い光伝搬損失が達成可能である。
【００６４】
かかる光導波路層１２２において，下部クラッド層１２３と第１の上部クラッド層１２５ａ及び第２の上部クラッド層１２５ｂとは，相互に略同一の屈折率を持つように，例えば略同一の組成の石英系ガラスから形成することができる。また，光導波路層１２２において，コア層１２４と下部クラッド層１２３（及び上部クラッド層１３０ａ）とは，例えば約０．３％の比屈折率差を持つように形成されている。かかる比屈折率差は，まず，コア層１２４に例えばチタン（Ｔｉ）などの不純物元素を微量添加し，次に，該不純物元素をコア層１２４内に均質に拡散させることでコア層１２４の屈折率を僅かに増大させることによって，実現することができる。
【００６５】
光導波路素子１２０において，光導波路層１２２を構成する各層は，化学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：以下，「ＣＶＤ法」という。）により成膜形成することが好適である。ＣＶＤ法は，一般に膜厚制御性（均一性及び再現性）に優れている。したがって，ＣＶＤ法は，鉛直方向の実装精度を膜厚調整により確保する本実施の形態の特長を活かすのに好適である。
【００６６】
尚，一般に，ＣＶＤ法としては，例えば，常温ＣＶＤ法，減圧ＣＶＤ法，プラズマＣＶＤ法，レーザＣＶＤ法等が知られているが，本実施の形態においては，いずれのＣＶＤ法も適用可能である。さらに，本実施の形態において，光導波路層の形成には，ＣＶＤ法以外にも，例えばスパッタ法や真空蒸着法等を適用することができる。さらに，膜厚制御性が確保可能であれば，ＦＨＤ法を適用することも可能である。
【００６７】
光モジュール１００において，光導波路素子１２０の各層は，所定の膜厚，例えば以下に説明する膜厚で形成される。
即ち，下部クラッド層１２３は，例えば約２０μｍの膜厚で形成することができる。
また，コア層１２４は，例えば約８μｍの膜厚で形成することができる。尚，コア層１２４は，例えば平均膜厚が約８．０μｍである母集団において膜厚のばらつきが±０．１μｍ以内に収まるように，膜厚が均一化される。
【００６８】
さらに，第１の上部クラッド層１２５ａは，例えば約１２．０μｍの膜厚で形成することができる。かかる第１の上部クラッド層１２５ａは，コア層１２４とほぼ同様に成膜されるが，例えば平均膜厚が１２．０μｍである母集団において膜厚のばらつきが±０．２μｍ以内に収まるように，膜厚が均一化される。
さらにまた，第２の上部クラッド層１２５ｂは，例えば約２０μｍ強の膜厚で形成することができる。尚，図７〜図１０に示すように，かかる第２の上部クラッド層１２５ｂは，実質的にコアパターン１５０ｂを中心に，第１の上部クラッド層１２５ａを被覆するように選択的に形成されている。
【００６９】
光導波路素子１２０において，コア層１２４は，図７〜図１０に示すように，線幅が例えば約８μｍのコアパターン１２４ａと所定間隔を置いてコアパターン１２４ａの側方に形成される側部パターン１２４ｂとにパターニングされている。本実施の形態において，コアパターン１２４ａは，Ｙ分岐回路と呼ばれる３ｄＢカプラを成す。
【００７０】
かかるコア層１２４のパターニングは，例えば以下のように行うことができる。
即ち，まず，下部クラッド層１２３上に，コア層１２４の材料となる石英系ガラス膜を成膜する。次いで，該石英系ガラス膜全体をレジスト膜で被覆する。次いで，フォトリソ・エッチングによって，コアパターン１２４ａ形成予定部の輪郭に沿って所定幅のレジスト膜を除去し，レジストパターン（図示せず。）を形成する。次いで，反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）等のドライエッチングにより，コアパターン１２４ａ形成予定部と側部パターン１２４ｂ形成予定部との間の石英系ガラス膜を除去する。最後に，レジストパターンを除去する。
【００７１】
尚，本実施の形態にかかる光モジュール１００には，コア層の構成が光導波路素子１２０と相違する光導波路素子を用いることも可能である。例えば，本実施の形態では，図２４に示す光導波路素子１２０−１を用いることも可能である。図２４に示すように，光導波路素子１２０−１のコア層１２４−１は，コアパターン１２４ａ−１のみから構成されている。即ち，光導波路素子１２０−１は，コア層のパターニング時のエッチングで側部パターンをも除去し，その後第１の上部クラッド層１２５ａ−１を形成したものである。
【００７２】
ただし，光導波路素子１２０−１は，精密な膜厚調整の下で形成された側部パターン１２４ｂが残されている光導波路素子１２０に比べ，高精度に膜厚調整が必要な第１の上部クラッド層１２５ａを実質的に大きな膜厚で形成する必要がある。したがって，図２４に示す光導波路素子１２０−１よりも，図８に示す光導波路素子１２０の方が製造工程の簡略化を図ることができる。
【００７３】
（アライメントマーカ１２７）
図８及び図１０に示すように，光導波路素子１２０において，アライメントマーカ１２７は，コア層１２４の側部パターン１２４ｂ上に形成されている。光モジュール１００において，アライメントマーカ１２７は，実装基板１１０と光導波路素子１２０との面万向の位置決めに用いられる。かかるアライメントマーカ１２７は，第１の上部クラッド層１２５ａの形成前に，例えばエッチングや薄膜形成等の所定の形成方法により形成することができる。
【００７４】
尚，本実施の形態に係る光モジュール１００には，アライメントマーカの形成位置が光導波路素子１２０と相異なる光導波路素子を用いることも可能である。例えば，本実施の形態では，図２５に示す光導波路素子１２０−２を用いることも可能である。図２５に示すように，光導波路素子１２０−２では下部クラッド層１２３−２上にアライメントマーカ１２７−２が形成されている。
【００７５】
ただし，光導波路素子１２０−２は，図８に示すコア層１２４の側部パターン１２４ｂ上にアライメントマーカ１２７が形成されている光導波路素子１２０と比べて，アライメントマーカと第１の上部クラッド層上面との距離が大きい。したがって，例えば，光導波路素子１２０についての前述の膜厚例では，実装基板への搭載時に，アライメントマーカ１２７−２と実装基板のアライメントマーカとの距離が少なくとも第１の上部クラッド層１２５ａ−１の膜厚の約１２μｍとなる。結果として，両アライメントマーカを観察しながらアライメントを行う際に，両アライメントマ−カを同時に観察系の被写界深度に収めることが難しく，一方のアライメントマーカに合焦した場合，他方のアライメントマーカの像がぼけやすいと考えられる。
【００７６】
一方，図８に示す光導波路素子１２０では，コア層１２４の側部パターン１２４ｂ上面にアライメントマーカ１２７が形成されているので，コア層１２４の膜厚分，アライメント時のアライメントマーカ間距離を縮めることができる。例えば，前述の膜厚例では，アライメントマーカ間距離を，コア層１２４の膜厚，約８μｍ分縮めることができ，最短で４μｍとすることができる。
【００７７】
故に，図８及び図１０に示す光導波路素子１２０の方が，図２５に示す光導波路素子１２０−２よりも，両アライメントマーカを同時に観察系の被写界深度内に収めやすく，アライメントの精度が向上し，面方向の光軸調整精度を向上させ易い。
【００７８】
また，本実施の形態では，図２６に示す光導波路素子１２０−３を用いることもできる。図２６に示すように，光導波路素子１２０−３では，第１の上部クラッド層１２５ａ−３上にアライメントマーカ１２７−３が形成されている。かかる光導波路素子１２０−３では，実装基板の設置面と相合わされる第１の上部クラッド層１２５ａ−３の露出面にアライメントマーカ１２７−３を備えるようにしたので，アライメント時のアライメントマーカ１２７−３と実装基板のアライメントマーカとの距離を最短で０μｍまで縮めることができる。したがって，光導波路素子１２０−３を用いれば，両アライメントマーカを同時に観察系の被写界深度内に収めることができ，アライメントの精度が大幅に向上することにより，面方向の光軸調整精度も大幅に向上する。
【００７９】
ただし，光導波路素子１２０−３では，アライメントマーカ１２７−３の高さ分だけ，鉛直方向のアライメント精度が劣化するおそれがある。したがって，場合によってはアライメントマーカ１２７−３についても膜厚調整が必要となる。故に，光導波路素子１２０−３よりも，図８に示す光導波路素子１２０の方が，アライメントマーカの形成方法に課される制約が少ない。
【００８０】
（２−２）光導波路素子の製造方法
ここで，実施例として，以上説明した光導波路素子１２０の製造に適用可能な本実施の形態に係る光導波路素子の製造方法例について，図２７〜図４１を参照しながら説明する。
【００８１】
（第３実施例）
第３実施例は，コア層のパターニングとアライメントマーカの形成とを同時に実現するとともに，エッチングストッパ膜の形成により第２の上部クラッド層のパターニング時における第１の上部クラッド層のエッチングを防止した，光導波路素子の製造方法に関する。ここで，図２７〜図３０は，本実施例に係る光導波路素子の製造方法の各工程についての説明図である。
【００８２】
本実施例では，まず，図２７（ａ）に示すように，基板１７１−１上に下部クラッド層１７３−１を積層し，続いて，下部クラッド層１７３−１上に例えばＣＶＤ法により高精度の膜厚調整をしながらコア層１７４−１を積層する。
【００８３】
次に，図２７（ｂ）に示すように，コア層１７４−１の上面にレジストパターン１７８−１を形成する。レジストパターン１７８−１は，コアパターン１７４ａ−１（図２７（ｃ））形成用のパターンと，光軸高さ調整部分である側部パターン１７４ｂ−１（図２７（ｃ））形成用のパターンと，から構成される。さらに，本実施例では，側部パターン１７４ｂ−１形成用のパターンの一部に，アライメントマーカ１７７−１が形成される。本実施例において，レジストパターン１７８−１を構成する以上説明したいずれのパターンも，例えば同一のレジスト膜から同一のフォトリソ・エッチングにより形成することができる。本実施例において，かかるレジストパターン１７８−１は，例えば，タングステン・シリサイド（ＷＳｉ）のレジスト膜から形成することができる。
【００８４】
次に，ドライエッチングにより，レジストパターン１７８−１被覆部以外のコア層１７４−１をエッチングする。結果として，図２７（ｃ）に示すように，コア層１７４−１には，コアパターン１７４ａ−１と側部パターン１７４ｂ−１とが形成される。尚，かかるエッチングは，レジストパターン１７８−１被覆部以外のコア層１７４−１が残らないように，コア層１７４−１の下面よりも若干深く，即ち下部クラッド層１７３−１に達する深さまで行うことが好適である。
【００８５】
次に，図２８（ａ）に示すように，アライメントマーカ１７７−１のみを残し，レジストパターン１７８−１を，フォトリソ・エッチングにより除去する。次に，図２８（ｂ）に示すように，ウェハ全面を被覆するように，例えばＣＶＤ法により高精度に膜厚調整しながら第１の上部クラッド層１７５ａ−１を積層する。
【００８６】
次に，図２９（ａ）に示すように，第１の上部クラッド層１７５ａ−１の上面に，コアパターン１７４ａ上方に窓が形成されたレジストパターン１７９−１を形成する。かかるレジストパターン１７９−１は，後述の第２の上部クラッド層１７５ｂ−１のパターニング時に，エッチングストッパ膜として機能する。本実施例において，かかるレジストパターン１７９−１は，例えばタングステン・シリサイドから形成することができる。
【００８７】
次に，図２９（ｂ）に示すように，ウェハ全面を被覆するように，第２の上部クラッド層１７５ｂ−１を形成する。次に，図２９（ｃ）に示すように，第２の上部クラッド層１７５ｂ−１のパターニング用のレジストパターン１８０−１を，レジストパターン１７９−１の窓上方にアライメントマーカ１７７−１上方を被覆しないように形成する。尚，本実施例において，レジストパターン１８０−１は，フォトリソ・エッチングにより，例えばタングステン・シリサイドから形成することができる。
【００８８】
次に，図３０（ａ）に示すように，例えばドライエッチングにより，レジストパターン１８０−１被覆部以外の第２の上部クラッド層１７５ｂ−１をエッチングする。かかるエッチングは，少なくともエッチングストッパ膜である第１の上部クラッド層１７５ａ−１上のレジストパターン１７９−１上面が露出するまで行う。次に，図３０（ｂ）に示すように，第２の上部クラッド層１７５ｂ−１のパターニング用のレジストパターン１８０−１とレジストパターン１７９−１の露出部分とをフオトリソグラフィにより除去する。結果として，本実施の形態に係る光導波路素子が形成される。
【００８９】
以上説明したように，本実施例においては，コアパターン形成のためのレジストパターンとアライメントマーカとが，コア層上に形成された同一のレジスト膜から同一のフォトリソ・エッチングにより同時形成される。したがって，本実施例によれば，コアパターンとアライメントマーカとの相互の位置関係を極めて高精度に調整することができる。したがって，アライメントマーカを用いて実装基板とアライメントを行うことは，実質的にコアパターンをアライメントマーカとしてアライメントを行うことと等価になる。結果として，本実施例によれば，面方向の光軸調整精度に優れた光導波路素子を製造することができる。
【００９０】
さらに，本実施例では，第２の上部クラッド層の形成に先立ち，第１の上部クラッド層の上面にエッチングストッパ膜を設ける。故に，エッチングによる第２の上部クラッド層のパターニング時に，第１の上部クラッド層のエッチングストッパ膜被覆部は一切エッチングされない。したがって，高精度に膜厚調整されている第１の上部クラッド層は，膜厚の状態が第２の上部クラッド層の製造工程中も保持される。結果として，本実施例によれば，第１の上部クラッド層の膜厚調整により光軸高さ調整が可能な光導波路素子を製造することができる。
【００９１】
なお，本実施例では，上部クラッド層を第１の上部クラッド層と第２の上部クラッド層とを分離せずに，単一のクラッド層を一括形成した後，エッチング或いは切削加工等により段差を形成することによって第２の上部クラッド層に相当するパターンを形成してもほぼ同様の構造を得ることができる。しかし，かかる方法では，上述の光導波路層１２０の膜厚例では，約２０μｍ強の膜厚分のエッチング或いは切削加工等を行うことになり，実用上十分な段差精度を得ることが難しい。このことからも，本実施例の有効性が示される。
【００９２】
（第４実施例）
図３１〜図３３を参照しながら，第４実施例について説明する。尚，本実施例は，図２６に示す光導波路素子１２０−３のように第１の上部クラッド層露出面にアライメントマーカを形成する光導波路素子の製造方法に関する。ここで，図３１〜図３３は，本実施例に係る光導波路素子の製造方法の各工程についての説明図である。
【００９３】
本実施例では，まず，図３１（ａ）に示すように，基板１７１−２上に下部クラッド層１７３−２を積層し，続いて，下部クラッド層１７３−２上に例えばＣＶＤ法により高精度に膜厚調整しながらコア層１７４−２を積層する。次に，図３１（ｂ）に示すように，コア層１７４−２上に，さらに，例えばＣＶＤ法により高精度に膜厚調整しながら第１の上部クラッド層１７５−２を形成する。
【００９４】
次に，図３１（ｃ）に示すように，第１の上部クラッド層１７５ａ−２の上面にレジストパターン１７９−２を形成する。レジストパターン１７９−２は，コアパターン１７４ａ−２（図３２（ａ））形成用のパターンと，側部パターン１７４ｂ−２（図３２（ａ））形成用のパターンと，から構成される。さらに，本実施例では，側部パターン１７４ｂ−２形成用のパターンの一部に，アライメントマーカ１７７−２が形成される。
【００９５】
本実施例において，レジストパターン１７９−２を構成する以上説明したいずれのパターンも，例えば同一のレジスト膜から同一のフォトリソ・エッチングにより形成することができる。さらに，本実施例において，かかるレジストパターン１７９−２は，後述の第２の上部クラッド層１７５ｂ−２のパターニング時にエッチングストッパ膜として機能する。本実施例において，かかるレジストパターン１７９−２は，例えばタングステン・シリサイドのレジスト膜から形成することができる。
【００９６】
次に，例えばドライエッチングにより，レジストパターン１７９−２被覆部以外の第１の上部クラッド層１７５ａ−２及びコア層１７４−２をエッチングする。結果として，図３２（ａ）に示すように，コア層１７４−２には，コアパターン１７４ａ−２と側部パターン１７４ｂ−２とが形成される。同時に，第１の上部クラッド層１７５ａ−２にも，コアパターン１７４ａ−２上方部分のパターンと側部パターン１７４ｂ−２上方部分のパターンとが形成される。尚，かかるエッチングでは，レジストパターン１７９−２被覆部以外のコア層１７４−２の残さが残らないように，下部クラッド層１７３−２に達する深さまで行うことが好適である。
【００９７】
次に，図３２（ｂ）に示すように，フォトリソ・エッチングにより，コアパターン１７４ａ−２上方のレジストパターン１７９−２を除去する。次に，図３２（ｃ）に示すように，ウェハ全面を被覆するように，第２の上部クラッド層１７５ｂ−２を形成する。次に，図３３（ａ）に示すように，第２の上部クラッド層１７５ｂ−２のパターニングに用いるレジストパターン１８０−２をコアパターン１７４ａ−２上方を被覆するように形成する。尚，本実施例において，レジストパターン１８０−２は，例えばタングステン・シリサイドから形成することができる。
【００９８】
次に，図３３（ｂ）に示すように，例えばドライエッチングにより，レジストパターン１８０−２被覆部以外の第２の上部クラッド層１７５ｂ−２をエッチングする。かかるエッチングは，少なくともエッチングストッパ膜であるレジストパターン１７９−２上面が露出するまで行う。次に，図３３（ｃ）に示すように，レジストパターン１８０−２とアライメントマーカ１７７−２以外のレジストパターン１７９−２の露出部分とをフオトリソグラフィにより除去する。結果として，本実施の形態に係る光導波路素子が形成される。
【００９９】
以上説明したように，本実施例では，コアパターン形成のためのレジストパターンとアライメントマーカとが，例えば，第１の上部クラッド層上に形成された同一レジスト膜から同一のフォトリソ・エッチングにより同時形成される。故に，コアパターンとアライメントマーカとの相互の位置関係を極めて高精度に調整することができる。したがって，アライメントマーカを用いて実装基板とアライメントを行うことは，実質的にコアパターンとアライメントを行うことと等価になる。結果として，本実施例によれば，実装精度に優れた光導波路素子を製造することができる。
【０１００】
（第５実施例）
図３４〜図３７を参照しながら，第５実施例について説明する。尚，本実施例は，第１の上部クラッド層の露出面にアライメントマーカを形成するとともにコアパターン形成時の低アスペクト比化を実現する光導波路素子の製造方法に関する。ここで，図３４〜図３７は，本実施例に係る光導波路素子の製造方法における各工程についての説明図である。
【０１０１】
図３４（ａ）に示すように，本実施例では，まず，基板１７１−３上に下部クラッド層１７３−３を積層し，続いて，下部クラッド層１７３−３上に例えばＣＶＤ法により高精度に膜厚調整しながらコア層１７４−３を積層する。次に，図３４（ｂ）に示すように，コア層１７４−３上に，コアパターン１７４ａ−３形成用のレジストパターン１７８−３を形成する。本実施例において，かかるレジストパターン１７８−３は，フォトリソ・エッチングにより，例えばタングステン・シリサイドから形成することができる。次に，図３４（ｃ）に示すように，ウェハ全面に，例えばＣＶＤ法により高精度に膜厚調整しながら第１の上部クラッド層１７５ａ−３を形成する。
【０１０２】
次に，図３５（ａ）に示すように，第１の上部クラッド層１７５ａ−３の上面に，側部パターン１７４ｂ−２形成用のレジストパターン１７９−３を形成する。かかるレジストパターン１７９−３の一部には，アライメントマーカ１７７−３が形成されている。本実施例において，かかるレジストパターン１７９−３は，後述の第２の上部クラッド層１７５ｂ−３のパターニング時にエッチングストッパ膜として機能する。尚，本実施例において，レジストパターン１７９−３は，例えばタングステン・シリサイドのレジスト膜からフォトリソ・エッチングにより形成することができる。
【０１０３】
次に，例えばドライエッチングにより，レジストパターン１７９−３被覆部以外の第１の上部クラッド層１７５ａ−３及びコア層１７４ａ−３をエッチングする。かかるエッチングでは，コア層１７４ａ−３上にレジストパターン１７８−３が形成されているために，コアパターン１７４ａ−３形成予定部のコア層１７４ａ−３は除去されない。
【０１０４】
結果として，図３５（ｂ）に示すように，コア層１７４−３には，コアパターン１７４ａ−３と側部パターン１７４ｂ−３とが形成される。同時に，第１の上部クラッド層１７５ａ−３には，側部パターン１７４ｂ−３上方部分のパターンのみが形成される。尚，かかるエッチングは，コアパターン１７４ａ−３周辺にコア層１７４−３の残さが残らないように，下部クラッド層１７３−３に達する深さまで行うことが好適である。
【０１０５】
次に，図３５（ｃ）に示すように，フォトリソ・エッチングにより，コアパターン１７４ａ−３上方のレジストパターン１７８−３を除去する。次に，図３６（ａ）に示すように，ウェハ全面を被覆するように，第２の上部クラッド層１７５ｂ−３を形成する。次に，図３６（ｂ）に示すように，アライメントマーカ１７７−３上方を被覆せずコアパターン１７４ａ−３上方を被覆するように，第２の上部クラッド層１７５ｂ−３のパターニングに用いるレジストパターン１８０−３を形成する。尚，本実施例において，レジストパターン１８０−３は，例えば，タングステン・シリサイドから形成することができる。
【０１０６】
次に，図３７（ａ）に示すように，例えばドライエッチングにより，レジストパターン１８０−３被覆部以外の第２の上部クラッド層１７５ｂ−３をエッチングする。かかるエッチングは，少なくともエッチングストッパ膜であるレジストパターン１７９−３上面が露出するまで行う。次に，図３７（ｂ）に示すように，レジストパターン１８０−３とアライメントマーカ１７７−３以外のレジストパターン１７９−３の露出部分とをフォトリソ・エッチングにより除去する。結果として，本実施の形態に適用可能な光導波路素子が形成される。
【０１０７】
以上説明したように，本実施例の光導波路素子の製造方法においては，コアパターン形成用のレジストパタ−ンが，コア層の上面に形成されている。これに対し，上述した第４実施例に係る光導波路素子の製造方法では，コアパターン形成用のレジストパターンが，上部クラッド層の上面に形成されている。したがって，コアパターン形成のためのエッチングでは，本実施例の方が，上記第４実施例よりも低アスペクト比であり，コアパターンの形状精度に優れた光導波路素子を製造することができる。
【０１０８】
（第６実施例）
図３８〜図４１を参照しながら，第６実施例について説明する。尚，本実施例は，第１の上部クラッド層の露出面にアライメントマーカを形成するとともにコアパターン形成の低アスペクト比化及びコアパターンとアライメントマーカとの相互の位置関係の高精度化が実現される光導波路素子の製造方法に関する。ここで，図３８〜図４１は，本実施例に係る光導波路素子の製造方法における各工程についての説明図である。
【０１０９】
図３８（ａ）に示すように，本実施例では，まず，基板１７１−４上に下部クラッド層１７３−４を積層し，続いて，下部クラッド層１７３−４上に例えばＣＶＤ法により高精度に膜厚調整しながらコア層１７４−４を積層する。次に，図３８（ｂ）に示すように，コア層１７４−４上に，コア層１７４−４のコアパターン１７４ａ−４形成予定部と，コア層１７４−４のコアパターン１７４ａ−４形成予定部と側部パターン１７４ｂ−４形成予定部との間の領域と，を被覆するレジストパターン１７８ａ−４を形成する。尚，本実施例において，レジストパターン１７８ａ−４は，例えばタングステン・シリサイドのレジスト膜からフォトリソ・エッチングにより形成することができる。
【０１１０】
次に，図３８（ｃ）に示すように，ウェハ全面に，例えばＣＶＤ法により高精度に膜厚調整しながら第１の上部クラッド層１７５ａ−４を形成する。次に，図３９（ａ）に示すように，第１の上部クラッド層１７５ａ−４の上面に，側部パターン１７４ｂ−４形成予定部の上方を被覆するレジストパターン１７９ａ−４を形成する。結果，レジストパターン１７９ａ−４とレジストパターン１７８ａ−４とは，レジストパターン１７９ａ−４のエッチング窓がレジストパターン１７８ａ−４上方に配される配置関係となる。尚，本実施例において，レジストパターン１７９ａ−４は，レジストパターン１７８ａ−４と同様に，例えばタングステン・シリサイドのレジスト膜からフォトリソ・エッチングにより形成することができる。
【０１１１】
次に，図３９（ｂ）に示すように，レジストパターン１７９ａ−４をエッチングマスクとして，第１の上部クラッド層１７５ａ−４をエッチングして，レジストパターン１７８ａ−４の上面を露出させる。次に，図３９（ｃ）に示すように，フォトリソ・エッチングにより，レジストパターン１７８ａ−４から，レジストパターン１７８ｂ−４を形成するとともに，レジストパターン１７９ａ−４から，アライメントマーカ１７７−４を一部に含むレジストパターン１７９ｂ−４を形成する。
【０１１２】
ここで，レジストパターン１７８ｂ−４は，コアパターン１７４ａ−４形成用のパターンである。かかるレジストパターン１７８ｂ−４は，コアパターン１７４ａ−４形成予定部上方以外の露出したレジストパターン１７８ａ−４を除去することにより形成される。また，レジストパターン１７９−４は，後述の第２の上部クラッド層１７５ｂ−４のパターニング時にエッチングストッパ膜として機能する。かかるレジストパターン１７９ｂ−４は，レジストパターン１７９ａ−４からアライメントマーカ１７７−４となる部分の両側を除去することにより形成される。
【０１１３】
次に，例えばドライエッチングにより，レジストパターン１７９ａ−４をエッチングマスクとする第１の上部クラッド層１７５ａ−４のエッチングとレジストパターン１７８ｂ−４をエッチングマスクとするコア層１７４ａ−４のエッチングとを同時に行う。結果として，図４０（ａ）に示すように，コア層１７４−４には，コアパターン１７４ａ−４と側部パターン１７４ｂ−４とが形成される。尚，かかるエッチングは，コアパターン１７４ａ−４周辺にコア層１７４−４の残さが残らないように，コア層１７４ａ−４のエッチング深さが下部クラッド層１７３−４に達するまで行うことが好適である。
【０１１４】
次に，図４０（ｂ）に示すように，フォトリソ・エッチングにより，コアパターン１７４ａ−４上方のレジストパターン１７８ｂ−４を除去する。次に，図４０（ｃ）に示すように，ウェハ全面を被覆するように，第２の上部クラッド層１７５ｂ−４を形成する。
【０１１５】
次に，図４１（ａ）に示すように，アライメントマーカ１７７−４を被覆せずコアパターン１７４ａ−４上方を被覆するように，第２の上部クラッド層１７５ｂ−４のパターニングに用いるレジストパターン１８０−４を形成する。尚，本実施例において，レジストパターン１８０−４は，例えばタングステン・シリサイドからフォトリソ・エッチングにより形成することができる。
【０１１６】
次に，図４１（ｂ）に示すように，例えばドライエッチングにより，レジストパターン１８０−４被覆部以外の第２の上部クラッド層１７５ｂ−４をエッチングする。かかるエッチングは，少なくともエッチングストッパ膜であるレジストパターン１７９ｂ−４上面が露出するまで行う。次に，図４１（ｃ）に示すように，レジストパターン１８０−４とアライメントマーカ１７７−４以外のレジストパターン１７９ｂ−４の露出部分とをフォトリソ・エッチングにより除去する。結果として，本実施の形態に適用可能な光導波路素子が形成される。
【０１１７】
以上説明したように，本実施例に係る光導波路素子の製造方法では，コアパターン形成用のレジストパターンはコア層の上に，アライメントマーカはコア層の上に形成された上部クラッド層の上に，フォトリソ・エッチングにより同時形成される。したがって，コアパターンとアライメントマーカとの相互の位置関係を高精度に調整することができる。
さらに，本実施例に係る光導波路素子の製造方法では，同一のエッチング工程で，上部クラッド層と同時にコア層をエッチングしてコアパターンが形成される。したがって，製造工程が簡略化される。
【０１１８】
さらにまた，本実施例に係る光導波路素子の製造方法では，コア層の上面に形成したレジストパターンを用いてコアパターンを形成している。したがって，第１の上部クラッド層上面に形成したレジストパターンを用いてコアパターンを形成する場合よりも，実質的にコアパターン形成時に低アスペクト比化が実現され，形状精度に優れている。
【０１１９】
以上から，本実施例によれば，コアパターンとアライメントマーカ両者の位置関係が極めて高精度で，かつコアパターンの形状精度に優れる光導波路素子を製造することができる。
【０１２０】
（３）光半導体素子
図１４に示すように，光半導体素子１３０は，半導体基板１３１と，半導体基板１３１上に積層された光導波層１３２と，光導波層１３２上に設置された電極１３３と，例えば薄膜等により形成されたアライメントマーカ１３４（図２）と，を備えている。図３に示すように，かかる光半導体素子１３０は，実装基板１１０に搭載された状態での光軸高さが，光導波路素子１２０及び光ファイバ端１４０の光軸高さと略同一（例えば約８μｍ）となる。
【０１２１】
図１に示すように，光モジュール１００は，光半導体素子１３０として，端面発光型のスポットサイズ変換半導体レーザ１３０ａと端面入射型フォトダイオード１３０ｂとを備えている。端面発光型のスポットサイズ変換半導体レーザ１３０ａは，スポットサイズを光ファイバ端に合わせることにより，スポットサイズの違いによる光結合損失を小さくすることができる。また，端面入射型フォトダイオード１３０ｂは，スポットサイズ変換半導体レーザと実装時の光軸高さが同等に揃えられる。
【０１２２】
ここで，本実施の形態に係る光モジュールには，光半導体素子として，光信号の送受信機能を実現するために，電気信号を光信号に変換する半導体レーザと光信号を電気信号に変換するフォトダイオードとが適用される。本実施の形態において，かかる半導体レーザ及びフォトダイオードとしては，半導体レーザ１３０ａ及びフォトダイオード１３０ｂ以外にも，他の様々な形態の半導体レーザ及びフォトダイオードを適用可能である。
【０１２３】
尚，実際の光通信端末用の光モジュールには，半導体レーザの背後に，該半導体レーザの発光状態を監視するためのフォトダイオード（モニタフォトダイオード）が設置される場合がある。しかし，モニタフォトダイオードは，本実施の形態の任意的な構成要素である。したがって，本明細書においては，モニタフォトダイオードに関する説明及び記載は省略する。
【０１２４】
（４）光ファイバ
図１２に示すように，光ファイバ端１４０が形成された光ファイバは，コア１４１とコア１４１を被覆するクラッド１４２とから構成される石英系シングルモード光ファイバである。光ファイバ端１４０において，コア１４１は，例えば直径約１０μｍの石英系ガラスから形成されている。また，クラッド１４２は，クラッド１４２が被覆された状態の光ファイバ端１４０が例えば外径約１２５μｍとなるように，石英系ガラスから形成されている。
【０１２５】
（５−１）組立方法
次に，本実施の形態に係る光モジュール１００の組立方法について説明する。尚，本実施の形態に係る光モジュール１００の組立方法では，光導波路素子１２０と光半導体素子１３０とは，フェイスダウン状態で実装基板１１０に搭載される。本実施の形態において，かかる搭載には，例えば，フェイスダウンボンディングに広く使用されているフリップチップボンダなどを使用することができる。フリップチップボンダは，ダイの表面電極と基板又はパッケージの電極とを直接対向させて位置合わせをし，次に両電極を密着させ熱及び圧力で接合する装置である。
【０１２６】
実装基板１１０に光半導体素子１３０を搭載する際には，まず，図１４に示すように，光半導体素子１３０を，電極１３３が実装基板１１０第１領域１１１ｂの電極１１８と僅かな間隙を介して相互に対向するように配置する。次に，該間隔を開けたまま，光半導体素子１３０のアライメントマーカ１３４（図２）と実装基板１１０のアライメントマーカ１１７（図２）との位置を合わせて，面方向のアライメントを行う。
【０１２７】
図１３に示すように，次に，光半導体素子１３０の電極１３３の上面を実装基板１１０の電極１１８の上面に相互に接触させる。最後に，実装基板１１０と光半導体素子１３０との相互の位置関係が変化しないように，両者を半田等で固定する。結果として，光半導体素子１３０が実装基板１１０に搭載される。
【０１２８】
実装基板１１０に光ファイバ端１４０を搭載する際には，図１１に示すように，光ファイバ端１４０を実装基板１１０表面のＶ溝１１２の斜面に接触するように配置する。次に，実装基板１１０と光ファイバ端１４０との相互の位置関係が変化しないように，両者を接着剤等で固定する。結果として，光ファイバ端１４０が実装基板１１０に搭載される。
【０１２９】
実装基板１１０に光導波路素子１２０を搭載する際には，図８及び図１０に示すように，光導波路素子１２０を，第１の上部クラッド層１２５ａ上面が実装基板１１０の第２領域１１１ｃと相互に対向するように配置する。より正確には，第１の上部クラッド層１２５ａ上面の露出部（第２の上部クラッド層１２５ｂに被覆されていない部分）が第２領域１１１ｃの面要素１５０ａと僅かな間隔を介して相互に対向するように配置する。次に，該間隙がある状態で，光導波路素子１２０のアライメントマーカ１２７と実装基板１１０のアライメントマーカ１１４とが合うように，例えば光導波路素子１２０側の位置を調整して，面方向のアライメントを行う。
【０１３０】
続いて，図７及び図９に示すように，第２の上部クラッド層１２５ｂを実装基板１１０に形成されたキャビティ１１３内に収容するとともに，第１の上部クラッド層１２５ａ上面の露出部を第２領域１１１ｃの面要素１５０ａと相互に接触させる。最後に，光導波路素子１２０と実装基板１０ｂとを，相互の位置関係が変化しないように接着剤等で固定する。結果として，光導波路素子１２０が実装基板１１０に搭載される。
【０１３１】
以上説明したように，光モジュール１００の組立方法において，光導波路素子１２０及び光半導体素子１３０の面方向の位置決めは，アライメントマーカを用いたインデックスアライメントにより実現される。また，光ファイバ端１４０の面方向の位置決めは，Ｖ溝を用いた受動的位置決め法（パッシブアライメント）により実現される。このように，各構成部品の面方向の位置関係が実装基板１１０との相対的な位置関係で調整されるため，図１に示すように，全構成部品の面方向の光軸は，自ずと合わせられることになる。
【０１３２】
一方，光導波路型素子１２０と光半導体素子１３０と光ファイバ端１４０との鉛直方向の光軸調整は，図３に示すように，基準平面１５０に対するそれぞれの光軸の高さを一致させることにより実現される。即ち，実装基板１１０に搭載されると光軸高さが相互に略同一となる光半導体素子１３０，光ファイバ端１４０及び光導波路素子１２０を用いることにより，全構成部品の光軸高さが自ずと高精度に合わせられることになる。
【０１３３】
光モジュール１００では，かかる鉛直方向のアライメントのために，光導波路素子１２０（図４）についての前述の膜厚例では，光半導体素子１３０に，実装基板１１０に搭載された状態で，基準平面１５０から光導波層１３２の中心までの高さ（光軸高さ）が約８μｍとなるものを用いる。また，前述の層厚例では，Ｖ溝の上部溝幅を調整することにより，光ファイバ端１４０の光軸高さが光半導体素子１３０の光軸高さと略同一の約８μｍとなるように調整されている。
【０１３４】
さらに，前述の層厚例において，光導波路素子１２０は，第１の上部クラッド層１３０ｂａ上面の露出部から光軸であるコア層１２４中心までの距離が，第１の上部クラッド層１２５ａとコア層１２４とのＣＶＤ法による膜厚調整により約８μｍとされている。即ち，前述の膜厚例では，ＣＶＤ法による成膜により，上部クラッド層１３０ａの膜厚は約１２μｍとされており，コア層１２４の膜厚は約８μｍとされている。したがって，上部クラッド層１３０ｂａ上面の露出部から光軸であるコア層１２４中心までの距離は，上部クラッド層１３０ａの膜厚（約１２μｍ）からコア層１２４の膜厚の半分の約４μｍを引いた値，即ち約８μｍである。結果として，光導波路素子１２０が実装基板１１０に搭載された状態で，基準平面１５０からコア層１２４の中心までの高さは，約８μｍとなる。
【０１３５】
ここで，光モジュール１００においては，光導波路層１２２を膜厚制御性に優れたＣＶＤ法により成膜されているので，前述の通り，コア層１２４の膜厚は８．０±０．１μｍの範囲内に分布し，上部クラッド層１３０ａの膜厚は１２．０±０．２μｍの範囲内に分布する。したがって，実装基板１１０の上面からコア層１２４の中心までの高さは，８μｍ±０．３μｍの範囲内に分布する。結果として，光導波路素子１２０の光軸高さずれは，光通信端末用の光送受信機能を有する光モジュールに要求される光挿入損失を充足するために必要な光軸高さずれ量内に十分収まる。
【０１３６】
（５−２）組立方法の実施例
ここで，実施例として，以上説明した光モジュール１００に適用可能な本実施の形態に係る他の光モジュールの組立方法例について，図４２〜図４６を参照しながら説明する。尚，図４２及び図４３は，本実施の形態の第７実施例に係る光モジュールの組立方法についての説明図であり，図４４及び図４５は，第８実施例に係る光モジュールの組立方法についての説明図である。また，図４６は，第９実施例に係る光モジュールの組立方法についての説明図である。
【０１３７】
（第７実施例）
図４２及び図４３を参照しながら，第７実施例について説明する。尚，本実施例は，実装基板側に設けた半田により光導波路素子と実装基板とを固定する光モジュールの組立方法に関する。
【０１３８】
図４３に示すように，本実施例では，光導波路素子１２０−５の第１の上部クラッド層１２５ａ−５上面に，半田パッド１９１−５が形成される。ここで，半田パッド１９１−５は，アライメントマーカ１２７−５を基準にして所定位置に形成されている。尚，本実施例において，半田パッド１９１−５は，例えば，膜厚約０．１μｍのチタン（Ｔｉ）膜上に膜厚約０．１μｍの金（Ａｕ）薄膜を積層して，形成することができる。
【０１３９】
また，本実施例では，実装基板１１０−５のキャビティ１１３−５の両側には，キャビティ１９２−５が形成される。かかるキャビティ１９２−５は，例えば，異方性エッチングにより形成することができる。本実施例において，キャビティ１９２−５の深さは，例えば約１２μｍとすることができる。さらに，キャビティ１９２−５の底部には，半田パッド１９３−５が形成される。かかる半田パッド１９３−５は，アライメントマーカ１１４−５を基準にして所定位置に形成されている。かかる半田パッド１９３−５は，例えば，膜厚約０．１μｍのチタン（Ｔｉ）膜上に膜厚約０．１μｍの金（Ａｕ）薄膜を積層して，形成することができる。さらに，キャビティ１９２−５には，半田バンプ１９４−５が設けられる。ここで，半田バンプ１９４−５は，例えば直径約１３μｍのボール半田を素材とし，半田パッド１９３−５上に例えばフラックスを用いて仮固定される。
【０１４０】
本実施例に係る組立方法において，面方向の光軸調整は，アライメントマーカ１１４−５とアライメントマーカ１２７−５とを用いて達成される。
鉛直方向については，面方向の光軸位置が保持された状態で，半田バンプ１９４−５が，光導波路素子１２０−５の半田パッド１９１−５の上面に接触するように光導波路素子１２０−５を実装基板１１０−５に設置する。次に，光導波路素子１２０−５に荷重を加えた状態で加熱して半田バンプ１９４−５を一旦溶融させ，続いて降温して半田バンプ１９４−５を凝固させる。かかる工程においては，半田バンプ１９４−５の溶融により，光導波路素子１２０−５の上部クラッド層１２５ａ−５の上面が実装基板１１０−５の上面に相合わされることとなり，光軸高さ調整が達成される。さらに，かかる工程では，半田バンプ１９４−５の凝固により，光導波路素子１２０−５が実装基板１１０−５に接着される。
【０１４１】
以上説明した本実施例によれば，光導波路素子と実装基板とが半田で接着される。したがって，実装基板上に半田で接着されるために熱膨張による接着部の伸縮により変化する光半導体素子の光軸高さに合わせて，光導波路素子の光軸高さを変化させることができる。したがって，組立方法での温度変化に起因した光軸高さずれによる光学要素相互の光接続損失の変化が極めて小さい光モジュールを製造することができる。
【０１４２】
また，本実施例によれば，光導波路素子と実装基板とを半田で接着することにより非常に強固な接着が可能で信頼性が向上すると共に，リワークも可能となり，光モジュールの製造歩留まりが向上する。
さらに，本実施例では，半田バンプの凝固に伴い，光導波路素子と実装基板とは自ずと引き付け合う。したがって，光導波路素子の上部クラッド層の上面を確実に実装基板の上面に接触させることができる。さらに，光導波路素子に光導波路層側を上面にした場合に凸状の反りがある場合に，反りを矯正することができる。結果として，本実施例によれば，光軸高さの調整精度が高まる。
【０１４３】
また，本実施例では，光導波路素子のアライメントマーカと実装基板のアライメントマーカとは，半田バンプ接続のための半田パッドを兼ねているので，半田溶融時に光導波路素子を無負荷にすれば，半田バンプのセルフアライメント効果を利用したパッシブアライメントも可能になる。さらにまた，光導波路素子側には半田パッドや半田接続のための空間を形成する必要が無いので，光導波路素子の製造歩留まりを劣化させるおそれがない。
【０１４４】
（第８実施例）
次に，図４４及び図４５を参照しながら，第８実施例について説明する。尚，本実施例に係る光モジュールの組立方法は，図４３に示す上記第７実施例に係る光モジュールの組立方法とは逆に，光導波路素子側に設けた半田を用いて光導波路素子と実装基板とを固定する光モジュールの組立方法に関する。
【０１４５】
図４５に示すように，本実施例では，光導波路素子１２０−６に，下部クラッド層１２３−６上に形成されたアライメントマーカ１２７−６上の第１の上部クラッド層１２５ａ−６が除去されて，空間１９１−６が形成される。アライメントマーカ１２７−６は，図４５に示す上記第７実施例の半田パッド１９２−６と略同一の構成を有する。さらに，空間１９１−６には，半田バンプ１９４−６が設けられている。かかる半田バンプ１９４−６は，例えば直径約１３μｍのボール半田を素材とし，アライメントマーカ１２７−６上にフラックスを用いて仮固定される。
【０１４６】
また，実装基板１１０−６は，図２に示す実装基板１１０においてアライメントマーカ１１４に換えて図４５に示す上記第７実施例の半田パッド１９２−５と略同一の構成を有するアライメントマーカ１１４−６が形成されたものである。
【０１４７】
本実施例に係る組立方法において，面方向の光軸調整は，アライメントマーカ１１４−６とアライメントマーカ１２７−６とを用いて達成される。
鉛直方向については，面方向の光軸位置が保持された状態で，半田バンプ１９４−６が，実装基板１１０−６のアライメントマーカ１１４−６上面に接触するように光導波路素子１２０−６を実装基板１１０−６に設置する。次に，光導波路素子１２０−６に荷重を加えた状態で加熱して半田バンプ１９４−６を一旦溶融させ，続いて降温して半田バンプ１９４−６を凝固させる。かかる工程では，半田バンプ１９４−６の溶融により，光導波路素子１２０−６の上部クラッド層１２５ａ−６の上面が実装基板１１０−６の上面に相合わされて，光軸高さ調整が達成される。さらに，かかる工程では，半田バンプ１９４−６の凝固により，光導波路素子１２０−６が実装基板１１０−６に半田バンプ１９４−６を介して接着される。
【０１４８】
以上説明した本実施例によれば，光導波路素子と実装基板とが半田で接着される。したがって，実装基板上に半田で接着されるために熱膨張による接着部の伸縮により変化する光半導体素子の光軸高さに合わせて，光導波路素子の光軸高さを変化させることができる。したがって，組立方法での温度変化に起因した光軸高さずれによる光学要素相互の光接続損失の変化が極めて小さい光モジュールを製造することができる。
また，本実施例によれば，光導波路素子と実装基板とを半田で接着することにより非常に強固な接着が可能で信頼性が向上すると共に，リワークも可能となり，光モジュールの製造歩留まりが向上する。
【０１４９】
さらに，本実施例では，半田の凝固に伴い，光導波路素子と実装基板は自ずと引き付け合う。したがって，光導波路素子の上部クラッド層の上面を確実に実装基板の上面に接触させることができる。また，光導波路素子に光導波路層側を上面にした場合に凸状の反りがある場合に，反りを矯正することができる。結果として，光軸高さの調整精度が高まる。
【０１５０】
さらに，本実施例では，光導波路素子のアライメントマーカと実装基板のアライメントマーカは，半田バンプ接続のための半田パッドを兼ねているので，半田溶融時に光導波路素子を無負荷にすれば，半田バンプのセルフアライメント効果を利用したパッシブアライメントも可能になる。
【０１５１】
（第９実施例）
次に，図４６を参照しながら，第９実施例について説明する。本実施例は，第２の上部クラッド層に換えてキャビティ内に充填した充填材を用いる光導波路素子と実装基板とを固定する光モジュールの組立方法に関する。
【０１５２】
図４６に示すように，光モジュール１００−７に適用される光導波路素子１２０−７は，図７に示す光導波路素子１２０において第２の上部クラッド層１２５ｂが形成されていないものと略同一の構成を有する。本実施例に係る組立方法では，かかる光導波路素子１２０−７が図７に示す実装基板１３０と略同一の実装基板１３０−７上に搭載される。そして，該搭載に際して，実装基板１３０−７のキャビティ１１３−７内に樹脂１９５−７が充填される。ここで，樹脂１９５−７には，例えば硬化後に屈折率が下部クラッド層１２３−７と略同一となるエポキシ樹脂を主成分とする紫外線硬化型の接着剤を用いることができる。
【０１５３】
以上説明した本実施例に係る光モジュールは，第２の上部クラッド層よりも厚みがあるキャビティの充填材が第２の上部クラッド層に換えて適用されることから，光伝播特性をより一層向上させることができる。さらに，敢えて第２の上部クラッド層を備えない製造の容易な光導波路素子を用いて，キャビティ内を前記第２の上部クラッド層の代替としての充填材により，実質的に図１に示す光導波路素子１２０と同等又はそれ以上の光伝搬特性が得られる光モジュールを製造することができる。さらにまた，本実施例では，充填材に接着性材料を用いれば，光導波路素子と実装基板とを強固に固定することができる。
【０１５４】
以上説明したように，本実施の形態では，光導波路素子と実装基板とが分離形成されているため，例えば，材料，組成，形状，構造，製造，光学的条件，実装精度或いは使用環境等に関する様々な制約が緩和され，様々な相乗的な効果を得ることができる。
【０１５５】
一例を挙げれば，本実施の形態では，実装基板にＶ溝を形成するために，光導波路素子の基板に異方性エッチングが可能な単結晶シリコンを用いる必要がない。したがって，光導波路素子の基板には，光導波路層の主材料たる石英系ガラスから形成されたものを用いることができる。結果として，光導波路素子の基板と光導波路層と両者の熱膨張係数の相違による反りが発生しずらくなり，光導波路素子の製造歩留まりが向上する。
【０１５６】
また，本実施の形態に係る光モジュールにおいて，鉛直方向のアライメントは，実装基板の設置面に規定される基準平面を基準として実施される。即ち，まず，フェイスダウン状態で実装基板に搭載される光導波路素子では，第１の上部クラッド層の高精度の膜厚調整により，実装時における下部クラッド層上面の基準平面からの高さが制御される。そして，コア層の高精度の膜厚調整により，下部クラッド層の上面から光軸までの距離が制御される。結果として，実装時における基準平面に対する光導波路素子の光軸高さは，第１の上部クラッド層の膜厚とコア層下面から光軸までの距離との差として規定されることとなる。本実施の形態においては，かかる光軸高さが，実装時における基準平面に対する光導波路素子の光軸高さと実質的に同一となる光導波路素子を用いることにより，光半導体素子と光導波路素子との光軸高さの調整が受動的かつ高精度に達成できる。
【０１５７】
加えて，本実施の形態においては，面方向の光軸調整についても，実装基板上に備えるアライメントマーカを，例えば薄膜のフォトレジストを用いて高精度に形成することができるので，形状精度に優れるアライメントマーカを用いてインデックスアライメントが実施できる。したがって，従来の光モジュールに比べて高精度な光軸調整が達成できる。
【０１５８】
以上より，本実施の形態によれば，光導波路素子と光半導体素子との面方向及び鉛直方向の光軸調整が，いずれの精度を損ねることなく高精度に達成できる。
【０１５９】
また，同様の原理により，光導波路素子と光ファイバ端についても，光軸高さの調整が受動的かつ高精度に達成される。加えて，光ファイバ端については，実装基板に形成したＶ溝を利用できるため面方向についても受動的かつ高精度な光軸調整が達成できる。即ち，光ファイバ端についてはパッシブアライメントによる光軸調整が利用できる。
【０１６０】
以上から，本実施の形態によれば，従来の光モジュールで必要であった，光ファイバアレイ等の高額な部品，調整のための調整装置，及び調整工程が不要となる。さらに，光ファイバアレイと光導波路素子を接着するために必要であったリドなども不要となり，光モジュールの製造性を向上させることができる。さらにまた，本実施の形態によれば，光導波路素子と光半導体素子ならびに光ファイバ端との光軸調整が高精度かつ簡易な光モジュールを実現でき，光通信端末用の送受信機能を有する光モジュールの経済性を高めることが可能となる。
【０１６１】
さらに，本実施の形態においては，コアパターンが第１の上部クラッド層と第２の上部クラッド層からなる厚い上部クラッド層と厚い下部クラッド層で被覆されているので，優れた光信号の伝搬特性を有する光導波路素子を備えた光モジュールを構成することができる。また，特に，従来の光モジュールの光導波路素子の構造を作製するために必要であった高度な制御技術を要する研磨工程等を含まず，ドライエッチング法等の通常の製造方法による光導波路素子の構造でよいため，光導波路素子の製造歩留まりが向上する。
【０１６２】
尚，本実施の形態において，第１の上部クラッド層は，少なくとも光軸高さ調整を行う部分の溝上面が露出していればよく，他の部分は任意に所望の形状とすることができる。さらに，キャビティのテーパ部除去は，必要に応じて実施すればよく，またテーパ部を除去する場合でも全てを除去し溝を形成する必要はなく，少なくとも光導波路素子の第２の上部クラッド層とテーパ部が接触しない程度に除去すればよい。さらにまた，キャビティは貫通孔でもよい。
【０１６３】
（第２の実施の形態）
次に，図４７〜図６５を参照しながら，第２の実施の形態について説明する。尚，本実施の形態に係る光モジュール，光導波路素子及び実装基板は，上記第１の実施の形態に係る光モジュール，光導波路素子及び実装基板と，略同一の機能と類似の構成とを有する。そこで，以下では，本実施の形態の上記第１の実施の形態との相違部分について詳述し，本実施の形態と上記第１の実施の形態とで一致部分については詳細説明を省略する。
【０１６４】
図４７に示すように，本実施の形態に係る光モジュール２００は，実装基板２１０上に，コアパターン２２４ａにより光信号の分岐や分波等を行う受動素子である光導波路素子２２０と，光信号と電気信号の変換を行う能動素子である光半導体素子２３０と，光モジュール２００外部との光信号の伝送線路である光ファイバ端２４０と，を備えている。
【０１６５】
かかる光モジュール２００の構成部品の配置関係及び接続関係は，図１に示す光モジュール１００の構成部品の配置関係及び接続関係と略同一である。さらに，かかる光モジュール２００の構成部品のうちで，光半導体素子２３０及び光ファイバ端２４０は，図２に示す光半導体素子１３０及び光ファイバ端１４０と略同一のものである。
【０１６６】
一方，図４８に示すように，実装基板２１０の第２領域２１１ｃは，図２に示す実装基板１１０の第２領域１１１ｃと相違する。実装基板２１０において，光導波路素子２２０が設置される第２領域２１１ｃは，平面状に形成されており，図２に示すキャビティ１１３に相当する構成を持たない。さらに，実装基板２１０は，第２領域２１１ｃにキャビティが形成されていないために，図２に示す溝１１６に相当する構成も持たない。尚，本実施の形態に係る実装基板２１０の他の構成は，図２に示す上記第１の実施の形態に係る実装基板１１０と略同一である。
【０１６７】
また，図５０に示すように，光モジュール２００の光導波路素子２２０は，第１のクラッド層に相当する上部クラッド層１２５の露出面が略平坦に形成されており，図４に示す第２の上部クラッド層１２５ｂに相当するものを備えていない。本実施の形態に係る光導波路素子２２０の他の構成は，図４に示す上記第１の実施の形態に係る光導波路素子１２０と略同一である。
【０１６８】
ここで，実施例として，以上説明した光モジュール２００に適用可能な本実施の形態に係る実装基板の製造方法例及び光導波路素子の製造方法例ついて，図５７〜図６３を参照しながら説明する。尚，図５７〜図５９は，第１実施例に係る実装基板の製造方法についての説明図である。また，図６０及び図６１は，第２実施例に係る光導波路素子の製造方法の説明図であり，図６２及び図６３は，第３実施例に係る光導波路素子の製造方法の説明図である。
【０１６９】
（第１実施例）
まず，第１実施例は，光ファイバ端を固定するＶ溝と光導波路素子及び／又は光半導体素子の面方向アライメントに使用するアライメントマーカとを同一工程で形成する実装基板の製造方法に関する。
【０１７０】
図５７〜図５９に示すように，本実施例に係る実装基板の製造方法では，まず，単結晶シリコン基板２６０ａ上に，窒化シリコンからなるレジスト膜２６９ａを形成する。次いで，レジスト膜２６９ａ上に，フォトリソ・エッチングにより，光ファイバ端を固定するＶ溝２６２ａとアライメントマーカ２６４ａ及び／又はアライメントマーカ２６７ａとの同時形成用のレジストパターンを形成する。続いて，水酸化カリウム（ＫＯＨ）を含有する溶液に該単結晶シリコン基板２６０ａを侵漬し，異方性エッチングによりＶ溝２６２ａとアライメントマーカ２６４ａ及び／又はアライメントマーカ２６７ａとを形成する。最後に，レジスト膜２６９ａを除去して，本実施の形態に係る実装基板が形成される。
【０１７１】
以上説明したように，本実施例では，フォトリソ・エッチングにより，Ｖ溝とアライメントマーカとの形成用パターンをレジスト膜に同時形成する。したがって，Ｖ溝とアライメントマーカとの位置関係をきわめて高精度に調整することができる。結果として，本実施例を適用することにより，光モジュールにおいては，光ファイバ端と光導波路素子及び／又は光半導体素子との面方向の光軸調整が高精度に実現可能となる。
【０１７２】
さらに，本実施例においては，エッチングにより掘り下げられた部分として実装基板のアライメントマーカが形成されるため，該アライメントマーカは，実装基板の設置面において凹部を成す。したがって，実装時に光導波路素子及び／又は光半導体素子のアライメントマーカを実装基板のアライメントマーカ内に収容することができる。
【０１７３】
結果として，本実施例によれば，光導波路素子及び／又は光半導体素子のアライメントマーカが光軸高さ精度に影響する程厚い膜厚で形成されている場合でも，光半導体素子及び／又は光半導体素子の鉛直方向の光軸調整を高精度に実現することができる。さらに，光導波路素子及び／又は光半導体素子のアライメントマーカに，高精度の膜厚調整が要求されないため，フォトリソ・エッチングや薄膜等により簡単に光導波路素子及び／又は光半導体素子のアライメントマーカを形成することができる。したがって，光導波路素子及び／又は光半導体素子の製造工程を簡素化することができる。
【０１７４】
（第２実施例）
第２実施例は，コア層のパターニングとアライメントマーカの形成とを同時に実現する光導波路素子の製造方法に関する。ここで，図６０及び図６１は，本実施例に係る光導波路素子の製造方法の各工程についての説明図である。
【０１７５】
本実施例では，まず，図６０（ａ）に示すように，基板２７１−１上に下部クラッド層２７３−１を積層し，続いて，下部クラッド層２７３−１上に例えばＣＶＤ法により高精度の膜厚調整をしながらコア層２７４−１を積層する。
【０１７６】
次に，図６０（ｂ）に示すように，コア層２７４−１の上面にレジストパターン２７８−１を形成する。レジストパターン２７８−１は，コアパターン２７４ａ−１（図６０（ｃ））形成用のパターンと，光軸高さの調整部分である側部パターン２７４ｂ−１（図６０（ｃ））形成用のパターンと，から構成される。さらに，本実施例では，側部パターン２７４ｂ−１（図６０（ｃ））形成用のパターンの一部に，アライメントマーカ２７７−１が形成されている。本実施例において，レジストパターン２７８−１を構成する以上説明したいずれのパターンも，例えば同一のレジスト膜から同一のフォトリソ・エッチングにより形成することができる。本実施例において，かかるレジストパターン２７８−１は，例えばタングステン・シリサイドのレジスト膜から形成することができる。
【０１７７】
次に，ドライエッチングにより，レジストパターン２７８−１被覆部以外のコア層２７４−１をエッチングする。結果として，図６０（ｃ）に示すように，コア層２７４−１には，コアパターン２７４ａ−１と側部パターン２７４ｂ−１とが形成される。尚，かかるエッチングでは，レジストパターン２７８−１被覆部以外のコア層２７４−１の残さが残らないように，コア層２７４−１の下面よりも若干深く，即ち下部クラッド層２７３−１に達する深さまで行うことが好適である。
【０１７８】
次に，図６１（ａ）に示すように，アライメントマーカ２７７−１のみを残し，レジストパターン２７８−１をフォトリソ・エッチングにより除去する。次に，図６１（ｂ）に示すように，ウェハ全面を被覆するように，例えばＣＶＤ法により高精度に膜厚調整をしながら上部クラッド層２７５−１を積層する。結果として，本実施の形態に係る光導波路素子が形成される。
【０１７９】
以上説明したように，本実施例においては，コアパターン形成用のレジストパターンとアライメントマーカとが，コア層上に形成された同一のレジスト膜から同一のフォトリソ・エッチングにより同時形成される。したがって，本実施例によれば，コアパターンとアライメントマーカとの相互の位置関係を極めて高精度に調整することができる。したがって，アライメントマーカを用いて実装基板とアライメントを行うことは，実質的にコアパターンをアライメントマーカとしてアライメントを行うことと等価になる。結果として，本実施例によれば，面方向の光軸調整精度に優れた光導波路素子を製造することができる。
【０１８０】
（第３の実施例）
次に，図６２及び図６３を参照しながら，第３実施例について説明する。本実施例は，アライメントマーカが下部クラッド層上面に形成されておりコア層の側部パターンを有さない光導波路素子の製造方法に関する。尚，図６２及び図６３は，本実施例に係る光導波路素子の製造方法の各工程についての説明図である。
【０１８１】
本実施例では，まず，図６２（ａ）に示すように，基板２７１−２上に下部クラッド層２７３−２を積層し，続いて，下部クラッド層２７３−２上面にレジストパターン２７８−２を形成する。かかるレジストパターン２７８−２は，コアパターン２７４ａ−２（図６３（ａ））形成予定部に窓が形成されているとともに，該窓以外の所定位置にアライメントマーカ２７７−２が形成されている。かかるレジストパターン２７８−２は，後述するコアパターン２７４ａ−２（図６３（ａ））の形成時にエッチングストッパ膜として機能する。尚，レジストパターン２７８−２は，フォトリソ・エッチングにより，例えばタングステン・シリサイドの単一のレジスト膜から形成することができる。
【０１８２】
次に，図６２（ｂ）に示すように，ウェハ全面を被覆するように，ＣＶＤ法により高精度の膜厚調整をしながらコア層２７４−２を積層する。次に，図６３（ｃ）に示すように，コア層２７４−２上にコアパターン２７４ａ−２（図６３（ａ））形成用のレジストパターン２７９−２を形成する。本実施例において，かかるレジストパターン２７９−２は，アライメントマーカ２７７−２を基準にして形成することができる。尚，レジストパターン２７９−２は，フォトリソ・エッチングにより，例えばタングステン・シリサイドから形成することができる。
【０１８３】
次に，図６３（ａ）に示すように，ドライエッチングにより，レジストパターン２７９−２被覆部以外のコア層２７４−２をエッチングする。かかる際，レジストパターンパターン２７９−２被覆部以外の部分のコア層２７４−２の浅さが残らないように，コア層２７４−２下面よりも若干掘り下げてエッチングする。
【０１８４】
次に，図６３（ｂ）に示すように，アライメントマーカ２７７−２以外のレジストパターン２７８−２をフオトリソグラフィにより除去する。次に，図６３（ｃ）に示すように，ウェハ全面を被覆するように，例えばＣＶＤ法により高精度に膜厚調整をしながら上部クラッド層２７５−２を積層する。結果として，本実施の形態に係る光導波路素子が形成される。
【０１８５】
以上説明したように，本実施例においては，コア層形成に先立ち，下部クラッド層の上面にエッチングストッパ膜が設けられる。したがって，ドライエッチングによるコアパターン形成時に，エッチングストッパ膜被覆部下の下部クラッド層は，一切エッチングされない。故に，下部クラッド層の上面は，コア層の下面と実質的に同一面をなすように形成できるため，その上に形成する上部クラッド層の下面もコア層の下面と実質的に同一面をなすように形成することができる。結果として，本実施例によれば，上部クラッド層の膜厚調整により光軸高さ調整が可能な光導波路素子を製造することができる。
【０１８６】
尚，本実施例に係る製造方法により製造される光導波路素子は，図２４に示す光導波路素子１２０−１と同様，側部パターン１２４ｂ−１に相当する構成を有さない，したがって，形成方法によっては上部クラッド層上面のコアパターン上部に凸部が形成される場合がある。かかる凸部は，上部クラッド層上面を実装基板の上面に相互に接触させる際の障害となり得る。一方，図５４及び図５６に示す光導波路素子２２０のように，側部パターンが残されている光導波路素子では，コアパターン上の上部クラッド層上面を周囲の平坦な部分と実質的に同一又はそれ以下の高さにすることができる。したがって，実装基板の設置面に相互に接触させる際の障害となり得るコアパターン上方の凹凸が，上部クラッド層上面に形成されない。即ち，上部クラッド層の露出面と設置面との確実な相互接触という観点からすれば，本実施例に係る製造方法により製造される光導波路素子よりも図５４及び図５６に示す光導波路素子２２０の方が優れており，光軸高さ調整精度が高いと考えられる。
【０１８７】
（３−１）組立方法
次に，本実施の形態に係る光モジュール２００の組立方法について説明する。図５０に示すように，光半導体素子２３０の実装基板２１０への搭載時には，まず，光半導体素子２３０と実装基板２１０とを，電極２３３と電極２１８とが僅かな間隙を介して相互に対向するように配置する。次に，該間隙がある状態で，光半導体素子２３０のアライメントマーカ２３４と実装基板２１０のアライメントマーカ２１７とを合わせて面方向のアライメントを行う。続いて，図４９に示すように，光半導体素子２３０の電極２３３の上面を実装基板２１０の電極２１８の上面に相互に接触させる。最後に相互の位置関係が変化しないように，電極２３３と電極２１３とを半田等（図示せず。）で固定する。
【０１８８】
図４９に示すように，光ファイバ端２４０の実装基板２１０への搭載時には，まず，光ファイバ端２４０を実装基板２１０表面のＶ溝２１５部の斜面（図示せず。）に接触するように設置する。次に，実装基板２１０と光ファイバ端２４０とを，相互の位置関係が変化しないように接着剤等（図示せず。）で固定する。
【０１８９】
光導波路素子２２０の実装基板２１０への搭載時には，図５２，図５４，及び図５６に示すように，光導波路素子２２０と実装基板２１０とを，上部クラッド層２２５上面と実装基板２１０の第２領域２１１ｃとが僅かな間隙を介して相互に対向するように配置する。次に，該間隙がある状態で，光導波路素子２２０に備えられたアライメントマーカ２２７と実装基板２１０に備えられたアライメントマーカ２１４とが合うように，例えば光導波路素子２２０側の位置を調整して，面方向のアライメントを行う。続いて，上部クラッド層２２５上面を実装基板２１０の第２領域２１１ｃに相互に接触させる。最後に，両者相互の位置関係が変化しないように両者を接着剤（図示せず。）で固定する。
【０１９０】
以上説明したように，本実施の形態における光モジュール２００の組立方法では，上記第１の実施の形態に係る光モジュール２００の組立方法と実質的に同様に光軸調整が達成される。尚，図３〜図１４に示す光モジュール１００の組立方法では光導波路素子１２０の第２の上部クラッド層１２５ｂを実装基板１１０のキャビティ１１３に収容するという作業が実施されている。しかし，本実施の形態に係る光モジュール２００の組立方法では，キャビティ１１３及び第２の上部クラッド層１２５ｂに相当する構成が形成されていないために，当該作業は実施されない。
【０１９１】
（３−２）組立方法の実施例
（第４実施例）
ここで，第４実施例として，光モジュール２００に適用可能な本実施の形態に係る光モジュールの組立方法について，図６４及び図６５を参照しながら説明する。図６５に示すように，本実施例では，光導波路素子２２０−３の上部クラッド層２２５上面に，半田パッド２９１−３が設置されている。ここで，かかる上部クラッド層２２５とコア層２２４との総膜厚は，例えば，約１１μｍとされている。また，半田パッド２９１−３は，例えば，約０．１μｍのチタン膜上に約０．１μｍの金薄膜を積層して形成されている。
【０１９２】
また，実装基板２１０−３は，第２領域２１１ｃ−３上に，半田パッド２９３−３と半田パッド２９３−３上に積層された半田層２９４−３とを備えている。ここで半田パッド２９３−３は，半田パッド２９１−３と同様の構成であり，半田層２９４−３は，例えば，膜厚約２μｍで融点が約２８０℃程度の金（Ａｕ）錫（Ｓｎ）共晶半田から形成されている。
結果として，コア層２２４−３及び上部クラッド層２２５−３と半田パッド２９１−３と半田パッド２９３−３と半田層２９４−３との合計の膜厚は，約１３μｍとなる。
【０１９３】
本実施例の組立方法において，面方向の光軸調整は，アライメントマーカ２１４−３とアライメントマーカ２２７−３とを用いて行われる。また，鉛直方向については，まず，光導波路素子２２０−３の半田パッド２９１−３の上面を，実装基板２１０−３の半田層２９４−３を介して実装基板２１０−３の半田パッド２９３−３の上面に相互に接触させる。次に，光導波路素子２２０−３に荷重を加えた状態で加熱して半田層２９４−３を一旦溶融させ，続いて降温して半田層２９４−３を凝固させる。
【０１９４】
かかる工程により，半田層２９４−３を介して光導波路素子２２０−３の半田パッド２９１−３と実装基板２１０−３の半田パッド２９３−３とが接着される。結果として，光導波路素子２２０−３が実装基板２１０−３上に搭載される。
【０１９５】
ここで，本実施例では，半田層２９４−３が，溶融から凝固までの工程で約１μｍ膜厚が減少するように荷重調整されている。結果として，半田層２９４−３凝固後において，コア層２２４−３及び上部クラッド層２２５−３の総膜厚と，半田パッド２９１−３の膜厚と，半田パッド２９３−３の膜厚と半田層２９４−３の膜厚とは，合計で約１２μｍとなる。
【０１９６】
よって，光導波路素子２２０−３の上部クラッド層２２５−３と半田パッド２９１−３と，実装基板２１０−３の半田パッド２９３−３と凝固後の半田層２９４−３の膜厚の和を，図８に示す光導波路素子２２０の前述の膜厚例での上部クラッド層の膜厚と同一となる。即ち，前述の膜厚例において，光導波路素子２２０−３の半田パッド２９１−３の上面を，実装基板２１０−３の半田層２９４−３を介して実装基板２１０−３の半田パッド２９３−３の上面に相互に接触させることにより，光軸高さ調整が自ずと達成される。
【０１９７】
以上説明したように，本実施例によれば，光導波路素子と実装基板とを半田で接着することにより，実装基板上に半田で接着される光半導体素子の光軸高さが熱膨張による接着部の伸縮によって変化する動きに合わせて，光導波路素子の光軸高さも変化させることができる。したがって，温度変化による光軸高さずれによる相互の光接続損失の変化が極めて小さい光モジュールを構成することができる。
【０１９８】
また，光導波路素子と実装基板を半田で接着することにより非常に強固な接着ができ，信頼性が向上すると共に，リワークも可能となり，光モジュールの製造歩留まりが向上する。
【０１９９】
さらに，本実施の形態においては，光導波路素子の膜厚調整は，上部クラッド層の下面，即ち下部クラッド層の上面と実質的に同一面をなすコア層の下面を基準面に実施される。そして，実装基板搭載時の基準平面に対する光導波路素子の光軸高さが，実装基板の上面を基準面にした光半導体素子の光軸高さと略同一とされている。即ち，上部クラッド層の膜厚が，コア層下面からコア層の光軸までの距離と基準平面から光半導体素子の光軸（搭載時）までの距離との和と等しい光導波路素子を用ることにより，上部クラッド層の上面を実装基板の上面に密着た際に，光半導体素子と光導波路素子との光軸高さ調整が受動的かつ高精度に達成できる。加えて，面方向の光軸調整についても，実装基板上に備えるアライメントマーカを，薄膜のフォトレジストを用いて高精度に形成したので，形状精度に優れるアライメントマーカを用いてインデックスアライメントが行うことができる。したがって，本実施の形態によれば，従来の方法に比べて高精度な光軸調整が達成できる。以上のことから，光導波路素子と光半導体素子の面方向ならびに鉛直方向の高精度な光軸調整が，いずれかの精度を損ねることなく達成できる。
【０２００】
また，同様の原理により，光導波路素子と光ファイバ端についても，光軸高さの調整が受動的かつ高精度に達成され，加えて光ファイバ端については実装基板に形成したＶ溝を利用できるため面方向についても受動的かつ高精度な光軸調整が達成できる。即ち，光ファイバ端についてはパッシブアライメントによる光軸調整が利用できる。このことから，従来の光モジュールで必要であった，光ファイバアレイ等の高額な部品，調整のための調整装置，また調整工程が不要となる。加えて，光ファイバアレイと光導波路素子を接着するために必要であったリドも不要となり，本工程の製造性を向上させることができる。
【０２０１】
尚，実装基板にＶ溝を形成するようにしたので，光導波路素子の基板に異方性エッチングが可能な単結晶シリコンを用いる必要もなく，本実施例で示したように石英ガラスを用いることもでき，光導波路素子に用いる基板の制約も緩和される。かかる場合光導波路層と同一材料である石英ガラス基板を用いることができるため，両者の熱膨張係数の相違による反りが発生しずらくなり，このことからも光導波路素子の製造歩留まりも向上する。
以上の理由から，本実施の形態によれば，光導波路素子と光半導体素子ならびに光ファイバ端との光軸調整が高精度かつ簡易な光モジュールを実現でき，光通信端末用の送受信機能を有する光モジュールの経済性を高めることが可能となる。
【０２０２】
尚，本実施の形態においては，コアパターン上の上部クラッドがコアパターン形状に倣って凸形状をなす場合には，かかる凸状部分を避けるように実装基板に溝等を設けてもよい。また，熱処理或いは研磨等の手段により上部クラッド層上面を平坦化してもよい。
【０２０３】
（第３の実施の形態）
次に，図６６〜図７１を参照しながら，第３の実施の形態について説明する。尚，本実施の形態に係る光モジュール，光導波路素子及び実装基板は，上記第１ないし第２の実施の形態に係る光モジュール，光導波路素子及び実装基板と，略同一の機能と類似の構成とを有する。そこで，以下では，本実施の形態の上記第１ないし第２の実施の形態との相違部分について詳述し，本実施の形態と上記第１ないし第２の実施の形態との一致部分については詳細説明を省略する。
【０２０４】
図６６に示すように，本実施の形態に係る光モジュール３００は，実装基板３１０上に，コアパターン３２４ａにより光信号の分岐や分波等を行う受動素子である光導波路素子３２０と，光信号と電気信号の変換を行う能動素子である光半導体素子３３０と，光モジュール３００外部との光信号の伝送線路である光ファイバ端３４０と，を備えている。
【０２０５】
かかる光モジュール３００の構成部品の配置関係及び接続関係は，図１に示す光モジュール１００又は図４７に示す光モジュール２００の構成部品の配置関係及び接続関係と略同一である。さらに，かかる光モジュール３００の構成部品のうちで，光半導体素子３３０及び光ファイバ端３４０は，図１に示す光半導体素子１３０及び光ファイバ端１４０ないし図４７に示す光半導体素子２３０及び光ファイバ端２４０と略同一のものである。
【０２０６】
一方，図６７に示すように，実装基板３１０及び光導波路素子３２０は，図８に示す実装基板１１０及び光導波路素子１２０ないし図４８に示す実装基板３１０及び光導波路素子２２０と相違する。即ち，まず，実装基板３１０は，図５４に示す実装基板２１０の第２領域２１１ｃに図６７に示すように光導波路素子３２０が載置されるガラス層３９５を形成したものと，略同一の構成を有する。かかるガラス層３９５は，アライメントマーカ３１４を覆うように，基準平面３５０からの高さが正確に所定高さとなるように形成されている。本実施の形態において，ガラス層３９５は，図５４に示すクラッド層２２５と同一の組成からなる石英系ガラスから例えばＣＶＤ法により形成することができる。また，光導波路素子３２０は，図２４に示す光導波路素子１２０−１において第１の上部クラッド層１２５ａ−１と第２の上部クラッド層１２５ｂ−１とが未形成のものと，略同一の構成を有する。
【０２０７】
かかる構成を有する光モジュール３００の組立方法において，光半導体素子３３０及び光ファイバ端３４０の実装基板３１０への搭載は，図１１〜図１４に示す光半導体素子１３０及び光ファイバ端１４０の実装基板１１０への搭載と略同一である。
【０２０８】
一方，図６７及び図６８に示すように，光導波路素子３２０の実装基板３１０への搭載は，図７〜図１０に示す光導波路素子１２０の実装基板１１０への搭載ないし図５３〜図５６に示す光導波路素子２２０の実装基板２１０への搭載と相違する。
【０２０９】
即ち，図６７及び図６８に示すように，光導波路素子３２０の実装基板３１０への搭載では，まず，実装基板３１０と光導波路素子３２０とを，ガラス層３９５上面と剥き出しの下部クラッド層３２３上面とが僅かな間隙を介して相互に対向するように配置する。次に，アライメントマーカ３１４とアライメントマーカ３２７とを用いたインデックスアライメントにより，光導波路素子３２０と実装基板３１０との面方向の光軸調整が達成される。
【０２１０】
次に，面方向の位置関係を変化させずに，実装基板３１０と光導波路素子３２０とを接近させ，ガラス層３９５上面と下部クラッド層３２３上面とを接触させる。次に，下部クラッド層３２３と実装基板３１０との間の空間に，図５４に示す上部クラッド層２２５と略同一の屈折率を持つ所定の充填材３９６，例えばエポキシ系樹脂を主成分とした紫外線硬化型の接着剤などを充填する。結果として，図５３に示す光モジュール２００と同等の光伝搬特性を持つ本実施の形態に係る光モジュール３００が形成される。
【０２１１】
図４に示す光導波路素子１２０についての前述の膜厚例では，上部クラッド層を１２μｍ形成していたが，かかる膜厚は光軸高さに直接関わるものである。したがって，膜厚を精密に調整する必要があり，成膜時間が一般的な成膜条件に比べ長大なものとなるおそれがある。
しかし，本実施の形態に係る光モジュール３００では，上記第１ないし第２の実施の形態において光導波路素子に形成されていた上部クラッド層分の膜厚が，全て実装基板上のガラス層に振り分けられる。したがって，光導波路素子側では，上部クラッド層の光軸高さ調整に関わる精密な膜厚調整が不要になり，光導波路素子の製造歩留まりが向上する。
【０２１２】
尚，光モジュール３００では，逆に実装基板側の製造負担が増大するが，実装基板３１０は光導波路素子３２０のコアパターン３２４ａのような精密なパターンを形成する必要がないため，通常，光導波路素子３２０に比べて製造歩留まりが格段に高い。したがって，本実施の形態に係る光モジュール３００では，モジュール全体として製造歩留まりの向上が見込まれる。
【０２１３】
本実施の形態においては，図６９に示す光モジュール３００−１のように，ガラス層３９５−１により形成される下部クラッド層３２３−１と実装基板３１０−１との間の空間に何らの充填材も充填させない構成も可能である。かかる光モジュール３００−１は，図６７に示す光モジュール３００に比べ，充填材を充填する必要がないため簡単に形成することができる。反面，コアパターン３２４ａ−１が空気で被覆されることとなり，光モジュール３００に比べて，やや光伝播特性が劣る。
【０２１４】
また，本実施の形態においては，図７０に示す光導波路素子３００−２のように，光導波路素子３２０−２の下部クラッド層３２３−２上に図５４に示す上部クラッド層２２５よりも薄い膜厚の上部クラッド層３２５−２を形成し，実装基板３１０−２の第２領域３１１ｃ−２上に図６８に示すガラス層３９６の代わりにガラス層３９６−２を形成することも可能である。ここで，実装基板３１０−２のガラス層３９６−２の膜厚は，図６８に示すガラス層３９６の膜厚から光導波路素子３２０−２の上部クラッド層３２５−２の膜厚を差し引いた膜厚で形成する。さらに，ガラス層３９６−２は，図６８に示すガラス層３９６と略同一の組成からなる石英系ガラスから略同一の形成方法により形成することができる。そして，かかる光モジュール３００−２の組立方法では，光導波路素子３２０−２の上部クラッド層３２５−２と実装基板３１０−２のガラス層３９６−２との膜厚の和によって，光軸高さが決定される。
【０２１５】
本実施例に係る組立方法を用いて製造された光モジュールでは，光導波路素子の上部クラッド層の膜厚の幾分かを，実装基板のガラス層に振り分けることができる。したがって，光導波路素子の製造負担が軽減し，光導波路素子の製造時間が短縮されるとともに製造歩留まりが向上する。
【０２１６】
尚，以上説明した本実施の形態では，実装基板上のガラス層は石英系ガラスでなくてもよく，またガラスである必要もない。
【０２１７】
以上，本発明に係る好適な実施の形態について説明したが，本発明はかかる構成に限定されない。当業者であれば，特許請求の範囲に記載された技術思想の範囲内において，各種の修正例及び変更例を想定し得るものであり，それら修正例及び変更例についても本発明の技術範囲に包含されるものと了解される。
【０２１８】
例えば，上記実施の形態においては，本発明を適用した光送受信機能を有する光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光モジュール，例えば光送信機能のみを有する光モジュールや光受信機能のみを有する光モジュール或いは１又は２以上の他の様々な機能をも有する光モジュール等に対しても適用することができる。
【０２１９】
また，上記実施の形態においては，光ファイバ端と光半導体素子とを光学的に接続する光路が形成された光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光路，例えば光ファイバ端同士を相互接続する光路や光半導体素子同士を光学的に接続する光路等が形成された光モジュールに対しても適用することができる。
【０２２０】
さらに，上記実施の形態においては，シリコンから形成される実装基板を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な材料，例えば異方性エッチング可能な材料や異方性エッチング以外の方法でキャビティ・Ｖ溝を形成可能な材料等から形成される実装基板に対しても適用することができる。
【０２２１】
さらにまた，上記実施の形態においては，石英ガラス基板を適用した光半導体素子を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な基板，例えばシリコン基板や石英系ガラス基板等を適用したに対しても適用することができる。
【０２２２】
また，上記実施の形態においては，光導波路層に下部クラッド層を有する光導波路素子を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光導波路層，例えば下部クラッド層を有さない光導波路層や２以上の下部クラッド層を有する光導波路層或いはＳＣＨ層を有する光導波路層等を適用した光導波路素子に対しても適用することができる。ここで，下部クラッド層を有さない光導波路層を適用する場合には，例えば基板に石英ガラスを用いるとともに上部クラッド層の屈折率を基板に合わせて下部クラッド層の機能を基板に兼ねさせる構成が可能である。
【０２２３】
さらに，上記実施の形態においては，石英系ガラスから形成される光導波路層を適用した光導波路素子を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な材料から形成される光導波路層，例えば他のガラス系材料から形成される光導波路層や樹脂から形成される光導波路層（有機光導波路素子）等を適用した光導波路素子に対しても適用することができる。
【０２２４】
さらにまた，上記実施の形態においては，シングルモードの裸光ファイバを適用した光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光ファイバ，例えばマルチモード光ファイバや裸光ファイバをキャピラリに固定したもの等を適用した光モジュールに対しても適用することができる
【０２２５】
また，上記実施の形態においては，半導体レーザ及びフォトダイオードを適用した光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光半導体素子，例えば発光ダイオードや光変調期或いは光増幅器等を適用した光モジュールに対しても適用することができる
【０２２６】
さらに，上記実施の形態においては，半導体材料から成る光素子を適用した光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な材料から形成される光素子，例えばガラス系材料から形成される光素子や樹脂系材料から形成される光素子等を適用した光モジュールに対しても適用することができる
【０２２７】
さらにまた，上記実施の形態においては，光軸がコア層の略中心に形成された光半導体素子を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光軸，例えばコア層の中心から離れた位置を通る光軸やコアパターンの両端で高さが変化する光軸等が形成された光導波路素子に対しても適用することができる。尚，本発明を光軸がコア層中心を通らない光導波路素子に適用する場合には，当該実際の光軸高さを優先して，設計及び膜厚調整を行えばよい。
【０２２８】
また，上記実施の形態においては，光ファイバを固定するＶ溝を有する実装基板を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な固定手段を有する実装基板に対しても適用することができる
【０２２９】
さらに，上記実施の形態においては，単一波長の光に使用する光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な光，例えば波長多重光や交番多重光或いは時分割多重光等に使用する光モジュールに対しても適用することができる
【０２３０】
さらにまた，上記実施の形態においては，光伝送機能・分波機能・合波機能を有するコアパターンを適用した光導波路素子を例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な機能，例えば波長選択機能や偏光機能或いはモード結合機能等を有するコアパターンを適用した光導波路素子に対しても適用することができる
【０２３１】
また，上記実施の形態においては，充填材としてエポキシ系樹脂を適用した光モジュールを例に挙げたが，本発明はかかる構成に限定されない。本発明は，他の様々な充填材，例えばエポキシ系以外の樹脂やシリコーンから形成される整合剤の様な樹脂以外の充填剤等を適用した光モジュールに対しても適用することができる
【０２３２】
さらに，上記実施の形態及び実施例は，任意に組み合わせることが可能であり，本発明の技術的範囲には，そのような各種の組み合わせをも含まれるものと了解される。
【０２３３】
【発明の効果】
本発明によれば，光導波路素子に課される制約，例えば材料や製造方法或いは使用環境等の制約が低減される。さらに，本発明によれば，光モジュールにおける実装基板への光導波路素子の搭載に際し光導波路素子と各光学要素との光学的アライメントを高精度に行うことができる。
【０２３４】
また，本発明では，光モジュールにおいて，インデックスアライメントやパッシブアライメント等の簡易なアライメント方法によ面方向の光軸調整が実現される。さらに，本発明では，光導波路素子についての層厚調整や実装基板についての高さ調整により，高精度の光軸高さの制御が実現される。さらに，本発明では，高精度の光軸調整を保持しつつ，光導波路素子による光伝搬特性を向上させることができる。
【０２３５】
したがって，本発明によれば，量産性，経済性，性能等に優れた光モジュール，光導波路素子及び実装基板を提供することができる。結果として，本発明は，例えば光通信装置に用いられる光通信端末用の光送受信機能を有する光モジュールに効果的に適用可能である。
【図面の簡単な説明】
【図１】本発明を適用可能な光モジュールの構成説明用の平面図である。
【図２】図１に示す光モジュール組立前の各構成要素についての概略構成説明図である。
【図３】図１に示す光モジュールの構成説明用のＡ−Ａ断面図である。
【図４】図１に示す光モジュールのＡ−Ａ断面における組立についての説明図である。
【図５】図１に示す光モジュールの構成説明用のＢ−Ｂ断面図である。
【図６】図１に示す光モジュールのＢ−Ｂ断面における組立についての説明図である。
【図７】図１に示す光モジュールの構成説明用のＤ−Ｄ断面図である。
【図８】図１に示す光モジュールのＤ−Ｄ断面における組立についての説明図である。
【図９】図１に示す光モジュールの構成説明用のＥ−Ｅ断面図である。
【図１０】図１に示す光モジュールのＥ−Ｅ断面における組立についての説明図である。
【図１１】図１に示す光モジュールの構成説明用のＣ−Ｃ断面図である。
【図１２】図１に示す光モジュールのＣ−Ｃ断面における組立についての説明図である。
【図１３】図１に示す光モジュールの構成説明用のＦ−Ｆ断面図である。
【図１４】図１に示す光モジュールのＦ−Ｆ断面における組立についての説明図である。
【図１５】本発明を適用可能な実装基板の製造方法についての製造工程説明図である。
【図１６】図１５に示す製造工程での実装基板（製造途中）のＨ−Ｈ断面図である。
【図１７】図１５に示す製造工程での実装基板（製造途中）のＧ−Ｇ断面図である。
【図１８】本発明を適用可能な他の実装基板の製造方法についての一の製造工程説明図である。
【図１９】図１８に示す製造工程での実装基板（製造途中）のＩ−Ｉ断面図である。
【図２０】図１８に示す製造工程での実装基板（製造途中）のＪ−Ｊ断面図である。
【図２１】図１８に示す製造工程での実装基板（製造途中）のＫ−Ｋ断面図である。
【図２２】図１８に係る実装基板の製造方法についての他の製造工程説明図である。
【図２３】図２２に示す製造工程での実装基板（製造途中）のＬ−Ｌ断面図である。
【図２４】本発明を適用可能な他の光導波路素子を説明するための断面図（図７のＤ−Ｄ断面図と対応）である。
【図２５】本発明を適用可能な他の光導波路素子を説明するための断面図（図７のＤ−Ｄ断面図に対応）である。
【図２６】本発明を適用可能な他の光導波路素子を説明するための断面図（図７のＤ−Ｄ断面図と対応）である。
【図２７】本発明を適用可能な光導波路素子の製造方法の一製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図２８】図２７に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図２９】図２７に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３０】図２７に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３１】本発明を適用可能な他の光導波路素子の製造方法の一製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３２】図３１に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３３】図３１に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３４】本発明を適用可能な他の光導波路素子の製造方法の一製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３５】図３４に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３６】図３４に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３７】図３４に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３８】本発明を適用可能な他の光導波路素子の製造方法の一製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図３９】図３８に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図４０】図３８に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図４１】図３８に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図７のＤ−Ｄ断面に対応）である。
【図４２】本発明を適用可能な光モジュールの組立方法により組み立てられた光モジュールの断面図（図７のＤ−Ｄ断面に対応）である。
【図４３】図４２に係る光モジュールの組立方法の説明図である。
【図４４】本発明を適用可能な他の光モジュールの組立方法により組み立てられた光モジュールの断面図（図７のＤ−Ｄ断面に対応）である。
【図４５】図４４に係る光モジュールの組立方法の説明図である。
【図４６】本発明を適用可能な他の光モジュールの組立方法により組み立てられた光モジュールの断面図（図７のＤ−Ｄ断面に対応）である。
【図４７】本発明を適用可能な他の光モジュールの構成説明用の平面図である。
【図４８】図４７に示す光モジュール組立前の各構成要素についての概略構成説明図である。
【図４９】図４７に示す光モジュールの構成説明用のＡ’−Ａ’断面図である。
【図５０】図４７に示す光モジュールのＡ’−Ａ’断面における組立についての説明図である。
【図５１】図４７に示す光モジュールの構成説明用のＢ’−Ｂ’断面図である。
【図５２】図４７に示す光モジュールのＢ’−Ｂ’断面における組立についての説明図である。
【図５３】図４７に示す光モジュールの構成説明用のＤ’−Ｄ’断面図である。
【図５４】図４７に示す光モジュールのＤ’−Ｄ’断面における組立についての説明図である。
【図５５】図４７に示す光モジュールの構成説明用のＥ’−Ｅ’断面図である。
【図５６】図４７に示す光モジュールのＥ’−Ｅ’断面における組立についての説明図である。
【図５７】本発明を適用可能な他の実装基板の製造方法についての製造工程説明図である。
【図５８】図５７に示す製造工程での実装基板（製造途中）のＨ’−Ｈ’断面図である。
【図５９】図５７に示す製造工程での実装基板（製造途中）のＧ’−Ｇ’断面図である。
【図６０】本発明を適用可能な他の光導波路素子の製造方法の一製造工程を説明するための断面図（図５３のＤ’−Ｄ’断面に対応）である。
【図６１】図６０に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図５３のＤ’−Ｄ’断面に対応）である。
【図６２】本発明を適用可能な他の光導波路素子の製造方法の一製造工程を説明するための断面図（図５３のＤ’−Ｄ’断面に対応）である。
【図６３】図６２に係る光導波路素子の製造方法の他の製造工程を説明するための断面図（図５３のＤ’−Ｄ’断面に対応）である。
【図６４】本発明を適用可能な光モジュールの組立方法により組み立てられた光モジュールの断面図（図５３のＤ’−Ｄ’断面に対応）である。
【図６５】図６４に係る光モジュールの組立方法の説明図である。
【図６６】本発明を適用可能な他の光モジュールの構成説明用の平面図である。
【図６７】図６６に示す光モジュールの構成説明用のＤ”−Ｄ”断面図である。
【図６８】図４７に示す光モジュールのＤ”−Ｄ”断面における組立についての説明図である。
【図６９】本発明を適用可能な光モジュールの組立方法により組み立てられた光モジュールの断面図（図６６のＤ”−Ｄ”断面に対応）である。
【図７０】本発明を適用可能な光モジュールの組立方法により組み立てられた光モジュールの断面図（図５３のＤ”−Ｄ”断面に対応）である。
【図７１】図７０に係る光モジュールの組立方法の説明図である。
【図７２】従来の光モジュールの平面図である。
【図７３】従来の光モジュールのａ−ａ断面図である。
【符号の説明】
１００ 光モジュール
１１０ 実装基板
１１１ 設置面
１１１ａ 第３領域
１１１ｂ 第１領域
１１１ｃ 第２領域
１１３ キャビティ
１２０ 光導波路素子
１２２ 光導波路層
１２４ａ コアパターン
１２４ｂ 側部パターン
１２５ａ 第１の上部クラッド層
１２５ｂ 第２の上部クラッド層
１３０ 光半導体素子
１４０ 光ファイバ端
１５０ 基準平面
１９４−５ 半田バンプ
１９５−７ 充填剤
３９５ ガラス層
Claims (11)
- 少なくとも１の光学要素を備え，光ファイバと前記光学要素とを光学的に接続する光路が形成された，光モジュールであって：
前記光学要素が設置される第１領域と前記第１領域に隣接する第２領域とを含む設置面が形成された，実装基板と；
前記光路を構成するコアパターンを有し，前記実装基板と分離形成されて前記第２領域に設置される，光導波路素子と；
を備え，
前記実装基板及び前記光導波路素子には，前記光導波路素子の前記実装基板への実装時に，前記光導波路素子と前記実装基板との面方向の位置決めに用いられるアライメントマーカが形成されており；
前記光導波路素子には，前記設置面に規定され前記光導波路素子と前記光学要素との光軸高さの基準となる基準平面に面合わせされる露出面と，前記コアパターンと前記コアパターンを覆い前記露出面が形成された第１のクラッド層と前記露出面から突出するように前記第１のクラッド層に積層された第２のクラッド層とを備え前記露出面と実質的に垂直な方向を積層方向とする層構造と，が形成されており；
前記第１のクラッド層の露出面に前記アライメントマーカが形成されており；
前記実装基板の第２領域には，前記第２のクラッド層を収容する収容部が形成されており；
前記第１のクラッド層と前記第２のクラッド層は石英系ガラスから形成されたものである；
ことを特徴とする，光モジュール。 - さらに，前記設置面は，前記第２領域に隣接し前記光ファイバの端部が設置される第３領域を含むことを特徴とする，請求項１に記載の光モジュール。
- 前記層構造は，化学的気相成長法（ＣＶＤ法）により形成されたものであることを特徴とする，請求項１又は２に記載の光導波路素子。
- 少なくとも１の光学要素を備え，光ファイバと前記光学要素とを光学的に接続する光路が形成された光モジュールを構成する光導波路素子であって：
前記光学要素が設置された実装基板の設置面に設置され，前記光路を構成するコアパターンと，前記実装基板への実装時に，前記実装基板との面方向の位置決めに用いられるアライメントマーカと，前記設置の際に前記設置面に面合わせされる露出面が形成された前記露出面と実質的に垂直な方向を積層方向とする層構造とを備え；
前記露出面に前記アライメントマーカが形成されており；
前記層構造は，前記露出面が形成された前記コアパターンを覆う第１のクラッド層と，前記露出面から突出するように前記第１のクラッド層に積層された第２のクラッド層とを含み，前記第１のクラッド層と前記第２のクラッド層は石英系ガラスから形成されたものであり；
前記コアパターンは，前記層構造内に形成されている；
ことを特徴とする，光導波路素子。 - 前記層構造は，化学的気相成長法（ＣＶＤ法）により形成されたものであることを特徴とする，請求項４に記載の光導波路素子。
- 前記露出面と前記コアパターンの光軸との距離は，前記第１のクラッド層及び前記コアパターンの膜厚制御により調整されていることを特徴とする，請求項４又は５に記載の光導波路素子。
- 少なくとも１の光学要素を備え，光ファイバと前記光学要素とを光学的に接続する光路が形成された，光モジュールの製造方法であって：
前記光学要素が設置される第１領域と，前記第１領域に隣接し前記光ファイバと前記光学要素とを光学的に中継する少なくとも１の光導波路素子が設置される第２領域とを含む設置面と，前記光導波路素子の実装時に，前記光導波路素子との面方向の位置決めに用いられるアライメントマーカとが形成される実装基板を製造する工程と；
前記光路を構成するコアパターンと，前記実装基板への実装時に，前記実装基板との面方向の位置決めに用いられるアライメントマーカと，前記設置の際に前記設置面に面合わせされる露出面が形成された前記露出面と実質的に垂直な方向を積層方向とする層構造とを備えた光導波路素子を製造する工程と；
前記光導波路素子を，フェイスダウン状態で前記実装基板に搭載する工程と；
を含み，
前記層構造は，前記露出面が形成された前記コアパターンを覆う第１のクラッド層と，前記露出面から突出するように前記第１のクラッド層に積層された第２のクラッド層とを含み，前記第１のクラッド層の露出面に前記アライメントマーカが形成されており，前記第１のクラッド層と前記第２のクラッド層は石英系ガラスから形成されたものであることを特徴とする，光モジュールの製造方法。 - 前記層構造は，化学的気相成長法（ＣＶＤ法）により形成されることを特徴とする，請求項７に記載の光モジュールの製造方法。
- 前記露出面と前記コアパターンの光軸との距離は，前記第１のクラッド層及び前記コアパターンの膜厚制御により調整されていることを特徴とする，請求項７又は８に記載の光モジュールの製造方法。
- 少なくとも１の光学要素を備え，光ファイバと前記光学要素とを光学的に接続する光路が形成された光モジュールを構成する光導波路素子の製造方法であって：
基板上に下部クラッド層を積層する工程と；
前記下部クラッド層上にコア層を積層する工程と；
前記コア層の上面に，コアパターン形成用のパターンと，パターンの一部にアライメントマーカが形成される側部パターン形成用のパターンと，から構成される第１のレジストパターンを形成する工程と；
前記第１のレジストパターン被覆部以外の前記コア層をエッチングする工程と；
前記アライメントマーカのみを残して前記第１のレジストパターンを除去する工程と；
全面を被覆するように，上部クラッド層を積層する工程と；
を含み，
前記上部クラッド層を積層する工程は：
全面を被覆するように，第１の上部クラッド層を積層する工程と；
前記第１の上部クラッド層の上面に，前記コアパターン上方に窓が形成された第２のレジストパターンを形成する工程と；
全面を被覆するように，第２の上部クラッド層を積層する工程と；
前記第２のレジストパターンの窓上方に，前記第２の上部クラッド層のパターニング用の第３のレジストパターンを，前記アライメントマーカ上方を被覆しないように形成する工程と；
前記第３のレジストパターン被覆部以外の前記第２の上部クラッド層を，少なくとも前記第２のレジストパターン上面が露出するまでエッチングする工程と；
前記第３のレジストパターンと前記第２のレジストパターンの露出部分とを除去する工程と；
を含むことを特徴とする，光導波路素子の製造方法。 - 前記コア層及び／又は前記第１の上部クラッド層は，化学的気相成長法（ＣＶＤ法）により積層されることを特徴とする，請求項１０に記載の光導波路素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150299A JP3723371B2 (ja) | 1999-02-26 | 1999-02-26 | 光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5150299A JP3723371B2 (ja) | 1999-02-26 | 1999-02-26 | 光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000249876A JP2000249876A (ja) | 2000-09-14 |
| JP3723371B2 true JP3723371B2 (ja) | 2005-12-07 |
Family
ID=12888775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5150299A Expired - Lifetime JP3723371B2 (ja) | 1999-02-26 | 1999-02-26 | 光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3723371B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4704125B2 (ja) * | 2005-06-22 | 2011-06-15 | 浜松ホトニクス株式会社 | 光デバイス |
| JPWO2014118836A1 (ja) * | 2013-02-01 | 2017-01-26 | 日本電気株式会社 | 光機能集積ユニット及びその製造方法 |
| JP6235878B2 (ja) * | 2013-11-25 | 2017-11-22 | 新光電気工業株式会社 | 光導波路装置及びその製造方法 |
| JP6380069B2 (ja) * | 2014-12-11 | 2018-08-29 | 住友電気工業株式会社 | 光送信モジュール |
| JP7060798B2 (ja) * | 2018-05-30 | 2022-04-27 | 日亜化学工業株式会社 | 光源装置 |
| WO2022118861A1 (ja) * | 2020-12-01 | 2022-06-09 | シチズン電子株式会社 | 光デバイス |
-
1999
- 1999-02-26 JP JP5150299A patent/JP3723371B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000249876A (ja) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9335474B2 (en) | Optical devices and methods of fabricating the same | |
| US10222565B2 (en) | Optically aligned hybrid semiconductor device and method | |
| JP3302458B2 (ja) | 集積化光装置及び製造方法 | |
| US5644667A (en) | Integrated semiconductor optical devices and method of manufacture employing substrate having alignment groove | |
| US7046868B2 (en) | Optical waveguide transmitter-receiver module | |
| JP3731542B2 (ja) | 光モジュール及び光モジュールの実装方法 | |
| JP4060023B2 (ja) | 光導波路送受信モジュール | |
| JPH07249798A (ja) | 光部品固定装置及びその製造方法 | |
| KR20020038693A (ko) | Ｓｉ-기판 상에 능동 및 수동 광학 구성소자들의하이브리드 집적 | |
| JP2823044B2 (ja) | 光結合回路及びその製造方法 | |
| WO2003098302A2 (en) | Optical device receiving substrate and optical device holding carrier | |
| JP3723371B2 (ja) | 光モジュール，光導波路素子，光モジュールの製造方法，及び光導波路素子の製造方法 | |
| WO2002014917A1 (fr) | Plaque de montage optique, module optique, emetteur/recepteur optique, systeme emetteur/recepteur optique et procede de fabrication de plaque de montage optique | |
| CN114639639A (zh) | 封装结构的制作方法及封装结构 | |
| JP3505160B2 (ja) | 光実装基板の製造方法 | |
| JPH09281352A (ja) | 光電気伝送路の形成方法及び光電気配線基板 | |
| JPH07199006A (ja) | 光サブアセンブリ及び光モジュール | |
| JP2002232054A (ja) | 光モジュールの実装構造 | |
| KR100211039B1 (ko) | 광스위치-광섬유 광결합 장치 | |
| JP3698601B2 (ja) | 光モジュール | |
| JP2002031731A (ja) | ハイブリッド光集積回路 | |
| JP5534155B2 (ja) | デバイス、及びデバイス製造方法 | |
| KR100271826B1 (ko) | 레이저 다이오드 칩과 광 파이버의 정열방법 | |
| JP3224203B2 (ja) | 光モジュール | |
| US11448827B2 (en) | Wafer-level optoelectronic packaging |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050915 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |