JP7331272B2 - 光デバイス - Google Patents

光デバイス Download PDF

Info

Publication number
JP7331272B2
JP7331272B2 JP2022566946A JP2022566946A JP7331272B2 JP 7331272 B2 JP7331272 B2 JP 7331272B2 JP 2022566946 A JP2022566946 A JP 2022566946A JP 2022566946 A JP2022566946 A JP 2022566946A JP 7331272 B2 JP7331272 B2 JP 7331272B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting element
optical
substrate
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022566946A
Other languages
English (en)
Other versions
JPWO2022118861A1 (ja
JPWO2022118861A5 (ja
Inventor
勇一 三浦
貴 秋山
寛夫 梶原
雄亮 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=81853293&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP7331272(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Citizen Electronics Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Electronics Co Ltd
Publication of JPWO2022118861A1 publication Critical patent/JPWO2022118861A1/ja
Publication of JPWO2022118861A5 publication Critical patent/JPWO2022118861A5/ja
Application granted granted Critical
Publication of JP7331272B2 publication Critical patent/JP7331272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

本発明は、光デバイスに関する。
レーザダイオード等の発光素子から出射された光を、特開2013-195603号公報に記載される光合波器等の光学素子に形成された光導波路に高精度に入射するために、調芯とも称される発光素子と光学素子との間の位置決めをする技術がある。発光素子と光学素子との間を調芯する方法として、アクティブアライメント法及びパッシブアライメント法の2つの方法が知られている。
アクティブアライメント法は、発光素子から出射された光を光学素子に形成された光導波路の一端に入射し、光学素子に形成された光導波路の他端から出射された光を観察しながら調芯する方法である。一方、パッシブアライメント法は、光学素子が実装される基板上に位置決め用のアライメントマークを形成し、形成されたアライメントマークを基準にして、発光素子から光を出射することなく発光素子と光学素子との間を調芯する方法である。
パッシブアライメント法による調芯を高精度に実行する種々の技術が知られている。たとえば、特許第5449041号公報には、マイクロバンプとも称される微小な凸部が表面に形成された接合部を介して光学素子を接合する技術が記載される。特許第5449041号公報に記載される技術では、マイクロバンプを介して光学素子を接合することで、光学素子の光導波路の位置を高精度に制御できるため、高精度に調芯できる。
しかしながら、光デバイスの小型化の進展に伴い、パッシブアライメント法によってサブミクロンオーダのより高精度の調芯が実行可能な技術が望まれている。パッシブアライメント法による調芯では、水平方向の調芯の精度は、光学素子を実装する装置の精度に依存するが、垂直方向の調芯の精度は、発光素子と光学素子の光導波路と高さ方向の製造公差に依存する。また発光素子及び光学素子は高さが異なるため、パッシブアライメント法における高さ方向の調芯を高精度に実行することは、容易ではない。
たとえば、発光素子及び光学素子の何れか一方をスペーサを介して基板に実装することで水平方向の調芯が可能である。しかしながら、サブミクロンオーダのスペーサは製造が容易ではない上にハンドリングが容易ではなく、スペーサによる調芯は、製造コストの上昇を招くおそれがある。さらに、スペーサは、一般的に熱伝導率が低いため、スペーサにより調芯する場合、光デバイスは、放熱特性の低下を招くおそれがある。
本実施形態に係る光デバイスでは、製造コストの上昇及び放射特性の低下を招くことなく高精度に調芯が可能な光デバイスを提供する。
本実施形態に係る光デバイスの一態様では、基板と、第1実装面及び第1実装面に第1段差を介して接続される第2実装面を有し、且つ、基板に実装された第1サブ基板と、第1実装面に実装され且つ、第1の波長を有する第1光を出射する第1発光素子と、第2実装面に実装された光学素子と、を有し、第1段差によって位置調整されて、第1発光素子は、光学素子に光学的に接続されるように配置される。
さらに、本実施形態に係る光デバイスでは、光学素子は第1光導波路を有し、第1発光素子及び前記光学素子は第1光が第1光導波路に入射するように配置される、ことが好ましい。
さらに、本実施形態に係る光デバイスでは、第1段差は、第1発光素子の発光点と光学素子の第1光導波路の中心との高さが等しくなるように設定される、ことが好ましい。
さらに、本実施形態に係る光デバイスでは、光学素子は、第1光導波路が下方に形成された基材を更に有し、基材は、第1光導波路を覆うように配置される、ことが好ましい。
さらに、本実施形態に係る光デバイスでは、第1光導波路は、第1発光素子の出射方向から見たとき、第1凹部及び基材に周囲を囲まれる、ことが好ましい。
さらに、本実施形態に係る光デバイスでは、第1サブ基板の高さD1は、第1光導波路の入射ポートの中心と第1実装面との距離がH11であり、第1光導波路の入射ポートの中心と第2実装面との距離がH21であるとき、
D1=H11-H21
で示される、ことが好ましい。
さらに、本実施形態に係る光デバイスでは、第2実装面は表面に第1凹部を有し、第1光導波路の一部は第1凹部内に配置される、ことが好ましい。
さらに、本実施形態に係る光デバイスでは、第3実装面及び第3実装面に第2段差を介して接続される第4実装面を有し、且つ、基板に実装された第2サブ基板と、第3実装面に実装され、且つ、第1の波長と異なる第2の波長を有する第2光を出射する第2発光素子と、第5実装面及び第5実装面に第3段差を介して接続される第6実装面を有し、且つ、基板に実装された第3サブ基板と、第5実装面に実装され、且つ、第1の波長及び第2の波長と異なる第3の波長を有する第3光を出射する第3発光素子と、を更に有し、光学素子は第4実装面及び前記第6実装面に実装され、第2段差によって位置調整されて、第2発光素子は光学素子に光学的に接続されるように配置され、第3段差によって位置調整されて、第3発光素子は光学素子に光学的に接続されるように配置される、ことが好ましい。
さらに、本実施形態に係る光デバイスでは、光学素子は第2光導波路及び第3光導波路を更に有し、第2発光素子は第2光が第2光導波路に入射するように配置され、第3発光素子は第3光が第3光導波路に入射するように配置される、ことが好ましい。
さらに、本実施形態に係る光デバイスでは、第2段差は、第2発光素子の発光点と光学素子の第2光導波路の中心との高さが等しくなるように設定され、第3段差は、第3発光素子の発光点と光学素子の第3光導波路の中心との高さが等しくなるように設定される、ことが好ましい。
さらに、本実施形態に係る光デバイスでは、第1サブ基板は、基台と、基台の表面に配置されたエッチストッパ層と、エッチストッパ層の表面に配置された上部層とを有し、エッチストッパ層の表面は第1実装面を形成し、上部層の表面は第2実装面を形成する、ことが好ましい。
さらに、本実施形態に係る光デバイスでは、第1サブ基板は半導体で、エッチストッパ層は1μm未満、且つ、0.01μm以上に設定される、ことが好ましい。
本実施形態に係る光デバイスでは、製造コストの上昇及び放熱特性の低下を招くことなく高精度に発光素子と光学素子を調芯することができる。
第1実施形態に係る光デバイス1の斜視図である。 光デバイス1の筐体を除いた斜視図である。 光デバイス1の分解斜視図である。 光デバイス1の底面図である。 光デバイス1の筐体を除いた背面図であり、 (a)は第1サブ基板11の斜視図であり、(b)は(a)において一点鎖線Aで示される部分の拡大斜視図である。 (a)は第2サブ基板21の斜視図であり、(b)は(a)において一点鎖線Bで示される部分の拡大斜視図である。 (a)は第3サブ基板21の斜視図であり、(b)は(a)において一点鎖線Cで示される部分の拡大斜視図である。 光学素子17の光導波路を説明するための図である。 第2発光素子15の接合状態を説明するための図である。 光学素子17の接合状態を説明するための図である。 第2発光素子15と光学素子17との位置関係を説明するための図である。 第2基台31の製造方法示す図であり、(a)は第1工程を示し、(b)は第2工程を示し、(c)は第3工程を示し、(d)は第4工程を示す。 光デバイス1の製造方法を示す図である。 光デバイス1の熱伝導性について説明するための図である。
以下、本開示の一側面に係る光デバイスについて図を参照しつつ説明する。但し、本開示の技術的範囲はそれらの実施の形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。
図1は第1実施形態に係る光デバイス1の斜視図であり、図2は図1に示す光デバイス1の筐体を除いた斜視図であり、図3は図1に示す光デバイス1の分解斜視図であり、図4は図1に示す光デバイス1の底面図である。図5は図1に示す光デバイス1の筐体を除いた背面図である。
光デバイス1は、第1基板2と、第2基板3と、筐体4と、第1フォトダイオード5と、第2フォトダイオード6と、第3フォトダイオード7と、第1ツェナーダイオード8と、第2ツェナーダイオード9と、第3ツェナーダイオード10とを有する。また、光デバイス1は、第1サブ基板11と、第2サブ基板12と、第3サブ基板13と、第1発光素子14と、第2発光素子15と、第3発光素子16と、光学素子17と、架台18と、レンズ19と、サーミスタ20とを更に有する。光デバイス1は、外部から所定の電圧が印加されることに応じて、白色光を出射する。
第1基板2及び第2基板3は、たとえば窒化アルミ等の剛性及び放熱性が高い材料で形成される。第1基板2は、矩形の平面形状を有し、光デバイス1の底面を形成する。第1基板2の表面には第2基板3が配置され、第1基板2の裏面には光デバイス1を制御する制御装置と光デバイス1との間を電気的な接続するための複数の電極対が配置される。第1基板2の裏面に配置される電極対は、第1フォトダイオード5と、第2フォトダイオード6と、第3フォトダイオード7のアノード及びカソードに接続される電極対2r1、2g1及び2b1を含む。また、第1基板2の裏面に配置される電極対は、第1発光素子14、第2発光素子15及び第3発光素子16の表面電極及び裏面電極に接続される電極対2r2、2g2及び2b2を含む。さらに、第1基板2の裏面に配置される電極対は、サーミスタ20の両端に接続された電極対2sを含む。
第1基板2の外縁には、第1基板2と筐体4とを接合するための接合部材2aが配置される。接合部材2aは、金錫合金等の半田よりも融点が高く放熱性が高い接合部材である。なお、第1基板2及び第2基板3は、別体の基板であるが、実施形態に係る光デバイスでは、第1基板2及び第2基板3は、一体の基板であってもよい。
第2基板3の表面には、第1フォトダイオード5~第3フォトダイオード7、第1ツェナーダイオード8~第3ツェナーダイオード10、第1サブ基板11~第3サブ基板13、架台18、及び、サーミスタ20が実装される。第2基板3の表面において、第1フォトダイオード5~第3フォトダイオード7、第1ツェナーダイオード8~第3ツェナーダイオード10、第1サブ基板11~第3サブ基板13、架台18、及び、サーミスタ20が実装される領域以外の領域は、絶縁層であるソルダーレジスト3aで覆われている。第2基板3の裏面は、第1基板2の表面に形成された接合パターンと接合される接合パターンが形成される。第1基板2の表面及び第2基板3の裏面に形成される接合パターンは、金錫合金等の半田よりも融点が高い接合部材によって形成される。
筐体4は、アルミナ等の剛性且つ放熱特性が高い材料で形成された収容部材であり、底面が第1基板2の外縁に配置された接合部材によって接合されることで、第1基板2と共に、気密性が高く、水分及び有機物等の不純物が侵入し難い収容空間を形成する。筐体4及び第1基板2によって形成される気密封止された収容空間には、第1フォトダイオード5~第3フォトダイオード7、第1ツェナーダイオード8~第3ツェナーダイオード10、第1サブ基板11~第3サブ基板13、架台18、及び、サーミスタ20が収容される。
筐体4の長手方向の一方の側板部には、白色光が出射される円形状の出射孔4aが形成される。出射孔4aを覆うように筐体4の長手方向の一方の側板部には、ガラス等の光透過材料で形成され、収容空間を封止する光透過シート4bが配置される。光透過シート4bには光出力の改善や迷光の低減のため、不要な光を遮光するマスク印刷や反射防止膜が形成されてもよい。
第1フォトダイオード5~第3フォトダイオード7は、シリコン及びゲルマニウム等により形成されたフォトダイオードである。第1フォトダイオード5~第3フォトダイオード7は、第2基板3の長手方向の端部に配列される。第1フォトダイオード5~第3フォトダイオード7は、金錫合金等の半田よりも融点が高い接合部材によって第2基板3の表面に形成される接合パターンに接合される。
第1フォトダイオード5~第3フォトダイオード7は、第1発光素子14~第3発光素子16に対向して配置され、それぞれ第1発光素子14~第3発光素子16から出射される光を検出して、検出した光量(第1光量~第3光量)に応じた電流を出力する。第1フォトダイオード5~第3フォトダイオード7のアノード及びカソードは、それぞれ、第1基板2及び第2基板3を介して第1基板2の裏面に形成される一対の電極対2r1、2g1、2b1(図4参照)に接続されている。すなわち、第1フォトダイオード5~第3フォトダイオード7から出力された電流は、第1基板2の裏面に形成される一対の電極対2r1、2g1、2b1(図4参照)を介して、制御装置(不図示)に出力される。
第1ツェナーダイオード8~第3ツェナーダイオード10は、それぞれ、第1発光素子14~第3発光素子16に対して並列に接続されている。第1ツェナーダイオード8~第3ツェナーダイオード10は、第1発光素子14~第3発光素子16に過電圧が印加されるおそれがあるときに降伏電流を流して、第1発光素子14~第3発光素子16に過電圧が印加されることを防止する過電圧防止素子である。第1ツェナーダイオード8は、第1フォトダイオード5と第1サブ基板11との間に配置される。第2ツェナーダイオード9は、第2フォトダイオード6と第2サブ基板12との間に配置される。第3ツェナーダイオード10は、第3フォトダイオード7と第3サブ基板13との間に配置される。第1ツェナーダイオード8~第3ツェナーダイオード10は、金錫合金等の半田よりも融点が高い接合部材によって第2基板3の表面に形成される接合パターンに接合される。
第1発光素子14は、ガリウムひ素基板に形成されたレーザダイオードであり、第1基板2の裏面に配置される電極対2r2を介しての表面電極と裏面電極との間に順方向電圧が印加されることに応じて、赤色光を出射する。第1発光素子14から出射される赤色光は、第1の波長を有する第1光の一例である。第1発光素子14から出射される赤色光の波長は、620nmと750nmとの間の範囲内であり、一例では640nmである。
第2発光素子15は、窒化ガリウム基板に形成されたレーザダイオードであり、第1基板2の裏面に配置される電極対を介して表面電極と裏面電極との間に順方向電圧が印加されることに応じて、緑色光を出射する。第2発光素子15から出射される緑色光は、第1の波長と異なる第2の波長を有する第2光の一例である。第2発光素子15から出射される緑色光の波長は、490nmと570nmとの間の範囲内であり、一例では520nmである。
第3発光素子16は、窒化ガリウム基板に形成されたレーザダイオードであり、第1基板2の裏面に配置される電極対を介して表面電極と裏面電極との間に順方向電圧が印加されることに応じて、青色光を出射する。第3発光素子16から出射される青色光は、第1の波長及び第2の波長と異なる第3の波長を有する第3光の一例である。第3発光素子16から出射される青色光の波長は、450nmと495nmとの間の範囲内であり、一例では455nmである。
光学素子17は、シリコン基板に形成された光合波器であり、たとえば特開2013-195603号公報に記載される光合波器である。光学素子17は、シリコンにより形成される基材17a、基材17aの表面に形成されたアンダークラッド層17b、アンダークラッド層17bの表面に形成され且つ光が導光する光導波路であるコア17c、及び、アンダークラッド層17bの表面に形成され且つコア17cを覆うように形成されるオーバークラッド層17dを含む。コア17c及びオーバークラッド層17dは、基材17a及びアンダークラッド層17bから突出する凸部を形成する。光学素子17は、第1発光素子14~第3発光素子16のそれぞれから出射される赤色光、緑色光及び青色光を合波して白色光を出射する。
架台18は、アルミナにより形成され、光学素子17の他端を支持すると共に、レンズ19を保持する。架台18の上面は、紫外線硬化型接着剤等の半田リフロー時に再溶融しない接合部材で光学素子17に接合される。架台18の底面は、金錫合金等の半田よりも融点が高い接合部材によって第2基板3の表面に形成される接合パターンに接合される。
レンズ19は、ガラス等の光透過性部材により形成された凸レンズであり、架台18に形成される貫通孔の内部に配置されることで架台18に保持される。レンズ19は、光学素子17側の端面が光学素子17側の貫通孔の開口部よりも内側に位置するように配置される。貫通孔の開口部とレンズ19の端面との間の空間は、光学素子17の出射ポート52bから出射される出射光の迷光を低減する絞りとして機能する。レンズ19は、光学素子17の出射ポート52bから発散しながら入射される出射光をコリメートして平行光である出力光を生成し、生成した出力光を出射孔4a及び光透過シート4bを介して光デバイス1の外部に出射する。
サーミスタ20は、第1サブ基板11、第2サブ基板12及び第3サブ基板13と架台18とに支持された光学素子17に覆われるように、第2基板3に実装される温度検出センサである。サーミスタ20は、光学素子17の下方に配置される。サーミスタ20は、第1基板2及び筐体4により形成される収容空間の温度変化に応じて抵抗値を変化させる。サーミスタ20の両端は、第1基板2及び第2基板3を介して第1基板2の裏面に形成される一対の電極対2sに接続される。サーミスタ20は、収容空間の温度を示す抵抗値に対応する電圧値又は電流値を、第1基板2の裏面に形成される一対の電極対2sを介して制御装置に出力する。
図6(a)は第1サブ基板11の斜視図であり、図6(b)は図6(a)において一点鎖線Aで示される部分の拡大斜視図である。
第1サブ基板11は、第1基台21、第1発光素子パターン22、及び、第1光学素子パターン23を有し、第2基板3に実装される。第1基台21は、シリコン等の熱伝導率が高く放熱性の高い材料で形成された略直方体状の部材であり、表面に第1実装面24及び第2実装面25が第1段差26を介して形成される。第1サブ基板11は、焼結銀等の半田よりも融点が高く放熱性の高い接合部材によって第2基板3の表面に接合される。
第1発光素子パターン22は、金を主成分とする薄膜で形成されており第1実装面24に配置される。第1発光素子パターン22の表面には、図示してはいないが、接合層22aとして金を主成分とする複数のマイクロバンプが形成される。図6(a)において点線で示した箇所において、所定の処理が施された第1発光素子14の裏面電極が、第1発光素子パターン22上の接合層22aと表面活性化結合することによって、第1発光素子14は第1サブ基板11に実装される。なお、第1発光素子14は、金錫合金等の放熱性が高く半田リフローの際に再溶融しない接合部材によって、第1サブ基板11に実装されてもよい。第1発光素子14の表面電極は不図示のボンディングワイヤを介して一対の電極対2r2の一方に接続され、第1発光素子14の裏面電極は第1発光素子パターン22を介して一対の電極対2r2の他方に接続される。
第1光学素子パターン23は、金を主成分とする薄膜で形成されており第2実装面25に配置される。第1光学素子パターン23の表面には、図示してはいないが、接合層23aとして金を主成分とする複数のマイクロバンプが形成される。所定の処理が施された光学素子17の裏面電極が、第1光学素子パターン23上の接合層23aと表面活性化結合することによって、光学素子17は第1サブ基板11に実装される。なお、光学素子17は、紫外線硬化型接着剤等の半田リフローの際に再溶融しない接合部材によって、第1サブ基板11に実装されてもよい。
第2実装面25には、第1光学素子パターン23の中央部に、第1凹部27が形成されている。第1凹部27の内部には第1光学素子パターン23及び接合層23aは配置されていない。第1凹部27の内部には、後述するように、光学素子17のオーバークラッド層17dの一部が配置される。
図7(a)は第2サブ基板12の斜視図であり、図7(b)は図7(a)において一点鎖線Bで示される部分の拡大斜視図である。
第2サブ基板12は、第2基台31、第2発光素子パターン32、及び、第2光学素子パターン33を有し、第2基板3に実装される。第2基台31は、シリコン等の放熱性の高い材料で形成された略直方体状の部材であり、表面に第3実装面34及び第4実装面35が第2段差36を介して形成される。第2基台31の幅は、第1基台21の幅と略同一である。第2基台31の高さは、第1基台21のよりも高く、第2基台31の長さは、第1基台21のよりも短い。第2サブ基板12は、焼結銀等の半田よりも融点が高く放熱性の高い接合部材によって第2基板3の表面に接合される。
第2発光素子パターン32は、金を主成分とする薄膜で形成されており第3実装面34に配置される。第2発光素子パターン32の表面には、図示してはいないが、接合層32aとして金を主成分とする複数のマイクロバンプが形成される。図7(a)において点線で示した箇所において、所定の処理がなされた第2発光素子15の裏面電極が、第2発光素子パターン32上の接合層32aと表面活性化結合することによって、第2発光素子15は第2サブ基板12に実装される。なお、第2発光素子15は、金錫合金等の放熱性が高く半田リフローの際に再溶融しない接合部材によって、第2サブ基板12に実装されてもよい。第2発光素子15の表面電極は不図示のボンディングワイヤを介して一対の電極対2g2の一方に接続され、第2発光素子15の裏面電極は第2発光素子パターン32を介して一対の電極対2g2の他方に接続される。
第2光学素子パターン33は、金を主成分とする薄膜で形成されており第4実装面35に配置される。第2光学素子パターン33の表面には、図示してはいないが、接合層33aとして金を主成分とする複数のマイクロバンプが形成される。所定の処理が施された光学素子17の裏面電極が、第2光学素子パターン33上の接合層33aと表面活性化結合することによって、光学素子17は第2サブ基板12に実装される。なお、光学素子17は、紫外線硬化型接着剤等の半田リフローの際に再溶融しない接合部材によって、第2サブ基板12に実装されてもよい。
第2実装面35には、第2光学素子パターン33の中央部に、第2凹部37が形成されている。第2凹部37の内部には第2光学素子パターン33及び接合層33aは配置されていない。第2凹部37の内部には、後述するように、光学素子17のオーバークラッド層17dの一部が配置される。
図8(a)は第3サブ基板13の斜視図であり、図8(b)は図8(a)において一点鎖線Cで示される部分の拡大斜視図である。
第3サブ基板13は、第3基台41、第3発光素子パターン42、及び、第3光学素子パターン43を有し、第2基板3に実装される。第3基台41は、シリコン等の放熱性の高い材料で形成された略直方体状の部材であり、表面に第5実装面44及び第6実装面45が第3段差46を介して形成される。第3基台41は、第2基台31と同一形状を有する。すなわち、第3基台41の長さ、幅及び高さは、第2基台31の長さ、幅及び高さと略同一である。第3サブ基板13は、焼結銀等の半田よりも融点が高く放熱性の高い接合部材によって第2基板3の表面に接合される。
第3発光素子パターン42は、金を主成分とする薄膜で形成されており第5実装面44に配置される。第3発光素子パターン42の表面には、図示してはいないが、接合層42aとして金を主成分とする複数のマイクロバンプが形成される。図8(a)において点線で示した箇所において、所定の処理が施された第3発光素子16の裏面電極が、第3発光素子パターン42上の接合層42aと表面活性化結合することによって、第3発光素子16は第3サブ基板13に実装される。なお、第3発光素子16は、金錫合金等の放熱性が高く半田リフローの際に再溶融しない接合部材によって、第3サブ基板13に実装されてもよい。第3発光素子16の表面電極は不図示のボンディングワイヤを介して一対の電極対2r2の一方に接続され、第3発光素子16の裏面電極は第3発光素子パターン42を介して一対の電極対2r2の他方に接続される。
第3光学素子パターン43は、金を主成分とする薄膜で形成されており第6実装面45に配置される。第3光学素子パターン43の表面には、図示してはいないが、接合層43aとして金を主成分とする複数のマイクロバンプが形成される。所定の処理が施された光学素子17の裏面電極が、第3光学素子パターン43上の接合層43aと表面活性化結合することのよって、光学素子17は第3サブ基板13に実装される。また、光学素子17は、紫外線硬化型接着剤等の半田リフローの際に再溶融しない接合部材によって、第3サブ基板13に実装されてもよい。
第2実装面45には、第3光学素子パターン43の中央部に、第3凹部47が形成されている。第3凹部47の内部には第3光学素子パターン43及び接合層43aは配置されていない。第3凹部47の内部には、後述するように、光学素子17のオーバークラッド層17dの一部が配置される。
図9は、光学素子17の光導波路を説明するための図である。光学素子17は、第1光導波路51と、第2光導波路52と、第3光導波路53と、第1カプラ54と、第2カプラ55と、第3カプラ56と、位相制御部57とを有する。第1光導波路51、第2光導波路52、第3光導波路53、第1カプラ54、第2カプラ55、第3カプラ56及び位相制御部57は、酸化シリコンで形成されるオーバークラッド層17dの内部に形成されるコア17cである。
第1光導波路51、第2光導波路52及び第3光導波路53は、基材17aの下方であって、オーバークラッド層17dの内部のコア17cによる凸部として形成され、基材17aに覆われるように配置される。第1光導波路51、第2光導波路52及び第3光導波路53に対応した凸部の一部は、第1サブ基板11の第1凹部27、第2サブ基板12の第2凹部37及び第3サブ基板13の第3凹部47にそれぞれに挿入されるように配置されている。
図9における第1光導波路51、第2光導波路52及び第3光導波路53の位置と、第1サブ基板11、第2サブ基板12及び第3サブ基板13との位置関係の概略を点線で示している。なお、図9に示す第1光導波路51、第2光導波路52及び第3光導波路53の曲率や形状は、説明上のものであって、実際の形状とは異なる。このため、図6~図8に示す第1サブ基板11の第1凹部27、第2サブ基板12の第2凹部37及び第3サブ基板13の第3凹部47の形状と、図9に示す第1光導波路51、第2光導波路52及び第3光導波路53と一致していない。
第1光導波路51について言えば、オーバークラッド層17dの内部に形成されるコア17cによる凸部の一部は、上端を光学素子17の基材17a及びアンダークラッド層17bで覆われ、下端及び両側端を第1凹部27で覆われている。このため、第1発光素子14から出射され、第1入射ポート51a(第1光導波路51の端部)から入射した光が第1光導波路51から漏れ出そうとしても、光学素子17の基材17a及びアンダークラッド層17bと、第1凹部27とにより閉じ込めることができ、迷光の恐れが低減する。また、第1発光素子14の出射光が縦長の楕円形の指向性を有するとき、第1光導波路51のオーバークラッド層17dの内部に形成されるコア17cによる凸部の一部は、上端を光学素子17の少なくとも基材17aで覆われ、下端を第1基台21で覆われると、同様の効果が得られ、迷光の恐れが低減する。なお、第2導波路52及び第3導波路53においても同様である。
第1発光素子14の出射面に対向するように配置された第1入射ポート51aから、第1発光素子14から出射された赤色光が第1光導波路51に入射する。第2発光素子15の出射面に対向するように配置された第2入射ポート52aから、第2発光素子15から出射された緑色光が第2光導波路52に入射する。第3発光素子16の出射面に対向するように配置された第3入射ポート53aから、第3発光素子16から出射された青色光が第3光導波路53に入射する。
第1カプラ54は、たとえば3dBカプラであり、第2光導波路52を介して入射する緑色光と第3光導波路53を介して入射する青色光とを合波して第2カプラ55に出射すると共に、緑色光及び青色光を位相制御部57に出射する。第2カプラ55は、たとえば3dBカプラであり、第1光導波路51を介して入射する赤色光と第1カプラ54から入射する緑色光及び青色光の合波光と合波して、第3カプラ56に出射する。第3カプラ56は、たとえば3dBカプラであり、第2カプラ55を介して入射する合波光と位相制御部57を介して入射する緑色光及び青色光とを合波して白色光を生成し、生成した白色光を出力ポート52bからレンズ19に出射する。
図10は、第2発光素子15の接合状態を説明するための図である。図10に示すように、第2発光素子15は、第2基台31上に配置された第2発光素子パターン32上に配置された接合層32a上に接合される。第2発光素子15の発光点15a(第2発光素子から最大光量の緑色光が出射される箇所)と第2基台31の第3実装面34との距離をH12(μm)、発光点15aと接合層32aとの距離をHL2とする。H12=第2発光素子パターン32の厚さ+接合層32aの厚さ+HL2である。
図示はしていないが、第1発光素子14は、第1基台21上に配置された第1発光素子パターン22上に配置された接合層22a上に接合される。第1発光素子14の発光点14a(第2発光素子から最大光量の赤色光が出射される箇所)と第1基台21の第1実装面24との距離をH11(μm)、発光点14aと接合層22aとの距離をHL1とする。同様に、第3発光素子16は、第3基台41上に配置された第3発光素子パターン42上に配置された接合層42a上に接合される。第3発光素子16の発光点16a(第3発光素子から最大光量の青色光が出射される箇所)と第3基台41の第5実装面44との距離をH13(μm)、発光点16aと接合層42aとの距離をHL3とする。
図11は、光学素子17の接合状態を説明するための図である。図11に示すように、光学素子17の第2光導波路52の近傍におけるアンダークラッド層17bの下面は、第2基台31上に配置された第2光学素子パターン33上に配置された接合層33a上に接合される。その際、第2光導波路52に対応する、オーバークラッド層17dの内部に形成されるコア17cによる凸部の一部は、第2凹部37内に配置される。第2光導波路52の第2入射ポート52aの中心と第4実装面35との距離をH22(μm)とする。H22=第2光学素子パターン33の厚さ+接合層33aの厚さ-第2入射ポート52aの厚さ/2である。
図示はしていないが、第1光導波路51に対応する、オーバークラッド層17dの内部に形成されるコア17cによる凸部の一部は、第1凹部27内に配置される。第1光導波路51の第1入射ポート51aの中心と第1実装面24との距離をH11(μm)とし、第1光導波路51の第1入射ポート51aの中心と第2実装面25との距離をH21(μm)とする。同様に、第3光導波路53に対応する、オーバークラッド層17dの内部に形成されるコア17cによる凸部の一部は、第3凹部47内に配置される。第3光導波路53の第3入射ポート53aの中心と第5実装面44との距離をH13(μm)とし、第3光導波路53の第3入射ポート53aの中心と第6実装面45との距離をH23(μm)とする。
図12は、第2発光素子15と光学素子17との位置関係を説明するための図である。図12に示すように、第3実装面34と第4実装面35との第2段差36の高さD2(μm)は、D2=H12-H22である。逆に言うと、高さD2=H12-H22となるような第2段差36を第2基台31に設ければ、第2発光素子15の発光点15aと光学素子17の第2入射ポート52aの水平位置が一致して、第2発光素子15の発光点15aから出射された緑色光Cが効率良く光学素子17の第2入射ポート52aに入射する。
図示はしていないが、高さD1=H11-H21となるような第1段差26を第1基台21に設ければ、第1発光素子14の発光点14aと光学素子17の第1入射ポート51aの水平位置が一致して、第1発光素子14の発光点14aから出射された赤色光が効率良く光学素子17の第1入射ポート51aに入射する。同様に、高さD3=H13-H23となるような第3段差46を第3基台41に設ければ、第3発光素子16の発光点16aと光学素子17の第3入射ポート53aの水平位置が一致して、第3発光素子16の発光点16aから出射された青色光が効率良く光学素子17の第3入射ポート53aに入射する。このとき、第1サブ基板11~第3サブ基板31は、第1基台21~第3基台41の最下面から第2実装面25~第6実装面45までの高さを一致させることが好ましい。第1サブ基板11~第3サブ基板31を第2基板3に実装したとき、第2実装面25~第6実装面45が水平に一致し、平坦になるので、光学素子17の基材17aを第2実装面25~第6実装面45に配置しやすくなる。
図11に示すように、第2凹部37の深さを十分に取ることによって、光学素子17のオーバークラッド層17dの高さのばらつきがあっても、オーバークラッド層17dと第2基台31とが接触しないようにすることが可能となる。第1凹部27の深さを十分に取ることによって、光学素子17のオーバークラッド層17dの高さのばらつきがあっても、オーバークラッド層17dと第1基台21とが接触しないようにすることが可能となる。同様に、第3凹部47の深さを十分に取ることによって、光学素子17のオーバークラッド層17dの高さのばらつきがあっても、オーバークラッド層17dと第3基台41とが接触しないようにすることが可能となる。
図12において、一例として、発光素子側では、HL2=5.0μm、H12=5.0μm+接合層32a(1.5μm)+第2発光素子パターン32(0.5μm)=7.0μmである。一方、光学素子17側では、H22=第2発光素子パターン33(0.5μm)+接合層33a(1.5μm)-第2入射ポート52a(1.8μm)/2=1.1μmである。したがって、高さD2=H12(7.0μm)-H22(1.1μm)=5.9μmである。
たとえば、接合層33aが、金バンプではなく紫外線硬化型接着剤の場合、厚さが10μm程度となり、H22=9.6μmとなり、高さD2=H12(7.0μm)-H22(9.6μm)=-2.6μmとなる。この場合、第3実装面34の方が、第4実装面35より高くなり、その場合の第2段差36が2.6μmとなる。すなわち、発光素子側及び光学素子側の接合状態に応じて、第3実装面34の方が、第4実装面35より高くなるような第2段差36が形成される場合が存在する。この点は、第1実装面24と第2実装面25の境界に形成される第1段差26、及び、第5実装面44と第6実装面45の境界に形成される第3段差46についても同様である。
図12に示すように、第2凹部37の第2発光素子15側の端部37aは、第2段差36よりも、第2発光素子15側に設けられている。これは、第2発光素子15から出射した緑色光が光学素子17の第2入射ポート52aに入射する際に第3実装面34が障害とならないようにするためである。特に、第3実装面34の方が第4実装面35より高い場合に効果がある。この点は、第1凹部27の第1発光素子14側の端部27a、及び、第3凹部47の第3発光素子16側の端部47aについても同様である。
図12において、第2凹部37の幅が、第2発光素子15の幅よりも大きいとき、第2発光素子15と光学素子17は、第2段差36に接触することなく調芯できる。一方、第2凹部37の幅が、第2発光素子15の幅よりも小さいとき、光学素子17を固定して、光学素子17に第2発光素子15を近づけるように調芯すると、第2発光素子15は、段差36に接触してしまう可能性がある。しかしながら、第2発光素子15を固定し、光学素子17を第2発光素子15に近づけるように調芯すると、光学素子17は、段差36に接触することなく調芯できる。
図13は第2基台31の製造方法を示す図であり、図13(a)は第1工程を示し、図13(b)は第2工程を示し、図13(c)は第3工程を示し、図13(d)は第4工程を示す。
図13(a)に示す第1工程において、基材60が準備される。基材60は、基台61と、エッチストッパ層62と、上部層63とを有する。基台61はシリコン基板であり、エッチストッパ層62は基台61の表面に形成されたシリコン酸化層であり、上部層63は、エッチストッパ層62の表面に形成されたシリコン層である。なお、基台61の上にエッチストッパ層62形成された基材60として、SOI基板を利用することができる。
上記のように、エッチストッパ層62としてシリコン酸化層を利用した場合、シリコン酸化層は放熱性が低いので、エッチストッパ層62はその機能を維持する範囲で薄いほうがよい。たとえば、シリコン酸化層の熱伝導率は1.5W/mKであるため、シリコン酸化層の厚みが1μmの場合、本実施形態における第1サブ基板11のサイズでは熱抵抗が75K/Wとなり、第1サブ基板11がシリコン基板でシリコン酸化層がない場合の熱抵抗20.8K/Wに比較して極端に大きくなり放熱に悪影響を及ぼす。一般的に、シングルモードレーザーの電力は1.2W、最大ジャンクション温度は150℃なので、熱抵抗が75K/Wの場合、最大周辺環境温度が60℃となる。したがって、本実施例では厚みは1μm未満が好ましい。一方、シリコン酸化層が薄いほど熱抵抗は小さくなるが、エッチストッパ層として機能しなくなるため、エッチストッパ層62として用いるシリコン酸化層の厚さは0.01μm以上であることが好ましい。
次に、図13(b)に示す第2工程において、第3実装面34が形成される予定の面を覆わず、第4実装面35が形成される予定の面を覆うように、マスク層64を配置する。
次に、図13(c)に示す第3工程において、マスク層64が配置されていない上部層63の部分を除去するようにエッチング処理を施し、エッチングストッパ層62の表面66を露出させる。エッチング処理では、ウェットエッチング及びドライエッチングを含む公知のエッチング技術を用いることができる。
次に、図13(d)に示す第4工程において、マスク層64を除去して第2基台31が完成する。ここで、エッチングストッパ層62の表面66が第3実装面34に相当し、マスク層64を除去した上部層63の表面が第4実装面35に相当する。また、上部層63の厚さが第2段差36の高さD2(μm)に相当する。
図13に示す製造方法を用いれば、エッチング処理によって、第3実装面34の位置、第4実装面35の位置、第2段差36の位置及び高さD2を、より高精度に形成することができる。特に、第2段差36は非常に精度よく、かつ傾斜を少なく形成する必要があり、切削や研磨による方法にくらべエッチング処理のよる形成が適している。なお、図13に示す製造方法を用いれば、第1基台21についても、第1実装面24の位置、第2実装面25の位置、第1段差26の位置及び高さD1を、より高精度に形成することができる。同様に、図13に示す製造方法を用いれば、第3基台41についても、第5実装面44の位置、第6実装面45の位置、第3段差46の位置及び高さD3を、より高精度に形成することができる。
上記では、基台61として半導体であるSOI基板を用いたが、実施形態に係る光デバイスでは、基台は、熱伝導率が高く、高精度の段差を形成できれば材料を限定するものではない。たとえば、アルミや銅の金属基板や窒化アルミニウムや酸化アルミニウムの焼結したセラミック基板をもちいてもよい。また、段差36の寸法精度よりも放熱を優先する場合には、エッチストッパ層がないシリコン基板を用いることで、エッチストッパ層の酸化膜による熱伝導率の減少を抑えることができる。その場合には、段差36の精度はエッチストッパ層がある場合に比較して悪くなるが、アクティブ調芯などの調芯方法により、段差36によりあらかじめ位置合わせされているため、所望の調芯が容易に可能となる。また、段差等を形成する場合エッチング以外の他の方法を用いてもよい。すなわち、他の方法によって、第1基台21~第3基台41を製造してもよい。
光デバイス1では、上述したように、第1発光素子14の発光点14aの高さと、光学素子17の第1光導波路51の第1入射ポート51aの中心の高さが一致するように第1段差26が設けられている。したがって、第1実装面24に第1発光素子14を接合し、第2実装面25に光学素子17を接合することによって、第1発光素子14と光学素子17との調芯を容易に行うことが可能となる。
同様に、第2発光素子15の発光点15aの高さと、光学素子17の第2光導波路52の第1入射ポート52aの中心の高さが一致するように第2段差36が設けられている。したがって、第3実装面34に第2発光素子15を接合し、第4実装面35に光学素子17を接合することによって、第2発光素子15と光学素子17との調芯を容易に行うことが可能となる。
同様に、第3発光素子16の発光点16aの高さと、光学素子17の第3光導波路53の第1入射ポート53aの中心の高さが一致するように第3段差46が設けられている。したがって、第5実装面44に第3発光素子16を接合し、第6実装面45に光学素子17を接合することによって、第3発光素子16と光学素子17との調芯を容易に行うことが可能となる。
更に、図13に示す製造方法を利用することにより、高精度に第1段差26~第3段差46を形成できるので、スペーサなどの別部品を用いずに、高精度に対応する第1発光素子14~第3発光素子16と光学素子17との位置決めを行うことが可能となる。この結果、光結合ロスによる放射特性の低下を招くことなく、第1発光素子14~第3発光素子16と光学素子17とを調芯することができる。
なお、上記の通り第1段差26~第3段差46を利用した場合でも、製造ばらつきにより第1発光素子14~第3発光素子16と光学素子17との間で高さのずれが生じる場合がある。製造ばらつきとしては、第1発光素子14~第3発光素子16の発光点の高さばらつき、第1発光素子14~第3発光素子16と第1発光素子パターン22~第3発光素子パターン42とを接合する接合層の厚みばらつき、光学素子17と第1サブ基板11~第3サブ基板13とを接合する接合層の厚みばらつき、及び、光学素子17のオーバークラッド層17dの内部に形成されるコア17cの高さのばらつき等が考えられる。
これらの製造ばらつきは、第1発光素子14~第3発光素子16と第1発光素子パターン22~第3発光素子パターン42とを接合する接合層、及び/又は、光学素子17と第1サブ基板11~第3サブ基板13とを接合する接合層に、厚さが微調整可能なマイクロバンプを用いることによって、吸収することが可能である。マイクロバンプの厚さの微調整は、アクティブアライメント法又はパッシブアライメント法等を用いることにより行う。なお、アクティブアライメント法又はパッシブアライメント法による微調整を行って、より高精度に調芯する場合においても、すでに高精度に位置合わせされていることから調芯範囲が限定されているので、製造コストを低減することができる。
図14は、光デバイス1の製造方法を示す図である。最初に、ステップS10において、第1基板2と第2基板3とを金錫合金等の半田より融点が高く放熱性の高い材料で接合する。半田の融点は無鉛半田で220℃であるが、金錫合金は280℃であるので、完成した光デバイス1を他の装置等に半田実装する際にも、基板2と基板3の接合形成に影響することがなく良好な接合状態を維持できる。
次に、ステップS20において、第2基板3に第1フォトダイオード5~第3フォトダイオード7、第1ツェナーダイオード8~第3ツェナーダイオード10、及び、サーミスタ20を金錫合金等の半田より融点が高い材料で接合する。これにより、完成した光デバイス1を他の装置等に半田実装する際にも、第2基板3に接合される各種構成部品(フォトダイオード、ツェナーダイオード、及び、サーミスタ)の接合形成に影響することがなく良好な接合状態を維持できる。
次に、ステップS30において、第1サブ基板11~第3サブ基板13と第1発光素子14~第3発光素子16とをそれぞれ金錫合金等の半田より融点が高く放熱性の高い材料で接合する。これにより、完成した光デバイス1を他の装置等に半田実装する際にも、第1サブ基板11~第3サブ基板13と第1発光素子14~第3発光素子16との接合形成に影響することがなく良好な接合状態を維持できる。
次に、ステップS40において、第1サブ基板11~第3サブ基板13と光学素子17とを金錫合金等の半田より融点が高い材料で接合し、合わせて調芯する。なお、紫外線硬化型接着剤等の半田リフロー時に再溶融しない接合部材によって、第1サブ基板11~第3サブ基板13と光学素子17とを接合してもよい。調芯方法は、アクティブアライメント法またはパッシブアライメント法どちらの方式でもよい。光デバイス1では、第1発光素子14~第3発光素子16に触れることなく、第1サブ基板11~第3サブ基板13及び光学素子17を保持しながら調芯可能である。従って、調芯時には、第1発光素子14~第3発光素子16が外力などによって破損する恐れは低い。
次に、ステップS50において、レンズ19が接着された架台18と光学素子17とを外線硬化型接着剤等の半田リフロー時に再溶融しない接合部材によって接合し、合わせてレンズ19の調芯を行う。これにより、完成した光デバイス1を他の装置等に半田実装する際にも、架台18と光学素子17との接合形成に影響することがなく良好な接合状態を維持できる。
次に、ステップS60において、ステップ10において接合された第1基板1及び第2基板3と、光学素子17が接合された第1サブ基板11~第3サブ基板13及び架台18との接着を行う。ステップS60では、発光部(光学素子17と第1サブ基板11~第3サブ基板13及び架台18)の接合を維持しながら、発光部と第2基板3との接着を行う必要があるので、金錫合金よりも低い工程温度でかつ放熱性の高い材料で接合する必要がある。さらに、その後の光デバイスを半田実装する際には再溶融しないことが重要である。そこで、ステップS60では、焼結銀を用いた。焼結銀は、銀粒子をナノメートルのサイズまで小粒化し、樹脂とバインドすることで、200℃以下の温度で焼結することが可能である。また、焼結銀は、焼結後は銀各粒子が固着し銀の組成となるため、再溶融温度が、半田や金錫合金よりも高くなる。これにより、本工程中や、完成した光デバイス1を他の装置等に半田実装する際にも、第2基板3と第1サブ基板11~第3サブ基板13及び架台18との接合形成に影響することがなく良好な接合状態を維持できる。なお、焼結銀の代わりに、接合材に銅をベースとして用いた焼結銅等を用いた場合でも、同様の効果を得ることができる。
次に、ステップS70において、第1基板2と光透過シート4bが接着された筐体4とを金錫合金等の半田より融点が高い材料で接合し、気密封止して光デバイス1を完成する。これにより、完成した光デバイス1を他の装置等に半田実装する際にも、気密性を維持することができる。
図15は、光デバイス1の熱伝導性について説明するための図である。図15は、図14で説明した製造方法により光デバイス1を製造した場合の第2サブ基板12を含む断面図である。
第2発光素子15は、第2サブ基板12の第2発光素子パターンと接合層32aを介して接合され、接合層32aは、熱伝導率が高い金錫合金で形成され、矩形の平面形状を有している。第2サブ基板12は、上面に第2発光素子パターン32を有し、下面に電極パターン38を有している。電極パターン38は、金で形成され、矩形の平面形状を有している。第2サブ基板12の電極パターン38は、第2基板3と接合部材3bを介して接合される。接合部材3bは、熱伝導率が高い金錫合金が再溶融しない温度で製造可能な焼結銀で形成され、矩形の平面形状を有している。光デバイス1では、接合層32aの厚みを可変することなく調芯するから、第2発光素子15と第2サブ基板12は、安定した距離で接続され、第2発光素子15から発生した熱を第2サブ基板12に安定して伝達する。また、これにより、光デバイスごとに放熱性がばらつく恐れを低くすることができる。
図15の矢印Eは、第2発光素子15から第2基板3までの放熱経路を示している。第2発光素子15から発生した熱は、高熱伝導率の金錫合金である接合層32aを介して第2サブ基板12に伝達する。第2サブ基板12は高熱伝導率のシリコン基板で形成されているため、熱流の妨げを最小限にして、第2発光素子パターン32から第2基台31を介して電極パターン38に伝熱する。伝熱した熱は、高熱伝導率の焼結銀である接合部材3bを介して第2基板3に伝達される。このように、光デバイス1では、第2発光素子15で発生した熱を、熱損失を最小限に抑えながら効率よく第2基板3まで伝達することができ、第2発光素子15で発生した熱を最大限に放熱することができる。これにより、第2発光素子15の駆動電力を上昇することができるため、第2発光素子15からより明るい発光を得ることができる。
また、図14に記載の製造方法によれば、各部材との接合材料の融点は半田の融点では再溶融しないため、完成した光デバイス1を他の装置等に半田実装しても位置がズレることがない。したがって、光デバイス1を長時間使用しても、光デバイス1の光学的な特性に影響することがなく、光デバイス1から良好な光出力を得ることができる。
上述した光デバイス1では、第1発光素子14が実装された第1サブ基板11、第2発光素子15が実装された第2サブ基板12、及び、第3発光素子16が実装された第3サブ基板13が、それぞれ分かれて構成されている。したがって、発光素子の種類の違いによって発光点の位置が異なっても、それぞれの発光点の位置に合わせてそれぞれのサブ基板の段差を形成することができる。一方、一つのサブ基板に第1発光素子14~第3発光素子16を接合しようとすると、発光素子の種類に応じて複数の段差を形成する必要があり、構成が複雑になって製造しにくくなる。光デバイス1では、サブ基板を発光素子毎に分けたことで、容易に製造することが可能となった。
また、端面発光型の半導体ダイオードは、一般的にチップ状態での検査が難しいことが知られている。光デバイス1では、サブ基板に発光素子を実装後に、サブ基板毎に検査することができるので、発光素子に不具合があっても、不具合のある発光素子が実装されたサブ基板のみを交換すればよい。すなわち、光デバイス1では、サブ基板が分かれていることにより、部品を無駄にすることなく製造することができる。
上述した光デバイス1では、赤色光、緑色光及び青色光をそれぞれが出射する3種類の第1発光素子14~第3発光素子16を有するが、実施形態に係る光デバイスは、単一種類の発光素子のみを有してもよい。また、実施形態に係る光デバイスは、単一種類又は複数種類の2個又は4個以上の発光素子を有してもよい。
上述した光デバイス1では、第1発光素子14~第3発光素子16は、第1サブ基板11~第3サブ基板13にそれぞれ実装されている。しかしながら、実施形態に係る光デバイスでは、たとえば、第2発光素子15と第3発光素子16の発光点の高さがほぼ同じで段差を統一できれば、第2発光素子15と第3発光素子16を一つのサブ基板に実装してもよい。
上述した光デバイス1では、第1発光素子14~第3発光素子16が実装される実装面のサブ基板の底面からの高さは、光学素子17が実装される実装面よりもサブ基板の底面からの高さよりも低い。しかしながら、実施形態に係る光デバイスでは、複数の発光素子が実装される実装面のサブ基板の底面からの高さは、光学素子が実装される実装面よりもサブ基板の底面からの高さよりも高くてもよい。
上述した光デバイス1では、第1発光素子14~第3発光素子16及び光学素子17は、微調整可能なマイクロバンプに表面活性化結合されている。しかしながら、実施形態に係る光デバイスでは、第1発光素子14~第3発光素子16及び光学素子17は、表面活性化結合によらず半田よりも融点が高い接合部材、たとえば金錫合金などによって接合されていてもよい。

Claims (8)

  1. 基板と、
    第1実装面、及び、前記第1実装面に第1段差を介して接続される第2実装面を有し、前記基板に実装された第1サブ基板と、
    前記第1実装面に実装され、第1の波長を有する第1光を出射する第1発光素子と、
    第3実装面、及び、前記第3実装面に第2段差を介して接続される第4実装面を有し、前記基板に実装された第2サブ基板と、
    前記第3実装面に実装され、前記第1の波長と異なる第2の波長を有する第2光を出射する第2発光素子と、
    第5実装面、及び、前記第5実装面に第3段差を介して接続される第6実装面を有し、前記基板に実装された第3サブ基板と、
    前記第5実装面に実装され、前記第1の波長及び前記第2の波長と異なる第3の波長を有する第3光を出射する第3発光素子と、
    第1光導波路、第2光導波路及び第3光導波路を有し、前記第2実装面、前記第4実装面及び前記第6実装面に実装された光学素子と、を有し、
    前記第1段差によって位置調整されて、前記第1発光素子は、前記第1光が前記第1光導波路に入射するように配置され、
    前記第2段差によって位置調整されて、前記第2発光素子は、前記第2光が前記第2光導波路に入射するように配置され、
    前記第3段差によって位置調整されて、前記第3発光素子は、前記第3光が前記第1光導波路に入射するように配置される、
    ことを特徴とする光デバイス。
  2. 前記第1段差は、前記第1発光素子の発光点と前記光学素子の前記第1光導波路の中心との高さが等しくなるように設定され、
    前記第2段差は、前記第2発光素子の発光点と前記光学素子の前記第2光導波路の中心との高さが等しくなるように設定され、
    前記第3段差は、前記第3発光素子の発光点と前記光学素子の前記第3光導波路の中心との高さが等しくなるように設定される、請求項に記載の光デバイス。
  3. 前記光学素子は、前記第1光導波路が下方に形成された基材を更に有し、
    前記基材は、前記第1光導波路を覆うように配置される、請求項に記載の光デバイス。
  4. 前記第2実装面は、表面に第1凹部を有し、
    前記第1光導波路は、前記第1発光素子の出射方向から見たとき、前記第1凹部及び前記基材に周囲を囲まれる、請求項に記載の光デバイス。
  5. 前記第1サブ基板の高さD1は、前記第1光導波路の入射ポートの中心と前記第1実装面との距離がH11であり、前記第1光導波路の入射ポートの中心と前記第2実装面との距離がH21であるとき、
    D1=H11-H21
    で示される、請求項1~4の何れか一項に記載の光デバイス。
  6. 前記第2実装面は、表面に第1凹部を有し、
    前記第1光導波路の一部は、前記第1凹部内に配置される、請求項1~3の何れか一項に記載の光デバイス。
  7. 前記第1サブ基板は、基台と、前記基台の表面に配置されたエッチストッパ層と、前記エッチストッパ層の表面に配置された上部層とを有し、
    前記エッチストッパ層の表面は前記第1実装面を形成し、前記上部層の表面は前記第2実装面を形成する、請求項1~の何れか一項に記載の光デバイス。
  8. 前記第1サブ基板は半導体で、前記エッチストッパ層は1μm未満、且つ、0.01μm以上に設定される、請求項に記載の光デバイス。
JP2022566946A 2020-12-01 2021-11-30 光デバイス Active JP7331272B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020199578 2020-12-01
JP2020199578 2020-12-01
PCT/JP2021/043985 WO2022118861A1 (ja) 2020-12-01 2021-11-30 光デバイス

Publications (3)

Publication Number Publication Date
JPWO2022118861A1 JPWO2022118861A1 (ja) 2022-06-09
JPWO2022118861A5 JPWO2022118861A5 (ja) 2023-07-13
JP7331272B2 true JP7331272B2 (ja) 2023-08-22

Family

ID=81853293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022566946A Active JP7331272B2 (ja) 2020-12-01 2021-11-30 光デバイス

Country Status (2)

Country Link
JP (1) JP7331272B2 (ja)
WO (1) WO2022118861A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098157A (ja) 1998-09-25 2000-04-07 Japan Aviation Electronics Industry Ltd 光分岐装置およびその製造方法
JP2000249876A (ja) 1999-02-26 2000-09-14 Oki Electric Ind Co Ltd 光モジュール,実装基板,及び光導波路素子
JP2000275472A (ja) 1999-03-26 2000-10-06 Fujitsu Ltd 光導波路付基板と該基板を用いる光モジュール装置
JP2002062448A (ja) 1993-08-09 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> 光サブモジュールおよびハイブリッド光集積回路
US20020106824A1 (en) 2000-11-23 2002-08-08 Shin Ki Chul Optical integrated circuit device, fabrication method of the same and module of optical communication transmission and receiving apparatus using the same
JP2003195083A (ja) 2001-12-26 2003-07-09 Oki Electric Ind Co Ltd 光導波路素子の製造方法
JP2010141087A (ja) 2008-12-11 2010-06-24 Sony Corp 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
JP2022181482A (ja) 2021-05-26 2022-12-08 Nttエレクトロニクス株式会社 光デバイス接続方法、光デバイス接続構造及び光デバイス接続システム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295551A (ja) * 1998-04-16 1999-10-29 Nhk Spring Co Ltd 光デバイス用光導波路モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002062448A (ja) 1993-08-09 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> 光サブモジュールおよびハイブリッド光集積回路
JP2000098157A (ja) 1998-09-25 2000-04-07 Japan Aviation Electronics Industry Ltd 光分岐装置およびその製造方法
JP2000249876A (ja) 1999-02-26 2000-09-14 Oki Electric Ind Co Ltd 光モジュール,実装基板,及び光導波路素子
JP2000275472A (ja) 1999-03-26 2000-10-06 Fujitsu Ltd 光導波路付基板と該基板を用いる光モジュール装置
US20020106824A1 (en) 2000-11-23 2002-08-08 Shin Ki Chul Optical integrated circuit device, fabrication method of the same and module of optical communication transmission and receiving apparatus using the same
JP2003195083A (ja) 2001-12-26 2003-07-09 Oki Electric Ind Co Ltd 光導波路素子の製造方法
JP2010141087A (ja) 2008-12-11 2010-06-24 Sony Corp 素子の転写方法、素子配置基板、並びにデバイス及びその製造方法
JP2022181482A (ja) 2021-05-26 2022-12-08 Nttエレクトロニクス株式会社 光デバイス接続方法、光デバイス接続構造及び光デバイス接続システム

Also Published As

Publication number Publication date
JPWO2022118861A1 (ja) 2022-06-09
WO2022118861A1 (ja) 2022-06-09

Similar Documents

Publication Publication Date Title
US7751659B2 (en) Optical apparatus
US20170192177A1 (en) Optical module, optical module mounting method, optical module-mounted circuit substrate, optical module evaluation kit system, circuit substrate, and communication system
JP4793099B2 (ja) 光モジュール
US7961989B2 (en) Optical chassis, camera having an optical chassis, and associated methods
JP3909257B2 (ja) 光結合装置
US9628184B2 (en) Efficient optical communication device
JP2005094009A (ja) 光受信機パッケージ
WO2018037551A1 (ja) 内視鏡用光モジュール、内視鏡、および内視鏡用光モジュールの製造方法
US10481355B2 (en) Optical assembly
JP2022062119A (ja) キャリア実装構造
JP2021531656A (ja) レーザダイオードパッケージモジュールおよび距離検出装置、電子機器
JP2009025458A (ja) 光モジュール
JP2008026462A (ja) 光モジュール
JP7331272B2 (ja) 光デバイス
JP5540465B2 (ja) パッケージ本体
JP2006267154A (ja) 光デバイス及び光監視用デバイス
JP2004014659A (ja) 半導体レーザ装置
JP2009295772A (ja) 発光モジュール
JP2010287685A (ja) Ledモジュール
JP2003158330A (ja) 半導体レーザ結合装置
WO2021085071A1 (ja) 半導体デバイス
JP2004317629A (ja) 光送信モジュール
JP2023039772A (ja) 光デバイス
JP2007080933A (ja) 半導体光学装置およびその製造方法
WO2020162023A1 (ja) 半導体発光デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230523

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230809

R150 Certificate of patent or registration of utility model

Ref document number: 7331272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150