JP2004014659A - 半導体レーザ装置 - Google Patents
半導体レーザ装置 Download PDFInfo
- Publication number
- JP2004014659A JP2004014659A JP2002163831A JP2002163831A JP2004014659A JP 2004014659 A JP2004014659 A JP 2004014659A JP 2002163831 A JP2002163831 A JP 2002163831A JP 2002163831 A JP2002163831 A JP 2002163831A JP 2004014659 A JP2004014659 A JP 2004014659A
- Authority
- JP
- Japan
- Prior art keywords
- electrode film
- semiconductor laser
- side electrode
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】半導体レーザ装置において、底面近傍の活性層に発生する内部応力を低減して信頼性を向上する。
【解決手段】底面近傍の活性層18に対応して突出するリッジ構造部1aを有する半導体レーザ素子1と、半導体レーザ素子1を上面に搭載する実装基板8と、半導体レーザ素子1の底面に形成された電極膜11と、電極膜11に対向して実装基板8の上面に形成された電極膜13と、両者11、13の間に介在されて接合する半田層6とを備える。半導体レーザ素子1は活性層13及びリッジ構造部1aの両側に位置する凹溝部1bが形成されている。電極膜11はリッジ構造部1a及び凹溝部1bの表面を含んでその両側に延びるように形成されている。半田層6はリッジ構造部1a及び凹溝部1bに面する空間を有するように凹溝部1bの両側に形成されている。
【選択図】 図2
【解決手段】底面近傍の活性層18に対応して突出するリッジ構造部1aを有する半導体レーザ素子1と、半導体レーザ素子1を上面に搭載する実装基板8と、半導体レーザ素子1の底面に形成された電極膜11と、電極膜11に対向して実装基板8の上面に形成された電極膜13と、両者11、13の間に介在されて接合する半田層6とを備える。半導体レーザ素子1は活性層13及びリッジ構造部1aの両側に位置する凹溝部1bが形成されている。電極膜11はリッジ構造部1a及び凹溝部1bの表面を含んでその両側に延びるように形成されている。半田層6はリッジ構造部1a及び凹溝部1bに面する空間を有するように凹溝部1bの両側に形成されている。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、半導体レーザ装置及びその製造方法に係り、特に活性層に対応したリッジ構造部を有する半導体レーザ素子を実装基板に搭載した半導体レーザ装置及びその製造方法に好適なものである。
【0002】
【従来の技術】
従来の光素子の実装構造としては、特開平11−87849号公報に記載されているように、Si実装基板のAu電極面上にAu/Sn半田を介してInP系光素子の電極面が接合されている光素子の実装構造において、半田層部分のうち、光素子の活性層又は吸収層に近い部分の半田層内に、半田の無い空洞領域を設けると共に、この空洞領域に対応する部分に酸化膜であるSiO2膜を設けたことにより、光素子の活性層や吸収層に発生する内部応力を小さくして信頼性の向上を図り、集積化、小型化に寄与できるようにしたものがある。
【0003】
【発明が解決しようとする課題】
しかし、係る従来技術では、半田層の直上の光素子部分が活性層又は吸収層の直下の部分と水平方向に直接的につながっているため、光素子と半田層との熱膨張係数の相違に基づいて発生する半田層の直上の光素子部分における大きな内部応力がこの水平方向につながっている部分を通して活性層又は吸収層に大きく伝わり、活性層又は吸収層に発生する内部応力を十分に小さくすることができないという課題があった。
【0004】
また、従来技術では、半田層内に半田の無い空洞領域を設けるために、Au電極面上の空洞領域相当部に酸化膜であるSiO2膜を設けるようにしているが、Au電極面へのSiO2膜の付着力は一般的に弱く確実に形成できなかったり、たとえ形成できても半田接合時の過熱によって容易に剥がれたりして空洞領域を確実に形成することが難しいという課題があった。
【0005】
本発明の目的は、底面近傍の活性層に発生する内部応力を低減して信頼性に優れた半導体レーザ装置及びその製造方法を提供することにある。
【0006】
なお、本発明のその他の目的と有利点は以下の記述から明らかにされる。
【0007】
【課題を解決するための手段】
前記目的を達成するための本発明の半導体レーザ装置は、底面近傍に活性層を有すると共に前記活性層に対応して底面側に突出するリッジ構造部を有する半導体レーザ素子と、前記半導体レーザ素子を上面に搭載する実装基板と、前記半導体レーザ素子の底面に形成された素子側電極膜と、前記素子側電極膜に対向して前記実装基板の上面に形成された基板側電極膜と、前記素子側電極膜と前記基板側電極膜との間に介在されて両者を接合する半田層とを備え、前記半導体レーザ素子は前記活性層及び前記リッジ構造部の両側に位置して凹溝部が形成され、前記素子側電極膜は前記リッジ構造部及び前記凹溝部の表面を含んでその両側に延びるように形成され、前記半田層は、前記リッジ構造部及び前記凹溝部に面する空間を有するように、前記凹溝部の両側に形成された構成にしたことにある。
【0008】
なお、本発明のその他の手段は以下の記述から明らかにされる。
【0009】
【発明の実施の形態】
以下、長波長帯光ファイバ通信の分野で利用する本発明の半導体レーザ装置の一実施形態を、図1から図5を用いて説明する。
【0010】
図1に示すように、半導体レーザ装置100は、ケース9と、ケース9内に配置された基板8と、実装基板8の上面に搭載された端面発光型半導体レーザ素子1と、この半導体レーザ素子1に近接対向する端面を有して実装基板8の上面に搭載された半導体受光素子2と、この半導体レーザ素子1に近接対向する端面を有して実装基板8の上面に設置された光ファイバ3と、ケース9内で実装基板8の近傍に配置されたサーミスタ5と、ケース9の両側面に複数設けられた外部端子7とを備えて構成されている。
【0011】
ケース9は、各部品を密閉状態で収納する空間を形成したケース部91と、このケース部91の前面から突出して延びるファイバガイド部9とを有して構成されている。ケース9としては、Al2O3セラミックケースあるいはプラスチックの一体成型ケースが適している。プラスチックケースの場合には、エポキシ樹脂、液晶ポリマとSiO2フィラーとを混合して、外部端子7の金属端子たとえばCu板との膨張係数と一致させた膨張係数としたものが適している。
【0012】
光ファイバ3は、ファイバガイド部92を通してケース9内に直線状に導入され、その先端側の部分が実装基板8の基板溝4に配置されている。光ファイバ3のファイバガイド部92への導入部分には光ファイバ3を保護するためのジャケット31が設けられている。
【0013】
外部端子7は、ケース9の内外部を電気的に接続するために設けられるものであり、この実施形態では8本配列されている。なお、外部端子7の間隔は2.5mmである。外部端子7から入力された電気信号は、半導体レーザ素子1に入力され(途中経路は図示省略)、半導体レーザ素子1で光信号に変換されて前後両側の端面より発光される。この発光された光信号は、光ファイバ3に出力されて外部に光伝送されると共に、半導体受光素子2に出力されてモニタされる構成となっている。
【0014】
図2及び図3に示すように、半導体レーザ素子1は、リッジ導波型半導体レーザ素子が用いられている。この半導体レーザ素子1は、InP基板上にInGaAs、InGaAlAs等を含むN型、P型クラッド層、活性層18及びガイド層が積層され、表面をエッチングして溝形成することで活性層に対応する底面部を突出させてリッジ構造部1aが形成されている。このように素子底面近傍に素子発光部を高精度で薄膜多層形成することによって、半田層6による応力の影響を受け易くなるが、素子発光部を素子底面から常に一定の高さとすることができる。
【0015】
図1に戻って説明すると、半導体レーザ素子1で発する光は素子活性層18から前後両方向に発射され、前方への光は光ファイバ3の先端に入射されると共に、後方への光は半導体受光素子2に入射される。そのため、半導体受光素子2は端面入射素子が適している。この端面入射素子で構成された半導体受光素子2はその端面に電界吸収層を作り込んだ素子であり、半導体レーザ素子1の素子底面から出射端部までの高さと半導体受光素子2の素子底面から入射端部までの高さを各素子製作時に容易に同一とさせることができ、両者1、2の出射端部と入射端部とを対向させた状態で実装基板8の上面に接合されている。光ファイバ3は実装基板8の基板溝4に接合固定されている。基板溝4はSi実装基板(100)面の異方性エッチング加工で形成されている。基板溝4は開口角70.6°のV字形状でエッチングされるため、エッチング液、時間を制御することにより、溝深さ容易に一定とすることができる。
【0016】
したがって、半導体受光素子2、半導体レーザ素子1、光ファイバ3の各光軸高さは、これらを実装基板8の所定位置に実装することにより、調整無しで光結合できる。
【0017】
受光素子2に入射された光をモニタして、ファイバ3に入射させる光の出力制御が行なわれる。また、半導体レーザ素子1の近傍にはサーミスタ5が実装されており、サーミスタ5の温度測定により温度に対する制御も行なわれる。半導体レーザ素子1からの出射光は、略1μm程度の点から30°〜40°の放射角で出力される。光ファイバ3は、たとえばシングルモードファイバが用いられており、外径125μm、コア径5〜8μmである。光ファイバ3の端面は、結合効率よく光入射させるために曲面加工してレンズ効果を付与するように形成されている。なお、このような必要がない場合には、基板溝4の端面は璧開面のままで使用するようにしてもよい。
【0018】
これらの光結合系では、光の直進性によりファイバ端面から光入射時、端面反射を起し半導体レーザ素子1に再入射することがある。再入射した光は半導体レーザ素子1で再励起されるため、光出力のノイズとなり伝送特性を劣化させる。これを回避する手段として半導体レーザ素子1の発振方向をファイバの光軸方向に対し、5°以上の傾きを設けて結合する。具体的には実装基板8に半導体レーザ素子1を光軸合わせする際に光ファイバ3に対し角度をつけた接合配置とする。
【0019】
図2及び図3に示すように、半導体レーザ素子1は、素子の中心で底面近傍に活性層18を配置し、表面をエッチングして溝を形成することで活性層18に対応する底面側を突出させたリッジ構造部1aが形成されると共に、リッジ構造部1aの両側に凹溝部1bが形成されている。凹溝部1bの深さは約2μm、その幅は20〜30μmが適している。凹溝部1bは、エッチング加工により形成され、深さ方向に対してはほぼ垂直の形状となる。
【0020】
半導体レーザ素子1の底面には第1の素子側の電極膜11及び第2の素子側の電極膜12が形成されている。電極膜11はリッジ構造部1a及び凹溝部1bの表面を含んでその両側に延びるように形成され、リッジ構造部の電極膜11a、凹溝部の電極膜11b及び水平部の電極膜11cとから形成されている。電極膜12は、電極膜11の更に両側に間隔を空けて形成されている。半導体レーザ素子1の前後方向において、凹溝部1b、電極膜11及び電極膜12の前端は、半導体レーザ素子1の前端面から少なくとも20〜30μm内側に入ったところにあり、横一線に配列されている。なお、横一線に配置することなく、凹溝部1bの前端より電極膜11の前端をさらに20〜30μm中央側になるように配列してもよい。そして、凹溝部1b、電極膜11及び電極膜12の後端についても前端と同様の構成になっている。一方、半導体レーザ素子1の横方向において、電極膜12は、半導体レーザ素子1の両側端から内側に入ったところに形成されている。
【0021】
半導体レーザ素子1の材質はInPで熱膨張係数は4.56×10−6/℃である。実装基板8の材質はSiで熱膨張係数は3.5×10−6/℃である。また、半田層6の材質はAu/Snで熱膨張係数は16.0×10−6/℃であり、半導体レーザ素子1及び実装基板8に比較して著しく膨張係数が大きい。これらの材質の部品を加熱して接合すると、共晶点で半田が固着し、熱膨張係数の違いに伴って冷却時に熱応力を生じる。特に、半導体レーザ素子1の活性層18に大きな応力がかかると、半導体レーザ素子1の長期間の動作信頼性に影響を及ぼす。
【0022】
そこで、本実施形態の構造における活性層18に生じる熱応力について、有限要素法を使った弾塑性熱応力解析を行った。具体的には、半田の共晶点(280℃)から室温まで冷却した時、活性層18に生じる熱応力を計算した。半導体レーザ素子1の寸法は、長さ0.3mm、幅0.25mm、厚さ0.1mmであり、実装基板8は長さ0.3mm、幅0.3mm、厚さ0.4mmである。半導体レーザ素子1のリッジ構造部1aは深さ0.002mm、素子中心から溝幅0.03mmである。電極膜としては、Ti/Pt/Au多層膜を使用している。
【0023】
解析結果を図4に示す。図4において、横軸は素子中心からの半田空間幅を示し、縦軸は活性層18に生じる応力値を示す。図4から明らかなように、半田空間幅が零の位置(すなわち、半導体レーザ素子1と実装基板8との間に半田層6が完全充填された状態)では、活性層18に生じる応力値は17MPaとなり、半導体レーザ素子1の動作信頼性が著しく低下する。そして、半田空間幅が0.01mmまで大きくなっても、活性層18に生じる応力値はほとんど低下せずに17MPaである。さらに半田空間幅が大きくなって0.01mmを超えると、活性層18に生じる応力値は急激に低下し、半田空間幅が0.015mmになると、活性層18に生じる応力値は8MPaに半減し、さらに半田空間幅が0.02mmになると、活性層18に生じる応力値は4MPaに大幅に低減する。そして、半田空間幅が0.02〜0.03mmのあいだでは、活性層18に生じる応力値は変化せず4MPaである。
【0024】
半導体レーザ素子1の底面電極膜の形成方法を、図5を参照しながら説明する。半導体レーザ素子1は、予めリッジ構造部1a及び凹溝部1bが形成されると共に、SiO2絶縁膜1cが底面全体に設けられ、その後に活性層18に対応する部分(リッジ構造部1aの先端部分)のみSiO2絶縁膜1cが除かれている。
【0025】
かかる状態の半導体レーザ素子1は、図5(a)に示すように、底面全体にレジスト膜20が塗布され、焼成後にフォトマスクを通して露光して不要部分が取り除かれ、図5(b)に示すように、島状に分布したレジスト膜20が残された状態となる。この状態で、蒸着装置内に半導体レーザ素子1が挿入されて底面蒸着が行われ、図5(c)の状態となる。この蒸着金属はTi/Pt/Au多層膜である電極膜11、12となる。ここで、Au膜厚は0.8〜1.2μmが適している。この後に島状に分布したレジスト膜20の除去が行なわれる。ここで、電極膜を多層化する狙いは、まず半導体レーザ素子1のInP結晶への半田接合性を得るためにTi膜が付けられ、次に半田層6とInP結晶半導体レーザ素子1との相互拡散を防止するためにPt膜が付けられ、さらに電極膜11、12と半田層6との濡れ性を確保するためにAu膜が付けられる。電極膜としては最も好ましい例としてTi/Pt/Au膜を示したが、これに限定されるものではなく、この他にたとえばCr/Ni/Au膜も適している。
【0026】
さらに、図5(d)に示すように、電極膜11のリッジ構造部1a及び凹溝部1bの部分を除いて二回目のレジスト膜21が塗布される。この半導体レーザ素子1が蒸着装置内に挿入されて底面蒸着が行われ、図5(e)の状態となる。この蒸着金属はTi/Pt複数層膜である素子側の半田濡れ抑制膜22となる。なお、半田濡れ抑制膜22を蒸着する部分に相当する電極膜11のAu膜のみを除去するようにしてもよい。
【0027】
また、実装基板8の上面には、図2に示すように、電極膜11、12に対向して基板側のTi/Pt/Au電極膜13が形成されている。また、基板側の電極膜13の上面には、半田濡れ抑制膜22に対向してTi/Pt膜である基板側の半田濡れ抑制膜23が素子側の成形工程と同様の工程で形成されている。また、基板側の電極膜13の接合部分にはAu/Sn半田膜が処理されて付けられている。
【0028】
実装基板8表面には、光ファイバ3の実装用基板溝4、半導体レーザ素子1の接合用電極11、12、半導体受光素子2の接合用電極がそれぞれ形成されている。この実装基板8は、半導体レーザ素子1、半導体受光素子2、光ファイバ3との光結合をパッシブアライメント実装とするために、たとえば半導体レーザ素子1の場合、実装基板8側と半導体レーザ素子1側にそれぞれ位置合わせ用マーカを各2個を付けておき(図示せず)、このマーカが重なるように画像解析して接合位置が決定されるようになっている。
【0029】
そして、半導体レーザ素子1と実装基板8とは、図2に示すように、半田層6を介して半田接合される。半導体レーザ素子1と実装基板8との接合半田材としてはAu/Sn(20%)半田、Sn/Ag(5%)半田、Au/Ge(12%)半田が適している。この半田接合の際に、所定箇所にTi/Pt膜が付けられているので、この箇所に半田材が接触してもAu膜が無いことでTi/Pt膜に半田が濡れ広がることなく、半田層8のない空間が形成できる。なお、Ti/Pt膜の他には、Cr膜、Mo膜あるいはW膜でも同様の効果が得られる。このように処理することにより、中央電極11及び溝12、13上での半田濡れ広がりを抑制することができ、その結果リッジ構造部1a及び凹溝部1bに半田が濡れずにこれらに面するように空間が形成される。ここで、空間とは、半導体レーザ素子1側に半田が濡れ広がりを持たず、あるいは連続的につながりの無い状態であり、実装基板8側の濡れ広がりの有無は問題ない。
【0030】
半田接合についてさらに具体的に説明すると、接合位置合わせ後、両者1、8を接触させて320〜340℃の温度中で加熱しながら接合する。この際、Ti/Pt膜22、23が処理されていない電極膜11、12の部分では、Au/Sn半田と電極表面のAu膜とが相互拡散を起して半田接合されるが、Ti/Pt膜22、23が処理されている部分では、たとえAu/Sn半田がTi/Pt膜22、23に広がっても相互拡散しないため接合されることは無い。この結果、図2に示すように、活性層18に対応するリッジ構造部1a及び凹溝部1bの電極膜11の部分には半田が充填されず、それ以外の電極膜11、12の部分のみに半田接合された構造が得られる。このように接合すると、リッジ構造部1a及び凹溝部1bに面する空間を有するように凹溝部1bの両側に半田層6が形成され、活性層18の底部が半田層6に対して空間を介して接合されることになるため、接合した半導体レーザ素子1の活性層18への熱応力を低く保持することができる。これによって、安定したレーザ光の出力、長期間の動作信頼性を得ることができる。
【0031】
図2及び図3に示すように、電極膜11、12を分割した形状にしたことにより次の特有の効果を有する。半導体レーザ素子1と実装基板8との接合は、位置合わせ後、スクラブを行なわず押付け力のみで接合しているので、接合界面での半田の流動が少なく、半田内に取り込まれたボイド、酸化物等は接合内に残留したままで凝固し易い。そこで、電極膜11、12に分離しておくことにより、半導体レーザ素子1と実装基板8との接触時に、界面にある気泡等が半田接合外に排出され易くなって、ボイド、酸化物等の残留の少ない接合が得られる。これによって、半導体レーザ素子の安定した接合が得られると共に、基板への放熱が十分得られ、安定したレーザ光の出力、長期間の動作信頼性を得ることができる。なお、これを必要としない場合には、電極膜11、12を一体化してもよい。
【0032】
また、電極膜11のAu膜厚は0.8〜1.2μmであり、半導体素子発振時の活性層18からの熱を熱伝導性に優れたAu膜を通して半田層6から実装基板8の方向へ放熱できることから、半導体レーザ素子1の温度上昇を抑えることができ、安定した光出力及び長期動作を得ることができる。
【0033】
さらには、Au膜からなる電極膜11の上に金属製の素子側半田抑制膜22を形成するようにしているので、素子側半田抑制膜22の付着力が強く、容易に剥がれることがなく、従って確実に空間を形成することができる。なお、Ti/Pt/Auからなる多層膜で形成された電極膜11、12とTi/Ptからなる複数層膜で形成された素子側半田抑制膜22とを組み合わせて接合した場合には、両者の付着力を格段に強くすることができる。
【0034】
さらには、半導体レーザ素子1及び半導体受光素子2と実装基板8にそれぞれマーカを設け、位置合わせ及び接合を行なうようにしているので、モジュールの組立をレーザ発振させずにパッシブアライメントで3軸方向に対し高精度組立でき、組立位置精度がバラツキ無く出来ること、短時間組立できること、しかも安定した光出力動作できる効果がある。
【0035】
さらには、半導体レーザ装置100内に半導体受光素子2、サーミスタ5を実装しており、半導体レーザ素子1の出力光あるいは温度を精度よく測定でき、これらに基づいた制御を行なうことができ、半導体レーザ素子1の安定した発振動作ができる。
【0036】
本実施形態においては、光ファイバと光結合し、ファイバ伝送するに好適な構造を一実施形態として示したが、これに限定されること無く、光ファイバを内蔵せず、半導体レーザ素子とこれを接合する基板とこれらを収納し空間に光発振する半導体レーザ装置でも良い。高精度に素子の3次元位置決め実装できることから、常に装置の一定の位置からレーザ発振でき、しかも長期信頼性ある効果が得られる。本発明の半導体レーザ装置は、光導波路を使った光合分波装置、双方向レーザ装置、光集積回路、外部変調装置にも適していることは言うまでもない。
【0037】
【発明の効果】
以上の説明から明らかな如く、本発明によれば、底面近傍の活性層に発生する内部応力を低減して信頼性に優れた半導体レーザ装置及びその製造方法を得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態における半導体レーザ装置の平面図である。
【図2】図1の半導体レーザ素子接合部の模式拡大断面図である。
【図3】図2の半導体レーザ素子単体状態の底面図である。
【図4】図1の半導体レーザ装置における半田空間幅と活性層部応力との特性図である。
【図5】図1の半導体レーザ素子に対する電極膜成形の工程図である。
【符号の説明】
1…半導体レーザ素子、1a…リッジ構造部、1b…凹溝部、2…半導体受光素子、3…光ファイバ、4…基板溝、5…サーミスタ、6…半田層、7…外部端子、8…実装基板、9…ケース、11、12…素子側電極膜、13…基板側電極膜、18…活性層、22…素子側半田濡れ抑制膜、23…基板側半田濡れ抑制膜。
【発明の属する技術分野】
本発明は、半導体レーザ装置及びその製造方法に係り、特に活性層に対応したリッジ構造部を有する半導体レーザ素子を実装基板に搭載した半導体レーザ装置及びその製造方法に好適なものである。
【0002】
【従来の技術】
従来の光素子の実装構造としては、特開平11−87849号公報に記載されているように、Si実装基板のAu電極面上にAu/Sn半田を介してInP系光素子の電極面が接合されている光素子の実装構造において、半田層部分のうち、光素子の活性層又は吸収層に近い部分の半田層内に、半田の無い空洞領域を設けると共に、この空洞領域に対応する部分に酸化膜であるSiO2膜を設けたことにより、光素子の活性層や吸収層に発生する内部応力を小さくして信頼性の向上を図り、集積化、小型化に寄与できるようにしたものがある。
【0003】
【発明が解決しようとする課題】
しかし、係る従来技術では、半田層の直上の光素子部分が活性層又は吸収層の直下の部分と水平方向に直接的につながっているため、光素子と半田層との熱膨張係数の相違に基づいて発生する半田層の直上の光素子部分における大きな内部応力がこの水平方向につながっている部分を通して活性層又は吸収層に大きく伝わり、活性層又は吸収層に発生する内部応力を十分に小さくすることができないという課題があった。
【0004】
また、従来技術では、半田層内に半田の無い空洞領域を設けるために、Au電極面上の空洞領域相当部に酸化膜であるSiO2膜を設けるようにしているが、Au電極面へのSiO2膜の付着力は一般的に弱く確実に形成できなかったり、たとえ形成できても半田接合時の過熱によって容易に剥がれたりして空洞領域を確実に形成することが難しいという課題があった。
【0005】
本発明の目的は、底面近傍の活性層に発生する内部応力を低減して信頼性に優れた半導体レーザ装置及びその製造方法を提供することにある。
【0006】
なお、本発明のその他の目的と有利点は以下の記述から明らかにされる。
【0007】
【課題を解決するための手段】
前記目的を達成するための本発明の半導体レーザ装置は、底面近傍に活性層を有すると共に前記活性層に対応して底面側に突出するリッジ構造部を有する半導体レーザ素子と、前記半導体レーザ素子を上面に搭載する実装基板と、前記半導体レーザ素子の底面に形成された素子側電極膜と、前記素子側電極膜に対向して前記実装基板の上面に形成された基板側電極膜と、前記素子側電極膜と前記基板側電極膜との間に介在されて両者を接合する半田層とを備え、前記半導体レーザ素子は前記活性層及び前記リッジ構造部の両側に位置して凹溝部が形成され、前記素子側電極膜は前記リッジ構造部及び前記凹溝部の表面を含んでその両側に延びるように形成され、前記半田層は、前記リッジ構造部及び前記凹溝部に面する空間を有するように、前記凹溝部の両側に形成された構成にしたことにある。
【0008】
なお、本発明のその他の手段は以下の記述から明らかにされる。
【0009】
【発明の実施の形態】
以下、長波長帯光ファイバ通信の分野で利用する本発明の半導体レーザ装置の一実施形態を、図1から図5を用いて説明する。
【0010】
図1に示すように、半導体レーザ装置100は、ケース9と、ケース9内に配置された基板8と、実装基板8の上面に搭載された端面発光型半導体レーザ素子1と、この半導体レーザ素子1に近接対向する端面を有して実装基板8の上面に搭載された半導体受光素子2と、この半導体レーザ素子1に近接対向する端面を有して実装基板8の上面に設置された光ファイバ3と、ケース9内で実装基板8の近傍に配置されたサーミスタ5と、ケース9の両側面に複数設けられた外部端子7とを備えて構成されている。
【0011】
ケース9は、各部品を密閉状態で収納する空間を形成したケース部91と、このケース部91の前面から突出して延びるファイバガイド部9とを有して構成されている。ケース9としては、Al2O3セラミックケースあるいはプラスチックの一体成型ケースが適している。プラスチックケースの場合には、エポキシ樹脂、液晶ポリマとSiO2フィラーとを混合して、外部端子7の金属端子たとえばCu板との膨張係数と一致させた膨張係数としたものが適している。
【0012】
光ファイバ3は、ファイバガイド部92を通してケース9内に直線状に導入され、その先端側の部分が実装基板8の基板溝4に配置されている。光ファイバ3のファイバガイド部92への導入部分には光ファイバ3を保護するためのジャケット31が設けられている。
【0013】
外部端子7は、ケース9の内外部を電気的に接続するために設けられるものであり、この実施形態では8本配列されている。なお、外部端子7の間隔は2.5mmである。外部端子7から入力された電気信号は、半導体レーザ素子1に入力され(途中経路は図示省略)、半導体レーザ素子1で光信号に変換されて前後両側の端面より発光される。この発光された光信号は、光ファイバ3に出力されて外部に光伝送されると共に、半導体受光素子2に出力されてモニタされる構成となっている。
【0014】
図2及び図3に示すように、半導体レーザ素子1は、リッジ導波型半導体レーザ素子が用いられている。この半導体レーザ素子1は、InP基板上にInGaAs、InGaAlAs等を含むN型、P型クラッド層、活性層18及びガイド層が積層され、表面をエッチングして溝形成することで活性層に対応する底面部を突出させてリッジ構造部1aが形成されている。このように素子底面近傍に素子発光部を高精度で薄膜多層形成することによって、半田層6による応力の影響を受け易くなるが、素子発光部を素子底面から常に一定の高さとすることができる。
【0015】
図1に戻って説明すると、半導体レーザ素子1で発する光は素子活性層18から前後両方向に発射され、前方への光は光ファイバ3の先端に入射されると共に、後方への光は半導体受光素子2に入射される。そのため、半導体受光素子2は端面入射素子が適している。この端面入射素子で構成された半導体受光素子2はその端面に電界吸収層を作り込んだ素子であり、半導体レーザ素子1の素子底面から出射端部までの高さと半導体受光素子2の素子底面から入射端部までの高さを各素子製作時に容易に同一とさせることができ、両者1、2の出射端部と入射端部とを対向させた状態で実装基板8の上面に接合されている。光ファイバ3は実装基板8の基板溝4に接合固定されている。基板溝4はSi実装基板(100)面の異方性エッチング加工で形成されている。基板溝4は開口角70.6°のV字形状でエッチングされるため、エッチング液、時間を制御することにより、溝深さ容易に一定とすることができる。
【0016】
したがって、半導体受光素子2、半導体レーザ素子1、光ファイバ3の各光軸高さは、これらを実装基板8の所定位置に実装することにより、調整無しで光結合できる。
【0017】
受光素子2に入射された光をモニタして、ファイバ3に入射させる光の出力制御が行なわれる。また、半導体レーザ素子1の近傍にはサーミスタ5が実装されており、サーミスタ5の温度測定により温度に対する制御も行なわれる。半導体レーザ素子1からの出射光は、略1μm程度の点から30°〜40°の放射角で出力される。光ファイバ3は、たとえばシングルモードファイバが用いられており、外径125μm、コア径5〜8μmである。光ファイバ3の端面は、結合効率よく光入射させるために曲面加工してレンズ効果を付与するように形成されている。なお、このような必要がない場合には、基板溝4の端面は璧開面のままで使用するようにしてもよい。
【0018】
これらの光結合系では、光の直進性によりファイバ端面から光入射時、端面反射を起し半導体レーザ素子1に再入射することがある。再入射した光は半導体レーザ素子1で再励起されるため、光出力のノイズとなり伝送特性を劣化させる。これを回避する手段として半導体レーザ素子1の発振方向をファイバの光軸方向に対し、5°以上の傾きを設けて結合する。具体的には実装基板8に半導体レーザ素子1を光軸合わせする際に光ファイバ3に対し角度をつけた接合配置とする。
【0019】
図2及び図3に示すように、半導体レーザ素子1は、素子の中心で底面近傍に活性層18を配置し、表面をエッチングして溝を形成することで活性層18に対応する底面側を突出させたリッジ構造部1aが形成されると共に、リッジ構造部1aの両側に凹溝部1bが形成されている。凹溝部1bの深さは約2μm、その幅は20〜30μmが適している。凹溝部1bは、エッチング加工により形成され、深さ方向に対してはほぼ垂直の形状となる。
【0020】
半導体レーザ素子1の底面には第1の素子側の電極膜11及び第2の素子側の電極膜12が形成されている。電極膜11はリッジ構造部1a及び凹溝部1bの表面を含んでその両側に延びるように形成され、リッジ構造部の電極膜11a、凹溝部の電極膜11b及び水平部の電極膜11cとから形成されている。電極膜12は、電極膜11の更に両側に間隔を空けて形成されている。半導体レーザ素子1の前後方向において、凹溝部1b、電極膜11及び電極膜12の前端は、半導体レーザ素子1の前端面から少なくとも20〜30μm内側に入ったところにあり、横一線に配列されている。なお、横一線に配置することなく、凹溝部1bの前端より電極膜11の前端をさらに20〜30μm中央側になるように配列してもよい。そして、凹溝部1b、電極膜11及び電極膜12の後端についても前端と同様の構成になっている。一方、半導体レーザ素子1の横方向において、電極膜12は、半導体レーザ素子1の両側端から内側に入ったところに形成されている。
【0021】
半導体レーザ素子1の材質はInPで熱膨張係数は4.56×10−6/℃である。実装基板8の材質はSiで熱膨張係数は3.5×10−6/℃である。また、半田層6の材質はAu/Snで熱膨張係数は16.0×10−6/℃であり、半導体レーザ素子1及び実装基板8に比較して著しく膨張係数が大きい。これらの材質の部品を加熱して接合すると、共晶点で半田が固着し、熱膨張係数の違いに伴って冷却時に熱応力を生じる。特に、半導体レーザ素子1の活性層18に大きな応力がかかると、半導体レーザ素子1の長期間の動作信頼性に影響を及ぼす。
【0022】
そこで、本実施形態の構造における活性層18に生じる熱応力について、有限要素法を使った弾塑性熱応力解析を行った。具体的には、半田の共晶点(280℃)から室温まで冷却した時、活性層18に生じる熱応力を計算した。半導体レーザ素子1の寸法は、長さ0.3mm、幅0.25mm、厚さ0.1mmであり、実装基板8は長さ0.3mm、幅0.3mm、厚さ0.4mmである。半導体レーザ素子1のリッジ構造部1aは深さ0.002mm、素子中心から溝幅0.03mmである。電極膜としては、Ti/Pt/Au多層膜を使用している。
【0023】
解析結果を図4に示す。図4において、横軸は素子中心からの半田空間幅を示し、縦軸は活性層18に生じる応力値を示す。図4から明らかなように、半田空間幅が零の位置(すなわち、半導体レーザ素子1と実装基板8との間に半田層6が完全充填された状態)では、活性層18に生じる応力値は17MPaとなり、半導体レーザ素子1の動作信頼性が著しく低下する。そして、半田空間幅が0.01mmまで大きくなっても、活性層18に生じる応力値はほとんど低下せずに17MPaである。さらに半田空間幅が大きくなって0.01mmを超えると、活性層18に生じる応力値は急激に低下し、半田空間幅が0.015mmになると、活性層18に生じる応力値は8MPaに半減し、さらに半田空間幅が0.02mmになると、活性層18に生じる応力値は4MPaに大幅に低減する。そして、半田空間幅が0.02〜0.03mmのあいだでは、活性層18に生じる応力値は変化せず4MPaである。
【0024】
半導体レーザ素子1の底面電極膜の形成方法を、図5を参照しながら説明する。半導体レーザ素子1は、予めリッジ構造部1a及び凹溝部1bが形成されると共に、SiO2絶縁膜1cが底面全体に設けられ、その後に活性層18に対応する部分(リッジ構造部1aの先端部分)のみSiO2絶縁膜1cが除かれている。
【0025】
かかる状態の半導体レーザ素子1は、図5(a)に示すように、底面全体にレジスト膜20が塗布され、焼成後にフォトマスクを通して露光して不要部分が取り除かれ、図5(b)に示すように、島状に分布したレジスト膜20が残された状態となる。この状態で、蒸着装置内に半導体レーザ素子1が挿入されて底面蒸着が行われ、図5(c)の状態となる。この蒸着金属はTi/Pt/Au多層膜である電極膜11、12となる。ここで、Au膜厚は0.8〜1.2μmが適している。この後に島状に分布したレジスト膜20の除去が行なわれる。ここで、電極膜を多層化する狙いは、まず半導体レーザ素子1のInP結晶への半田接合性を得るためにTi膜が付けられ、次に半田層6とInP結晶半導体レーザ素子1との相互拡散を防止するためにPt膜が付けられ、さらに電極膜11、12と半田層6との濡れ性を確保するためにAu膜が付けられる。電極膜としては最も好ましい例としてTi/Pt/Au膜を示したが、これに限定されるものではなく、この他にたとえばCr/Ni/Au膜も適している。
【0026】
さらに、図5(d)に示すように、電極膜11のリッジ構造部1a及び凹溝部1bの部分を除いて二回目のレジスト膜21が塗布される。この半導体レーザ素子1が蒸着装置内に挿入されて底面蒸着が行われ、図5(e)の状態となる。この蒸着金属はTi/Pt複数層膜である素子側の半田濡れ抑制膜22となる。なお、半田濡れ抑制膜22を蒸着する部分に相当する電極膜11のAu膜のみを除去するようにしてもよい。
【0027】
また、実装基板8の上面には、図2に示すように、電極膜11、12に対向して基板側のTi/Pt/Au電極膜13が形成されている。また、基板側の電極膜13の上面には、半田濡れ抑制膜22に対向してTi/Pt膜である基板側の半田濡れ抑制膜23が素子側の成形工程と同様の工程で形成されている。また、基板側の電極膜13の接合部分にはAu/Sn半田膜が処理されて付けられている。
【0028】
実装基板8表面には、光ファイバ3の実装用基板溝4、半導体レーザ素子1の接合用電極11、12、半導体受光素子2の接合用電極がそれぞれ形成されている。この実装基板8は、半導体レーザ素子1、半導体受光素子2、光ファイバ3との光結合をパッシブアライメント実装とするために、たとえば半導体レーザ素子1の場合、実装基板8側と半導体レーザ素子1側にそれぞれ位置合わせ用マーカを各2個を付けておき(図示せず)、このマーカが重なるように画像解析して接合位置が決定されるようになっている。
【0029】
そして、半導体レーザ素子1と実装基板8とは、図2に示すように、半田層6を介して半田接合される。半導体レーザ素子1と実装基板8との接合半田材としてはAu/Sn(20%)半田、Sn/Ag(5%)半田、Au/Ge(12%)半田が適している。この半田接合の際に、所定箇所にTi/Pt膜が付けられているので、この箇所に半田材が接触してもAu膜が無いことでTi/Pt膜に半田が濡れ広がることなく、半田層8のない空間が形成できる。なお、Ti/Pt膜の他には、Cr膜、Mo膜あるいはW膜でも同様の効果が得られる。このように処理することにより、中央電極11及び溝12、13上での半田濡れ広がりを抑制することができ、その結果リッジ構造部1a及び凹溝部1bに半田が濡れずにこれらに面するように空間が形成される。ここで、空間とは、半導体レーザ素子1側に半田が濡れ広がりを持たず、あるいは連続的につながりの無い状態であり、実装基板8側の濡れ広がりの有無は問題ない。
【0030】
半田接合についてさらに具体的に説明すると、接合位置合わせ後、両者1、8を接触させて320〜340℃の温度中で加熱しながら接合する。この際、Ti/Pt膜22、23が処理されていない電極膜11、12の部分では、Au/Sn半田と電極表面のAu膜とが相互拡散を起して半田接合されるが、Ti/Pt膜22、23が処理されている部分では、たとえAu/Sn半田がTi/Pt膜22、23に広がっても相互拡散しないため接合されることは無い。この結果、図2に示すように、活性層18に対応するリッジ構造部1a及び凹溝部1bの電極膜11の部分には半田が充填されず、それ以外の電極膜11、12の部分のみに半田接合された構造が得られる。このように接合すると、リッジ構造部1a及び凹溝部1bに面する空間を有するように凹溝部1bの両側に半田層6が形成され、活性層18の底部が半田層6に対して空間を介して接合されることになるため、接合した半導体レーザ素子1の活性層18への熱応力を低く保持することができる。これによって、安定したレーザ光の出力、長期間の動作信頼性を得ることができる。
【0031】
図2及び図3に示すように、電極膜11、12を分割した形状にしたことにより次の特有の効果を有する。半導体レーザ素子1と実装基板8との接合は、位置合わせ後、スクラブを行なわず押付け力のみで接合しているので、接合界面での半田の流動が少なく、半田内に取り込まれたボイド、酸化物等は接合内に残留したままで凝固し易い。そこで、電極膜11、12に分離しておくことにより、半導体レーザ素子1と実装基板8との接触時に、界面にある気泡等が半田接合外に排出され易くなって、ボイド、酸化物等の残留の少ない接合が得られる。これによって、半導体レーザ素子の安定した接合が得られると共に、基板への放熱が十分得られ、安定したレーザ光の出力、長期間の動作信頼性を得ることができる。なお、これを必要としない場合には、電極膜11、12を一体化してもよい。
【0032】
また、電極膜11のAu膜厚は0.8〜1.2μmであり、半導体素子発振時の活性層18からの熱を熱伝導性に優れたAu膜を通して半田層6から実装基板8の方向へ放熱できることから、半導体レーザ素子1の温度上昇を抑えることができ、安定した光出力及び長期動作を得ることができる。
【0033】
さらには、Au膜からなる電極膜11の上に金属製の素子側半田抑制膜22を形成するようにしているので、素子側半田抑制膜22の付着力が強く、容易に剥がれることがなく、従って確実に空間を形成することができる。なお、Ti/Pt/Auからなる多層膜で形成された電極膜11、12とTi/Ptからなる複数層膜で形成された素子側半田抑制膜22とを組み合わせて接合した場合には、両者の付着力を格段に強くすることができる。
【0034】
さらには、半導体レーザ素子1及び半導体受光素子2と実装基板8にそれぞれマーカを設け、位置合わせ及び接合を行なうようにしているので、モジュールの組立をレーザ発振させずにパッシブアライメントで3軸方向に対し高精度組立でき、組立位置精度がバラツキ無く出来ること、短時間組立できること、しかも安定した光出力動作できる効果がある。
【0035】
さらには、半導体レーザ装置100内に半導体受光素子2、サーミスタ5を実装しており、半導体レーザ素子1の出力光あるいは温度を精度よく測定でき、これらに基づいた制御を行なうことができ、半導体レーザ素子1の安定した発振動作ができる。
【0036】
本実施形態においては、光ファイバと光結合し、ファイバ伝送するに好適な構造を一実施形態として示したが、これに限定されること無く、光ファイバを内蔵せず、半導体レーザ素子とこれを接合する基板とこれらを収納し空間に光発振する半導体レーザ装置でも良い。高精度に素子の3次元位置決め実装できることから、常に装置の一定の位置からレーザ発振でき、しかも長期信頼性ある効果が得られる。本発明の半導体レーザ装置は、光導波路を使った光合分波装置、双方向レーザ装置、光集積回路、外部変調装置にも適していることは言うまでもない。
【0037】
【発明の効果】
以上の説明から明らかな如く、本発明によれば、底面近傍の活性層に発生する内部応力を低減して信頼性に優れた半導体レーザ装置及びその製造方法を得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態における半導体レーザ装置の平面図である。
【図2】図1の半導体レーザ素子接合部の模式拡大断面図である。
【図3】図2の半導体レーザ素子単体状態の底面図である。
【図4】図1の半導体レーザ装置における半田空間幅と活性層部応力との特性図である。
【図5】図1の半導体レーザ素子に対する電極膜成形の工程図である。
【符号の説明】
1…半導体レーザ素子、1a…リッジ構造部、1b…凹溝部、2…半導体受光素子、3…光ファイバ、4…基板溝、5…サーミスタ、6…半田層、7…外部端子、8…実装基板、9…ケース、11、12…素子側電極膜、13…基板側電極膜、18…活性層、22…素子側半田濡れ抑制膜、23…基板側半田濡れ抑制膜。
Claims (7)
- 底面近傍に活性層を有すると共に前記活性層に対応して底面側に突出するリッジ構造部を有する半導体レーザ素子と、
前記半導体レーザ素子を上面に搭載する実装基板と、
前記半導体レーザ素子の底面に形成された素子側電極膜と、
前記素子側電極膜に対向して前記実装基板の上面に形成された基板側電極膜と、
前記素子側電極膜と前記基板側電極膜との間に介在されて両者を接合する半田層とを備え、
前記半導体レーザ素子は前記活性層及び前記リッジ構造部の両側に位置して凹溝部が形成され、
前記素子側電極膜は前記リッジ構造部及び前記凹溝部の表面を含んでその両側に延びるように形成され、
前記半田層は、前記リッジ構造部及び前記凹溝部に面する空間を有するように、前記凹溝部の両側に形成された
ことを特徴とする半導体レーザ装置。 - 請求項1において、前記凹溝部は深さを約0.002mm、素子中心からの空間幅を0.02〜0.03mmに形成されたことを特徴とする半導体レーザ装置。
- 請求項1または2において、前記素子側電極膜及び前記基板側電極膜はチタン・プラチナ・金からなる多層膜で形成され、前記素子側半田抑制膜及び基板側半田抑制膜はチタン・プラチナからなる複数層膜で形成されたことを特徴とする半導体レーザ装置。
- 底面近傍に活性層を有すると共に前記活性層に対応して底面側に突出するリッジ構造部を有する半導体レーザ素子と、
前記半導体レーザ素子の一側の端面に対向して光結合するように配置された光ファイバーと、
前記半導体レーザ素子の他側の端面に対向して光結合するように配置された半導体受光素子と、
前記半導体レーザ素子、光ファイバー及び半導体受光素子半導体レーザ素子を上面に搭載する実装基板と、
前記半導体レーザ素子の底面及び前記半導体受光素子の底面に形成された素子側電極膜と、
前記それぞれの素子側電極膜に対向して前記実装基板の上面に形成された基板側電極膜と、
前記素子側電極膜と前記基板側電極膜との間に介在されて両者を接合する半田層とを備え、
前記半導体レーザ素子は前記活性層及び前記リッジ構造部の両側に位置する凹溝部が形成され、
前記素子側電極膜は前記リッジ構造部及び前記凹溝部の表面を含んでその両側に延びるように形成され、
前記半田層は、前記リッジ構造部及び前記凹溝部に面する空間を有するように、前記凹溝部の両側に形成された
ことを特徴とする半導体レーザ装置。 - 底面近傍に活性層を有すると共に前記活性層に対応して底面側に突出するリッジ構造部を有する半導体レーザ素子の底面に素子側電極膜を形成し、
前記半導体レーザ素子を上面に搭載するための実装基板の上面に基板側電極膜を形成し、
前記素子側電極膜と前記基板側電極膜との間に半田層を介在して両者を接合する半導体レーザ装置の製造方法において、
前記半導体レーザ素子の前記リッジ構造部の両側に凹溝部を形成し、
前記リッジ構造部及び前記凹溝部を含む前記半導体素子の底面に前記素子側電極膜を形成した後、前記リッジ構造部及び前記凹溝部の前記素子側電極膜の上に素子側半田濡れ抑制膜を形成し、
前記素子側電極膜に対向して前記実装基板の上面に基板側電極膜を形成した後、前記素子側半田濡れ抑制膜に対向して前記基板側電極膜の上面に基板側半田濡れ抑制膜を形成し、
しかる後に、前記素子側半田濡れ抑制膜と前記基板側半田濡れ抑制膜との間を除く前記素子側電極膜と前記基板側電極膜との間に、前記リッジ構造部及び前記凹溝部に面する空間を有して半田層を形成する
ことを特徴とする半導体レーザ装置の製造方法。 - 請求項5において、前記素子側電極膜及び前記基板側電極膜はチタン・プラチナ・金からなる多層膜で形成され、前記素子側半田濡れ抑制膜及び基板側半田濡れ抑制膜はチタン・プラチナからなる複数層膜で形成されたことを特徴とする半導体レーザ装置の製造方法。
- 底面近傍に活性層を有する半導体レーザ素子の底面に金製の素子側電極膜を形成し、
前記半導体レーザ素子を上面に搭載するための実装基板の上面に金製の基板側電極膜を形成し、
前記素子側電極膜と前記基板側電極膜との間に半田層を介在して両者を接合する半導体レーザ装置の製造方法において、
前記半導体素子の底面に前記素子側電極膜を形成した後、前記活性層に対応して前記素子側電極膜の上に金属製の素子側半田濡れ抑制膜を形成し、
前記素子側電極膜に対向して前記実装基板の上面に基板側電極膜を形成した後、前記素子側半田濡れ抑制膜に対向して前記基板側電極膜の上面に基板側半田濡れ抑制膜を形成し、
しかる後に、前記素子側半田濡れ抑制膜と前記基板側半田濡れ抑制膜との間を除く前記素子側電極膜と前記基板側電極膜との間に、前記活性層に対応する空間を有するように半田層を形成する
ことを特徴とする半導体レーザ装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163831A JP2004014659A (ja) | 2002-06-05 | 2002-06-05 | 半導体レーザ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163831A JP2004014659A (ja) | 2002-06-05 | 2002-06-05 | 半導体レーザ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004014659A true JP2004014659A (ja) | 2004-01-15 |
Family
ID=30432152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163831A Pending JP2004014659A (ja) | 2002-06-05 | 2002-06-05 | 半導体レーザ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004014659A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066411A (ja) * | 2004-08-24 | 2006-03-09 | Sharp Corp | 窒化物半導体レーザ素子およびそれを用いた装置 |
JP2007129162A (ja) * | 2005-11-07 | 2007-05-24 | Sharp Corp | 半導体レーザ装置および半導体レーザ素子 |
JP2009212176A (ja) * | 2008-03-03 | 2009-09-17 | Nec Corp | 半導体レーザ |
US7653110B2 (en) | 2007-04-27 | 2010-01-26 | Ricoh Company, Ltd. | Semiconductor laser apparatus and method for mounting semiconductor laser apparatus |
JP2010245207A (ja) * | 2009-04-03 | 2010-10-28 | Opnext Japan Inc | マルチビーム半導体レーザ装置 |
CN104332448A (zh) * | 2013-03-05 | 2015-02-04 | 弗莱克斯电子有限责任公司 | 溢出通路 |
-
2002
- 2002-06-05 JP JP2002163831A patent/JP2004014659A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006066411A (ja) * | 2004-08-24 | 2006-03-09 | Sharp Corp | 窒化物半導体レーザ素子およびそれを用いた装置 |
JP4570422B2 (ja) * | 2004-08-24 | 2010-10-27 | シャープ株式会社 | 窒化物半導体レーザ素子およびそれを用いた装置 |
JP2007129162A (ja) * | 2005-11-07 | 2007-05-24 | Sharp Corp | 半導体レーザ装置および半導体レーザ素子 |
US7653110B2 (en) | 2007-04-27 | 2010-01-26 | Ricoh Company, Ltd. | Semiconductor laser apparatus and method for mounting semiconductor laser apparatus |
JP2009212176A (ja) * | 2008-03-03 | 2009-09-17 | Nec Corp | 半導体レーザ |
JP2010245207A (ja) * | 2009-04-03 | 2010-10-28 | Opnext Japan Inc | マルチビーム半導体レーザ装置 |
CN104332448A (zh) * | 2013-03-05 | 2015-02-04 | 弗莱克斯电子有限责任公司 | 溢出通路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2533637B2 (ja) | 光電子デバイスとこれに結合された光導波管より成る素子の製造方法 | |
US6467972B2 (en) | Optical interconnection module | |
US5671315A (en) | Optical parts fixing apparatus and method of manufacturing the same | |
JP5262118B2 (ja) | 光モジュールの製造方法 | |
JP3909257B2 (ja) | 光結合装置 | |
JP3731542B2 (ja) | 光モジュール及び光モジュールの実装方法 | |
JP2013080900A (ja) | 発光モジュール | |
JP2005043622A (ja) | 光半導体モジュール及びその製造方法 | |
JPWO2002089274A1 (ja) | 光通信装置 | |
US20010028768A1 (en) | Optical waveguide transmitter-receiver module | |
JP3139423B2 (ja) | 光素子の実装構造 | |
JP2002033546A (ja) | 面型光素子、面型光素子実装体、その作製方法、およびそれを用いた光配線装置 | |
JPS62276892A (ja) | 電子部品 | |
US10816740B2 (en) | Flip chip bonding onto a photonic integrated circuit | |
JP2004014659A (ja) | 半導体レーザ装置 | |
US7018110B2 (en) | Optical module | |
JP2000304953A (ja) | 光配線層及びその製造方法並びに光・電気配線基板及びその製造方法並びに実装基板 | |
JP4104889B2 (ja) | 光半導体装置 | |
JPH1123913A (ja) | 受光モジュール | |
EP1378777A2 (en) | Optical waveguide device, manufacturing method thereof, and optical communication apparatus | |
JPH08110446A (ja) | 光伝送モジュール | |
JP2000156510A (ja) | 光半導体素子および光半導体素子の製造方法ならびに光電子装置 | |
JP2000091692A (ja) | 光素子搭載部構造 | |
JP7331272B2 (ja) | 光デバイス | |
JP2009253176A (ja) | 光電変換モジュール及び光サブアセンブリ |