JP2003195083A - 光導波路素子の製造方法 - Google Patents
光導波路素子の製造方法Info
- Publication number
- JP2003195083A JP2003195083A JP2001395157A JP2001395157A JP2003195083A JP 2003195083 A JP2003195083 A JP 2003195083A JP 2001395157 A JP2001395157 A JP 2001395157A JP 2001395157 A JP2001395157 A JP 2001395157A JP 2003195083 A JP2003195083 A JP 2003195083A
- Authority
- JP
- Japan
- Prior art keywords
- clad layer
- core
- forming
- etching
- upper clad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/30—Optical coupling means for use between fibre and thin-film device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/424—Mounting of the optical light guide
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4245—Mounting of the opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/426—Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
- G02B6/4261—Packages with mounting structures to be pluggable or detachable, e.g. having latches or rails
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
- G02B6/4221—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera
- G02B6/4224—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera using visual alignment markings, e.g. index methods
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 光導波路素子は，実装基板への搭載時の垂直
方向光軸合わせのため，反応性イオンエッチング等によ
り，上部クラッド層の膜厚調整を行う必要があった。し
かしエッチングのばらつきやエッチングレートの深さ依
存により膜厚の調整が難しく，工程数増大と歩留まりの
悪化を招いていた。 【解決手段】 本発明の光導波路素子の製造方法におい
ては，光軸高さ調整部にエッチング工程を施さず，上部
クラッド層とコア層の成膜工程のみで形成し，この両膜
を膜厚制御性に優れるプラズマＣＶＤ法を使用するた
め，簡易で膜厚精度に優れた高さ調整部を有する光導波
路素子を得ることができ，実装時における高精度の垂直
方向光軸合わせが可能となる。また，コア形成と同一の
フォトリソグラフィによりアライメントマーカを形成す
ることにより，平面方向光軸合わせも精度の高いものと
することができる。
方向光軸合わせのため，反応性イオンエッチング等によ
り，上部クラッド層の膜厚調整を行う必要があった。し
かしエッチングのばらつきやエッチングレートの深さ依
存により膜厚の調整が難しく，工程数増大と歩留まりの
悪化を招いていた。 【解決手段】 本発明の光導波路素子の製造方法におい
ては，光軸高さ調整部にエッチング工程を施さず，上部
クラッド層とコア層の成膜工程のみで形成し，この両膜
を膜厚制御性に優れるプラズマＣＶＤ法を使用するた
め，簡易で膜厚精度に優れた高さ調整部を有する光導波
路素子を得ることができ，実装時における高精度の垂直
方向光軸合わせが可能となる。また，コア形成と同一の
フォトリソグラフィによりアライメントマーカを形成す
ることにより，平面方向光軸合わせも精度の高いものと
することができる。
Description
【０００１】
【発明の属する技術分野】本発明は，実装基板上に，光
ファイバや光電子部品と共に搭載され，精密な光軸合わ
せを可能なものとできる，経済的な光導波路素子の製造
方法に関するものである。
ファイバや光電子部品と共に搭載され，精密な光軸合わ
せを可能なものとできる，経済的な光導波路素子の製造
方法に関するものである。
【０００２】
【従来の技術】従来，光導波路素子の実装方法には「光
送受信モジュール」特開平１０一１３３０６９（京セラ
株式会社，柏崎昭）に開示されているものがあった。こ
の方法は，光導波路素子とこれに結合される光ファイバ
や光電子部品が，それぞれ同一のＳｉ基板上に集約され
るように実装され，この際，光導波路素子の光導波路素
子層側の上面はＳｉ基板の上面を基準面として面合わせ
されるようにして実装され，光導波路素子のクラッド層
の膜厚を調整することにより光ファイバあるいは光電子
部品のＳｉ基板上面からの高さである光軸高さと整合さ
れるようにしたものであった。すなわち，各々の光部品
を搭載精度のみで光軸調整することにより経済的な光伝
送モジュールの提供を実現するものであった。
送受信モジュール」特開平１０一１３３０６９（京セラ
株式会社，柏崎昭）に開示されているものがあった。こ
の方法は，光導波路素子とこれに結合される光ファイバ
や光電子部品が，それぞれ同一のＳｉ基板上に集約され
るように実装され，この際，光導波路素子の光導波路素
子層側の上面はＳｉ基板の上面を基準面として面合わせ
されるようにして実装され，光導波路素子のクラッド層
の膜厚を調整することにより光ファイバあるいは光電子
部品のＳｉ基板上面からの高さである光軸高さと整合さ
れるようにしたものであった。すなわち，各々の光部品
を搭載精度のみで光軸調整することにより経済的な光伝
送モジュールの提供を実現するものであった。
【０００３】ここで用いられる光導波路素子は，光伝搬
特性上コア上の上部クラッドの膜厚として約１５μｍ以
上を要するが，前記光軸高さは半導体レーザやフォトダ
イオードの光軸高さが一般に約１０μｍであるため上部
クラッドの膜厚としても約１０μｍとする必要がある。
従って上部クラッド層の膜厚はコア上において厚く，高
さ調整部において薄い凸形状となる。従来，この凸形状
を得るためには，約１５μｍの膜厚で形成した上部クラ
ッド膜の高さ調整部のみを反応性イオンエッチング等の
手法によりエッチングすることにより形成するものであ
った。
特性上コア上の上部クラッドの膜厚として約１５μｍ以
上を要するが，前記光軸高さは半導体レーザやフォトダ
イオードの光軸高さが一般に約１０μｍであるため上部
クラッドの膜厚としても約１０μｍとする必要がある。
従って上部クラッド層の膜厚はコア上において厚く，高
さ調整部において薄い凸形状となる。従来，この凸形状
を得るためには，約１５μｍの膜厚で形成した上部クラ
ッド膜の高さ調整部のみを反応性イオンエッチング等の
手法によりエッチングすることにより形成するものであ
った。
【０００４】
【発明が解決しようとする課題】ところで，このような
従来技術による光導波路素子では，エッチングレート
は，エッチング深さに依存して変化し，またエッチング
が進行するに伴いチャンバー内に付着する反応生成物の
付着具合等にも影響されるため，安定させることが困難
である。従って，エッチングする度に高さ測定を行い，
補正しながらエッチングを繰り返すといった煩雑な工程
を必要としていた。また，エッチング過多の場合，再度
膜厚調整のため上部クラッドを堆積しなければならず，
工程数の増加を招いていた。
従来技術による光導波路素子では，エッチングレート
は，エッチング深さに依存して変化し，またエッチング
が進行するに伴いチャンバー内に付着する反応生成物の
付着具合等にも影響されるため，安定させることが困難
である。従って，エッチングする度に高さ測定を行い，
補正しながらエッチングを繰り返すといった煩雑な工程
を必要としていた。また，エッチング過多の場合，再度
膜厚調整のため上部クラッドを堆積しなければならず，
工程数の増加を招いていた。
【０００５】さらに，エッチングレートのチャンバー内
ばらつきやウェハ面内ばらつきの影響により，ウェハ間
またウェハ面内均一なエッチングが困難であり，歩留ま
りの低下を招いていた。
ばらつきやウェハ面内ばらつきの影響により，ウェハ間
またウェハ面内均一なエッチングが困難であり，歩留ま
りの低下を招いていた。
【０００６】以上述べた問題点に起因して，従来の方法
による光導波路素子の製造方法は，生産性に乏しく，光
導波路素子を経済的に生産する際の障害となっていた。
による光導波路素子の製造方法は，生産性に乏しく，光
導波路素子を経済的に生産する際の障害となっていた。
【０００７】本発明は，従来の光導波路素子の製造方法
が有する上記問題点に鑑みてなされたものであり，本発
明の目的は，精密な光軸調整の可能な，新規かつ改良さ
れた光導波路素子の製造方法を提供することである。
が有する上記問題点に鑑みてなされたものであり，本発
明の目的は，精密な光軸調整の可能な，新規かつ改良さ
れた光導波路素子の製造方法を提供することである。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め，実装基板上に，光ファイバや光電子部品と共に搭載
される光導波路素子の製造方法において：下部クラッド
層を兼ねる基板上に，光路としてコアを形成する工程
と；前記コアを側方の光軸高さ調整部に対して凸形状に
上部クラッド層で覆う凸形クラッド層形成工程と；を含
むことを特徴とする光導波路素子の製造方法が提供され
る。ここで，前記凸形クラッド層形成工程について，以
下に３つの例を示す。
め，実装基板上に，光ファイバや光電子部品と共に搭載
される光導波路素子の製造方法において：下部クラッド
層を兼ねる基板上に，光路としてコアを形成する工程
と；前記コアを側方の光軸高さ調整部に対して凸形状に
上部クラッド層で覆う凸形クラッド層形成工程と；を含
むことを特徴とする光導波路素子の製造方法が提供され
る。ここで，前記凸形クラッド層形成工程について，以
下に３つの例を示す。
【０００９】（第１の例）前記凸形クラッド層形成工程
は，前記下部クラッド層を兼ねる基板上に，前記コアを
形成する工程と，後に前記光軸高さ調整部となる予定箇
所を含む前記コア側方に，エッチングストッパ膜をパタ
ーニング形成する工程と，第１の上部クラッド層を全面
に成膜する工程と，前記第１の上部クラッド層上に，前
記コア上方を覆うようにエッチングマスクを形成する工
程と，前記エッチングマスクで被覆された部位以外の前
記第１の上部クラッド層を前記エッチングストッパ膜を
露出するまで，エッチングする工程と，前記エッチング
ストッパ膜，及び前記エッチングマスクを除去する工程
と，第２の上部クラッド層を全面に成膜する工程と，を
含んでいる。
は，前記下部クラッド層を兼ねる基板上に，前記コアを
形成する工程と，後に前記光軸高さ調整部となる予定箇
所を含む前記コア側方に，エッチングストッパ膜をパタ
ーニング形成する工程と，第１の上部クラッド層を全面
に成膜する工程と，前記第１の上部クラッド層上に，前
記コア上方を覆うようにエッチングマスクを形成する工
程と，前記エッチングマスクで被覆された部位以外の前
記第１の上部クラッド層を前記エッチングストッパ膜を
露出するまで，エッチングする工程と，前記エッチング
ストッパ膜，及び前記エッチングマスクを除去する工程
と，第２の上部クラッド層を全面に成膜する工程と，を
含んでいる。
【００１０】（第２の例）前記凸形クラッド層形成工程
は，前記下部クラッド層を兼ねる基板上に，前記コア
と，第１の高さ調整層を形成する工程と，前記第１の高
さ調整層上にエッチングストッパ膜をパターニング形成
する工程と，第１の上部クラッド層を全面に成膜する工
程と，前記第１の上部クラッド層上に，前記コア上方を
覆うようにエッチングマスクを形成する工程と，前記エ
ッチングマスクで被覆された部位以外の前記第１の上部
クラッド層を前記エッチングストッパ膜を露出するま
で，エッチングする工程と，前記エッチングマスクのみ
を除去する工程と，第２の上部クラッド層を全面に成膜
する工程と，を含んでいる。
は，前記下部クラッド層を兼ねる基板上に，前記コア
と，第１の高さ調整層を形成する工程と，前記第１の高
さ調整層上にエッチングストッパ膜をパターニング形成
する工程と，第１の上部クラッド層を全面に成膜する工
程と，前記第１の上部クラッド層上に，前記コア上方を
覆うようにエッチングマスクを形成する工程と，前記エ
ッチングマスクで被覆された部位以外の前記第１の上部
クラッド層を前記エッチングストッパ膜を露出するま
で，エッチングする工程と，前記エッチングマスクのみ
を除去する工程と，第２の上部クラッド層を全面に成膜
する工程と，を含んでいる。
【００１１】（第３の例）前記凸形クラッド層形成工程
は，前記下部クラッド層を兼ねる基板上に，全面にコア
膜を被着する工程と，前記コア膜上に，後に前記光軸高
さ調整部となる予定箇所にエッチングストッパ膜を，後
に前記コアとなる予定部にコアパターン形成用エッチン
グマスクをパターニング形成する工程と，第１の上部ク
ラッド層を全面に成膜する工程と，前記エッチングスト
ッパ膜上方を覆うようにマーカエッチングマスクを形成
する工程と，前記マーカエッチングマスクで被覆された
部位以外の前記第１の上部クラッド層，及びコア膜をエ
ッチングする工程と，前記コアパターン形成用エッチン
グマスクのみを除去する工程と，第２の上部クラッド層
を全面に成膜する工程と，前記第２の上部クラッド層上
に，前記コア上方を覆うようにエッチングマスクを形成
する工程と，前記エッチングマスクで被覆された部位以
外の前記第２の上部クラッド層を前記マーカエッチング
マスクが露出するまで，エッチングする工程と，前記マ
ーカエッチングマスク，及び前記エッチングマスクを除
去する工程と，を含んでいる。
は，前記下部クラッド層を兼ねる基板上に，全面にコア
膜を被着する工程と，前記コア膜上に，後に前記光軸高
さ調整部となる予定箇所にエッチングストッパ膜を，後
に前記コアとなる予定部にコアパターン形成用エッチン
グマスクをパターニング形成する工程と，第１の上部ク
ラッド層を全面に成膜する工程と，前記エッチングスト
ッパ膜上方を覆うようにマーカエッチングマスクを形成
する工程と，前記マーカエッチングマスクで被覆された
部位以外の前記第１の上部クラッド層，及びコア膜をエ
ッチングする工程と，前記コアパターン形成用エッチン
グマスクのみを除去する工程と，第２の上部クラッド層
を全面に成膜する工程と，前記第２の上部クラッド層上
に，前記コア上方を覆うようにエッチングマスクを形成
する工程と，前記エッチングマスクで被覆された部位以
外の前記第２の上部クラッド層を前記マーカエッチング
マスクが露出するまで，エッチングする工程と，前記マ
ーカエッチングマスク，及び前記エッチングマスクを除
去する工程と，を含んでいる。
【００１２】こうして製造した光導波路素子は，コア上
部に必要な上部クラッド層膜厚を確保することができる
のに加え，実装基準面に面合わせされる光軸高さ調整部
は，成膜工程のみで形成され，エッチング工程を施され
ないためエッチングレート不具合，エッチングばらつき
の影響を受けることなく，簡易で，高歩留まりで，高精
度な光軸高さ調整が可能な光導波路素子を得ることがで
きる。
部に必要な上部クラッド層膜厚を確保することができる
のに加え，実装基準面に面合わせされる光軸高さ調整部
は，成膜工程のみで形成され，エッチング工程を施され
ないためエッチングレート不具合，エッチングばらつき
の影響を受けることなく，簡易で，高歩留まりで，高精
度な光軸高さ調整が可能な光導波路素子を得ることがで
きる。
【００１３】また，前記コア上方の凸部の上部クラッド
層は，膜厚が合計約１５μｍ以上に形成することが好ま
しい。
層は，膜厚が合計約１５μｍ以上に形成することが好ま
しい。
【００１４】これにより，コア上部に光伝搬特性上必要
な上部クラッド層膜厚を確保することができる。
な上部クラッド層膜厚を確保することができる。
【００１５】また，前記光軸高さ調整部は，下部クラッ
ド層表面からの厚みを，前記コアの半分の厚みと，光フ
ァイバ及び光電子部品の光軸高さとを加えた大きさとな
るように形成することが好ましい。
ド層表面からの厚みを，前記コアの半分の厚みと，光フ
ァイバ及び光電子部品の光軸高さとを加えた大きさとな
るように形成することが好ましい。
【００１６】これにより，光導波路素子を実装基板に搭
載する際に，光ファイバや光電子部品との精度良い垂直
方向光軸合わせが可能となる。
載する際に，光ファイバや光電子部品との精度良い垂直
方向光軸合わせが可能となる。
【００１７】さらに，コア，並びに上部クラッド層は，
プラズマＣＶＤ法にて形成することが好ましい。
プラズマＣＶＤ法にて形成することが好ましい。
【００１８】プラズマＣＶＤ法による成膜は，ウェハ面
内の膜厚ばらつきが小さく，また精密な膜厚制御が可能
なため，より高歩留まりで，より高精度な光軸高さ調整
部を形成することができる。
内の膜厚ばらつきが小さく，また精密な膜厚制御が可能
なため，より高歩留まりで，より高精度な光軸高さ調整
部を形成することができる。
【００１９】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる光導波路素子の製造方法の好適な実施の
形態について詳細に説明する。なお，本明細書及び図面
において，実質的に同一の機能構成を有する構成要素に
ついては，同一の符号を付することにより重複説明を省
略する。
本発明にかかる光導波路素子の製造方法の好適な実施の
形態について詳細に説明する。なお，本明細書及び図面
において，実質的に同一の機能構成を有する構成要素に
ついては，同一の符号を付することにより重複説明を省
略する。
【００２０】図１〜図５は，本発明による実施形態の光
導波路素子実装構造を示す図であり，図１は，実装基板
上に光導波路素子，光ファイバ，光半導体素子を実装し
た時の正面図，図２は光導波路素子のみの正面図，図３
は実装基板のみの正面図，図４はＡ−Ａ断面図，図５は
Ｂ−Ｂ断面図である。光導波路素子の実装時には，光導
波路素子をフェイスダウン状態にして，図３の実装基板
のアライメントマーカ１５に，図２の光導波路素子のア
ライメントマーカ１６を目合わせすることによって，実
装基板に対して平面方向の位置決めをしており，垂直方
向については，図５の断面図に示すように，光導波路素
子の光軸高さ調整部１９の膜厚のみで位置決めされてい
る。そのため，平面方向光軸合わせは，精度良い目合わ
せが出来るアライメントマーカを形成することが重要で
あり，垂直方向光軸合わせは，光軸高さ調整部１９の厚
みを精度良く形成することが重要となる。このように実
装の位置合わせを精度良く行うことによって，光導波路
素子のコアと光ファイバや光半導体素子のコアの位置合
わせを高精度なものにすることができる。
導波路素子実装構造を示す図であり，図１は，実装基板
上に光導波路素子，光ファイバ，光半導体素子を実装し
た時の正面図，図２は光導波路素子のみの正面図，図３
は実装基板のみの正面図，図４はＡ−Ａ断面図，図５は
Ｂ−Ｂ断面図である。光導波路素子の実装時には，光導
波路素子をフェイスダウン状態にして，図３の実装基板
のアライメントマーカ１５に，図２の光導波路素子のア
ライメントマーカ１６を目合わせすることによって，実
装基板に対して平面方向の位置決めをしており，垂直方
向については，図５の断面図に示すように，光導波路素
子の光軸高さ調整部１９の膜厚のみで位置決めされてい
る。そのため，平面方向光軸合わせは，精度良い目合わ
せが出来るアライメントマーカを形成することが重要で
あり，垂直方向光軸合わせは，光軸高さ調整部１９の厚
みを精度良く形成することが重要となる。このように実
装の位置合わせを精度良く行うことによって，光導波路
素子のコアと光ファイバや光半導体素子のコアの位置合
わせを高精度なものにすることができる。
【００２１】（第１の実施の形態）図６は，この発明の
第１の実施例を示す光導波路素子の製造方法を説明する
ための工程断面図である。以下，工程を追って説明す
る。図６（ａ）では，下部クラッド層を兼ねる基板３０
上に，コア３２，および後の工程においてエッチングス
トッパ膜として作用するエッチングストッパ膜３４が形
成されている。ここでは基板３０には石英基板を用いて
いるが，これは上部クラッド層と屈折率を合わせて下部
クラッド層を兼ねさせるようにするためである。また，
コア３２にはクラッド層より屈折率を大きくするためＧ
ｅ（ゲルマニウム）をドーパントとして含む石英ガラス
を用いた。コア３２は液体ソースを原料に用いたプラズ
マＣＶＤ（Ｃｈｅｍｉｃａ１ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法により５．０μｍの膜厚で成膜した後，
ホトリソグラフィおよび反応性イオンエッチングにより
パターニングして形成した。エッチングストッパ３４
は，コア３２形成に先立ち，石英膜とのエッチング選択
比が大きいタングステンを主成分とする金属膜を約０．
５μｍスパッタ法により成膜した後，ホトリソグラフィ
および反応性イオンエッチングによりパターニングして
形成した。
第１の実施例を示す光導波路素子の製造方法を説明する
ための工程断面図である。以下，工程を追って説明す
る。図６（ａ）では，下部クラッド層を兼ねる基板３０
上に，コア３２，および後の工程においてエッチングス
トッパ膜として作用するエッチングストッパ膜３４が形
成されている。ここでは基板３０には石英基板を用いて
いるが，これは上部クラッド層と屈折率を合わせて下部
クラッド層を兼ねさせるようにするためである。また，
コア３２にはクラッド層より屈折率を大きくするためＧ
ｅ（ゲルマニウム）をドーパントとして含む石英ガラス
を用いた。コア３２は液体ソースを原料に用いたプラズ
マＣＶＤ（Ｃｈｅｍｉｃａ１ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法により５．０μｍの膜厚で成膜した後，
ホトリソグラフィおよび反応性イオンエッチングにより
パターニングして形成した。エッチングストッパ３４
は，コア３２形成に先立ち，石英膜とのエッチング選択
比が大きいタングステンを主成分とする金属膜を約０．
５μｍスパッタ法により成膜した後，ホトリソグラフィ
および反応性イオンエッチングによりパターニングして
形成した。
【００２２】次に図６（ｂ）に示すように，プラズマＣ
ＶＤ法により第１の上部クラッド層３６となる石英膜を
５μｍの膜厚で成膜した後，コア３２上方を覆うように
エッチングマスク３８を形成する。エッチングマスク３
８はエッチングストッパ膜３４と同一の工程を用いて形
成する。更に，反応性イオンエッチングによりエッチン
グマスク３８で被覆された部位以外の第１の上部クラッ
ド層３６をエッチングする。この際，少なくともエッチ
ングストッパ膜３４が露出するまでエッチングを行う
（図６（ｃ））。
ＶＤ法により第１の上部クラッド層３６となる石英膜を
５μｍの膜厚で成膜した後，コア３２上方を覆うように
エッチングマスク３８を形成する。エッチングマスク３
８はエッチングストッパ膜３４と同一の工程を用いて形
成する。更に，反応性イオンエッチングによりエッチン
グマスク３８で被覆された部位以外の第１の上部クラッ
ド層３６をエッチングする。この際，少なくともエッチ
ングストッパ膜３４が露出するまでエッチングを行う
（図６（ｃ））。
【００２３】その後，エッチングストッパ膜３４および
エッチングマスク３８を除去したのが図６（ｄ）であ
る。そして図６（ｅ）に示すように，プラズマＣＶＤ法
により第２の上部クラッド層４０となる石英膜をここで
は１１．５μｍの膜厚で成膜する。
エッチングマスク３８を除去したのが図６（ｄ）であ
る。そして図６（ｅ）に示すように，プラズマＣＶＤ法
により第２の上部クラッド層４０となる石英膜をここで
は１１．５μｍの膜厚で成膜する。
【００２４】以上説明した方法により作製される光導波
路素子を，これに結合される光ファイバや光電子部品
と，それぞれ同一のＳｉ基板上に集約されるように実装
するが，その際の実装基板と光導波路素子の断面図を図
７に示す。Ｓｉ基板上の基準面からの光軸高さが９．０
μｍの半導体レーザやフォトダイオードを用いる場合に
は，光導波路素子の高さ調整部である第２の上部クラッ
ド層の膜厚は，前記９．０μｍにコア膜厚の半分の２．
５μｍ（５．０μｍ／２）を加えた１１．５μｍ必要と
なるが，実際に，第２の上部クラッド層の膜厚を１１．
５μｍとしたので，半導体レーザやフォトダイオードの
光軸高さと合致させることができる。
路素子を，これに結合される光ファイバや光電子部品
と，それぞれ同一のＳｉ基板上に集約されるように実装
するが，その際の実装基板と光導波路素子の断面図を図
７に示す。Ｓｉ基板上の基準面からの光軸高さが９．０
μｍの半導体レーザやフォトダイオードを用いる場合に
は，光導波路素子の高さ調整部である第２の上部クラッ
ド層の膜厚は，前記９．０μｍにコア膜厚の半分の２．
５μｍ（５．０μｍ／２）を加えた１１．５μｍ必要と
なるが，実際に，第２の上部クラッド層の膜厚を１１．
５μｍとしたので，半導体レーザやフォトダイオードの
光軸高さと合致させることができる。
【００２５】なお，プラズマＣＶＤ法では石英膜の成膜
レートを０．１μｍ／分前後で制御できるため，成膜時
間を制御することにより所望の膜厚を精度良く得ること
ができる。さらにプラズマＣＶＤ法では例えば３インチ
の基板内での膜厚均一性は，平均膜厚１０μｍ時に土
０．２μｍ程度が十分に確保できるため，基板面内での
膜厚ばらつきによる光軸高さばらつきに起因した半導体
レーザやフォトダイオードとの接続損失の増大は無視で
きる範囲である。
レートを０．１μｍ／分前後で制御できるため，成膜時
間を制御することにより所望の膜厚を精度良く得ること
ができる。さらにプラズマＣＶＤ法では例えば３インチ
の基板内での膜厚均一性は，平均膜厚１０μｍ時に土
０．２μｍ程度が十分に確保できるため，基板面内での
膜厚ばらつきによる光軸高さばらつきに起因した半導体
レーザやフォトダイオードとの接続損失の増大は無視で
きる範囲である。
【００２６】また，コア周囲の上部クラッド層膜厚は，
第１の上部クラッド層膜厚と第２の上部クラッド層膜厚
の和である１６．５μｍ（５．０μｍ＋１１．５μｍ）
となるので，光伝搬特性上必要な１５μｍ以上の膜厚を
確保できる。
第１の上部クラッド層膜厚と第２の上部クラッド層膜厚
の和である１６．５μｍ（５．０μｍ＋１１．５μｍ）
となるので，光伝搬特性上必要な１５μｍ以上の膜厚を
確保できる。
【００２７】（第２の実施の形態）図８は，この発明の
第２の実施例を示す光導波路素子の製造方法を説明する
ための工程断面図である。以下，工程を追って説明す
る。なお，第１の実施例と同様の工程についての詳細な
説明は省略する。図８（ａ）では，下部クラッド層を兼
ねる基板３０上に，コア３２，コア３２と同一工程で形
成される第１の高さ調整層３３，および第１の高さ調整
層３３上に後の工程においてエッチングストッパ膜とし
て作用するエッチングストッパ膜３４が形成されてい
る。ここでコア３２および第１の高さ調整層３３の膜厚
は５．０μｍとした。なお，エッチングストッパ膜３４
は光導波路素子の実装時の平面方向光軸合わせマーカと
しても機能する。
第２の実施例を示す光導波路素子の製造方法を説明する
ための工程断面図である。以下，工程を追って説明す
る。なお，第１の実施例と同様の工程についての詳細な
説明は省略する。図８（ａ）では，下部クラッド層を兼
ねる基板３０上に，コア３２，コア３２と同一工程で形
成される第１の高さ調整層３３，および第１の高さ調整
層３３上に後の工程においてエッチングストッパ膜とし
て作用するエッチングストッパ膜３４が形成されてい
る。ここでコア３２および第１の高さ調整層３３の膜厚
は５．０μｍとした。なお，エッチングストッパ膜３４
は光導波路素子の実装時の平面方向光軸合わせマーカと
しても機能する。
【００２８】次に図８（ｂ）に示すように，第１の上部
クラッド層３６となる石英膜を１０μｍの膜厚で成膜し
た後，コア３２上方を覆うようにエッチングマスク３８
を形成する。更に，エッチングマスク３８で被覆された
部位以外の第１の上部クラッド層３６をエッチングす
る。この際，少なくともエッチングストッパ膜３４が露
出するまでエッチングを行う（図８（ｃ））。
クラッド層３６となる石英膜を１０μｍの膜厚で成膜し
た後，コア３２上方を覆うようにエッチングマスク３８
を形成する。更に，エッチングマスク３８で被覆された
部位以外の第１の上部クラッド層３６をエッチングす
る。この際，少なくともエッチングストッパ膜３４が露
出するまでエッチングを行う（図８（ｃ））。
【００２９】その後，フォトリソグラフィおよびエッチ
ングにより，エッチングマスク３８のみを除去したの
が，図８（ｄ）である。そして図８（ｅ）に示すよう
に，第２の上部クラッド層４０となる石英膜をここでは
６．５μｍの膜厚で成膜する。
ングにより，エッチングマスク３８のみを除去したの
が，図８（ｄ）である。そして図８（ｅ）に示すよう
に，第２の上部クラッド層４０となる石英膜をここでは
６．５μｍの膜厚で成膜する。
【００３０】以上説明した方法により作製される光導波
路素子を，これに結合される光ファイバや光電子部品
と，それぞれ同一のＳｉ基板上に集約されるように実装
するが，その際の実装基板と光導波路素子の断面図を図
９に示す。Ｓｉ基板上の基準面からの光軸高さが９．０
μｍの半導体レーザやフォトダイオードを用いる場合に
は，光導波路素子の高さ調整部である第１の高さ調整層
３３と第２の上部クラッド層４０の膜厚は，前記９．０
μｍにコア膜厚の半分の２．５μｍ（５．０μｍ／２）
を加えた１１．５μｍ必要となるが，実際には，第１の
高さ調整層１３の膜厚を５．０μｍ，第２の上部クラッ
ド層膜厚を６．５μｍとし，その和を１１．５μｍとし
たので，半導体レーザやフォトダイオードの光軸高さと
合致させることができる。なお，エッチングストッパ膜
３４の膜厚は通常１μｍ以下であるが，これを無視でき
ない場合には必要に応じて補正すればよい。
路素子を，これに結合される光ファイバや光電子部品
と，それぞれ同一のＳｉ基板上に集約されるように実装
するが，その際の実装基板と光導波路素子の断面図を図
９に示す。Ｓｉ基板上の基準面からの光軸高さが９．０
μｍの半導体レーザやフォトダイオードを用いる場合に
は，光導波路素子の高さ調整部である第１の高さ調整層
３３と第２の上部クラッド層４０の膜厚は，前記９．０
μｍにコア膜厚の半分の２．５μｍ（５．０μｍ／２）
を加えた１１．５μｍ必要となるが，実際には，第１の
高さ調整層１３の膜厚を５．０μｍ，第２の上部クラッ
ド層膜厚を６．５μｍとし，その和を１１．５μｍとし
たので，半導体レーザやフォトダイオードの光軸高さと
合致させることができる。なお，エッチングストッパ膜
３４の膜厚は通常１μｍ以下であるが，これを無視でき
ない場合には必要に応じて補正すればよい。
【００３１】また，コア周囲の上部クラッド層膜厚は，
第１の上部クラッド層膜厚と第２の上部クラッド層膜厚
の和である１６．５μｍ（１０．０μｍ＋６．５μｍ）
となるので，光伝搬特性上必要な１５μｍ以上の膜厚を
確保できる。
第１の上部クラッド層膜厚と第２の上部クラッド層膜厚
の和である１６．５μｍ（１０．０μｍ＋６．５μｍ）
となるので，光伝搬特性上必要な１５μｍ以上の膜厚を
確保できる。
【００３２】さらに，エッチングストッパ膜３４はコア
３２と同一フォトマスクを用いたホトリソグラフィ工程
でパターン形成されるため，コア位置に対し高精度な平
面方向光軸合わせマーカとしても機能する。すなわち，
図９に示したように，ａ，ｂ，ｃの各相対位置は高精度
に作製されているため，Ｓｉ基板側のアライメントマー
カとａ，ｃを合わせれば，自ずとコア中心である光軸位
置ｂは，光ファイバや光電子部品の水平方向の光軸と高
精度に調整することができる。
３２と同一フォトマスクを用いたホトリソグラフィ工程
でパターン形成されるため，コア位置に対し高精度な平
面方向光軸合わせマーカとしても機能する。すなわち，
図９に示したように，ａ，ｂ，ｃの各相対位置は高精度
に作製されているため，Ｓｉ基板側のアライメントマー
カとａ，ｃを合わせれば，自ずとコア中心である光軸位
置ｂは，光ファイバや光電子部品の水平方向の光軸と高
精度に調整することができる。
【００３３】（第３の実施の形態）図１０は，この発明
の第３の実施例を示す光導波路素子の製造方法を説明す
るための工程断面図である。以下，工程を追って説明す
る。なお，第１および第２の実施例と同様の工程につい
ての詳細な説明は省略する。図１０（ａ）では，下部ク
ラッド層を兼ねる基板３０上に，コアをパターン形成す
る前のコア膜３１，およびコア膜３１上に平面方向光軸
合わせマーカとなるエッチングストッパ膜３４と後の工
程においてコアパターン形成用エッチングマスク３５が
形成されている。ここでコア膜３１の膜厚は５．０μｍ
とした。
の第３の実施例を示す光導波路素子の製造方法を説明す
るための工程断面図である。以下，工程を追って説明す
る。なお，第１および第２の実施例と同様の工程につい
ての詳細な説明は省略する。図１０（ａ）では，下部ク
ラッド層を兼ねる基板３０上に，コアをパターン形成す
る前のコア膜３１，およびコア膜３１上に平面方向光軸
合わせマーカとなるエッチングストッパ膜３４と後の工
程においてコアパターン形成用エッチングマスク３５が
形成されている。ここでコア膜３１の膜厚は５．０μｍ
とした。
【００３４】次に図１０（ｂ）に示すように，第１の上
部クラッド層３６となる石英膜を６．５μｍの膜厚で成
膜した後，マーカとなるエッチングストッパ膜３４上方
を覆うようにマーカエッチングマスク３７を形成する。
更に，マーカエッチングマスク３７で被覆された部位以
外の第１の上部クラッド層３６およびコア膜３１をエッ
チングする。この際，少なくともコア膜３１が除去され
るまでエッチングを行う（図１０（ｃ））。
部クラッド層３６となる石英膜を６．５μｍの膜厚で成
膜した後，マーカとなるエッチングストッパ膜３４上方
を覆うようにマーカエッチングマスク３７を形成する。
更に，マーカエッチングマスク３７で被覆された部位以
外の第１の上部クラッド層３６およびコア膜３１をエッ
チングする。この際，少なくともコア膜３１が除去され
るまでエッチングを行う（図１０（ｃ））。
【００３５】その後，フォトリソグラフィおよびエッチ
ングにより，コア３２上のコアパターン形成用エッチン
グマスク３５のみを除去した後，第２の上部クラッド層
４０となる石英膜をここでは１５μｍの膜厚で成膜した
のが図１０（ｄ）である。そして図１０（ｅ）に示すよ
うに，コア３２上方を覆うようにエッチングマスク３８
を形成し，エッチングマスク３８で被覆された部位以外
の第２の上部クラッド層４０をエッチングする。この
際，少なくともマーカエッチングマスク３７が露出する
までエッチングを行う。更に図１０（ｆ）に示すよう
に，マーカエッチングマスク３７およびエッチングマス
ク３８を除去する。
ングにより，コア３２上のコアパターン形成用エッチン
グマスク３５のみを除去した後，第２の上部クラッド層
４０となる石英膜をここでは１５μｍの膜厚で成膜した
のが図１０（ｄ）である。そして図１０（ｅ）に示すよ
うに，コア３２上方を覆うようにエッチングマスク３８
を形成し，エッチングマスク３８で被覆された部位以外
の第２の上部クラッド層４０をエッチングする。この
際，少なくともマーカエッチングマスク３７が露出する
までエッチングを行う。更に図１０（ｆ）に示すよう
に，マーカエッチングマスク３７およびエッチングマス
ク３８を除去する。
【００３６】以上説明した方法により作製される光導波
路素子を，これに結合される光ファイバや光電子部品
と，それぞれ同一のＳｉ基板上に集約されるように実装
するが，その際の実装基板と光導波路素子の断面図を図
１１に示す。Ｓｉ基板上の基準面からの光軸高さが９．
０μｍの半導体レーザやフォトダイオードを用いる場合
には，光導波路素子の高さ調整部であるコア膜と第１の
上部クラッド層の膜厚は，前記９．０μｍにコア膜厚の
半分の２．５μｍ（５．０μｍ／２）を加えた１１．５
μｍ必要となるが，実際に，コア膜厚を５．０μｍ，第
１の上部クラッド層膜厚を６．５μｍとし，その和を１
１．５μｍとしたので，半導体レーザやフォトダイオー
ドの光軸高さと合致させることができる。なお，エッチ
ングストッパ膜１４の膜厚は通常１μｍ以下であるが，
これを無視できない場合には必要に応じて補正すればよ
い。
路素子を，これに結合される光ファイバや光電子部品
と，それぞれ同一のＳｉ基板上に集約されるように実装
するが，その際の実装基板と光導波路素子の断面図を図
１１に示す。Ｓｉ基板上の基準面からの光軸高さが９．
０μｍの半導体レーザやフォトダイオードを用いる場合
には，光導波路素子の高さ調整部であるコア膜と第１の
上部クラッド層の膜厚は，前記９．０μｍにコア膜厚の
半分の２．５μｍ（５．０μｍ／２）を加えた１１．５
μｍ必要となるが，実際に，コア膜厚を５．０μｍ，第
１の上部クラッド層膜厚を６．５μｍとし，その和を１
１．５μｍとしたので，半導体レーザやフォトダイオー
ドの光軸高さと合致させることができる。なお，エッチ
ングストッパ膜１４の膜厚は通常１μｍ以下であるが，
これを無視できない場合には必要に応じて補正すればよ
い。
【００３７】また，コア周囲の上部クラッド層膜厚は，
第２の上部クラッド層膜厚である１５μｍであるので，
光伝搬特性上必要な１５μｍ以上の膜厚を確保できる。
さらに，マーカとなるエッチングストッパ膜３４はコア
３２と同一フオトマスクを用いたホトリソグラフィ工程
でパターン形成されるため，コア位置に対し高精度な平
面方向光軸合わせマーカとしても機能する。すなわち，
図１１に示したようにａ，ｂ，ｃの各相対位置は高精度
に作製されているため，Ｓｉ基板側のアライメントマー
カとａ，ｃを合わせれば，自ずとコア中心である光軸位
置ｂは，光ファイバや光電子部品の水平方向の光軸と高
精度に調整することができる。そして，第２の実施例の
ようにマーカ３４周囲のコア膜がエッチングされていな
いため，光導波路素子の実装時のマーカのエッジ検出を
画像処理で行う際の視認性に優れるという長所を有す
る。
第２の上部クラッド層膜厚である１５μｍであるので，
光伝搬特性上必要な１５μｍ以上の膜厚を確保できる。
さらに，マーカとなるエッチングストッパ膜３４はコア
３２と同一フオトマスクを用いたホトリソグラフィ工程
でパターン形成されるため，コア位置に対し高精度な平
面方向光軸合わせマーカとしても機能する。すなわち，
図１１に示したようにａ，ｂ，ｃの各相対位置は高精度
に作製されているため，Ｓｉ基板側のアライメントマー
カとａ，ｃを合わせれば，自ずとコア中心である光軸位
置ｂは，光ファイバや光電子部品の水平方向の光軸と高
精度に調整することができる。そして，第２の実施例の
ようにマーカ３４周囲のコア膜がエッチングされていな
いため，光導波路素子の実装時のマーカのエッジ検出を
画像処理で行う際の視認性に優れるという長所を有す
る。
【００３８】以上，添付図面を参照しながら，光ファイ
バ，半導体レーザやフォトダイオードと相実装される光
導波路素子の場合を例に説明したが，他の光部品と相実
装される場合においても本発明は有効である。当業者で
あれば，特許請求の範囲に記載された技術的思想の範疇
内において各種の変更例または修正例に想到し得ること
は明らかであり，それらについても当然に本発明の技術
的範囲に属するものと了解される。
バ，半導体レーザやフォトダイオードと相実装される光
導波路素子の場合を例に説明したが，他の光部品と相実
装される場合においても本発明は有効である。当業者で
あれば，特許請求の範囲に記載された技術的思想の範疇
内において各種の変更例または修正例に想到し得ること
は明らかであり，それらについても当然に本発明の技術
的範囲に属するものと了解される。
【００３９】
【発明の効果】以上説明したように，本発明による光導
波路素子の製造方法において，半導体レーザやフォトダ
イオードと実装基板上に搭載される際に，実装基準面に
面合わせされる光軸高さ調整部に対して，コアを凸形状
に上部クラッド層で覆う工程について，コア上部に光伝
搬特性上必要な上部クラッド層膜厚を確保することがで
きるのに加え，実装基準面に面合わせされる光軸高さ調
整部は，上部クラッド層形成時の膜厚とコア層形成時の
膜厚のみで厚みが規定され，成膜工程のみで，エッチン
グ工程を施されないため，エッチングレート不具合，エ
ッチングばらつきの影響を受けることなく，また，成膜
工程は，ウェハ面内の膜厚ばらつきが小さく，また精密
な膜厚制御が可能なプラズマＣＶＤ法にて形成されてい
るので，簡易で，より高歩留まりで，より高精度な光軸
高さ調整が可能な光導波路素子を得ることができる。つ
まりは，実装時における高精度の垂直方向光軸合わせが
可能となり，また，コア形成と同一のフォトリソグラフ
ィによりアライメントマーカを形成することにより，実
装時における平面方向光軸合わせも精度の高いものとす
ることができる。
波路素子の製造方法において，半導体レーザやフォトダ
イオードと実装基板上に搭載される際に，実装基準面に
面合わせされる光軸高さ調整部に対して，コアを凸形状
に上部クラッド層で覆う工程について，コア上部に光伝
搬特性上必要な上部クラッド層膜厚を確保することがで
きるのに加え，実装基準面に面合わせされる光軸高さ調
整部は，上部クラッド層形成時の膜厚とコア層形成時の
膜厚のみで厚みが規定され，成膜工程のみで，エッチン
グ工程を施されないため，エッチングレート不具合，エ
ッチングばらつきの影響を受けることなく，また，成膜
工程は，ウェハ面内の膜厚ばらつきが小さく，また精密
な膜厚制御が可能なプラズマＣＶＤ法にて形成されてい
るので，簡易で，より高歩留まりで，より高精度な光軸
高さ調整が可能な光導波路素子を得ることができる。つ
まりは，実装時における高精度の垂直方向光軸合わせが
可能となり，また，コア形成と同一のフォトリソグラフ
ィによりアライメントマーカを形成することにより，実
装時における平面方向光軸合わせも精度の高いものとす
ることができる。
【図１】実装基板上に光導波路素子，光ファイバ，光半
導体素子を実装した時の正面図である。
導体素子を実装した時の正面図である。
【図２】光導波路素子の正面図である。
【図３】実装基板の正面図である。
【図４】図１のＡ−Ａ断面図である。
【図５】図１のＢ−Ｂ断面図である。
【図６】本発明の第１の実施形態にかかる光導波路素子
の製造方法を示す工程断面図であり，（ａ）は下部クラ
ッド層上にコアとエッチングストッパを形成した後の
図，（ｂ）は第１の上部クラッド層を被着し，エッチン
グマスクを形成した後の図，（ｃ）はエッチングマスク
で被覆された部分以外の第１の上部クラッド層をエッチ
ングした後の図，（ｄ）はエッチングストッパ，エッチ
ングマスクを共に除去した後の図，（ｅ）は第２の上部
クラッド層を被着した後の図である。
の製造方法を示す工程断面図であり，（ａ）は下部クラ
ッド層上にコアとエッチングストッパを形成した後の
図，（ｂ）は第１の上部クラッド層を被着し，エッチン
グマスクを形成した後の図，（ｃ）はエッチングマスク
で被覆された部分以外の第１の上部クラッド層をエッチ
ングした後の図，（ｄ）はエッチングストッパ，エッチ
ングマスクを共に除去した後の図，（ｅ）は第２の上部
クラッド層を被着した後の図である。
【図７】実装基板上に第１の実施形態にかかる光導波路
素子を実装した際の断面図である。
素子を実装した際の断面図である。
【図８】本発明の第２の実施形態にかかる光導波路素子
の製造方法を示す工程断面図であり，（ａ）は下部クラ
ッド層上にコアと高さ調整層，更にその上にエッチング
ストッパを形成した後の図，（ｂ）は第１の上部クラッ
ド層を被着し，エッチングマスクを形成した後の図，
（ｃ）はエッチングマスクで被覆された部分以外の第１
の上部クラッド層をエッチングした後の図，（ｄ）はエ
ッチングストッパを除去した後の図，（ｅ）は第２の上
部クラッド層を被着した後の図である。
の製造方法を示す工程断面図であり，（ａ）は下部クラ
ッド層上にコアと高さ調整層，更にその上にエッチング
ストッパを形成した後の図，（ｂ）は第１の上部クラッ
ド層を被着し，エッチングマスクを形成した後の図，
（ｃ）はエッチングマスクで被覆された部分以外の第１
の上部クラッド層をエッチングした後の図，（ｄ）はエ
ッチングストッパを除去した後の図，（ｅ）は第２の上
部クラッド層を被着した後の図である。
【図９】実装基板上に第２の実施形態にかかる光導波路
素子を実装した際の断面図である。
素子を実装した際の断面図である。
【図１０】本発明の第３の実施形態にかかる光導波路素
子の製造方法を示す工程断面図であり，（ａ）は下部ク
ラッド層上にコア層を被着し，その上にエッチングスト
ッパをパターニング形成した後の図，（ｂ）は第１の上
部クラッド層を被着し，エッチングマスクを形成した後
の図，（ｃ）はエッチングマスク，エッチングストッパ
で被覆された部分以外の第１の上部クラッド層，並びに
コア層をエッチングした後の図，（ｄ）はエッチングス
トッパを除去し，第２の上部クラッド層を被着した後の
図，（ｅ）第２の上部クラッド層上にエッチングマスク
をパターニング形成し，エッチングした後の図，（ｆ）
はエッチングマスクを除去した後の図である。
子の製造方法を示す工程断面図であり，（ａ）は下部ク
ラッド層上にコア層を被着し，その上にエッチングスト
ッパをパターニング形成した後の図，（ｂ）は第１の上
部クラッド層を被着し，エッチングマスクを形成した後
の図，（ｃ）はエッチングマスク，エッチングストッパ
で被覆された部分以外の第１の上部クラッド層，並びに
コア層をエッチングした後の図，（ｄ）はエッチングス
トッパを除去し，第２の上部クラッド層を被着した後の
図，（ｅ）第２の上部クラッド層上にエッチングマスク
をパターニング形成し，エッチングした後の図，（ｆ）
はエッチングマスクを除去した後の図である。
【図１１】実装基板上に第３の実施形態にかかる光導波
路素子を実装した際の断面図である。
路素子を実装した際の断面図である。
１０ 実装基板
１１ 光導波路素子
１２ 光ファイバ
１３ 光半導体素子
１４ コアパターン
１５ 実装基板のアライメントマーカ
１６ 光導波路素子のアライメントマーカ
１７ 光ファイバのコア
１８ 光導波層
１９ 光軸高さ調整部
２０ キャビティ
３０ 基板
３１ コア膜
３２ コア
３３ 第１の高さ調整層
３４ エッチングストッパ膜
３５ コアパターン形成用エッチングマスク
３６ 第１の上部クラッド層
３７ マーカエッチングマスク
３８ エッチングマスク
４０ 第２の上部クラッド層
Claims (8)
- 【請求項１】 実装基板上に，光ファイバや光電子部品
と共に搭載される光導波路素子の製造方法において：下
部クラッド層を兼ねる基板上に，光路としてコアを形成
する工程と；前記コアを側方の光軸高さ調整部に対して
凸形状に上部クラッド層で覆う凸形クラッド層形成工程
と；を含むことを特徴とする光導波路素子の製造方法。 - 【請求項２】 前記凸形クラッド層形成工程は，前記下
部クラッド層を兼ねる基板上に，前記コアを形成する工
程と，後に前記光軸高さ調整部となる予定箇所を含む前
記コア側方に，エッチングストッパ膜をパターニング形
成する工程と，第１の上部クラッド層を全面に成膜する
工程と，前記第１の上部クラッド層上に，前記コア上方
を覆うようにエッチングマスクを形成する工程と，前記
エッチングマスクで被覆された部位以外の前記第１の上
部クラッド層を前記エッチングストッパ膜を露出するま
で，エッチングする工程と，前記エッチングストッパ
膜，及び前記エッチングマスクを除去する工程と，第２
の上部クラッド層を全面に成膜する工程と，を含むこと
を特徴とする請求項１に記載の光導波路素子の製造方
法。 - 【請求項３】 前記凸形クラッド層形成工程は，前記下
部クラッド層を兼ねる基板上に，前記コアと，第１の高
さ調整層を形成する工程と，前記第１の高さ調整層上に
エッチングストッパ膜をパターニング形成する工程と，
第１の上部クラッド層を全面に成膜する工程と，前記第
１の上部クラッド層上に，前記コア上方を覆うようにエ
ッチングマスクを形成する工程と，前記エッチングマス
クで被覆された部位以外の前記第１の上部クラッド層を
前記エッチングストッパ膜を露出するまで，エッチング
する工程と，前記エッチングマスクのみを除去する工程
と，第２の上部クラッド層を全面に成膜する工程と，を
含むことを特徴とする請求項１に記載の光導波路素子の
製造方法。 - 【請求項４】 前記凸形クラッド層形成工程は，前記下
部クラッド層を兼ねる基板上に，全面にコア膜を被着す
る工程と，前記コア膜上に，後に前記光軸高さ調整部と
なる予定箇所にエッチングストッパ膜を，後に前記コア
となる予定部にコアパターン形成用エッチングマスクを
パターニング形成する工程と，第１の上部クラッド層を
全面に成膜する工程と，前記エッチングストッパ膜上方
を覆うようにマーカエッチングマスクを形成する工程
と，前記マーカエッチングマスクで被覆された部位以外
の前記第１の上部クラッド層，及びコア膜をエッチング
する工程と，前記コアパターン形成用エッチングマスク
のみを除去する工程と，第２の上部クラッド層を全面に
成膜する工程と，前記第２の上部クラッド層上に，前記
コア上方を覆うようにエッチングマスクを形成する工程
と，前記エッチングマスクで被覆された部位以外の前記
第２の上部クラッド層を前記マーカエッチングマスクが
露出するまで，エッチングする工程と，前記マーカエッ
チングマスク，及び前記エッチングマスクを除去する工
程と，を含むことを特徴とする請求項１に記載の光導波
路素子の製造方法。 - 【請求項５】 前記コア上方の凸部の前記上部クラッド
層は，光伝搬特性上必要な膜厚に形成することを特徴と
する請求項１，２，３または４のいずれかに記載の光導
波路素子の製造方法。 - 【請求項６】 前記コア上方の凸部の前記上部クラッド
層は，１５μｍ以上の膜厚に形成することを特徴とする
請求項５に記載の光導波路素子の製造方法。 - 【請求項７】 前記光軸高さ調整部は，前記下部クラッ
ド層表面からの厚みを，前記コアの半分の厚みと，光フ
ァイバ及び光電子部品の光軸高さとを加えた大きさとな
るように形成することを特徴とする請求項１，２，３，
４，５または６のいずれかに記載の光導波路素子の製造
方法。 - 【請求項８】 前記コア，及び前記上部クラッド層は，
プラズマＣＶＤ法にて形成することを特徴とする請求項
１，２，３，４，５，６または７のいずれかに記載の光
導波路素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395157A JP2003195083A (ja) | 2001-12-26 | 2001-12-26 | 光導波路素子の製造方法 |
| US10/238,652 US6974714B2 (en) | 2001-12-26 | 2002-09-11 | Process for making light waveguide element |
| US11/196,271 US7323352B2 (en) | 2001-12-26 | 2005-08-04 | Process for making light waveguide element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395157A JP2003195083A (ja) | 2001-12-26 | 2001-12-26 | 光導波路素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003195083A true JP2003195083A (ja) | 2003-07-09 |
Family
ID=19188943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395157A Pending JP2003195083A (ja) | 2001-12-26 | 2001-12-26 | 光導波路素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6974714B2 (ja) |
| JP (1) | JP2003195083A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005017761A (ja) * | 2003-06-26 | 2005-01-20 | Tdk Corp | 光導波路および光導波路の製造方法 |
| WO2022118861A1 (ja) * | 2020-12-01 | 2022-06-09 | シチズン電子株式会社 | 光デバイス |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4213491B2 (ja) * | 2002-03-19 | 2009-01-21 | 富士通マイクロエレクトロニクス株式会社 | 光スイッチング素子の製造方法 |
| JP2009086238A (ja) * | 2007-09-28 | 2009-04-23 | Nec Corp | 平面光波回路及びその製造方法並びに光導波路デバイス |
| KR101354742B1 (ko) * | 2011-06-30 | 2014-01-22 | 가부시끼가이샤 도시바 | 템플릿 기판 및 그 제조 방법 |
| US10678412B2 (en) | 2014-07-31 | 2020-06-09 | Microsoft Technology Licensing, Llc | Dynamic joint dividers for application windows |
| US10254942B2 (en) | 2014-07-31 | 2019-04-09 | Microsoft Technology Licensing, Llc | Adaptive sizing and positioning of application windows |
| US10592080B2 (en) | 2014-07-31 | 2020-03-17 | Microsoft Technology Licensing, Llc | Assisted presentation of application windows |
| US10018844B2 (en) | 2015-02-09 | 2018-07-10 | Microsoft Technology Licensing, Llc | Wearable image display system |
| US9827209B2 (en) | 2015-02-09 | 2017-11-28 | Microsoft Technology Licensing, Llc | Display system |
| US9535253B2 (en) | 2015-02-09 | 2017-01-03 | Microsoft Technology Licensing, Llc | Display system |
| US9513480B2 (en) | 2015-02-09 | 2016-12-06 | Microsoft Technology Licensing, Llc | Waveguide |
| US11086216B2 (en) | 2015-02-09 | 2021-08-10 | Microsoft Technology Licensing, Llc | Generating electronic components |
| US10317677B2 (en) | 2015-02-09 | 2019-06-11 | Microsoft Technology Licensing, Llc | Display system |
| US9671577B2 (en) * | 2015-09-09 | 2017-06-06 | International Business Machines Corporation | Passive alignment of polymer waveguides |
| US10551557B2 (en) * | 2017-12-22 | 2020-02-04 | Microsoft Technology Licensing, Llc | Optical waveguide mount |
| DE102019210747B4 (de) * | 2019-07-19 | 2023-11-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Optisches system und verfahren zum herstellen eines optischen systems |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563979A (en) * | 1995-08-31 | 1996-10-08 | Lucent Technologies Inc. | Erbium-doped planar optical device |
| GB2312525A (en) * | 1996-04-24 | 1997-10-29 | Northern Telecom Ltd | Providing cladding on planar optical waveguide by heating to flow |
| US6501895B1 (en) * | 1998-06-29 | 2002-12-31 | International Business Machines Corporation | Optical device with a defined total device stress and method for manufacturing it |
| US20010046363A1 (en) * | 2000-03-03 | 2001-11-29 | Purchase Ken G. | Variable optical attenuators and optical shutters using a coupling layer in proximity to an optical waveguide (II) |
-
2001
- 2001-12-26 JP JP2001395157A patent/JP2003195083A/ja active Pending
-
2002
- 2002-09-11 US US10/238,652 patent/US6974714B2/en not_active Expired - Lifetime
-
2005
- 2005-08-04 US US11/196,271 patent/US7323352B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005017761A (ja) * | 2003-06-26 | 2005-01-20 | Tdk Corp | 光導波路および光導波路の製造方法 |
| WO2022118861A1 (ja) * | 2020-12-01 | 2022-06-09 | シチズン電子株式会社 | 光デバイス |
| JPWO2022118861A1 (ja) * | 2020-12-01 | 2022-06-09 | ||
| JP7331272B2 (ja) | 2020-12-01 | 2023-08-22 | シチズン電子株式会社 | 光デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| US7323352B2 (en) | 2008-01-29 |
| US20050277213A1 (en) | 2005-12-15 |
| US6974714B2 (en) | 2005-12-13 |
| US20030118309A1 (en) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7323352B2 (en) | Process for making light waveguide element | |
| US7778504B2 (en) | Optical waveguide device and manufacturing method thereof | |
| US7184630B2 (en) | Optical coupling module with self-aligned etched grooves and method for fabricating the same | |
| CN102356337B (zh) | 光波导装置及其制造方法 | |
| US5299276A (en) | Waveguide type optical device and method for manufacturing the same | |
| US6083843A (en) | Method of manufacturing planar lightwave circuits | |
| EP1850157B1 (en) | Manufacturing method of an optical waveguide device | |
| US6913705B2 (en) | Manufacturing method for optical integrated circuit having spatial reflection type structure | |
| JP2823044B2 (ja) | 光結合回路及びその製造方法 | |
| US6841486B2 (en) | Optical substrate having alignment fiducials | |
| US20040042752A1 (en) | Method for fabricating planar light waveguide circuits with vertical taper structure | |
| JP2004286959A (ja) | 光導波路の製造方法および光導波路 | |
| JP3100698B2 (ja) | 導波路型光デバイスの製造方法 | |
| JP2893093B2 (ja) | ファイバ・ガイド部付き光導波路の製作方法 | |
| KR101079768B1 (ko) | 평면형 광도파로 제조방법 | |
| JPH09133828A (ja) | ファイバと平面導波管との結合を備える物およびその物の製造方法 | |
| JPH05249334A (ja) | 石英系ミラー導波路の製造方法 | |
| JP2003004966A (ja) | 膜厚変化薄膜の製造方法及びこれを用いた光導波路 | |
| JP3754949B2 (ja) | 光半導体素子表面実装用シリコン基板とその製造方法 | |
| KR20050008097A (ko) | 광도파로 소자 제조방법 | |
| JPH04343304A (ja) | 光導波路と光ファイバの接続方法 | |
| JPH08313757A (ja) | 光結合装置の製造方法 | |
| WO2003034115A2 (en) | Coupling a semiconducter laser to an optical waveguide | |
| JP2000321451A (ja) | ハイブリッド光導波回路チップ | |
| JPH1138249A (ja) | ハイブリッド光集積回路及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051004 |