KR101079768B1 - 평면형 광도파로 제조방법 - Google Patents

평면형 광도파로 제조방법 Download PDF

Info

Publication number
KR101079768B1
KR101079768B1 KR1020090090213A KR20090090213A KR101079768B1 KR 101079768 B1 KR101079768 B1 KR 101079768B1 KR 1020090090213 A KR1020090090213 A KR 1020090090213A KR 20090090213 A KR20090090213 A KR 20090090213A KR 101079768 B1 KR101079768 B1 KR 101079768B1
Authority
KR
South Korea
Prior art keywords
layer
core layer
reflection suppression
forming
chromium
Prior art date
Application number
KR1020090090213A
Other languages
English (en)
Other versions
KR20110032627A (ko
Inventor
이창권
백수현
유양수
Original Assignee
주식회사 큐닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 큐닉스 filed Critical 주식회사 큐닉스
Priority to KR1020090090213A priority Critical patent/KR101079768B1/ko
Publication of KR20110032627A publication Critical patent/KR20110032627A/ko
Application granted granted Critical
Publication of KR101079768B1 publication Critical patent/KR101079768B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/35—Optical coupling means having switching means
    • G02B6/3596—With planar waveguide arrangement, i.e. in a substrate, regardless if actuating mechanism is outside the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 평면형 광도파로 제조방법에 관한 것으로서, 수정기판의 상면 및 저면에 실리콘 산화막으로 증착하는 단계와, 수정기판 상면에 증착된 상부 실리콘 산화막 위에 코어층을 형성하는 단계와, 코어층 위에 하드 마스크용 크롬소재로 크롬층을 형성하는 단계와, 크롬층 위에 반사 억제소재 소재로 반사 억제층을 형성하는 단계와, 반사억제층 위에 포토레지스터층을 형성하여 형성하고자하는 도파로 패턴에 대응하게 포터레지스터층으로부터 코어층까지 식각에 의해 패턴닝하는 단계와, 식각처리된 코어층 위에 상부 클래딩 소재로 상부 클래딩층을 형성하는 단계를 포함한다. 이러한 평면형 광도파로 제조방법에 의하면, 8인치 이상의 수정기판의 양면에 형성된 실리콘 산화막에 의해 코어층 형성이후 어닐링 과정에서의 휨 또는 뒤틀림이 억제되고, 하드 마스크로 적용되는 크롬층 위에 반사억제층을 형성하여 코어층을 패턴닝 함으로써 포토레지스터층의 두께를 얇게 적용할 수 있어 식각 정밀도를 높일 수 있고 언터컷 발생을 억제할 수 있다.
광도파로, 실리콘 산화막, 반사억제층, 8인치 수정기판

Description

평면형 광도파로 제조방법{method of manufacturing planar lightwave circuit}
본 발명은 평면형 광도파로 제조방법에 관한 것으로서, 상세하게는 8인치 이상의 대구경 수정기판 상에 광도파로를 정밀하게 형성하는 평면형 광도파로 제조방법에 관한 것이다.
광집적회로를 구성하는 광소자들 중 광도파로는 가장 기본적으로 사용되는 소자로서, 광신호를 한 곳에서 다른 곳으로 전송하는데 이용될 뿐만 아니라 도파로의 구조에 따라 광신호를 분할하거나, 모으는 것이 가능해지고, 변조, 복조, 스위칭 및 다중화 등의 기능도 수행할 수 있다.
또한, 기판상에 광도파로를 제작할 경우 광섬유에 비해 구조적으로 안전하고, 소형으로 제작할 수 있을 뿐만 아니라 다양하고 복잡한 광회로 요소 및 발광소자, 수광소자, 신호처리용 소자 등을 함께 집적하는 것이 용이한 장점을 제공한다.
기판상에 제작되는 평면형 광도파로(planar lightwave circuit)는 일반적으로 실리콘 기판 위에 하부 클래드층, 코어층 및 상부 클래드층을 갖는 구조로 제작된다. 또한, 최근에는 하부 클래드층을 생략할 수 있도록 하부 클래드층 기능을 할 수 있는 수정(Quartz) 기판 상에 코어층을 바로 형성하는 방법이 알려져 있다.
그런데, 수정기판 위에 코어층을 바로 증착하는 경우 코어층을 원하는 도파로 구조에 대응되게 마스크층을 이용하여 식각시 이종 재료인 코어층과 수정기판의 식각률 차이에 의해 식각 이온들이 코어층과 수정기판의 경계면 사이에 주로 밀집됨으로서 코어층의 수직한 식각면을 따라 수정기판 내까지 일정깊이로 식각되는 언더컷(under cut)이 발생되는 문제점이 있다. 이러한 언더컷 발생은 식각과정을 거쳐 패턴닝된 코어층 상부와 노출된 수정기판 위에 상부 클래드층을 증착시 코어층이 언터컷에 의해 기울여지거나 찌그러지는 것과 같이 형상이 변형되어 균일도(uniformity)가 저하되고, 이러한 형상변형은 결과적으로 도파광의 광손실을 야기시킨다.
한편, 수정기판 상에 광도파로를 제작하는 경우 수정기판 위에 코어층을 형성한 후 고온에서 어닐링(annealing) 공정을 수행하는데, 4인치 이하의 수정기판의 경우 열충격에 의한 휨이나 뒤틀림이 크게 발생하지 않으나, 6인치 이상 특히 8인치 수정기판의 경우 열충격에 의해 중앙부분과 가장자리와의 높낮이 차이가 커지는 휨 또는 뒤틀림이 크게 발생하여 후속되는 사진식각 공정(Lithography)을 정상적으로 수행하기 어려워 현재까지 8인치 이상의 수정기판에 대해서는 종래의 방법에 의해 광도파로를 정밀하게 제작하기 어렵다.
즉, 8인치 이상의 수정기판의 경우 코어층 증착 공정 이후 휨이나 뒤틀림 발생이 커져 식각공정을 위해 적용되는 포토레지스터 층을 균일하게 코팅하기 어렵고, 수정기판의 휨에 의해 패턴닝을 위해 반도체 제조공정에서 흔히 사용하는 광정 열방식에 적용되는 스테퍼(Stepper)나 스캐너(Scanner) 장비를 사용할 수가 없을 뿐만아니라, 또 다른 광정열방식인 컨택방식으로도 기판의 중심과 가장자리간의 패턴닝 선폭이나 선폭간의 간격차가 너무 크게 발생하기 때문에 정밀하게 정렬하기 어려운 문제점이 발생한다.
또한 실리콘 산화막(코아층)을 식각하기 위해 사용하는 하드마스크층이 금속 박막(주로 크롬)이기 때문에 자외선 반사율이 높고, 또한 포토리지스트와의 식각 선택비율이 약 3: 1로 낮아 기판 중앙과 가장자리와의 선폭이나 선폭간의 간격차가 크게 발생하여 제품수율을 저하시킨다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로서, 8인치 이상의 수정기판상에 휘거나 뒤틀리는 것을 억제하면서 광도파로를 정밀하게 제작할 수 있는 평면형 광도파로 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명에 따른 평면형 광도파로 제조방법은 가. 수정기판의 상면 및 저면에 실리콘 산화막으로 증착하는 단계와; 나. 상기 수정기판 상면에 증착된 상부 실리콘 산화막 위에 코어층을 형성하는 단계와; 다. 상기 코어층 위에 하드 마스크용 크롬소재로 크롬층을 형성하는 단계와; 라. 상기 크롬층 위에 반사 억제소재로 반사 억제층을 형성하는 단계와; 마. 상기 반사억제층 위에 포토레지스터층을 형성하여 형성하고자하는 도파로 패턴에 대응하게 상기 포토레지스터층으로부터 상기 코어층까지 식각에 의해 패턴닝하는 단계와; 바. 상기 마단계를 거쳐 식각처리된 코어층 위에 상부 클래딩 소재로 상부 클래딩층을 형성하는 단계;를 포함한다.
바람직하게는 상기 반사억제층은 SiO2, SiNO, Si3N4 중 어느 하나로 형성된다.
상기 가 단계의 실리콘 산화막은 SiO2로 저압화학증착법에 의해 1 내지 4㎛의 두께로 형성하는 것이 바람직하다.
또한, 상기 나 단계는 게르마늄(Ge)과 붕소(B), 인(P) 중 적어도 둘 이상의 첨가물질이 SiO2에 첨가되어 4 내지 8㎛의 두께로 코어층을 형성하고, 형성된 코어층을 1100℃ 이상에서 1시간동안 어닐링하는 단계를 포함한다.
더욱 바람직하게는 상기 크롬층은 2000 내지 3500Å의 두께로 형성하고, 상기 반사억제층은 500 내지 3000Å의 두께로 형성한다.
본 발명에 따른 평면형 광도파로 제조방법에 의하면, 수정기판의 양면에 형성된 실리콘 산화막에 의해 코어층 형성이후 어닐링 과정에서의 휨 또는 뒤틀림이 억제되고, 하드 마스크로 적용되는 크롬층 위에 반사억제층을 형성하여 코어층을 패턴닝 함으로써 포토레지스터층의 두께를 얇게 적용할 수 있어 식각 정밀도를 높일 수 있고 언터컷 발생을 억제할 수 있다.
이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시 예에 따른 평면형 광도파로 제조방법을 더욱 상세하게 설명한다.
도 1은 본 발명에 따른 평면형 광도파로 제조과정을 나타내 보인 공정도이고, 도 2 내지 도 9는 도 1의 평면형 광도파로 제조공정에 대한 공정별 단면도이다.
먼저, 평면형 광도파로는 수정 기판(110) 위에 버퍼층으로서, 도 2에 도시된 바와 같이 상부 및 하부 실리콘 산화막(121)(122)을 증착한다(단계 10).
상부 및 하부 실리콘 산화막(121)(122)은 저압화학증착법(LPCVD; Low Pressure Chemical Vapor Deposition)에 의해 SiO2로 1 내지 4㎛의 두께로 증착한다. 여기서, 상부 및 하부 실리콘 산화막(121)(122)형성시 저압화학증착법을 적용하면 수정기판(110)에 대해 양면 증착이 동시에 이루어지면서도 한 꺼번에 대량 예를 들면 50 내지 100장까지 증착할 수 있는 장점을 제공한다.
상부 및 하부 실리콘 산화막(121)(122)은 증착 이후 1050 내지 1150℃, 더욱 바람직하게는 1100℃로 10초 내지 30초 동안 열처리한다.
또한, 상부 및 하부 실리콘 산화막(121)(122)은 SiO2로 이루어져 있어 수정기판(110)과의 열팽창 계수의 차이가 매우 적어 후속공정인 코어층(131) 형성과정에서의 어닐링 과정을 거치는 동안 8인치 이상의 수정기판(110)의 휨의 발생을 억제시키는 기능을 한다.
다음은 도 3에 도시된 바와 같이 상부 실리콘 산화막(121) 위에 코어층(131)을 증착한다(단계 12).
코어층(131)의 두께는 4 내지 8㎛의 두께로 증착한다.
코어층(131)은 규소산화물(SiO2)에 첨가물질 예를 들면, 게르마늄(Ge) 또는 붕소(B) 또는 인(P)이 첨가되어 형성된다.
코어층(131)은 일 예로서, 붕소(B) 2.5 내지 4.2 중량%, 인(P) 2.5 내지 3.5중량%, 규소산화물(SiO2) 86 내지 92중량%, 게르마늄(Ge) 3 내지 7중량%로 형성된다.
코어층(131)은 증착 이후 1100℃로 1시간 동안 열처리한다.
다음은 도 4에 도시된 바와 같이 코어층(131) 위에 하드 마스크용 크롬층(141)을 증착한다(단계 14).
크롬층(141)은 크롬소재로 2000 내지 3500Å의 두께로 형성한다.
단계 14 이후에는 도 5에 도시된 바와 같이 크롬층(141) 위에 반사 억제층(151)을 증착한다(단계 16).
반사 억제층(151)은 후속 공정에서 형성되는 포토레지스터층(161)과의 선택비가 1 : 1 정도로 거의 유사하면서도 자외선에 대한 반사율이 낮은 소재로 형성하는 것이 바람직하다.
또한, 반사 억제층(151)은 크롬층(141)과의 선택비가 20 : 1 이상이 되는 물질로 형성하는 것이 바람직하고 이 경우 금속식각공저에서 패턴폭이 줄어드는 현상을 방지할 수 있다.
반사억제층(151)은 PECVD(Plasma Enhanced CVD)에 의해 SiO2, SiNO, Si3N4 중 어느 하나로 500 내지 3000Å의 두께로 형성하는 것이 바람직하다.
여기서 반사 억제층(151)은 크롬층(141) 위에 포토레지스터층(161)을 바로 형성하여 식각시 크롬층(141)의 반사율이 높기 때문에 정밀한 패턴닝을 어렵게 할 뿐만아니라 식각시 포토레지터층(161)과 크롬층(141) 간의 선택비가 약 3 : 1 정도로 낮아 포토레지스터층(161)의 두께가 얇을 경우 식각과정에서 크롬층(141) 보다 포토레지스터층(161)이 먼저 제거되는 문제점을 해결하기 위해 적용된 것이다.
또한, 크롬층(141)과의 선택비를 고려하여 포토레지스터층(161)을 두껍게 형성하게 되면 식각 패턴을 정밀하게 제어하기 어려운 문제점이 발생된다.
따라서, 이러한 문제점을 개선하기 위해 적용된 반사 억제층(151)은 후속 공정에서 형성되는 포토레지스터층(161)의 식각시 선택비가 유사하고 자외선에 대한 반사율이 낮으며, 크롬층(141)과의 선택비가 20 :1 이상이 되기 때문에 포토레지스터층(161)의 두께를 얇게 할 수 있고, 크롬층(141) 식각과정에서 패턴폭을 일정하게 유지할 수 있어 식각 정밀도를 높여주는 장점을 제공한다.
다음은 반사 억제층(151) 위에 포토레지스터층(161)을 형성하고(단계 18), 형성하고자하는 도파로 구조에 대응되게 코어층(131)까지 즉, 상부 실리콘 산화막(121) 상면 까지 식각하는 패턴닝 과정을 수행한다.
이러한 코어층(131)의 패턴닝 과정을 더욱 상세하게 설명하면 먼저, 도 6에 도시된 바와 같이 반사억제층(151) 위에 형성된 포토레지스터층(161)을 노광 및 현상하여 형성하고자 하는 패턴에 대응되는 부분 이외의 제거대상 부분이 제거되게 식각하고(단계 20), 도 7에 도시된 바와 같이 포토레지스터층(161)의 부분 식각에 의해 노출된 반사억제층(151)까지 식각한 후 잔류된 포토레지스터층(161)을 제거한다(단계 22).
이후, 도 8에 도시된 바와 같이 식각과정을 거쳐 잔류된 반사 억제층(151)에 의해 보호된 크롬층(141) 부분은 남기고 노출된 크롬층(141)으로부터 코어층(131)까지 식각한다(단계 24).
여기서 크롬층(141)까지 식각한 후 반사억제층(151)을 제거하고, 식각 처리 된 크롬층(141)을 마스크로 하여 코어층(131)까지 식각한다.
이러한 식각과정에서 건식식각을 적용하는 경우 건식식각 장치 예를 들면 ICP(Ionization Coupled Plasma)를 이용하여 크롬층(141) 및 코어층(131)을 수직으로 식각한다.
단계 24 이후에는 잔류된 크롬층(141)을 제거하고(단계 26), 도 9에 도시된 바와 같이 식각처리된 코어층(131) 위에 상부 클래딩층(170)을 증착한다(단계 28).
상부 클래드층은 코어층(131) 보다 굴절율이 낮게 형성하면 된다.
일 예로서, 상부 클래드층(170)은 노출된 상부 실리콘 산화막(121)의 상면과 코어층(131)을 감싸도록 상부 클래드층(170)을 PECVD에 의해 증착한다.
상부 클래드층(170)은 붕소(B) 5 내지 7중량%, 인(P) 4 내지 5중량%, 규소산화물(SiO2) 88 내지 91중량%로 형성될 수 있다.
상부 클래드층(170)도 증착 이후 900℃로 2시간 동안 열처리하는 것이 바람직하다.
이러한 제조과정을 거쳐 제조된 광도파로는 상부 및 하부 실리콘 산화막(121)(122)이 수정기판(10) 상부 및 하부에 형성되어 있어 코어층(131)과의 열팽창계수 차이를 완충시키는 역할을 함으로써 계면 상호간의 접합성을 향상시키고, 박리를 억제함과 아울러 코어층(131)을 이루고 있는 성분의 상부 실리콘 산화막(121)으로의 확산이 억제되어 균일한 품질의 도파로를 제공할 수 있다.
또한, 코어층(131)의 형성과정에서 적용되는 어닐링 공정에서 휨 및 뒤틀림 이 억제되고, 후속되는 식각과정에서 코어층(131) 식각을 위해 적용되는 하드 마스크인 크롬층(141)을 반사 억제층(151)을 이용하여 식각함으로써 크롬층(141)의 식각 정밀도를 높여주고, 후속되는 코어층(131)의 식각과정에서도 코어층(131)의 언터컷 발생이 억제됨으로써 균일한 형상의 코어층(131)을 미세 선폭으로 정밀하게 패턴닝 할 수 있어 계면 부근에서의 굴절율 편차를 줄일 수 있어 품질을 향상시킬 수 있다.
도 1은 본 발명에 따른 평면형 광도파로 제조과정을 나타내 보인 공정도이고,
도 2 내지 도 9는 도 1의 평면형 광도파로 제조공정에 대한 공정별 단면도이다.

Claims (5)

  1. 평면형 광도파로 제조방법에 있어서,
    가. 수정기판의 상면 및 저면에 실리콘 산화막으로 증착하는 단계와;
    나. 상기 수정기판 상면에 증착된 상부 실리콘 산화막 위에 코어층을 형성하는 단계와;
    다. 상기 코어층 위에 하드 마스크용 크롬소재로 크롬층을 형성하는 단계와;
    라. 상기 크롬층 위에 반사 억제소재로 반사 억제층을 형성하는 단계와;
    마. 상기 반사억제층 위에 포토레지스터층을 형성하여 형성하고자하는 도파로 패턴에 대응하게 상기 포토레지스터층으로부터 상기 코어층까지 식각에 의해 패턴닝하는 단계와;
    바. 상기 마단계를 거쳐 식각처리된 코어층 위에 상부 클래딩 소재로 상부 클래딩층을 형성하는 단계;를 포함하는 것을 특징으로 하는 평면형 광도파로 제조방법.
  2. 제1항에 있어서, 상기 반사억제층은 SiO2, SiNO, Si3N4 중 어느 하나로 형성된 것을 특징으로 하는 평면형 광도파로 제조방법.
  3. 제2항에 있어서, 상기 실리콘 산화막은 SiO2로 저압화학증착법에 의해 1 내지 4㎛의 두께로 형성되는 것을 특징으로 하는 평면형 광도파로 제조방법.
  4. 제3항에 있어서, 상기 나 단계는 게르마늄과 붕소 중 적어도 하나의 첨가물질이 SiO2에 첨가되어 4 내지 8㎛의 두께로 코어층을 형성하고, 형성된 코어층을 1100℃에서 1시간동안 어닐링하는 단계를 포함하는 것을 특징으로 하는 평면형 광도파로 제조방법.
  5. 제4항에 있어서, 상기 크롬층은 2000 내지 3500Å의 두께로 형성하고, 상기 반사억제층은 500 내지 3000Å의 두께로 형성하는 것을 특징으로 하는 평면형 광도파로 제조방법.
KR1020090090213A 2009-09-23 2009-09-23 평면형 광도파로 제조방법 KR101079768B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090090213A KR101079768B1 (ko) 2009-09-23 2009-09-23 평면형 광도파로 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090213A KR101079768B1 (ko) 2009-09-23 2009-09-23 평면형 광도파로 제조방법

Publications (2)

Publication Number Publication Date
KR20110032627A KR20110032627A (ko) 2011-03-30
KR101079768B1 true KR101079768B1 (ko) 2011-11-03

Family

ID=43937346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090213A KR101079768B1 (ko) 2009-09-23 2009-09-23 평면형 광도파로 제조방법

Country Status (1)

Country Link
KR (1) KR101079768B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102253397B1 (ko) * 2016-11-23 2021-05-20 한국전자통신연구원 광 스위치의 제조방법 및 그의 구조

Also Published As

Publication number Publication date
KR20110032627A (ko) 2011-03-30

Similar Documents

Publication Publication Date Title
US7323352B2 (en) Process for making light waveguide element
US7492984B2 (en) Optical waveguide device and manufacturing method thereof
JP2006512611A (ja) 光導波路の作製方法
EP1850157B1 (en) Manufacturing method of an optical waveguide device
JP2002527787A (ja) 光導波路デバイス
KR101079768B1 (ko) 평면형 광도파로 제조방법
JP3911271B2 (ja) 光導波路及びその製造方法
JP2004286959A (ja) 光導波路の製造方法および光導波路
JPH0915440A (ja) ハイブリッド光集積用実装基板の作製方法
JP4088299B2 (ja) 光導波回路
KR100936800B1 (ko) 평면형 광도파로 구조체 및 그 제조방법
KR100361097B1 (ko) 유도결합형 플라즈마 식각장치를 이용한 광도파로 제조방법
JPH0720336A (ja) 光導波路の構造とその製造方法
JP5332776B2 (ja) 転写マスクの製造方法
WO2020129664A1 (ja) 光導波路とその製造方法
JP2017142423A (ja) 基板、光導波路素子、基板の製造方法、および光導波路素子の製造方法
JP2738121B2 (ja) 石英系光導波路の製造方法
WO2020240675A1 (ja) 光導波路およびその製造方法
JP4259963B2 (ja) 半導体装置及びその製造方法
KR20120028722A (ko) 광도파로 소자 및 그 제조방법
KR101007154B1 (ko) 평판형 배열 도파로 회절격자 제조방법
JPWO2004025342A1 (ja) デバイス製造方法
JP2008020715A (ja) 光導波路およびその製造方法
JP2004287173A (ja) 光導波路の製造方法
JP2002196165A (ja) ガラス導波路及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190821

Year of fee payment: 9