KR101354742B1 - 템플릿 기판 및 그 제조 방법 - Google Patents

템플릿 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101354742B1
KR101354742B1 KR1020120026627A KR20120026627A KR101354742B1 KR 101354742 B1 KR101354742 B1 KR 101354742B1 KR 1020120026627 A KR1020120026627 A KR 1020120026627A KR 20120026627 A KR20120026627 A KR 20120026627A KR 101354742 B1 KR101354742 B1 KR 101354742B1
Authority
KR
South Korea
Prior art keywords
region
substrate
impurity implantation
template
mesa
Prior art date
Application number
KR1020120026627A
Other languages
English (en)
Other versions
KR20130007409A (ko
Inventor
신고 가나미쯔
마사미쯔 이또
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20130007409A publication Critical patent/KR20130007409A/ko
Application granted granted Critical
Publication of KR101354742B1 publication Critical patent/KR101354742B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Mechanical Engineering (AREA)

Abstract

일 실시 형태에 따르면, 템플릿 기판은 기판 및 마스크를 포함한다. 이 기판은 기판의 상면의 중앙부에 형성된 메사 영역을 포함한다. 이 메사 영역은 메사 영역의 주위에서 기판의 영역보다 돌출되도록 구성된다. 이 메사 영역의 주변부의 일부 영역에서의 상층 부분에 불순물이 도입된다. 이 기판의 상면 위에 마스크 막이 제공된다.

Description

템플릿 기판 및 그 제조 방법{TEMPLATE SUBSTRATE AND METHOD FOR MANUFACTURING SAME}
<관련 출원 참조>
이 출원은 2011년 6월 30일자로 출원된 일본 특허원 제2011-146473호이 기초한 우선권의 이익을 주장하고, 상기 특허원의 전문 내용을 본원에 원용하기로 한다.
본원에 기재된 실시 형태는 일반적으로 템플릿(template) 기판 및 그 제조 방법에 관한 것이다.
종래, 반도체 장치의 제조에 포토리소그래피가 이용되어 왔다. 그러나, 반도체 장치의 미세화에 수반하여, 포토리소그래피의 해상력이 불충분하게 되어, 패턴의 형성이 곤란해지고 있다. 따라서, 최근, 포토리소그래피 대신, 나노임프린팅이 이용되기 시작했다.
나노임프린팅에서는, 석영 기판의 표면을 선택적으로 제거하여 석영 기판의 표면에 요철을 형성함으로써, 반도체 기판 위에 형성하고자 하는 레지스트 패턴을 반전시킨 패턴(디바이스 패턴) 및 정렬용의 정렬 마크를 형성하도록 나노임프린트용의 템플릿을 제작한다. 그리고, 패터닝해야 할 반도체 기판 위에 자외선 경화형의 레지스트 재료를 코팅하고, 이 레지스트 재료를 템플릿으로 압박한다. 다음에, 템플릿으로 압박한 채, 템플릿을 통해 레지스트 재료 상에 자외선을 조사하여 레지스트 재료를 경화시킨다. 따라서, 템플릿의 디바이스 패턴이 레지스트 재료 상으로 전사되어 레지스트 패턴이 형성된다. 나노임프린팅에서는, 종래의 포토리소그래피에서 문제로 되었던 초점 심도, 수차 및 노광량 등의 변동 요인이 적기 때문에, 1매의 템플릿을 제작함으로써 매우 용이하고 고정밀도로 다수의 레지스트 패턴을 형성할 수 있다.
그러나, 반도체 장치의 제조에는, 이미 패턴이 형성되어 있는 기판 위에 새로운 패턴을 형성하는 프로세스가 포함된다. 그러한 프로세스에서 나노임프린팅을 이용할 경우에는, 템플릿을 기판에 대하여 높은 정밀도로 정렬할 필요가 있다． 그러한 정렬은 템플릿에 형성된 정렬 마크와 기판 상에 형성된 정렬 마크를 서로 겹친 상태에서 가시광으로 관찰하면서 행한다.
그러나, 템플릿의 재료인 석영의 가시광에 대한 굴절률은, 자외선 경화형의 레지스트 재료의 가시광에 대한 굴절률과 거의 동일하기 때문에, 템플릿이 레지스트 재료를 압박하여 정렬 마크의 오목부(recess) 내로 레지스트 재료가 들어가면, 정렬 마크는 더 이상 볼 수가 없다. 이 때문에, 불행하게도, 정렬을 충분한 정밀도로 행할 수 없다.
도 1a는 제1 실시 형태에 따른 템플릿 기판을 예시하는 평면도이며, 도 1b는 템플릿 기판의 단면도.
도 2는 제1 실시 형태에 따른 템플릿 기판의 메사 영역을 예시하는 평면도.
도 3a는 제1 실시 형태에 따른 템플릿 기판의 메사 영역을 예시하는 단면도이며, 도 3b는 종축에 기판 표면으로부터의 거리를 나타내고 횡축에 불순물 농도를 나타낸, 도 3a에 도시하는 직선 A를 따르는 불순물 농도 프로파일을 예시하는 그래프.
도 4는 제1 실시 형태에 따른 템플릿 기판의 제조 방법을 예시하는 흐름도.
도 5a는 석영 기판을 예시하는 평면도이며, 도 5b는 석영 기판의 단면도.
도 6a 및 도 6b는 정렬 마크에 관한 정보를 나타내는 도면으로서, 도 6a는 템플릿의 중심을 원점으로 한 직교 좌표계를 이용하는 도면이고, 도 6b는 메사 영역의 각부(corner)를 원점으로 한 직교 좌표계를 이용하는 도면.
도 7은 제1 실시 형태에서의 정렬 마크 영역과 불순물 주입 영역의 관계를 예시하는 평면도.
도 8은 제1 실시 형태에서 사용하는 성형 어퍼쳐(formation aperture)를 예시하는 평면도.
도 9는 제1 실시 형태에서의 이온 주입 방법을 예시하는 도면.
도 10a 및 도 10b는 제1 실시 형태에 따른 템플릿 기판의 제조 방법을 예시하는 단면도.
도 11은 제1 실시 형태에서의 복제 템플릿의 제조 방법을 예시하는 블록도.
도 12a 내지 도 12g는 제1 실시 형태에서의 복제 템플릿의 제조 방법을 예시하는 공정 단면도.
도 13은 불순물 주입 영역의 실측 영역이 설정 영역으로부터 어긋났을 경우를 도시하는 평면도.
도 14는 제1 실시 형태의 제1 변형예에서의 정렬 마크 영역과 불순물 주입 영역의 관계를 예시하는 평면도.
도 15는 제1 실시 형태의 제1 변형예에서 사용하는 성형 어퍼쳐를 예시하는 평면도.
도 16은 제1 실시 형태의 제2 변형예에서 사용하는 성형 어퍼쳐를 예시하는 평면도.
도 17은 제2 실시 형태에 따른 템플릿 기판의 제조 방법을 예시하는 흐름도.
도 18a는 석영 기판을 예시하는 평면도이며, 도 18b는 석영 기판의 단면도.
도 19a 및 도 19b는 정렬 마크에 관한 정보를 나타내는 도면으로서, 도 19a는 템플릿의 중심을 원점으로 한 직교 좌표계를 이용하는 도면이고, 도 19b는 석영 기판의 각부를 원점으로 한 직교 좌표계를 이용하는 도면.
도 20은 제2 실시 형태에서 사용하는 성형 어퍼쳐를 예시하는 평면도.
도 21은 제2 실시 형태에서의 이온 주입 방법을 예시하는 도면.
도 22a는 제3 실시 형태에 따른 템플릿 기판을 도시하는 평면도이며, 도 22b는 템플릿 기판의 단면도.
일반적으로, 일 실시 형태에 따르면, 템플릿 기판은 기판 및 마스크를 포함한다. 기판은 기판의 상면의 중앙부에 형성된 메사 영역을 포함한다. 메사 영역은 이 메사 영역 주위에서 기판의 일부 영역보다 돌출되도록 구성된다. 메사 영역의 주변부의 일부 영역에서의 상층 부분에 불순물이 도입된다. 기판의 상면 위에 마스크 막이 제공된다.
일반적으로, 실시 형태에 따르면, 템플릿 기판의 제조 방법은 정렬 마크의 정보에 기초하여 기판에 정렬 마크가 형성될 영역을 포함한 불순물 주입 영역을 설정하는 공정 - 기판은 기판의 상면의 중앙부에 메사 영역을 포함하며, 메사 영역은 메사 영역 주위에서 기판의 영역보다 돌출하도록 구성되어 있음 -; 메사 영역의 각부, 메사 영역의 상호 인접하는 2개의 단부 연(end edges) 또는 메사 영역의 외측에 형성된 기준 패턴을 기준으로 하여 기판의 불순물 주입 영역의 위치를 특정하고, 특정된 불순물 주입 영역 내로 불순물을 주입하는 공정 및 기판의 상면 위에 마스크 막을 형성하는 공정을 포함한다.
일반적으로, 실시 형태에 따르면, 템플릿 기판의 제조 방법은 정렬 마크의 정보에 기초하여 기판에 정렬 마크를 형성할 영역을 포함한 불순물 주입 영역을 설정하는 공정 - 기판은 평판 형상을 가짐 -; 기판의 각부, 기판의 상호 인접하는 2개의 단부 연(end edges) 또는 기준 패턴을 기준으로 하여, 기판의 불순물 주입 영역의 위치를 특정하고, 특정된 불순물 주입 영역 내로 불순물을 주입하는 공정; 불순물 주입 영역을 포함하는 영역의 주위에서 기판의 영역에서의 기판의 상층 부분을 제거하는 공정 및 기판의 상면 위에 마스크 막을 형성하는 공정을 포함한다.
이하, 도면을 참조하면서 본 발명의 실시 형태에 대해서 설명한다.
우선, 제1 실시 형태에 대해서 설명한다.
도 1a는 제1 실시 형태에 따른 템플릿 기판을 예시하는 평면도이며, 도 1b는 도 1a의 단면도이다.
도 2는 제1 실시 형태에 따른 템플릿 기판의 메사 영역을 예시하는 평면도이다.
도 3a는 제1 실시 형태에 따른 템플릿 기판의 메사 영역을 예시하는 단면도이며, 도 3b는 종축에 기판 표면으로부터의 거리를 나타내고 횡축에 불순물 농도를 나타낸, 도 3a에 도시하는 직선 A를 따르는 불순물 농도 프로파일을 예시하는 그래프이다.
도 2에서는 마스크 막(12)은 도시를 생략하고 있다.
도 3b에서는, 불순물 농도 프로파일과 트렌치(16a)의 위치 관계를 나타내기 위해 트렌치(16a)도 도시된다.
이들 도면은 모식적이며, 각 부의 치수비 및 종횡비는 실제 템플릿 기판과 반드시 일치하지는 않는다. 이는 후술하는 다른 도면에 대해서도 마찬가지이다.
도 1a 및 도 1b에 도시한 바와 같이, 본 실시 형태에 따른 템플릿 기판(1)에는 석영으로 이루어지는 기판(11)이 제공되고, 기판(11)의 상면(11a) 위에는 마스크 막(12)이 제공된다. 기판(11)의 형상은 대략 직사각형의 판 형상이다. 기판(11)에는, 그 상면(11a)의 중앙부에 주위보다도 돌출된 메사 영역(13)이 형성되어 있다. 상방으로부터 보아 메사 영역(13)의 형상은 직사각형이다. 기판(11)의 상면(11a)에서의 메사 영역(13)의 상면과, 메사 영역(13) 이외의 기판(11)의 영역의 상면과는 서로 평행하다. 마스크 막(12)은 금속을 포함하는 박막이며, 예를 들어, 질화 크롬 막이다.
치수의 일례를 나타내면, 기판(11)은 상방으로부터 보아, 세로 및 가로의 길이가 각각 152㎜(밀리미터)의 정사각형이며, 두께는 6.35㎜이다. 메사 영역(13)은 상방으로부터 보아 1변의 길이가 26㎜, 다른 1변의 길이가 33㎜의 직사각형이며, 높이는 30㎛(마이크로미터)이다. 마스크 막(12)의 막 두께는, 예를 들어, 5 내지 10㎚(나노미터)이다.
도 2에 도시한 바와 같이, 메사 영역(13)의 중앙부에는, 디바이스 패턴이 형성될 영역인 디바이스 영역(14)이 설정되어 있다. 디바이스 패턴은 템플릿 기판(1)을 이용해서 템플릿을 제작할 때 형성되기 때문에, 템플릿 기판(1)에는 디바이스 패턴이 형성되지 않는다.
메사 영역(13)의 주변부의 일부, 즉, 디바이스 영역(14) 주위의 메사 영역(13)의 일부에서의 상층 부분에는 불순물 주입 영역(15)이 형성되어 있다. 불순물 주입 영역(15)에는 불순물이 도입된다. 불순물 주입 영역(15)은, 예를 들어, 메사 영역(13)의 각각의 각부에 배치된다. 불순물은, 예를 들어, 갈륨, 크세논, 안티몬, 아르곤, 인듐, 실리콘, 비소 또는 납이다. 불순물 주입 영역(15)의 내부에는, 정렬 마크가 형성될 영역인 정렬 마크 영역(16)이 설정되어 있다. 정렬 마크 또한 템플릿 기판(1)에는 형성되지 않고, 예를 들어, 디바이스 패턴과 동시에 형성된다.
도 3a에 도시한 바와 같이, 템플릿 기판(1)에 디바이스 패턴이 형성될 때, 디바이스 영역(14)에서 기판(11)의 상면(11a)에 트렌치(14a)가 형성된다. 정렬 마크가 형성될 때, 정렬 마크 영역(16)에서, 기판(11)의 상면(11a)에 복수 개의 트렌치(16a)가 서로 평행하게 주기적으로 형성된다. 트렌치(16a) 및 트렌치(14a)의 깊이는 서로 대략 동일한데, 예를 들어, 60㎚이다. 불순물 주입 영역(15)은 트렌치(16a)의 수직 방향 중간 부분에 위치하고 있다. 즉, 트렌치(16a)가 형성될 때, 트렌치(16a)는 불순물 주입 영역(15)을 수직 방향으로 관통한다. 불순물 주입 영역(15)의 외면은 반드시 일의적으로 규정할 수 있는 것은 아니지만, 도 3b에 도시한 바와 같이, 불순물 주입 영역(15)에서의 수직 방향을 따르는 불순물 농도 프로파일은 트렌치(16a)의 저면이 형성될 위치보다도 상방의 위치에서 최대값을 갖는다.
통상적으로, 반도체 장치를 나노임프린팅에 의해 대량 생산하는 경우에는, 마스터 템플릿 및 복제 템플릿의 2 종류의 템플릿을 제작한다. 마스터 템플릿에서는, 메사 영역이 형성되지 않은 평판 형상의 석영 기판에, 예를 들어, 전자 빔(electron beam) 리소그래피에 의해 디바이스 패턴 및 정렬 마크를 형성한다. 마스터 템플릿은, 통상적으로，1매만 제조된다. 한편, 복제 템플릿은 전술한 메사 영역이 형성된 템플릿 기판에 마스터 템플릿에 의해 디바이스 패턴 및 정렬 마크를 전사해서 제조한다. 이 복제 템플릿의 패턴을 반도체 기판에 전사함으로써 반도체 장치를 제조한다. 그러나, 반도체 기판에의 전사를 반복함으로써, 디바이스 패턴 및 정렬 패턴이 서서히 손상을 받기 때문에, 복제 템플릿은 소모품이다. 그러므로, 복제 템플릿은 마스터 템플릿을 이용해서 복수매 제조된다. 본 실시 형태에 따른 템플릿 기판은, 예를 들어, 복제 템플릿을 형성하기 위한 기판이다.
다음에, 본 실시 형태에 따른 템플릿 기판의 제조 방법에 대해서 설명한다.
도 4는 제1 실시 형태에 따른 템플릿 기판의 제조 방법을 예시하는 흐름도이다.
도 5a는 석영 기판을 예시하는 평면도이며, 도 5b는 도 5a의 단면도이다.
도 6a 및 도 6b는 정렬 마크에 관한 정보를 나타내는 도면이다. 도 6a는 템플릿의 중심을 원점으로 한 직교 좌표계를 이용하고, 도 6b는 메사 영역의 각부(corner)를 원점으로 한 직교 좌표계를 이용한다.
도 7은 제1 실시 형태에서의 정렬 마크 영역과 불순물 주입 영역의 관계를 예시하는 평면도이다.
도 8은 제1 실시 형태에서 사용하는 성형 어퍼쳐를 예시하는 평면도이다.
도 9는 제1 실시 형태에서의 이온 주입 방법을 예시하는 도면이다.
도 10a 및 도 10b는 제1 실시 형태에 따른 템플릿 기판의 제조 방법을 예시하는 단면도이다.
우선, 도 4의 스텝 S1 및 도 5a 및 도 5b에 도시한 바와 같이, 상면의 중앙부에 메사 영역(13)이 형성된 석영 기판(21)을 준비한다. 석영 기판(21)은 세로 및 가로의 길이가 각각 예를 들어, 152㎜ 이며, 두께가 예를 들어, 6.35㎜의 정사각형의 대략 평판 형상이다. 메사 영역(13)은, 예를 들어, 평판 형상의 석영판의 상면 중, 메사 영역(13)을 형성할 영역을 레지스트 막으로 덮은 상태에서, 불화수소산계의 에칭액을 이용해서 습식 에칭을 실시함으로써 형성할 수 있다. 메사 영역(13)은, 예를 들어, 세로 길이가 33㎜, 가로 길이가 26㎜의 장방형이며, 높이는 예를 들어, 30㎛이다.
다음에, 도 4의 스텝 S2에 도시한 바와 같이, 마스터 템플릿의 설계 정보로부터, 정렬 마크에 관한 정보를 취득한다. 구체적으로는, 정렬 마크 영역(16)의 개수, 위치 및 사이즈에 관한 정보를 취득한다. 이 정보는, 통상적으로，CAD(Computer　Aided　Design: 컴퓨터 지원 설계)에서 이용할 수 있는 데이터 포맷, 예를 들어, GDS 데이터 또는 MEBES 데이터 등으로 되어 있다.
도 6a에 도시한 바와 같이, 통상적으로, 그러한 데이터 포맷에서는, 템플릿의 중심을 원점으로 한 직교 좌표계에 의해 대상물의 위치 등이 정의되어 있다. 이 데이터는 마스터 템플릿의 설계 정보이므로, 메사 영역에 관한 정보는 포함되어 있지 않다.
따라서, 메사 영역(13)의 위치 및 사이즈에 관한 정보를 취득한다. 그리고, 데이터에서 가상적으로, 메사 영역의 대각선의 교점이 정렬 마크에 관한 데이터의 원점, 즉, 템플릿의 중심에서 겹친다. 이에 의해, 데이터에서, 정렬 마크 영역이 메사 영역 내에 배치된다.
다음에, 도 4의 스텝 S3 및 도 6b에 도시한 바와 같이, 메사 영역(13)의 각부를 원점으로 한 직교 좌표계를 설정한다. 그리고, 이 직교 좌표계가 기준이 되도록 정렬 마크 영역(16)의 좌표 데이터를 변환한다. 이에 의해, 각 정렬 마크 영역(16)의 기준 좌표는 원점에 가장 가까운 각부의 좌표일 수 있으며, M1(X1, Y1), M2(X2, Y2), … 과 같이 기술될 수 있다. 이때, 파라미터 X1, X2, …, Y1, Y2, … 는 모두 비교적 작은 양수이다.
다음에, 도 4의 스텝 S4 및 도 7에 도시한 바와 같이, 정렬 마크 영역(16)의 위치 정보에 기초하여 불순물 주입 영역(15)을 결정한다. 우선, 불순물의 이온 주입에 사용하는 이온 주입 장치(100)(도 9 참조)에 대한 주입 위치의 오차 Δd, 즉, 위치 어긋남 량의 값을 취득한다. 오차 Δd는 이온 빔(ion beam)을 조사할 때의 목표 위치와 실제로 조사된 위치 간의 어긋남 량이며, 이온 주입 장치마다 통계적으로 예측되는 값이다. 오차 Δd는, 예를 들어, 이온 주입 장치의 좌표 정렬시의 오차 및 조사의 정렬시의 오차 등에 의해 발생한다. 불순물 주입 영역(15)은 정렬 마크 영역(16)을 포함하도록 설정된다. 불순물 주입 영역(15)의 외연은 정렬 마크 영역(16)의 외연으로부터 오차 Δd 이상의 거리만큼 이격된 위치에 설정된다. 이에 의해, 불순물의 주입 위치가 오차 Δd의 범위 내에서 어긋났을 경우에도, 정렬 마크 영역(16)에는 불순물이 확실하게 주입된다. 본 실시 형태에서는, 상방으로부터 보아 불순물 주입 영역(15)의 형상은 직사각형이다.
불순물 주입 영역(15)의 외측에 있고 불순물 주입 영역(15)의 외연으로부터 오차 Δd 이상의 거리만큼 이격된 점들을 연결해서 폐쇄된 도형(closed figure)을 드로잉하고, 이 폐쇄된 도형을 정렬 마크 프레임(17)으로 이용한다. 예를 들어, 오차 Δd가 0.5㎛일 경우에는, 정렬 마크 프레임(17)은 정렬 마크 영역(16)에 비해, 세로 및 가로 길이가 각각 1㎛ 이상 큰 도형이다. 정렬 마크 프레임(17)은 가상적인 개념이며, 트렌치 등의 실체적 요소에는 직접은 대응하지 않는다. 본 실시 형태에서는, 정렬 마크 프레임(17)의 형상은 불순물 주입 영역(15)의 외연을 따르는 직사각형이다.
이와 같이, 정렬 마크 프레임(17)을 설정함으로써, 후술하는 불순물의 주입 공정에서, 주입 위치가 오차 Δd의 범위 내에서 어긋날 경우에도, 정렬 마크 프레임(17)의 외측에는 불순물이 주입되지 않게 된다. 이 때문에, 정렬 마크 프레임(17)은, 그 외부에는 불순물이 주입되지 않는 경계로서 이용될 수 있다. 이와 같이 하여, 정렬 마크 영역(16)의 내부에는 불순물이 확실하게 주입되게 하며, 정렬 마크 프레임(17)의 외부에는 불순물이 확실하게 주입되지 않도록 할 수 있다.
다음에, 도 4의 스텝 S5 및 도 8에 도시한 바와 같이, 스텝 S4에서 결정된 불순물 주입 영역(15)에 대응하는 성형 어퍼쳐(22)를 준비한다. 성형 어퍼쳐(22)는 석영 기판(21)에 불순물을 이온 주입할 때 이용되는 마스크이다. 성형 어퍼쳐(22)에는 불순물 주입 영역(15)에 대응한 개구부(22a) 이외에, 관찰용 창(22b)이 형성되어 있다. 개구부(22a)와 관찰용 창(22b)의 위치 관계는, 미리 파악되어 있다.
다음에, 도 4의 스텝 S6 및 도 9에 도시한 바와 같이, 이온 주입 장치(100)에 성형 어퍼쳐(22) 및 석영 기판(21)을 장착하고, 정렬을 행한다.
이하, 이온 주입 장치(100)의 구성에 대해서 간단히 설명한다.
이온 주입 장치(100)에는 정렬 가능한 XY 스테이지(101)가 설치되어 있다. XY 스테이지(101) 상에는, 시료 홀더(sample holder; 도시 생략)에 의해 석영 기판(21)이 장착된다.
XY 스테이지(101) 상에는, 이온 소스 챔버(102), 가속 기구(103), 질량 분석 자석(104) 및 빔 광학계(105)가 설치되어 불순물 이온의 경로를 형성한다. 그리고, 이 불순물 이온의 경로에 제공되도록 빔 광학계(105)와 XY 스테이지(101) 사이에 성형 어퍼쳐(22)를 배치한다.
성형 어퍼쳐(22)의 위에는 관찰 광원(106)이 또한 설치된다. 관찰 광원(106)으로부터 출사한 관찰 광이 성형 어퍼쳐(22)의 관찰용 창(22b)을 통해 XY 스테이지(101)에 도달하는 위치에 관찰 광원(106)을 배치한다. 관찰 광의 경로 위에는 하프 미러(107)가 제공된다. 하프 미러(107)에 의해 반사된 광이 입사하는 위치에, CCD(Charge　Coupled　Device: 전하 결합 소자) 카메라(108)가 제공된다.
다음에, 성형 어퍼쳐(22)와 석영 기판(21)의 정렬 방법에 대해서 설명한다.
우선, 관찰 광원(106)이 관찰 광을 출사하게끔 한다. 이 관찰 광은 하프 미러(107)를 투과하고, 성형 어퍼쳐(22)의 관찰용 창(22b)을 통과하고, 석영 기판(21) 또는 XY 스테이지(101)에 도달한다. 그리고, 석영 기판(21) 또는 XY 스테이지(101)에 의해 반사된 관찰 광은, 다시 관찰용 창(22b)을 통과하고, 하프 미러(107)에 의해 반사되어, CCD 카메라(108)에 입사한다. 이에 의해，CCD 카메라(108)에 의해, 석영 기판(21) 또는 XY 스테이지(101)를 관찰할 수 있다. 그리고, 관찰 영역에 석영 기판(21)의 메사 영역(13)의 각부 또는 상호 인접하는 2개의 단부 연이 위치하도록 XY 스테이지(101)를 조작하여 석영 기판(21)의 위치를 조정한다.
다음에, 메사 영역(13)의 단부 연의 기울기를 검출하고, 도 4의 스텝 S3에서 설정한 좌표계의 X축 및 Y축을 XY 스테이지(101)의 좌표계의 X축 및 Y축에 정렬시킨다. 다음에, 스텝 S3에서 좌표계의 원점으로서 이용한 메사 영역의 각부를 XY 스테이지(101)의 좌표계의 기준점에 일치되게끔 한다. 그 후, 정렬 마크 영역(16)의 기준 좌표 M1(X1, Y1), M2(X2, Y2), … 에 기초하여 XY 스테이지(101)를 더욱 구동시킴으로써, 불순물 주입 영역(15)에 불순물 이온이 주입되는 위치에 석영 기판(21)을 위치시킨다. 이와 같이 하여, 정렬이 완료된다.
다음에, 도 4의 스텝 S7 및 도 9에 도시한 바와 같이, 석영 기판(21) 내로 불순물 이온을 선택적으로 주입한다. 예를 들어, 불순물로서 갈륨을 사용하는 경우에는, 이온 소스 챔버(102) 내에 액체의 갈륨을 마련하고, 이것을 가열하면서 가속 기구(103)에 인출 전압을 인가한다. 이에 의해, 이온 소스 챔버(102)로부터 갈륨 이온이 인출되어 가속 기구(103)에 의해 가속된다. 그리고, 질량 분석 자석(104)을 통과시킴으로써 갈륨 이온의 순도를 높이고, 빔 광학계(105)에 의해 갈륨 이온을 평행한 빔 형상으로 한다. 이 갈륨 이온 빔은 성형 어퍼쳐(22)에 형성된 4 군데의 개구부(22a)를 통과함으로써 불순물 주입 영역(15)에 상당하는 형상으로 성형되어 석영 기판(21)에 조사된다. 일례에서는, 도즈량은 2×1016 내지 4×1016 ions/cm2이고 가속 전압은 50 kV 이하이다. 이 경우, 깊이가 60㎚ 이하의 얕은 깊이의 영역에 불순물이 주입된다. 이에 의해, 도 10a에 도시한 바와 같이, 석영 기판(21)에 불순물 주입 영역(15)이 형성된다. 그 결과, 기판(11)이 제작된다.
다음에, 도 4의 스텝 S8에 도시한 바와 같이, 기판(11)을 세정하고, 표면에 부착된 입자(particle) 및 불순물 이온의 주입에 의해 부착된 오염물(contamination)을 제거한다.
다음에, 도 4의 스텝 S9 및 도 10b에 도시한 바와 같이, 예를 들어, 스퍼터링에 의해, 기판(11)의 상면 위에 질화 크롬을 예를 들어, 5 내지 10㎚의 두께로 피착시켜 마스크 막(12)을 형성한다. 이와 같이 하여, 도 1a 내지 도 3b에 나타내는 템플릿 기판(1)이 제조된다.
다음에, 본 실시 형태에 따른 템플릿 기판을 이용한 복제 템플릿의 제조 방법에 대해서 설명한다.
도 11은 본 실시 형태에서의 복제 템플릿의 제조 방법을 예시하는 블록도이다.
도 12a 내지 도 12g는 본 실시 형태에서의 복제 템플릿의 제조 방법을 예시하는 공정 단면도이다.
우선, 도 11의 스텝 S61 및 도 12a에 도시한 바와 같이, 본 실시 형태에 따른 템플릿 기판(1)을 준비한다. 상술한 바와 같이, 템플릿 기판(1)에는, 디바이스 패턴 영역(14) 및 정렬 마크 영역(16)이 설정되어 있다.
다음에, 도 11의 스텝 S62 및 도 12b에 도시한 바와 같이, 템플릿 기판(1)의 상면의 전면에 자외선 경화형의 레지스트 막(61)을 코팅한다.
다음에, 도 11의 스텝 S63 및 도 12c에 도시한 바와 같이, 마스터 템플릿(도시 생략)을 템플릿 기판(1)에 압박함으로써 메사 영역(13) 내의 코팅된 레지스트 막(61)을 변형시킨다. 이 상태에서, 파장이 예를 들어, 365㎚의 자외선을 조사하여 레지스트 막(61)을 경화시킨다. 그 결과, 레지스트 패턴(62)이 형성된다. 이때, 레지스트 패턴(62)에는 디바이스 패턴 및 정렬 마크가 형성된다. 그 후, 마스터 템플릿을 템플릿 기판(1) 및 레지스트 패턴(62)으로부터 벗겨낸다.
다음에, 도 11의 스텝 S64 및 도 12d에 도시한 바와 같이, 레지스트 패턴(62)을 마스크로 하여 염소를 포함한 에칭 가스를 이용하여 건식 에칭을 행한다. 이에 의해, 질화 크롬으로 이루어지는 마스크 막(12)이 에칭되어 레지스트 패턴(62)의 패턴이 전사된다.
다음에, 도 11의 스텝 S65 및 도 12e에 도시한 바와 같이, 레지스트 패턴(62)을 제거한다.
다음에, 도 11의 스텝 S66 및 도 12f에 도시한 바와 같이, 패터닝된 마스크 막(12)을 마스크로 하여 불소를 포함한 에칭 가스를 이용하여 건식 에칭을 행한다. 이에 의해, 석영으로 이루어지는 기판(11)이 에칭되어 디바이스 영역(14)에 트렌치(14a)가 형성되고, 정렬 마크 영역(16)에 트렌치(16a)가 형성된다. 트렌치(14a) 및 트렌치(16a)는 불순물 주입 영역(15)의 하면보다도 깊게, 예를 들어, 60㎚의 깊이로 형성된다. 이에 의해, 트렌치(16a)는 불순물 주입 영역(15)을 관통한다. 디바이스 패턴은 트렌치(14a)를 포함하고, 정렬 마크는 트렌치(16a)를 포함한다.
다음에, 도 11의 스텝 S67 및 도 12g에 도시한 바와 같이, 질산 세륨을 이용한 습식 에칭을 행함으로써 마스크 막(12)을 제거한다. 이에 의해, 복제 템플릿(70)이 제작된다.
그리고, 복제 템플릿(70)을 이용해서 나노임프린팅을 실시함으로써 반도체 장치를 제조한다. 예를 들어, 실리콘 웨이퍼 등의 반도체 기판（도시 생략） 위에 자외선 경화형의 레지스트 재료(도시 생략)를 코팅하고, 복제 템플릿(70)으로 레지스트 재료를 압박한 상태에서 자외선을 조사함으로써 반도체 기판 위에 레지스트 패턴을 형성한다. 이때, 복제 템플릿(70)에 형성된 정렬 마크와 반도체 기판에 형성된 정렬 마크를 중첩시킴으로써 그리고, 파장이 예를 들어, 약 530㎚의 백색광을 이용해서 정렬 마크를 관찰함으로써, 복제 템플릿(70)과 반도체 기판의 정렬을 행한다. 이들 정렬 마크 각각이 복수 개의 트렌치가 주기적으로 배열된 패턴을 갖지만, 그 주기는 서로 약간 상이하다. 그러므로, 두 마크를 서로 겹칠 경우 모아레 무늬 모양이 발생하며; 두 마크의 상대적인 위치 관계가 변화하면 모아레 무늬 모양의 위치가 변화한다. 이에 의해, 두 마크의 상대적인 위치 관계를 증폭해서 검출할 수 있고, 복제 템플릿(70)을 반도체 기판에 대하여 고정밀도로 정렬시킬 수 있다. 도 7에 도시한 바와 같이, 복제 템플릿(70) 및 반도체 기판의 쌍방에, 트렌치가 연장되는 방향이 서로 직교하도록 2 종류의 정렬 마크를 형성함으로써 서로 직교하는 두 방향으로 정렬을 행할 수 있다.
다음에, 레지스트 패턴을 마스크로 하여 반도체 기판에 대하여 처리를 실시한다. 이 처리는, 예를 들어, 에칭 또는 불순물의 주입일 수 있다. 예를 들어, 반도체 기판이 실리콘 웨이퍼일 경우에는, 레지스트 패턴을 마스크로 하여 건식 에칭을 실시함으로써, 반도체 기판의 상층 부분을 선택적으로 제거함으로써 트렌치를 형성한다. 혹은, 레지스트 패턴을 마스크로 하여 불순물을 선택적으로 주입함으로써, 반도체 기판의 상층 부분에 불순물 확산층을 형성한다. 또는, 반도체 기판이 실리콘 웨이퍼 위에 형성된 절연막 및 도전막을 포함하는 경우에는, 레지스트 패턴을 마스크로 한 건식 에칭을 실시함으로써, 절연막에 트렌치 또는 홀(hole)을 형성하고, 도전막을 배선으로 패터닝한다. 이와 같이 하여, 반도체 장치가 제조된다.
다음에, 본 실시 형태의 작용 효과에 대해서 설명한다.
본 실시 형태에 따른 복제 템플릿(70)에서는, 석영으로 이루어지는 기판(11)에 불순물 주입 영역(15)이 형성되고; 이 불순물 주입 영역(15)을 관통하는 트렌치(16a)가 형성된다. 이에 따라, 기판(11)에서의 트렌치(16a) 간의 부분에는 불순물, 예를 들어, 갈륨이 주입된다. 그러므로, 정렬 마크 영역(16)에서, 석영으로 이루어지는 기판(11)의 가시광에 대한 굴절률이 불순물이 함유되지 않은 경우보다 높아진다. 또한, 가시광에 대한 투과율도 변화한다. 그 결과, 복제 템플릿(70)에서의 트렌치(16a) 간의 부분의 굴절률과 자외선 경화형의 레지스트 재료의 굴절률의 차가 커진다. 한편, 트렌치(16a)가 불순물 주입 영역(15)을 관통하기 때문에, 트렌치(16a)의 저면에는 불순물이 주입되지 않는다. 따라서, 정렬 마크가 레지스트 재료에 접촉한 후에라도, 정렬 마크를 광학적으로 용이하게 검출할 수 있다. 그 결과, 복제 템플릿(70)을 반도체 기판에 대하여 고정밀도로 정렬할 수 있다.
이에 대하여, 정렬 마크 영역에 불순물이 함유되지 않으면, 정렬에 이용하는 광의 파장 영역에서, 석영의 굴절률과 레지스트 재료의 굴절률은 거의 동일하기 때문에, 정렬 마크가 레지스트 재료에 접촉한 후는, 정렬 패턴의 콘트라스트가 감소하여 정렬 마크를 광학적으로 검출하는 것이 곤란해진다. 이 때문에, 복제 템플릿을 레지스트 재료에 압박하는 공정에서는, 복제 템플릿이 레지스트 재료에 접촉하기 전에 정렬을 종료시키고, 그 후는, 되도록이면 위치 어긋남 없이 복제 템플릿을 레지스트 재료에 압박할 필요가 있다. 그러나, 압박하는 과정에서 복제 템플릿이 수직으로 움직이기 때문에, 불가피하게 위치 어긋남이 생겨버린다. 이 때문에, 복제 템플릿의 압박이 종료한 시점에서, 충분한 정렬 정밀도를 얻는 것이 어렵고, 반도체 장치의 제조 수율을 저하시키는 원인이 된다. 불순물이 함유되지 않은 복제 템플릿을 이용하는 일례에서, 정렬 정밀도는 8 내지 10㎚이지만, 본 실시 형태에 따르면, 6㎚의 정렬 정밀도를 실현할 수 있다. 하프(half) 피치가 22㎚인 패턴을 형성할 경우, 허용되는 정렬 정밀도는 약 7㎚이다.
본 실시 형태에서는, 도 4의 스텝 S4 및 도 7에 나타내는 공정에서, 불순물의 주입 시에 예상되는 오차 Δd를 고려하여 불순물 주입 영역(15) 및 정렬 마크 프레임(17)을 결정한다. 이하, 이 효과에 대해서 설명한다.
도 13은 불순물 주입 영역의 실측 영역이 설정 영역으로부터 어긋났을 경우를 도시하는 평면도이다.
도 13에서는, 불순물 주입 영역(15)을 설정 영역(15a)과 실측 영역(15b)으로 나누어서 나타내고 있다. 설정 영역(15a)과 실측 영역(15b) 사이에는, 다양한 요인에 의해 어긋남이 생길 경우가 있지만, 통계적으로, 그 어긋남 량 dｘ 및 dｙ는 오차 Δd 이하라고 예상된다.
도 7에 도시한 바와 같이, 본 실시 형태에서는, 불순물 주입 영역(15)을 설정할 때에, 불순물 주입 영역(15)의 외연을 정렬 마크가 형성될 영역, 즉, 정렬 마크 영역(16)의 외연으로부터 오차 Δd 이상의 거리만큼 이격시킨다. 이에 의해, 도 13에 도시한 바와 같이, 실측 영역(15b)이 설정 영역(15a)으로부터 어긋났을 경우라도, 정렬 마크 영역(16)에 불순물을 확실하게 주입할 수 있다.
도 7에 도시한 바와 같이, 본 실시 형태에서는, 정렬 마크 프레임(17)을 불순물 주입 영역(15)의 외측에서, 불순물 주입 영역(15)의 외연으로부터 오차 Δd 이상의 거리만큼 이격되는 위치에 설정한다. 이에 의해, 도 13에 도시한 바와 같이, 실측 영역(15b)이 설정 영역(15a)으로부터 어긋났을 경우라도, 정렬 마크 프레임(17)의 외측의 영역에 불순물이 주입될 일은 없다. 이 때문에, 불순물 주입 영역(15)의 관리가 용이해진다. 예를 들어, 디바이스 영역(14)을 정렬 마크 프레임(17)의 외측에 배치함으로써 디바이스 영역(14)에 불순물이 주입되는 것을 피할 수 있다. 그 결과, 디바이스 영역(14)에 주입된 불순물이 임프린팅 동안 반도체 기판 내로 확산되어 반도체 장치의 특성에 영향을 미치는 것을 방지할 수 있다.
이와 같이 하여, 본 실시 형태에 따르면, 정렬 마크 영역(16)과 정렬 마크 프레임(17) 사이에 폭이 오차 Δd의 2배 이상이 되는 마진 영역이 설치되기 때문에, 정렬 마크 영역(16)의 내부에는 불순물이 확실하게 주입되고, 정렬 마크 프레임(17)의 외부에는 불순물이 확실하게 주입되지 않는다. 마진 영역에는, 설계상 아무것도 배치하지 않을 수도 있거나, 불순물 이온을 문제없이 주입시킬 수 있는 패턴을 배치할 수 있다. 마진 영역에 필요한 최소폭(2Δd)은, 이온 주입 장치(100)의 정밀도에 의존하고, 이온 주입 장치(100)의 정밀도가 높을수록 마진 영역의 폭을 좁게 할 수 있다.
본 실시 형태에서는, 도 4의 스텝 S6 및 도 9에 나타내는 공정에서, 불순물을 주입할 때, 성형 어퍼쳐(22)의 위치를 관찰용 창(22b)을 통해 메사 영역(13)의 각부 또는 상호 인접하는 2개의 단부 연을 관찰할 수 있는 위치로 함으로써, 성형 어퍼쳐(22)의 개구부(22a)의 위치를 불순물 주입 영역(15)의 설정 영역(15a)(도 13 참조)의 위치에 일치시킨다. 이에 의해, 메사 영역(13)의 각부 또는 상호 인접하는 2개의 단부 연을 기준으로 하여 불순물 주입 영역(15)의 위치를 특정할 수 있다. 메사 영역(13)의 각부로부터 불순물 주입 영역(15)까지의 거리는, 석영 기판(21)의 단부로부터 불순물 주입 영역(15)까지의 거리보다도 짧기 때문에, 메사 영역(13)의 각부 등을 기준으로 함으로써, 불순물 주입 영역(15)의 위치를 특정할 때의 정밀도를 향상시킬 수 있다. 그 결과, 불순물 주입 영역(15)을 양호한 정밀도로 형성할 수 있다.
본 실시 형태에서는, 도 4의 스텝 S3에 나타내는 공정에서, 메사 영역의 각부를 원점으로 한 직교 좌표계를 설정하고 있다. 이에 의해, 디바이스 영역(14) 및 정렬 마크 영역(16)의 위치를 직감적으로 파악하기 쉬워진다. 그 결과, 예를 들어, 도 4의 스텝 S4에 나타내는 공정에서, 불순물 주입 영역(15)의 설정이 용이해진다.
본 실시 형태에서는, 형성하려고 하는 불순물 주입 영역(15)의 형상에 일치하는 전용 성형 어퍼쳐(22)를 준비한다. 성형 어퍼쳐(22)의 개구부(22a)는 불순물 주입 영역(15)에 대응하고 있다. 이에 의해, 불순물 주입 영역(15)을 형성할 때마다 성형 어퍼쳐를 교체할 필요 없이, 모든 불순물 주입 영역(15)을 1회 불순물 주입으로 형성할 수 있다. 그 결과, 불순물 주입 영역(15)을 한 번에 하나씩 형성하는 경우에 비해 불순물 주입 영역(15)의 형성에 필요한 시간 및 비용을 저감시킬 수 있다. 예를 들어, 4군데의 불순물 주입 영역(15)을 1회 불순물 주입으로 형성함에 의해, 4회 주입을 한 번에 하나씩 행하는 경우에 비해, 불순물 이온의 조사 시간은 1/4이다.
본 실시 형태에서는, 도 4의 스텝 S7에서 불순물을 주입한 후, 스텝 S9에서 마스크 막(12)을 형성하기 전에, 스텝 S8에서 기판(11)을 세정한다. 그러므로, 스텝 S8에서 강력한 세정을 행할 수 있어, 불순물 이온의 주입에 수반하는 오염물을 효과적으로 제거할 수 있다. 또한, 기판(11)의 표면에 부착되어 있는 입자도 효과적으로 제거할 수 있다.
또한, 복제 템플릿이 레지스트 재료에 접촉한 후에도, 정렬 마크를 광학적으로 인식하기 쉽게 하는 방법으로서, 정렬 마크의 트렌치(16a)를 디바이스 패턴의 트렌치(14a)보다 깊게 형성하는 것도 고려할 수 있다. 이에 의해, 복제 템플릿을 반도체 기판에 압박했을 때, 레지스트 재료가 트렌치(16a)의 저면에 더 이상 접촉하지 않게 되어, 트렌치(16a)를 광학적으로 검출하는 것이 용이해진다. 그러나, 이 방법에서는, 트렌치(16a)를 형성하기 위해 특별한 공정이 필요하기 때문에, 바람직하지 않게 복제 템플릿의 스루풋(throughput)이 저하하여 제조 비용도 바람직하지 않게 증가해버린다.
또한, 트렌치(16a)의 저부에 석영 이외의 재료를 매립하는 것도 고려할 수 있다. 그러나, 이 경우도, 특별한 공정이 필요하기 때문에, 바람직하지 않게 스루풋(throughput)이 저하하여 제조 비용도 바람직하지 않게 증가해버린다.
이에 대하여, 본 실시 형태에 따르면, 전용의 공정을 설치하는 일없이, 디바이스 패턴 및 정렬 마크를 동일한 프로세스에 의해 한번에 형성할 수 있다. 이 때문에, 복제 템플릿의 생산성이 높다. 이 효과는, 복제 템플릿을 대량 생산할 때, 특히 현저해진다.
다음에, 제1 실시 형태의 제1 변형예에 대해서 설명한다.
도 14는 본 변형예에서의 정렬 마크 영역과 불순물 주입 영역과의 관계를 예시하는 평면도이다.
도 15는 본 변형예에서 사용하는 성형 어퍼쳐를 예시하는 평면도이다.
도 14에 도시한 바와 같이, 본 변형예는 전술의 제1 실시 형태와 비교하여 불순물 주입 영역(15)의 형상이 상이하다.
본 변형예에서는, 도 4의 스텝 S4에 나타내는 공정에서, 불순물 주입 영역(15)의 외형은 사실상 정렬 마크 영역(16)의 외연을 따르는 Ｌ자형이다. 또한, 정렬 마크 프레임(17)의 형상도, 불순물 주입 영역(15)의 외연을 따르는 Ｌ자형이다. 이 경우, 도 15에 도시한 바와 같이, 도 4의 스텝 S5에서 준비하는 성형 어퍼쳐로서, 불순물 이온 조사용의 개구부(32a)의 형상이 불순물 주입 영역(15)의 외형에 대응한 Ｌ자형인 성형 어퍼쳐(32)를 사용한다. 메사 영역(13)의 각부를 관찰하기 위한 관찰용 창(32b)의 형상은, 제1 실시 형태에서의 성형 어퍼쳐(22)의 관찰용 창(22b)(도 8 참조)의 형상과 같다.
이 변형예에 따르면, 정렬 마크 프레임(17)로 둘러싸여지는 영역의 면적을 감소시킬 수 있으므로; 그 감소분만큼 디바이스 영역(14)의 면적을 크게 할 수 있다. 본 변형예에서의 상기 이외의 구성, 제조 방법 및 작용 효과 등은, 전술의 제1 실시 형태와 마찬가지이다.
다음에, 제1 실시 형태의 제2 변형예에 대해서 설명한다.
도 16은 본 변형예에서 사용하는 성형 어퍼쳐를 예시하는 평면도이다.
도 16에 도시한 바와 같이, 본 변형예에서는, 여러 가지 형상의 개구부(42a)가 형성된 범용의 성형 어퍼쳐(42)를 사용한다. 그리고, 1개의 개구부(42a)를 사용하거나, 또는 복수의 개구부(42a)를 조합 사용하여 다수의 불순물 주입 영역(15)에 대하여 한 번에 하나의 불순물 주입 영역(15)에 불순물을 주입해 간다. 관찰용 창(42b)의 형상은, 전술의 제1 실시 형태에서의 관찰용 창(22b)(도 8 참조)의 형상과 같다.
본 변형예에 따르면, 범용의 성형 어퍼쳐를 사용함으로써, 전용 성형 어퍼쳐를 준비하는 비용 및 시간을 감축할 수 있다. 본 변형예에서의 상기 이외의 구성, 제조 방법 및 작용 효과는, 전술의 제1 실시 형태와 마찬가지이다.
다음에, 제2 실시 형태에 대해서 설명한다.
본 실시 형태에 따른 템플릿 기판의 구성은, 전술의 제1 실시 형태와 마찬가지이다.
본 실시 형태는, 전술의 제1 실시 형태에 비해, 불순물을 주입한 후 메사 영역(13)의 형성을 행하는 점이 상이하다.
도 17은 본 실시 형태에 따른 템플릿 기판의 제조 방법을 예시하는 흐름도이다.
도 18a는 석영 기판을 예시하는 평면도이며, 도 18b는 도 18a의 단면도이다.
도 19a 및 도 19b는 정렬 마크에 관한 정보를 나타내는 도면이다. 도 19a는 템플릿의 중심을 원점으로 한 직교 좌표계를 이용해서 나타내고, 도 19b는 석영 기판의 각부를 원점으로 한 직교 좌표계를 이용해서 나타낸다.
도 20은 본 실시 형태에서 사용하는 성형 어퍼쳐를 예시하는 평면도이다.
도 21은 본 실시 형태에서의 이온 주입 방법을 예시하는 도면이다.
우선, 도 17의 스텝 S11 및 도 18a 및 도 18b에 도시한 바와 같이, 석영 기판(51)을 준비한다. 석영 기판(51)의 형상은 평판 형상이며, 메사 영역(13)(도 5a 및 도 5b 참조)은 형성되어 있지 않다. 석영 기판(51)에서의 그 이외의 형상 및 치수는, 전술의 제1 실시 형태에서의 석영 기판(21)(도 5a 및 도 5b 참조)과 마찬가지이다.
다음에, 도 17의 스텝 S12에 도시한 바와 같이, 마스터 템플릿의 설계 정보로부터, 정렬 마크에 관한 정보를 취득한다. 이 공정은, 전술의 제1 실시 형태에서의 스텝 S2(도 4 참조)와 마찬가지이다.
도 19a에 도시한 바와 같이, 통상적으로, 마스터 템플릿의 설계 정보에서는, 대상물의 위치 등은 템플릿의 중심을 원점으로 한 직교 좌표계에 의해 나타낸다.
따라서, 도 17의 스텝 S13 및 도 19b에 도시한 바와 같이, 이 데이터를 석영 기판(51)의 각부를 원점으로 한 직교 좌표계로 변환한다. 통상적으로, 석영 기판의 각부를 둥글게 면취(chamfer)하도록 패터닝하는 경우가 많다. 이러한 경우에도, 각부의 2개 측면 중 단부 이외의 영역에 접하는 평면을 연장하고, 이들 평면이 교차하는 가상적인 능선(ridgeline)을 상정하고, 위로부터 본 이 능선의 위치를 원점으로 함으로써, 석영 기판(51)의 각부를 원점으로 한 직교 좌표계를 설정할 수 있다. 그리고, 석영 기판(51)의 각부를 원점으로 한 직교 좌표계에 의해, 정렬 마크 영역(16)을 규정한다.
다음에, 도 17의 스텝 S14에 도시한 바와 같이, 전술의 제1 실시 형태와 마찬가지인 방법에 의해, 정렬 마크 영역(16)의 위치 정보 및 불순물 주입시의 오차 Δd에 기초하여 불순물 주입 영역(15) 및 정렬 마크 프레임(17)(도 7 참조)을 설정한다.
다음에, 불순물을 이온 주입한다.
우선, 도 17의 스텝 S15 및 도 20에 도시한 바와 같이, 성형 어퍼쳐(52)를 준비한다. 성형 어퍼쳐(52)에서는, 불순물 주입 영역(15)에 대응한 개구부(52a)는 형성되어 있지만, 메사 영역의 각부를 관찰하기 위한 관찰용 창은 형성되어 있지 않다.
다음에, 도 21에 도시한 바와 같이, 이온 주입 장치(200)에 성형 어퍼쳐(52) 및 석영 기판(51)을 장착한다.
이온 주입 장치(200)에서는, 전술의 제1 실시 형태에서 사용한 이온 주입 장치(100)(도 9 참조)와 비교해 보면, 메사 영역의 각부를 관찰하기 위한 관찰용 광학계가 설치되어 있지 않다. 한편, 이온 주입 장치(200)에서는, 성형 어퍼쳐(52) 및 석영 기판(51)의 수평 방향에서의 위치를 계측하기 위한 위치 측정용 광학계가 설치되어 있다.
구체적으로는, 이온 주입 장치(200)에서는, 관찰용 광학계의 관찰 광원(106), 하프 미러(107) 및 CCD 카메라(108)(도 9 참조)는 설치되어 있지 않고, 그 대신에, 위치 측정용 광학계의 레이저 광원(206), 하프 미러(207a 및 (207b), 레이저 간섭식 위치 측정기(208a 및 208b)가 설치되어 있다. 하프 미러(207a)는 레이저 광원(206)으로부터 출사된 레이저광을 성형 어퍼쳐(52)의 단부 면을 향해 반사시키는 위치에 배치되어 있다. 하프 미러(207b)는 레이저 광원(206)으로부터 출사된 레이저 광을 석영 기판(51)의 단부 면을 향해 반사시키는 위치에 배치되어 있다. 레이저 간섭식 위치 측정기(208a)는 성형 어퍼쳐(52)의 단부 면에 의해 반사되어 하프 미러(207a)를 투과한 레이저 광이 레이저 간섭식 위치 측정기(208a) 상에 입사하는 위치에 배치되어 있다. 레이저 간섭식 위치 측정기(208b)는 석영 기판(51)의 단부 면에 의해 반사되어 하프 미러(207b)를 투과한 레이저 광이 레이저 간섭식 위치 측정기(208b) 상에 입사하는 위치에 배치되어 있다.
그리고, 도 17의 스텝 S16 및 도 21에 도시한 바와 같이, 레이저 광원(206), 하프 미러(207a 및 207b), 레이저 간섭식 위치 측정기(208a 및 208b)를 이용하여 성형 어퍼쳐(52) 및 석영 기판(51)의 수평 방향에서의 위치를 고정밀도로 측정한다. 구체적으로는, 성형 어퍼쳐(52) 및 석영 기판(51)의 각각의 각부 또는 상호 인접하는 2개의 단부 연의 위치를 측정한다. 다음에, 이 측정 결과에 기초해서 XY 스테이지(101)를 구동하여 석영 기판(51)을 성형 어퍼쳐(52)에 대하여 정렬시킨다.
다음에, 도 17의 스텝 S17 및 도 21에 도시한 바와 같이, 석영 기판(51) 내로 불순물 이온을 선택적으로 주입한다. 불순물 이온의 주입 방법은, 전술의 제1 실시 형태와 마찬가지이다. 이에 의해, 석영 기판(51)에서의 소정의 영역에 불순물 주입 영역(15)이 형성된다.
다음에, 도 17의 스텝 S18에 도시한 바와 같이, 석영 기판(51)을 세정한다.
다음에, 도 17의 스텝 S19에 도시한 바와 같이, 불순물 주입 영역(15)을 포함하는 영역의 주위에서, 석영 기판(51)의 상층 부분의 영역을 제거함으로써 석영 기판(51)의 상면의 중앙부에 메사 영역(13)을 형성한다. 구체적으로는, 석영 기판(51)의 상면 전체에 레지스트 막을 코팅한다. 다음에, 노광 및 현상을 행하여 레지스트 막 중, 메사 영역(13)을 형성할 영역 이외의 영역에 배치된 부분을 제거한다. 다음에, 불화수소산을 에칭액으로서, 습식 에칭을 실시한다. 이에 의해, 레지스트 막으로 덮어져 있지 않은 부분이 약 30㎛ 에칭된다. 그 결과, 석영 기판(51)의 상면 중 레지스트 막으로 덮여 있는 영역이 석영 기판(51)의 상면의 다른 영역으로부터 약 30㎛ 돌출하게 됨으로써 메사 영역(13)이 형성된다. 그 후, 레지스트 막을 제거한다. 이에 의해, 기판(11)이 제작된다.
다음에, 도 17의 스텝 S20에 도시한 바와 같이, 기판(11)을 세정한다.
다음에, 도 17의 스텝 S21에 도시한 바와 같이, 기판(11)의 상면 위의 전체에, 스퍼터링에 의해 질화 크롬을 피착시킨다. 이에 의해, 마스크 막(12)이 형성된다. 이와 같이 하여, 템플릿 기판(1)이 제조된다.
본 실시 형태에 따른 템플릿 기판의 제조 방법 중, 상기 이외의 부분은, 전술의 제1 실시 형태와 마찬가지이다. 본 실시 형태에 따른 템플릿 기판을 이용한 복제 템플릿의 제조 방법, 이 복제 템플릿의 구성, 이 복제 템플릿을 이용한 반도체 장치의 제조 방법, 및 작용 효과는 전술의 제1 실시 형태와 마찬가지이다.
디음에, 제3 실시 형태에 대해서 설명하기로 한다.
도 22a는 제3 실시 형태에 따른 템플릿 기판을 나타내는 평면도이며, 도 22b는 템플릿 기판의 단면도이다.
전술한 제1 실시 형태에서는 불순물 주입 영역의 위치를 메사 영역의 각부 또는 상호 인접하는 2개의 단부 연을 기준으로 하여 특정한 여러 예들을 예시하였고, 전술한 제2 실시 형태에서는 불순물 주입 영역의 위치를 석영 기판의 각부 또는 상호 인접하는 2개의 단부 연을 기준으로 하여 특정한 여러 예들을 예시하였지만, 본 발명은 이들에만 한정되는 것은 아니다.
실시 형태에서, 도 22a 및 도 22b에서 도시된 바와 같이, 석영 기판(11)의 상면(11a)에서의 메사 영역(13)의 외측에 기준 패턴(81)을 형성해 두고, 이 기준 패턴(81)을 기준으로 하여 불순물 주입 영역(15)(도 1a 참조)을 특정한다. 이 경우, 도 4의 스텝 S3 및 S4에 나타내는 불순물 주입 영역을 설정하는 공정에서도, 기준 패턴(81)의 각부를 원점으로 한 좌표를 이용해도 된다.
본 실시 형태에 따른 템플릿 기판의 제조 방법 중, 상기 이외의 부분은, 전술의 제1 실시 형태와 마찬가지이다. 본 실시 형태에 따른 템플릿 기판을 이용한 복제 템플릿의 제조 방법, 이 복제 템플릿의 구성, 이 복제 템플릿을 이용한 반도체 장치의 제조 방법, 및 작용 효과는 전술의 제1 실시 형태와 마찬가지이다.
전술의 각 실시 형태에서는, 불순물 주입 영역(15)에 주입하는 불순물로서 갈륨을 이용하는 예를 나타냈지만, 본 발명은 이것에만 한정되지 않는다. 예를 들어, 불순물로서 크세논, 안티몬, 아르곤, 인듐, 실리콘, 비소 또는 납을 이용해도 된다. 특히, 안티몬은 석영 기판의 가시광의 투과율을 효과적으로 감소시키고, 불소를 포함하는 에칭 가스에 의해 석영 기판을 에칭할 때(도 11의 스텝 S66 및 도 12f 참조), 에칭 가스와 반응해서 배출되어 오염물을 생성하지 않으며, 세정력이 양호하며, 특히 산소 플라즈마에 대한 내성이 우수하므로, 불순물로서 바람직하다.
전술의 각 실시 형태에서는, 각 실시 형태에 따른 템플릿 기판에 마스터 템플릿의 패턴을 전사해서 복제 템플릿을 제작하는 예를 나타냈지만, 본 발명은 이것에만 한정되는 것은 아니다. 마스터 템플릿을 이용하지 않고, 템플릿 기판에 직접 패턴을 형성해도 좋다. 이 경우에는, 도 11의 스텝 S63 및 도 12c에 도시하는 공정에서, 예를 들어, 전자 빔 리소그래피 및 현상에 의해 디바이스 패턴 및 정렬 마크를 형성할 수 있다.
전술의 각 실시 형태에서는, 메사 영역의 각부에 총 4 군데의 정렬 마크를 형성하는 예를 나타냈지만, 본 발명은 이것에만 한정되지는 않는다. 예를 들어, 단 하나의 정렬 마크만을 형성할 수 있거나, 5 개 이상의 정렬 마크를 형성해도 좋다. 메사 영역에서의 각부 대신에 단부에 정렬 마크를 형성해도 좋다. 이 경우에도, 정렬 마크를 형성할 전체 영역에, 불순물 주입 영역(15)을 형성하는 것이 바람직하다. 이상 설명한 실시 형태에 따르면, 고정밀도로 정렬을 행할 수 있는 임프린트용의 템플릿을 제작하기 위한 템플릿 기판 및 그 제조 방법을 실현할 수 있다.
이상, 본 발명의 몇몇 실시 형태를 설명했지만, 이들의 실시 형태는, 예로서 제시한 것으로, 발명의 범위를 한정하려고 의도한 것은 아니다. 이들 새로운 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서 여러 가지의 생략, 치환, 및 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함됨과 함께, 특허청구범위에 기재된 발명 및 그 등가물의 범위에 포함된다.
11: 기판
12: 마스크 막
13: 메사 영역
14: 디바이스 영역
15: 불순물 주입 영역
16: 정렬 마크 영역
17: 정렬 마크 프레임
200: 이온 주입 장치

Claims (12)

  1. 템플릿 기판으로서,
    상면의 중앙부에 형성된 메사 영역을 포함한 기판 - 상기 메사 영역은 상기 메사 영역의 주위에서 상기 기판의 영역보다 돌출되도록 구성되며, 상기 메사 영역의 일부에서의 상층 부분에 불순물이 도입됨 - ; 및
    상기 기판의 상면 위에 제공된 마스크 막
    을 포함하는, 템플릿 기판.
  2. 제1항에 있어서,
    상기 메사 영역의 상기 일부는 정렬 마크가 형성될 영역을 포함하는, 템플릿 기판.
  3. 제2항에 있어서,
    상기 메사 영역의 상기 일부에서의 수직 방향을 따르는 상기 불순물의 농도 프로파일은, 상기 정렬 마크의 저면이 형성될 위치보다 높은 위치에서 최대값을 갖는, 템플릿 기판.
  4. 제1항에 있어서,
    위로부터 보아 상기 메사 영역의 형상은 직사각형이며,
    상기 메사 영역의 상기 일부는 상기 메사 영역의 적어도 각각의 각부(corner)에 배치되어 있는, 템플릿 기판.
  5. 템플릿 기판의 제조 방법으로서,
    정렬 마크의 정보에 기초하여 기판에 상기 정렬 마크가 형성될 영역을 포함한 불순물 주입 영역을 설정하는 공정 - 상기 기판은 상기 기판의 상면의 중앙부에 메사 영역을 포함하며, 상기 메사 영역은 상기 메사 영역 주위에서 상기 기판의 영역보다 돌출하도록 구성되어 있음 - ;
    상기 메사 영역의 각부, 상기 메사 영역의 상호 인접하는 2개의 단부 연(end edges) 또는 상기 메사 영역의 외측에 형성된 기준 패턴을 기준으로 하여, 상기 기판의 불순물 주입 영역의 위치를 특정하고, 특정된 상기 불순물 주입 영역 내로 불순물을 주입하는 공정; 및
    상기 기판의 상면 위에 마스크 막을 형성하는 공정
    을 포함하는, 템플릿 기판의 제조 방법.
  6. 제5항에 있어서,
    상기 불순물 주입 영역을 설정하는 공정에서, 상기 메사 영역의 각부 또는 상기 기준 패턴의 각부를 원점으로 한 좌표를 이용하는, 템플릿 기판의 제조 방법.
  7. 제5항에 있어서,
    상기 불순물 주입 영역을 설정하는 공정에서, 상기 불순물 주입 영역의 외연(outer edge)을 상기 정렬 마크가 형성될 영역의 외연으로부터 상기 불순물의 주입 동안 예상되는 위치 어긋남 량 이상의 거리만큼 이격시키는, 템플릿 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 불순물 주입 영역을 설정하는 공정에서, 상기 불순물 주입 영역의 외측에 설정되며, 상기 불순물 주입 영역의 외연으로부터 상기 위치 어긋남 량 이상의 거리만큼 이격되는 정렬 마크 프레임을 설정하는, 템플릿 기판의 제조 방법.
  9. 템플릿 기판의 제조 방법으로서,
    정렬 마크의 정보에 기초하여 기판에 상기 정렬 마크를 형성할 영역을 포함한 불순물 주입 영역을 설정하는 공정 - 상기 기판은 평판 형상을 가짐 - ;
    상기 기판의 각부, 상기 기판의 상호 인접하는 2개의 단부 연(end edges) 또는 기준 패턴을 기준으로 하여, 상기 기판의 불순물 주입 영역의 위치를 특정하고, 특정된 상기 불순물 주입 영역 내로 불순물을 주입하는 공정;
    상기 불순물 주입 영역을 포함하는 영역의 주위 영역에서 상기 기판의 상층 부분을 제거하는 공정; 및
    상기 기판의 상면 위에 마스크 막을 형성하는 공정
    을 포함하는, 템플릿 기판의 제조 방법.
  10. 제9항에 있어서,
    상기 불순물 주입 영역을 설정하는 공정에서, 상기 기판의 각부 또는 상기 기준 패턴의 각부를 원점으로 한 좌표를 이용하는, 템플릿 기판의 제조 방법.
  11. 제9항에 있어서,
    상기 불순물 주입 영역을 설정하는 공정에서, 상기 불순물 주입 영역의 외연을 상기 정렬 마크가 형성될 영역의 외연으로부터 상기 불순물의 주입 동안 예상되는 위치 어긋남 량 이상의 거리만큼 이격시키는, 템플릿 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 불순물 주입 영역을 설정하는 공정에서, 상기 불순물 주입 영역의 외측에 설정되며, 상기 불순물 주입 영역의 외연으로부터 상기 위치 어긋남 량 이상의 거리만큼 이격되는 정렬 마크 프레임을 설정하는, 템플릿 기판의 제조 방법.
KR1020120026627A 2011-06-30 2012-03-15 템플릿 기판 및 그 제조 방법 KR101354742B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011146473 2011-06-30
JPJP-P-2011-146473 2011-06-30

Publications (2)

Publication Number Publication Date
KR20130007409A KR20130007409A (ko) 2013-01-18
KR101354742B1 true KR101354742B1 (ko) 2014-01-22

Family

ID=47789519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120026627A KR101354742B1 (ko) 2011-06-30 2012-03-15 템플릿 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9377682B2 (ko)
JP (2) JP5890709B2 (ko)
KR (1) KR101354742B1 (ko)
TW (1) TWI484536B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5865208B2 (ja) * 2012-08-07 2016-02-17 富士フイルム株式会社 モールドの製造方法
JP6206632B2 (ja) * 2012-10-02 2017-10-04 大日本印刷株式会社 ナノインプリント用ブランクスおよびナノインプリント用テンプレートの製造方法
JP5814958B2 (ja) * 2013-02-21 2015-11-17 株式会社東芝 テンプレート作製方法、テンプレート検査方法、及びテンプレート材料
WO2014140047A2 (en) 2013-03-12 2014-09-18 Micronic Mydata AB Method and device for writing photomasks with reduced mura errors
WO2014140046A2 (en) 2013-03-12 2014-09-18 Micronic Mydata AB Mechanically produced alignment fiducial method and device
JP6230353B2 (ja) 2013-09-25 2017-11-15 キヤノン株式会社 パターン形状を有する膜の製造方法、光学部品の製造方法、回路基板の製造方法、電子機器の製造方法
JP6356620B2 (ja) * 2014-09-12 2018-07-11 東芝メモリ株式会社 ステンシルマスク、ステンシルマスクの製造方法およびインプリント方法
US10022748B2 (en) 2014-09-12 2018-07-17 Toshiba Memory Corporation Stencil mask, stencil mask manufacturing method, and imprinting method
JP6503211B2 (ja) * 2015-03-27 2019-04-17 旭化成株式会社 インプリント成形モールドとその製造方法
JP6523914B2 (ja) 2015-10-23 2019-06-05 東芝メモリ株式会社 テンプレート基板およびその製造方法
JP6946940B2 (ja) * 2017-10-31 2021-10-13 大日本印刷株式会社 インプリントモールドおよびインプリントモールド形成用ブランクならびにパターン転写体の製造方法
JP7215174B2 (ja) * 2019-01-08 2023-01-31 大日本印刷株式会社 インプリントモールド用基板及びインプリントモールド、並びにそれらの製造方法
JP7391792B2 (ja) * 2020-08-12 2023-12-05 キオクシア株式会社 テンプレート、テンプレートの製造方法および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080131623A1 (en) * 2006-11-28 2008-06-05 Wei Zhang Method and apparatus to apply surface release coating for imprint mold
KR100930177B1 (ko) * 2007-12-26 2009-12-07 삼성전기주식회사 나노 임프린트용 스탬프 제조 방법
KR100930925B1 (ko) * 2006-12-30 2009-12-10 고려대학교 산학협력단 복합 임프린팅 스탬프 및 그 제조방법
KR100937352B1 (ko) * 2008-05-16 2010-01-20 주식회사 에스앤에스텍 나노 임프린트 블랭크 마스크, 나노 임프린트 마스터 및그의 제조방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58132922A (ja) * 1982-02-01 1983-08-08 Toshiba Corp 半導体装置の製造方法
JP2853247B2 (ja) 1990-03-24 1999-02-03 キヤノン株式会社 Ｘ線露光用マスクの支持膜及びｘ線露光用マスク
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP3092732B2 (ja) * 1991-08-30 2000-09-25 株式会社ニコン 投影露光装置及び投影露光方法
JPH08250739A (ja) * 1995-03-13 1996-09-27 Nec Corp 半導体装置の製造方法
JP3061255B2 (ja) * 1995-08-18 2000-07-10 キヤノン販売株式会社 成膜方法
US6534378B1 (en) * 1998-08-31 2003-03-18 Cypress Semiconductor Corp. Method for forming an integrated circuit device
US20050064344A1 (en) 2003-09-18 2005-03-24 University Of Texas System Board Of Regents Imprint lithography templates having alignment marks
JP2003195083A (ja) * 2001-12-26 2003-07-09 Oki Electric Ind Co Ltd 光導波路素子の製造方法
JP3959032B2 (ja) 2003-01-08 2007-08-15 松下電器産業株式会社 固体撮像装置の製造方法
JP2005150251A (ja) * 2003-11-12 2005-06-09 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JPWO2006025386A1 (ja) * 2004-08-31 2008-05-08 株式会社ニコン 位置合わせ方法、処理システム、基板の投入再現性計測方法、位置計測方法、露光方法、基板処理装置、計測方法及び計測装置
CN1928711B (zh) 2005-09-06 2010-05-12 佳能株式会社 模具、压印方法和用于生产芯片的工艺
US8193591B2 (en) * 2006-04-13 2012-06-05 Freescale Semiconductor, Inc. Transistor and method with dual layer passivation
JP2008085053A (ja) * 2006-09-27 2008-04-10 Hitachi Displays Ltd 表示装置の製造方法および表示装置
JP5399034B2 (ja) * 2007-09-28 2014-01-29 地方独立行政法人東京都立産業技術研究センター 微細成形型および微細成形型用基材並びに微細成形型の製造方法
JP2009298041A (ja) 2008-06-13 2009-12-24 Toshiba Corp テンプレート及びパターン形成方法
US7658552B2 (en) * 2008-06-28 2010-02-09 Kotura, Inc. Interface between light source and optical component
US20100092599A1 (en) * 2008-10-10 2010-04-15 Molecular Imprints, Inc. Complementary Alignment Marks for Imprint Lithography
US8415010B2 (en) * 2008-10-20 2013-04-09 Molecular Imprints, Inc. Nano-imprint lithography stack with enhanced adhesion between silicon-containing and non-silicon containing layers
WO2010087352A1 (ja) * 2009-01-28 2010-08-05 株式会社ニコン アライメント方法、露光方法、電子デバイスの製造方法、アライメント装置及び露光装置
JP2011066238A (ja) * 2009-09-17 2011-03-31 Toshiba Corp パターン形成用テンプレートの作製方法
NL2005430A (en) * 2009-11-24 2011-05-25 Asml Netherlands Bv Alignment and imprint lithography.
WO2011094317A2 (en) * 2010-01-26 2011-08-04 Molecular Imprints, Inc. Micro-conformal templates for nanoimprint lithography
US9000525B2 (en) * 2010-05-19 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for alignment marks
JP5504054B2 (ja) * 2010-05-27 2014-05-28 株式会社東芝 インプリントマスク、その製造方法、及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080131623A1 (en) * 2006-11-28 2008-06-05 Wei Zhang Method and apparatus to apply surface release coating for imprint mold
KR100930925B1 (ko) * 2006-12-30 2009-12-10 고려대학교 산학협력단 복합 임프린팅 스탬프 및 그 제조방법
KR100930177B1 (ko) * 2007-12-26 2009-12-07 삼성전기주식회사 나노 임프린트용 스탬프 제조 방법
KR100937352B1 (ko) * 2008-05-16 2010-01-20 주식회사 에스앤에스텍 나노 임프린트 블랭크 마스크, 나노 임프린트 마스터 및그의 제조방법

Also Published As

Publication number Publication date
US9377682B2 (en) 2016-06-28
KR20130007409A (ko) 2013-01-18
TW201301345A (zh) 2013-01-01
JP5890709B2 (ja) 2016-03-22
TWI484536B (zh) 2015-05-11
JP2015213186A (ja) 2015-11-26
US20130001753A1 (en) 2013-01-03
JP2013033907A (ja) 2013-02-14

Similar Documents

Publication Publication Date Title
KR101354742B1 (ko) 템플릿 기판 및 그 제조 방법
JP5703600B2 (ja) インプリント用モールド、アライメント方法、インプリント方法、およびインプリント装置
CN109155237B (zh) 模板和模板坯
JP6019685B2 (ja) ナノインプリント方法及びナノインプリント装置
US20120009791A1 (en) Pattern formation method
JP2010245094A (ja) テンプレート及び半導体装置の製造方法
KR20120090804A (ko) 형, 임프린트 방법 및 물품의 제조 방법
JP5419634B2 (ja) パターン形成方法
JP2016066667A (ja) インプリント用テンプレート及びインプリント方法
JP5662767B2 (ja) インプリント・リソグラフィ用マスク
US7736844B2 (en) Overlay mark and method of forming the same
JP6281592B2 (ja) レプリカテンプレートの製造方法
JP7139751B2 (ja) インプリントモールドの製造方法
JP5900589B2 (ja) インプリント用モールド、アライメント方法、インプリント方法、およびインプリント装置
JP6206632B2 (ja) ナノインプリント用ブランクスおよびナノインプリント用テンプレートの製造方法
JP2016072409A (ja) ステージ制御方法、修正テンプレートの製造方法、およびテンプレート観察修正装置
JP2021150481A (ja) テンプレート、テンプレートの製造方法、および半導体装置の製造方法
KR20150070374A (ko) 패턴 형성 방법 및 디바이스 제조 방법
US20230092256A1 (en) Mark, template, and semicondctor device manufacturing method
JP6642689B2 (ja) インプリント用テンプレート及びインプリント方法
JP6523914B2 (ja) テンプレート基板およびその製造方法
US20210302830A1 (en) Method of manufacturing template, template, and method of manufacturing semiconductor device
JP6197900B2 (ja) インプリント用モールド、アライメント方法、インプリント方法、およびインプリント装置
JP2012148447A (ja) 基板作製方法
US20140205702A1 (en) Template, manufacturing method of the template, and position measuring method in the template

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 7