KR100930177B1 - 나노 임프린트용 스탬프 제조 방법 - Google Patents

나노 임프린트용 스탬프 제조 방법 Download PDF

Info

Publication number
KR100930177B1
KR100930177B1 KR1020070137761A KR20070137761A KR100930177B1 KR 100930177 B1 KR100930177 B1 KR 100930177B1 KR 1020070137761 A KR1020070137761 A KR 1020070137761A KR 20070137761 A KR20070137761 A KR 20070137761A KR 100930177 B1 KR100930177 B1 KR 100930177B1
Authority
KR
South Korea
Prior art keywords
nano
spherical particles
stamp
silicon substrate
manufacturing
Prior art date
Application number
KR1020070137761A
Other languages
English (en)
Other versions
KR20090069932A (ko
Inventor
이상문
나승현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070137761A priority Critical patent/KR100930177B1/ko
Publication of KR20090069932A publication Critical patent/KR20090069932A/ko
Application granted granted Critical
Publication of KR100930177B1 publication Critical patent/KR100930177B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0015—Production of aperture devices, microporous systems or stamps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/887—Nanoimprint lithography, i.e. nanostamp

Abstract

나노 임프린트용 스탬프의 제조 방법이 개시된다. 본 스탬프 제조 방법은, 실리콘 기판 상에 복수의 입자가 서로 접하도록 나노 구형 입자를 분포시키는 단계, 상기 나노 구형 입자의 크기를 1차 감소시키는 단계, 상기 1차 감소된 크기의 나노 구형 입자를 통해 노출된 상기 실리콘 기판을 1차 식각하여 1단의 요철 패턴 구조를 형성하는 단계, 상기 1차 감소된 크기의 나노 구형 입자를 2차 감소시키는 단계, 상기 2차 감소된 크기의 나노 구형 입자를 통해 노출된 상기 실리콘 기판을 2차 식각하여 2단의 요철 패턴 구조를 형성하는 단계 및 상기 실리콘 기판 상에서 상기 나노 구형 입자를 제거하는 단계를 포함한다.
스탬프, 나노 구형 입자, 폴리스틸렌

Description

나노 임프린트용 스탬프 제조 방법{Manufacturing method of stamp for nano-imprint}
본 발명은 나노 임프린트용 스탬프 제조 방법에 관한 것으로, 보다 상세하게는, 미세 구조의 나노 패턴을 포함하는 임프린트용 스탬프 제조 방법에 관한 것이다.
신호 처리 능력이 뛰어난 회로를 보다 좁은 면적에 구현하기 위한 고밀도의 회로기판의 제조에 대한 필요성이 대두되고 있다. 이를 위해 나노 임프린트 리소그래피 기술을 이용한 스탬프를 제조하여 회로 기판을 제조하는 방안이 모색되었다.
나노 임프린트 리소그래피 기술을 이용한 스탬프는 자외선 투과 재질을 이용한 방법으로, 광 경화 물질이 도포된 실리콘 기판 상에 원본 스탬프를 접촉시켜 원본 스탬프에 포함된 패턴을 광 경화 물질에 임프린트하는 방식으로 형성될 수 있다. 이와 같이, 나노 임프린트 리소그래피 기술을 이용한 스탬프는 그 제조 공정이 복잡하여 제조 시간 및 제조 비용이 증가되는 문제점이 있었다.
또한, 나노 임프린트 리소그래피 기술을 이용한 스탬프는 수백 ㎚ 범위의 패턴을 포함하는 것으로, 회로기판 상에 이용하는 경우에 있어서 수백 ㎚ 범위 이하 의 미세 구조의 나노 패턴을 형성하는 것이 어려웠다. 뿐만 아니라, 원본 스탬프 자체가 소단위 크기로 제조되기 때문에 전체 실리콘 기판을 한 번에 임프린트하여 스탬프를 제조하는 것이 아니라, 소단위 크기의 스탬프를 여러 번 반복하여 실리콘 기판 상에 임프린트하게 되는 것으로, 대면적 스탬프 제조시 매번 기판 정렬 작업을 수행하여야만 한다. 이 과정에서, 실리콘 기판과의 정렬이 정확히 제어되지 않을 경우, 대면적의 스탬프 제조가 어려우며, 그 신뢰성이 저하된다는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 나노구형 입자를 이용하여 2단 구조의 스탬프를 제조함으로써, 제조 공정이 단순하고 대면적의 제조가 용이한 나노 임프린트용 스탬프 제조 방법을 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 나노 임프린트용 스탬프의 제조 방법은, 실리콘 기판 상에 복수의 입자가 서로 접하도록 나노 구형 입자를 분포시키는 단계, 상기 나노 구형 입자의 크기를 1차 감소시키는 단계, 상기 1차 감소된 크기의 나노 구형 입자를 통해 노출된 상기 실리콘 기판을 1차 식각하여 1단의 요철 패턴 구조를 형성하는 단계, 상기 1차 감소된 크기의 나노 구형 입자를 2차 감소시키는 단계, 상기 2차 감소된 크기의 나노 구형 입자를 통해 노출된 상기 실리콘 기판을 2차 식각하여 2단의 요철 패턴 구조를 형성하는 단계 및 상기 실리콘 기판 상에서 상기 나노 구형 입자를 제거하는 단계를 포함한다.
또한, 상기 실리콘 기판 상에 복수의 나노 구형 입자를 분포시키는 단계는, 상기 나노 구형 입자는 경화시키는 단계를 포함할 수 있다.
한편, 상기 복수의 나노 구형 입자를 분포시키는 단계는, 스핀 코팅법, 기울임법 및 드롭법 중 어느 하나를 이용하는 것이 바람직하다.
본 발명에서, 상기 복수의 나노 구형 입자는 폴리스틸렌(polystyrene) 수지 인 것이 바람직하다.
또한, 상기 나노 구형 입자의 크기를 1차 및 2차 감소시키는 각각의 단계는 O2 플라즈마 애싱(ashing) 공정을 이용하며, 상기 실리콘 기판의 1차 및 2차 식각 단계는 반응성 이온 식각 공정을 이용하는 것이 바람직하다.
본 발명에 따르면, 나노 구형 입자를 이용하여 나노 임프린트용 스탬프를 제조함으로써, 제조 공정이 단순화되어 제조 시간 및 제조 비용을 감소시킬 수 있게 된다. 또한, 스탬프 제조시 별도의 스탬프가 불필요하며, 대면적의 스탬프 제조가 가능해진다. 뿐만 아니라, 크기 조절이 용이한 나노 구형 입자를 이용함으로써, 수십 ㎚의 패턴을 갖는 2단 구조의 스탬프를 제조할 수 있게 되어 미세 구조의 인쇄회로기판을 제조하는 것이 용이해지며, 나노 구조를 필요로 하는 소자 제조시에도 적용할 수 있게 된다.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 스탬프 제조 방법을 설명하기 위한 공정도이다. 도 1a를 참조하면, 실리콘 기판(110) 상에 복수의 나노 구형 입자(120)를 각각 입접하도록 형성한다. 이 경우, 나노 구형 입자(120)는 폴리스틸렌(polystyrene) 수지가 될 수 있다.
나노 구형 입자(120)는, 스핀 코팅법, 기울임법 및 드롭(drop)법 등을 이용하여 실리콘 기판(110) 상에 형성할 수 있다. 구체적으로, 스핀 코팅법은 회전판에 실리콘 기판(110)을 장착시키고, 실리콘 기판(110)이 회전하는 동안 나노 구형 입자(120)를 분포시켜 실리콘 기판(110) 상에 균일하게 도포하는 방법이다. 또한, 기울임법은 실리콘 기판(110)을 일 방향으로 기울인 상태에서 나노 구형 입자(120)를 일 방향, 즉, 실리콘 기판(110)의 기울임 방향으로 흘려 도포하는 방법이다. 또한, 드롭법은 스포이드를 이용하여 나노 구형 입자(120)를 실리콘 기판(110) 상에 떨어뜨려 실리콘 기판(110)의 표면 장력과 나노 구형 입자(120) 간의 상호작용을 이용하여 도포하는 방법이다. 이와 같이, 상기 방법들을 이용하여, 나노 구형 입자(120)를 실리콘 기판(110) 상에 도포할 수 있게 된다. 이 경우, 실리콘 기판(110)은 약 0.5~1.0㎜의 두께를 가지며, 나노 구형 입자(120)는 약 10~15㎚의 직경을 가질 수 있다. 이 경우, 실리콘 기판(110)은 그 직경에 따라 두께가 변경될 수 있으며, 나노 구형 입자(120) 역시 이용 물질에 따라 그 직경이 변경될 수 있는 것으로, 상기 기재에 한정되는 것은 아니다.
한편, 나노 구형 입자(120)는 실리콘 기판(110) 상에 액체 상태로 형성되므로, 나노 구형 입자(120)를 경화시키는 과정을 거친다.
이 후, 도 1b에 도시된 바와 같이, O2 플라즈마를 이용한 애싱(ashing) 공정을 이용하여 나노 구형 입자(120)의 크기를 1차 감소시킨다. 이 경우, 나노 구형 입자(120)는 약 5.0~10㎚ 범위 내의 직경을 갖도록 감소될 수 있다. 즉, 도 1a에 도시된 나노 구형 입자(120)와 비교할 때, 그 크기가 감소될 것을 확인할 수 있다. 한편, 나노 구형 입자(120)의 크기가 감소됨에 따라, 나노 구형 입자(120) 사이의 간격을 통해 실리콘 기판(110)의 표면이 노출된다.
다음, 도 1c를 참조하면, 반응성 이온 식각 공정을 이용하여 나노 구형 입자(120) 사이의 간격을 통해 노출된 실리콘 기판(110)을 1차 식각한다. 이 경우, 실리콘 기판(110)은 나노 구형 입자(120)가 위치한 부분은 식각되지 않고, 나노 구형 입자(120)가 위치하지 않은 부분은 식각되어, 1단의 요철 패턴 구조를 갖는다. 즉, 나노 구형 입자(120)는 식각 공정시, 실리콘 기판(110) 상에서 마스크 패턴으로 작용한다. 따라서, 실리콘 기판(110)의 식각되지 않은 부분은 나노 구형 입자(120)의 직경과 동일한 폭을 가질 수 있게 된다.
이 후, 도 1d에서와 같이, O2 플라즈마를 이용한 애싱(ashing) 공정을 이용하여 나노 구형 입자(120)의 크기를 2차 감소시킨다. 이 경우, 나노 구형 입자(120)는 약 1.0~10㎚의 범위 내의 직경을 가질 수 있으며, 도 1b에 도시된 1차 감소된 크기의 나노 구형 입자(120)보다 작은 직경을 갖는 것이 바람직하다. 예를 들어, 도 1b에 도시된 공정을 거쳐 1차 감소된 크기의 나노 구형 입자(120)가 8nm의 직경을 가질 경우, 2차 감소된 크기의 나노 구형 입자(120)는 8㎚보다 작은 1.0~7.0㎚ 범위 내의 직경을 갖도록 애싱 공정을 적용할 수 있다.
또한, 도 1e를 참조하면, 2차 감소된 크기의 나노 구형 입자(120) 사이에 도출된 실리콘 기판(110)을 반응성 이온 식각 공정을 이용하여 2차 식각한다. 구체적으로, 도 1c를 통해 1단의 요철 패턴 구조를 갖는 실리콘 기판(110) 중 볼록한 부분이 나노 구형 입자(120)의 크기가 감소됨에 따라 노출된다. 이와 같이, 실리콘 기판(110)에서 나노 구형 입자(120) 사이로 노출된 부분이 반응성 이온 식각 공정에 의해 식각됨에 따라 도 1e에 도시된 바와 같이, 2단의 요철 패턴 구조를 갖는 실리콘 기판(110)을 제조할 수 있게 된다.
도 1e에 도시된 실리콘 기판(110)은 나노 임프린트용 스탬프(100)로써, 실제 인쇄회로기판, FET 소자 및 LED 소자 제조시에 사용될 수 있다. 이 경우, 별도의 스탬프를 이용하지 않고 나노 구형 입자(120)를 이용하여 실리콘 기판(110) 자체를 스탬프(100)로 제조함으로써 대면적의 스탬프 제조가 가능하게 된다. 또한, 종래의 리소그래피 방식을 이용한 스탬프 제조 방법과 비교할 때, 제조 공정이 간단하여 제조 시간 및 제조 비용 측면에서 효율적이다. 뿐만 아니라, 크기 조절이 용이한 나노 구형 입자(120)를 이용함으로써, 수 ㎚의 미세 구조를 포함하는 스탬프를 제조할 수 있게 되어 인쇄회로기판 및 다양한 소자 제조시 수 ㎚의 회로 패턴을 제조할 수 있게 된다.
한편, 인쇄회로기판 제조시, 도 1e에 도시된 나노 임프린트용 스탬프(100) 중 하단의 요철 패턴 구조는 임프린트되어 비아(via) 패턴을 형성하고, 상단의 요 철 패턴 구조는 임프린트되어 회로 라인 패턴을 형성하여, 인쇄회로기판의 제조 공정 및 제조 시간이 단축될 수 있게 된다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 스탬프 제조 방법을 설명하기 위한 공정도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 스탬프 110 : 실리콘 기판
120 : 나노 구형 입자

Claims (6)

  1. 실리콘 기판 상에 복수의 입자가 서로 접하도록 나노 구형 입자를 분포시키는 단계;
    상기 나노 구형 입자의 크기를 1차 감소시키는 단계;
    상기 1차 감소된 크기의 나노 구형 입자를 통해 노출된 상기 실리콘 기판을 1차 식각하여 1단의 요철 패턴 구조를 형성하는 단계;
    상기 1차 감소된 크기의 나노 구형 입자를 2차 감소시키는 단계;
    상기 2차 감소된 크기의 나노 구형 입자를 통해 노출된 상기 실리콘 기판을 2차 식각하여 2단의 요철 패턴 구조를 형성하는 단계; 및,
    상기 실리콘 기판 상에서 상기 나노 구형 입자를 제거하는 단계;를 포함하는 나노 임프린트용 스탬프 제조 방법.
  2. 제1항에 있어서,
    상기 실리콘 기판 상에 복수의 나노 구형 입자를 분포시키는 단계는,
    상기 나노 구형 입자는 경화시키는 단계;를 포함하는 것을 특징으로 하는 나노 임프린트용 스탬프 제조 방법.
  3. 제1항에 있어서,
    상기 복수의 나노 구형 입자를 분포시키는 단계는,
    스핀 코팅법, 기울임법 및 드롭법 중 어느 하나를 이용하는 것을 특징으로 하는 나노 임프린트용 스탬프 제조 방법.
  4. 제1항에 있어서,
    상기 복수의 나노 구형 입자는, 폴리스틸렌(polystyrene) 수지인 것을 특징으로 하는 나노 임프린트용 스탬프 제조 방법.
  5. 제1항에 있어서,
    상기 나노 구형 입자의 크기를 1차 및 2차 감소시키는 각각의 단계는,
    O2 플라즈마 애싱(ashing) 공정을 이용하는 것을 특징으로 하는 나노 임프린트용 스탬프 제조 방법.
  6. 제1항에 있어서,
    상기 실리콘 기판의 1차 및 2차 식각 단계는,
    반응성 이온 식각 공정을 이용하는 것을 특징으로 하는 나노 임프린트용 스탬프 제조 방법.
KR1020070137761A 2007-12-26 2007-12-26 나노 임프린트용 스탬프 제조 방법 KR100930177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070137761A KR100930177B1 (ko) 2007-12-26 2007-12-26 나노 임프린트용 스탬프 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070137761A KR100930177B1 (ko) 2007-12-26 2007-12-26 나노 임프린트용 스탬프 제조 방법

Publications (2)

Publication Number Publication Date
KR20090069932A KR20090069932A (ko) 2009-07-01
KR100930177B1 true KR100930177B1 (ko) 2009-12-07

Family

ID=41321528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070137761A KR100930177B1 (ko) 2007-12-26 2007-12-26 나노 임프린트용 스탬프 제조 방법

Country Status (1)

Country Link
KR (1) KR100930177B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102633230A (zh) * 2012-04-26 2012-08-15 厦门大学 一种基于纳米球刻蚀技术制备硅纳米柱阵列的方法
KR101354742B1 (ko) * 2011-06-30 2014-01-22 가부시끼가이샤 도시바 템플릿 기판 및 그 제조 방법
KR101501679B1 (ko) * 2012-04-30 2015-03-11 주식회사 포스코엘이디 광반도체 기반 조명장치 및 이에 이용되는 광학부재의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289435B1 (ko) * 2010-11-12 2013-07-24 한국기계연구원 미세 패턴부를 구비한 제판 롤러 및 이를 이용한 그라비아 인쇄 장치와 인쇄 방법
KR101482174B1 (ko) * 2013-08-21 2015-01-22 국민대학교산학협력단 소수성 고분자를 이용한 실리콘 웨이퍼의 텍스쳐링 방법
KR101694485B1 (ko) * 2014-12-16 2017-01-10 한국생산기술연구원 태양 전지의 제조 방법 및 이에 의한 태양 전지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030059936A (ko) * 2002-01-03 2003-07-12 강윤묵 실리콘 나노 결정을 형성하는 새로운 공정.
KR20040012563A (ko) * 2002-08-01 2004-02-11 가부시끼가이샤 히다치 세이사꾸쇼 스탬퍼와 스탬퍼를 사용한 패턴 전사방법 및 전사 패턴에의한 구조체의 형성방법
KR20060073477A (ko) * 2004-12-23 2006-06-28 에이에스엠엘 네델란즈 비.브이. 임프린트 리소그래피

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030059936A (ko) * 2002-01-03 2003-07-12 강윤묵 실리콘 나노 결정을 형성하는 새로운 공정.
KR20040012563A (ko) * 2002-08-01 2004-02-11 가부시끼가이샤 히다치 세이사꾸쇼 스탬퍼와 스탬퍼를 사용한 패턴 전사방법 및 전사 패턴에의한 구조체의 형성방법
KR20060073477A (ko) * 2004-12-23 2006-06-28 에이에스엠엘 네델란즈 비.브이. 임프린트 리소그래피

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354742B1 (ko) * 2011-06-30 2014-01-22 가부시끼가이샤 도시바 템플릿 기판 및 그 제조 방법
CN102633230A (zh) * 2012-04-26 2012-08-15 厦门大学 一种基于纳米球刻蚀技术制备硅纳米柱阵列的方法
KR101501679B1 (ko) * 2012-04-30 2015-03-11 주식회사 포스코엘이디 광반도체 기반 조명장치 및 이에 이용되는 광학부재의 제조방법

Also Published As

Publication number Publication date
KR20090069932A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
KR100746360B1 (ko) 스템퍼 제조방법
US5772905A (en) Nanoimprint lithography
KR100930177B1 (ko) 나노 임프린트용 스탬프 제조 방법
KR100335070B1 (ko) 압축 성형 기법을 이용한 미세 패턴 형성 방법
KR101541814B1 (ko) 나노 임프린트 리소그래피 방법
KR20050001111A (ko) 나노미터 수준으로 패턴화된 고분자 박막의 제조 방법
KR101107474B1 (ko) 소프트몰드와 이를 이용한 패턴방법
JP2006270070A (ja) 微細構造体を製造するためのパターニング方法
KR101022506B1 (ko) 쉐도우 증착과 나노전사 프린팅을 이용한 나노임프린트 리소그래피의 패턴전사 방법
KR101860493B1 (ko) 미세 패턴 마스크의 형성 방법 및 이를 이용한 미세 패턴의 형성 방법
KR100803749B1 (ko) 대면적 스템퍼 제조방법
KR100407602B1 (ko) 디웨팅 현상을 이용한 미세 패턴 형성 방법
US8163657B2 (en) Process for adjusting the size and shape of nanostructures
KR100884811B1 (ko) 임프린트 리소그래피를 이용한 대면적 스탬프의 제조방법
KR101015065B1 (ko) 나노임프린트 리소그래피를 이용한 기판상의 금속선 패터닝방법
US9180608B2 (en) Stamp, method of manufacturing the same, and imprinting method using the stamp
US8163656B2 (en) Process for adjusting the size and shape of nanostructures
KR100912598B1 (ko) 더미 나노 패턴을 구비한 나노 임프린트용 스탬프 및 이를이용한 나노 임프린팅 방법
US10813223B2 (en) Piezochromic stamp
US20130082029A1 (en) Stamper, imprint device, product processed by imprint device, device for manufacturing product processed by imprint device, and method for manufacturing product processed by imprint device
KR20010093616A (ko) 모세관 효과를 이용한 미세 패턴 형성 방법
KR100897931B1 (ko) 나노스탬프 제조방법
KR20100036119A (ko) 적용 가압력 제거를 이용한 미세 패턴 형성 방법
CN111665682A (zh) 倾斜光栅的制备方法、压印模板
KR100407601B1 (ko) 열처리 및 모세관 현상을 이용한 열경화성 고분자박막상의 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee