JPS58132922A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58132922A
JPS58132922A JP57014671A JP1467182A JPS58132922A JP S58132922 A JPS58132922 A JP S58132922A JP 57014671 A JP57014671 A JP 57014671A JP 1467182 A JP1467182 A JP 1467182A JP S58132922 A JPS58132922 A JP S58132922A
Authority
JP
Japan
Prior art keywords
region
implanted
ions
resist film
silicon ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57014671A
Other languages
English (en)
Inventor
Yutaka Etsuno
越野　裕
Jiro Oshima
次郎 大島
Takashi Yasujima
安島　隆
Toshio Yonezawa
敏夫 米沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57014671A priority Critical patent/JPS58132922A/ja
Priority to US06/462,201 priority patent/US4479830A/en
Priority to DE3303131A priority patent/DE3303131C2/de
Publication of JPS58132922A publication Critical patent/JPS58132922A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明′は、半導体装置の製造方法に関する。
〔発明の技術的背景とその問題点〕
一般に、半導体装置の製造工程には、高性能の半導体装
置を得るために、イオン注入法（Ｉｏｎｉｍｐｌａｎｔ
ａｔｌｏｎ法）を用いて所望の不純物領域を形成する工
程が採用されている。イオン注入法による不純物領域の
形成は、例えに半導体基板の不純物領穢影成予定領域上
に緩衝用の酸化膜を形成し、次いで、この酸化膜上にレ
ジスト膜を塗布し、レジスト膜に写真蝕刻法によシネ鈍
物領域形成予定領域に対応する窓を開口して、このレジ
スト膜をマスクに所望Ｏ不純物をイオン注入することに
よル行っている。しかしながら、このようにして不純物
領域を形成するも０では、不純物領域の形成俵にレジス
ト膜を除去すると、半導体基板の表面は、段差がなく平
坦な状態になうている。との九め次の写真蝕刻１穏でレ
ジスト膜尋のマスク会わせができない。
その結果、下記■、■示すようなマスク合わせのための
ノ臂ターン形成工稠を必要とする欠点があり九。
■　イオン注入用のマスクを形成する前の工程で、火工
ＩＩＯ写真蝕刻の九めのマスク合わせ用Δターンを、別
のマスクを用いて緩衝用酸化膜、或は、半導体基板上に
形成するもの。
■　イオン注入用のマスクであるレジスト＆。
形成後に、このレゾスト膜を利用してその直下の酸化膜
、或は更にこの酸化膜の直下の半導体基板にまで達する
窓を開口しておき、この窓を次工程の写真蝕刻のための
マスク合わせ用ノ４ターンとするもの。
更に、■の技術手段を採用したものでは、写真蝕刻工程
が増加することに伴って、製造コストが高くなると共に
パターンの形状精度が悪くなる問題がある。
また■の技術手段を採用したものでは、緩衝用酸化膜に
窓が形成されているため、不純物が半導体基板中に直接
注入され、結晶欠陥が発生し易い、また、半導体基板中
罠窓を形成する際の工、チング量の調節が極めて難しく
欠陥が発生し易い問題がある。
しかも、上述の如きイオン注入法で不純物領域を形成し
た半導体装置では、ノイズレベルを十分に下げることが
できない欠点があった。
〔発明の目的〕
不発明は、製造工程を簡略にし、しかも、ノイズレベル
を十分に下げて素子特性の向上４図った半導体装置を容
易に得ることができる半導体装置の製造方法を提供する
と七をそのＬｊ的とするものである。
〔発明の概要〕
本発明は、イオン注入法によって形成する不純智領域中
に１イオン注入処理の前工程、或は抜工ＩＮＫてケイ素
イオンを注入し、次いで注入されたケイ素イオンの活性
化処理を施して、ケイ素イオンのエピタキシャル成長に
よって隆起部を形成する工程を具備することにょシ、製
造工程を簡略にすると共に、ノイズレベルを十分に低下
させて素子特性の向上を図った半導体装置を容易に得る
ことができる半導体装置の製造方法である。
〔発明の実施例〕
以下、本発明の実施例について図面をト這して説明する
。
先ず、１１１図に示す如く、例えはＮ導電型の半導体基
板１のｊ！２ＴＩｉｉに、所定の層厚を有テる緩衝用酸
化ＩａＪを形成する０次いで、緩衝用酸化１１４２上に
不純物のイオン注入の際にマスクとなるレジスト、ＩＩ
Ｊを形成する。レジストＩＩ　ｘ　Ｋは、周知の写真蝕
刻法によ多生導体基板１の不純物領域形成予定領域ｌ喝
に対応する領域に窓４を開口する１次に、このレジスト
膜１をマスクｋＬｃ　ケ（素イ＃　ンｓ　をｌＸｌ０”
−ＩＸｌＯ’ｌｌ／ｍ’のドーズ量でイオン注入した後
、同様にレゾスト膜３をマスクにして不純物領域を形成
する不純物として例えばがシンσをイオン注入する。
次に、熱処理を施し、不純物形成予定領域８畠に注入さ
れたケイ素イオン５の活性化を行い、これをエピタキシ
ャル成長させて隆起部１を形成すると共に、所定ｆｌｋ
度の不純物領域８を形成しｙレジスト農Ｓを除去する。
（第２図参照） 然る後、半導体基板１０所定領域に写真蝕刻処理、配線
処理等を施して半導体装置を得る。
ここで、不純物領域形成予定領域ＪｔａＫ注入するケイ
素イオン５のドーズ量がＩ　Ｘ　１　Ｇ”　１／ａｓ”
Ｋ１１ｌたない場倉には、ケイ素イオン５の粕晶化及び
不純物イオンの再配列を十分に行うことができす、半導
体装置のノイズレベルを十分に低下させることができな
い、ケイ素イオン６のドーズ量ｙＩＸＩＯ”　ｌ／ａ１
１ｔｔｌｌＬすると、’Ｉイ１１４オンｊＯ注入に伴り
て結晶欠陥の発生が多くな）、ノイズレベルが高くなる
。因に、Ｎ型半導体基１ｌｉＪＯ不純物領域形成予定領
域８＆にペース形成期Ｏ不純愉として一冑ン６をイオン
注入すると共に、ケイ素イオン５をＩ　Ｘ　１０”〜５
×　１　Ｇ”　１／ａＩ”　Ｏ範囲で注入し、熱処理に
よってケイ素イオン５の活性化を図って隆起部７を形成
し先後、所定の不純蜘拡散処理を施して１建ツメ等を形
成するととｋよ３１　ＮＰＮ　）ランジスタからなゐ半
導体装置を作製しえ、この半導体装置のノイズレベルを
ケイ素イ、オン５の注入蓋に応じて調べたところ第３１
１に示す結果を得た。
同図の夷験紬果から、ノイズレベルを低下垣せる九めに
不Ｍ４１ｋｌ領域形成予定領域４１ａＫ注入するケイ素
イオン５０Ｆ−ズ量紘、ｌ　Ｘ　１０１ｓ〜。
ｌ　Ｘ　１０１５１／ｃｓＦの範囲で設定するのが望ま
しいことを確認した。
また、ケイ素イオン５を活性化処理してエピタキシャル
成長させることＫより、高さが４５０±５０芙の隆起部
１を形成できることが確認された。
また、ケイ素イオン５の注入は、不純物領域１を形成す
る不純物の注入工程の後の工程で行ってもよい。
このようなケイ素イオン５０注入処理とその活性化処理
によってノイズレベルの極めて低いトランジスタからな
る半導体装置が得られる理由は、十分に解明されていな
いが、熱処理によってケイ素イオン５の結晶化が起きる
と共に、−ロン勢の不純物領域８形成用の不純物の再配
列が理紗靜骨箭われ、不純物が結晶内で偏析し難くなっ
て均一に配列するためと考えられる。
上述の如く、この半導体装置の製造方法によれば、極め
てノイズレベルが低く優れ九素子特性を有する半導体装
置を容易に得ることができに形成され九隆起部７を利用
して次工程の写真蝕刻処１！ｅｏ際のマスク合わせを容
易に行うことができるので、マスク合わせのためのノセ
メーン形成工程を不要にし、製造工程を簡略にするヒと
かで暑る。
〔発明の効果〕
以上説明した如く、本発明に係る半導体装置の製造方法
によれば、製造１獅を簡略圧し、しかも、ノイズレベル
を十分く下げて素子特性Ｏ向上を図り九半導体装置を容
易に得ることができる勢顕著な効果を奏する４のである
。
【図面の簡単な説明】
第１図は、本発明方法にてケイ素イオン及び不純物イオ
ンを半導体基板中に注入している状態を示す断面図、菖
２ｍｌは、熱処理により級起部を形成し良状態を示す断
面図、第３図は、ノイズレベルとケイ素イオンのドーズ
量の関係を示す特性図である。 １−半導体基板、２−緩衝用酸化膜、３・・・し。 ノスト腺、４・・・窓、５・・・ケイ素イオン、６・・
・Ｉロン、７・・・隆起部、８・・・不純物領域、Ｊｌ
＆・・・不純物領域形成予定領域。 出願人代理人　　弁理士　鈴　江　武　廖第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の不純愉領域形成予定領域中に、不純物のイ
    オン注入工程の前工機或は後工程にて、ｌＸｌ０”　〜
    ｌＸｌ０”１７ｍ２Ｏ？　イ素イオンを注入する工程と
    、注入された前記ケイ素イオンの活性化処理を施して前
    記ケイ素イオンのエピタキシャル成長による隆起部を形
    成する工程とを具備することを特徴とする半導体装置の
    製造方法。
JP57014671A 1982-02-01 1982-02-01 半導体装置の製造方法 Pending JPS58132922A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57014671A JPS58132922A (ja) 1982-02-01 1982-02-01 半導体装置の製造方法
US06/462,201 US4479830A (en) 1982-02-01 1983-01-31 Method of manufacturing a semiconductor device using epitaxially regrown protrusion as an alignment marker
DE3303131A DE3303131C2 (de) 1982-02-01 1983-01-31 Verfahren zur Herstellung einer Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57014671A JPS58132922A (ja) 1982-02-01 1982-02-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58132922A true JPS58132922A (ja) 1983-08-08

Family

ID=11867674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57014671A Pending JPS58132922A (ja) 1982-02-01 1982-02-01 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US4479830A (ja)
JP (1) JPS58132922A (ja)
DE (1) DE3303131C2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586243A (en) * 1983-01-14 1986-05-06 General Motors Corporation Method for more uniformly spacing features in a semiconductor monolithic integrated circuit
US5942805A (en) * 1996-12-20 1999-08-24 Intel Corporation Fiducial for aligning an integrated circuit die
US5956564A (en) 1997-06-03 1999-09-21 Ultratech Stepper, Inc. Method of making a side alignment mark
US6080513A (en) * 1998-05-04 2000-06-27 International Business Machines Corporation Mask and method for modification of a surface
KR101354742B1 (ko) * 2011-06-30 2014-01-22 가부시끼가이샤 도시바 템플릿 기판 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5247320A (en) * 1975-10-09 1977-04-15 Philips Nv Spectral prism assembly

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1269359A (en) * 1968-08-22 1972-04-06 Atomic Energy Authority Uk Improvements in or relating to semiconductors and methods of doping semiconductors
US3925106A (en) * 1973-12-26 1975-12-09 Ibm Ion bombardment method of producing integrated semiconductor circuit resistors of low temperature coefficient of resistance
DE2627855A1 (de) * 1976-06-22 1977-12-29 Siemens Ag Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung
US4069068A (en) * 1976-07-02 1978-01-17 International Business Machines Corporation Semiconductor fabrication method for improved device yield by minimizing pipes between common conductivity type regions
US4133704A (en) * 1977-01-17 1979-01-09 General Motors Corporation Method of forming diodes by amorphous implantations and concurrent annealing, monocrystalline reconversion and oxide passivation in <100> N-type silicon
US4144100A (en) * 1977-12-02 1979-03-13 General Motors Corporation Method of low dose phoshorus implantation for oxide passivated diodes in <10> P-type silicon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5247320A (en) * 1975-10-09 1977-04-15 Philips Nv Spectral prism assembly

Also Published As

Publication number Publication date
DE3303131A1 (de) 1983-08-18
US4479830A (en) 1984-10-30
DE3303131C2 (de) 1986-11-27

Similar Documents

Publication Publication Date Title
DE2654482A1 (de) Verfahren zum herstellen eines halbleiterbauelementes
JPH02222161A (ja) 半導体装置の製造方法
JPS58132922A (ja) 半導体装置の製造方法
JPS62200770A (ja) 絶縁ゲ−ト電界効果トランジスタの製造方法
JPH05335559A (ja) 二重拡散層の作り込み方法
KR0146525B1 (ko) 반도체 소자의 트랜지스터 제조방법
JPS62122172A (ja) 半導体装置の製造方法
JPH05190449A (ja) 半導体薄膜の製造方法
JPH02284461A (ja) 半導体装置の製造方法
JP3147360B2 (ja) ポリシリコン膜形成方法
JPH0396228A (ja) イオン注入方法
JPH06350086A (ja) 半導体装置の製造方法
JPH0362015B2 (ja)
JPS63185016A (ja) 半導体薄膜の形成方法
KR100268862B1 (ko) 반도체소자의 제조방법
JPS63271972A (ja) 薄膜トランジスタの製法
JPH023915A (ja) 半導体装置の製造方法
JPH0458524A (ja) 半導体装置の製造方法
JPH0362947A (ja) 半導体装置及びその製造方法
JPH07201873A (ja) 半導体装置の製造方法
JPH03190221A (ja) 半導体装置の製造方法
JPS62219666A (ja) 半導体装置の製造方法
JPS63157474A (ja) 半導体装置の製造方法
JPS63306659A (ja) 半導体装置およびその製造方法
JPH04370936A (ja) 半導体装置の製造方法