CN114639639B - 封装结构的制作方法及封装结构 - Google Patents

Abstract

本发明提供了一种封装结构的制作方法及封装结构，其中，所述方法包括：提供半导体晶片，所述半导体晶片包括多个第一半导体芯片，该半导体晶片上的多个第一半导体芯片构成一个整体结构，针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片以及至少一个裸硅片，并将所述至少一个第二半导体芯片以及所述至少一个裸硅片分别固定在该第一半导体芯片的第一表面的非光耦合区上，所述至少一个裸硅片环绕光耦合区，实现了无塑封的3D芯片堆叠封装，在防止所述第一半导体芯片发生翘曲的同时，还对光耦合接口界面形成了保护。

Description

封装结构的制作方法及封装结构

技术领域

本发明涉及半导体封装领域，特别涉及封装结构的制作方法及封装结构。

背景技术

随着半导体技术的日益发展，具有高的集成密度的封装结构越来越重要。例如，采用3D封装结构可以实现芯片与芯片之间的相互堆叠。

目前现有的硅光芯片中的电芯片(电子集成电路芯片，EIC，Electronicintegrated chip)和光芯片(光子集成电路芯片，PIC，Photonic integrated chip)由于采用不同的晶圆生成工艺制程，采用芯片级别的互连(例如打线或倒装的互连方式)来实现电芯片(EIC)与光芯片(PIC)之间的连接，形成三维互连结构。

在光芯片(PIC)和电芯片(EIC)的三维封装中，为了避免打薄光芯片(PIC)时造成翘曲从而导致光芯片(PIC)和电芯片(EIC)的连接点错位或失效，或者为了使光芯片(PIC)和电芯片(EIC)的封装具有较高的强度，通常需要在光芯片(PIC)表面形成塑封层。然而，光芯片(PIC)具有用于输入光的光耦合接口，直接对光芯片(PIC)的表面进行塑封会导致光纤耦合界面的损坏，从而导致光纤耦合接口的插入损耗大幅增加并影响光电芯片的实际使用。

而传统的无塑封的3D光电芯片则存在多层芯片堆叠过程中翘曲过大、良率低以及无法应用于大尺寸光子集成电路芯片和电子集成电路芯片之间的堆叠，同时也不利于实现具有“硅通孔”(Through Silicon Via，TSV)结构的超薄光子集成电路芯片的贴装。

发明内容

为了克服现有技术的不足，本发明的目的在于提供一种封装结构的制作方法及封装结构，其可以实现无塑封的3D芯片堆叠封装，在防止所述第一半导体芯片发生翘曲的同时，还对光耦合接口界面形成了保护。

本发明的目的采用以下技术方案实现：

根据本发明的一方面，提供一种封装结构的制作方法，所述方法包括：

提供半导体晶片，所述半导体晶片包括多个第一半导体芯片，每个所述第一半导体芯片具有相对的第一表面和第二表面，所述第一表面上设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片以及至少一个裸硅片，并将所述至少一个第二半导体芯片以及所述至少一个裸硅片分别固定在该第一半导体芯片的所述第一表面的所述非光耦合区上，其中，所述至少一个裸硅片环绕所述光耦合区。

可选地，所述至少一个裸硅片仅包括一个裸硅片，并且在垂直于对应的第一半导体芯片的所述第一表面的方向上，所述裸硅片具有镂空结构，以露出所述光耦合区。

可选地，所述至少一个裸硅片包括多个裸硅片，并且在平行于对应的第一半导体芯片的所述第一表面的方向上，将所述多个裸硅片以拼接的方式固定在所述光耦合区的周边。

进一步地，针对每个所述第一半导体芯片，与该第一半导体芯片对应的所述至少一个裸硅片所占的面积以及所述至少一个第二半导体芯片所占的面积之和大于该第一半导体芯片的所述第一表面所占面积的70％。

进一步地，在垂直于对应的第一半导体芯片的所述第一表面的方向上，所述至少一个裸硅片的远离所述第一表面的一侧顶面与所述至少一个第二半导体芯片的远离所述第一表面的一侧顶面齐平。

进一步地，在将与每个第一半导体芯片对应的至少一个第二半导体芯片以及至少一个裸硅片固定在所述第一半导体芯片上之后，对所述半导体晶片进行切割以得到多个分离的芯片封装组件，每个所述芯片封装组件包括所述第一半导体芯片、所述至少一个第二半导体芯片以及所述至少一个裸硅片构成。

进一步地，在得到多个分离的所述芯片封装组件之后，将每个所述芯片封装组件安装至对应的基底上。

进一步地，在将所述芯片封装组件安装至对应的基底上之后，将导光结构或者激光器芯片安装至所述第一半导体芯片的所述光耦合接口上。

进一步地，所述半导体晶片包括：第一承载基板，所述第一承载基板与所述多个第一半导体芯片的所述第二表面临时键合，以用于临时承载所述半导体晶片。

进一步地，在将所述至少一个第二半导体芯片以及所述至少一个裸硅片分别固定在对应的第一半导体芯片的所述第一表面的非光耦合区上之前，在每个所述第一半导体芯片内制作多个金属连接柱，并将每个所述金属连接柱的两侧表面分别从所述第一半导体芯片的两侧表面露出。

进一步地，在将每个所述金属连接柱的两侧表面从所述第一半导体芯片的表面露出之后，在每个所述金属连接柱露出的一侧表面上制作第一导电凸点。

进一步地，在每个所述金属连接柱露出的一侧表面上制作第一导电凸点之后，将每个所述第一半导体芯片靠近所述第一导电凸点的一侧表面与第二承载基板进行临时键合；以及，在每个所述第一半导体芯片的每个所述金属连接柱露出的另一侧表面上制作第二导电凸点。

进一步地，在每个所述第一半导体芯片的每个所述金属连接柱露出的另一侧表面上制作第二导电凸点之后，将所述第一半导体芯片靠近所述第二导电凸点的一侧表面与所述第一承载基板进行临时键合；以及，将所述第二承载基板解键合。

可选地，所述第一半导体芯片是光子集成电路芯片，所述第二半导体芯片是电子集成电路芯片。

根据本发明实施例的另一方面，还提供一种封装结构，包括：第一半导体芯片，所述第一半导体芯片具有相对的第一表面和第二表面，在所述第一表面设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；至少一个第二半导体芯片以及至少一个裸硅片，所述至少一个第二半导体芯片以及所述至少一个裸硅片分别固定在所述第一表面的所述非光耦合区上；其中，所述至少一个裸硅片环绕所述光耦合区。

可选地，所述至少一个裸硅片仅包括一个裸硅片，并且在垂直于所述第一表面的方向上，所述裸硅片具有镂空结构，以露出所述光耦合区。

可选地，所述至少一个裸硅片包括多个裸硅片，并且在平行于所述第一表面的方向上，所述多个裸硅片以拼接的方式固定在所述光耦合区的周边。

进一步地，所述至少一个裸硅片的所占的面积与所述至少一个第二半导体芯片所占的面积之和大于所述第一半导体芯片的所述第一表面所占面积的70％。

进一步地，在垂直于所述第一表面的方向上，所述至少一个裸硅片的远离所述第一表面的一侧顶面与所述至少一个第二半导体芯片的远离所述第一表面的一侧顶面齐平。

本发明实施例提供的封装结构的制作方法及封装结构，提供半导体晶片，所述半导体晶片包括多个第一半导体芯片，该半导体晶片上的多个第一半导体芯片是一个整体结构，针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片以及至少一个裸硅片，并将所述至少一个第二半导体芯片以及所述至少一个裸硅片分别固定在该第一半导体芯片的第一表面的非光耦合区上，所述至少一个裸硅片环绕光耦合区，实现了无塑封的3D芯片堆叠封装，在防止所述第一半导体芯片发生翘曲的同时，还对光耦合接口界面形成了保护。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施方式。

图1是根据本发明实施例的封装结构的制作方法的流程图。

图2A-图2C是根据本发明实施例提供的封装结构的制作方法的制作工序示意图。

图3是根据本发明实施例提供的第一半导体芯片的平面结构示意图。

图4是根据本发明一实施例提供的晶圆级封装结构的俯视结构示意图。

图5是根据本发明另一实施例提供的晶圆级封装结构的俯视结构示意图。

图6-图7是根据本发明一实施例提供的封装结构的制作方法的制作工序示意图。

图8A是根据本发明一实施例提供的芯片封装结构的示意图。

图8B是根据本发明一实施例提供的芯片封装结构的俯视结构示意图。

图8C是根据本发明另一实施例提供的芯片封装结构的俯视结构示意图。

图9是根据本发明一实施例提供的芯片封装结构与基底的连接示意图。

图10A-图10C是根据本发明又一实施例提供的封装结构的制作方法的制作工序示意图。

具体实施方式

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

针对现有的光电芯片封装方式存在无法进行塑封、封装互连的可靠性较差、封装面积较大以及性能较差等问题，本发明实施例提出了一种带有光互连接口的封装结构的制作方法，并且采用将电芯片与光芯片堆叠后无需进行塑封，并保证了封装互连的可靠性。

为使本发明的目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1是根据本发明实施例的晶圆级封装结构的制作方法的流程图。所述封装结构的制作方法包括：

S101，半导体晶片，所述半导体晶片包括多个第一半导体芯片，每个所述第一半导体芯片具有相对的第一表面和第二表面，所述第一表面上设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

S102，针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片以及至少一个裸硅片，并将所述至少一个第二半导体芯片以及所述至少一个裸硅片分别固定在该第一半导体芯片的所述第一表面的所述非光耦合区上，其中，所述至少一个裸硅片环绕所述光耦合区。

图2A-图2C是根据本发明一实施例提供的封装结构的制作方法的制作工序示意图。图3是根据本发明实施例提供的第一半导体芯片的平面结构示意图。以下将结合图2A-图2C以及图3对本发明实施例进行详细说明。

在本发明实施例中，示例性地，所述第一半导体芯片102是光芯片(光子集成电路芯片，PIC)，其中，所述光芯片是用光子为信息载体进行信息的处理与数据的传送，其可以是基于硅的光芯片，所述第二半导体芯片103是电芯片(电子集成电路芯片，EIC)，其中，所述电芯片是用电子为信息载体进行信息的处理与数据的传送，例如基于硅的电芯片、基于锗的电芯片或者化合物半导体电芯片，通过将所述第一半导体芯片102和所述第二半导体芯片103进行堆叠可实现光芯片和电芯片的集成。

示例性地，请参阅图2A所示，首先提供第一承载基板200以及位于所述第一承载基板200之上的包括多个第一半导体芯片102的半导体晶片100，每个所述第一半导体芯片102具有相对的第一表面102a和第二表面102b，所述第二表面102b通过键合胶201与所述第一承载基板200临时键合，所述第一承载基板200用于临时承载所述半导体晶片100。

如图3所示，示例性地，所述第一半导体芯片102的第一表面102a上设置有光耦合区1024以及围绕所述光耦合区1024的非光耦合区1025，所述光耦合区1024内设置有光耦合接口104，外部光源提供的光可以通过光纤阵列(Fiber Array，FA)输入到光耦合接口104中，例如通过与光耦合接口104内的光栅耦合器耦合进第一半导体芯片102。需要说明的是，在其他实施例中，也可以在光耦合接口104内相应的设置其他用于传输光信号的光互连接口或者器件。

如图2B-图2C所示，针对每个所述第一半导体芯片102，提供与该第一半导体芯片102对应的至少一个第二半导体芯片103以及至少一个裸硅片400，并将所述至少一个第二半导体芯片103以及所述至少一个裸硅片400分别固定在该第一半导体芯片102的所述第一表面102a的所述非光耦合区1025上，例如可以采用焊接或者其他方式进行固定。本发明实施例中，所述第二半导体芯片103采用倒装焊接的方式焊接到所述第一半导体芯片102上，所述裸硅片400采用粘结的方式固定到所述第一半导体芯片102上。其中，所述至少一个裸硅片400环绕所述光耦合区1024，使得所述光耦合区1024的表面不被覆盖，方便后续将外部光源的光通过光耦合接口104输入到第一半导体芯片102中。

本发明实施例中示意了在所述第一半导体芯片102上方形成一个所述第二半导体芯片103，在实际使用中，可以是多于一个的所述第二半导体芯片103，例如2个、3个、4个或者更多，可以根据实际需要灵活选择。可选地，对至少一个第二半导体芯片103以及至少一个裸硅片400固定的先后顺序可以不做限制。

在传统光电混合的3D芯片封装方案中，通常将一个或者多个电子集成电路芯片和一个光子集成电路芯片堆叠在基板上。由于电子集成电路芯片和光子集成电路芯片都是硅衬底材质，而基板一般为玻璃或者有机材质，故当下层的光子集成电路芯片焊接在基板上后会发生形变现象(在焊接过程中的升温会使焊接后的装配体产生形变，进而导致上层电子集成电路芯片的焊接区域不平)。有时，业界采用的光子集成电路芯片的厚度一般都比较薄，并且在电子集成电路芯片的焊接工艺中所使用的焊点往是很薄的焊料，通常只有几十微米。故该位于电子集成电路芯片与光子集成电路芯片之间的焊点很难承受这种基础装配体的形变，往往会出现电子集成电路芯片上的焊点断裂或者脱焊的问题，导致整个半导体装置发生短路或者断路。因此，传统的3D芯片堆叠封装中，多层芯片堆叠过程中易发生翘曲过大、良率低等问题。

有鉴于此，本发明的目的是为了能够提高具有3D封装的半导体装置中上下堆叠的半导体芯片相互之间的电连接的可靠性。

本发明实施例所提供的封装结构为3D晶圆级堆叠封装，所述半导体晶片包括多个第一半导体芯片，该半导体晶片上的多个第一半导体芯片构成一个整体结构，针对每个所述第一半导体芯片，在所述非光耦合区1025固定有至少一个裸硅片，以对所述第一半导体芯片102的未固定第二半导体芯片103的剩余非光耦合区的表面形成约束，避免了所述第一半导体芯片102发生翘曲的问题，以及对光耦合接口界面形成保护。

此外，所述第一承载基板200与所述半导体晶片100临时键合，以用于临时承载所述半导体晶片100，不仅能够为与每个第一半导体芯片102对应的至少一个第二半导体芯片103提供一个平坦的焊接表面，而且也能够避免在将所述第二半导体芯片103在焊接至所述第一半导体芯片102上由于升温过程中所导致的第一半导体芯片102发生翘曲的问题。

图4是根据本发明一实施例提供的晶圆级封装结构的俯视结构示意图。如图4所示，在本发明一实施例中，所述至少一个裸硅片400仅包括一个裸硅片400，并且在垂直于对应的第一半导体芯片102的所述第一表面102a的方向上，所述裸硅片400具有镂空结构402，以露出所述光耦合区1024。并且所述镂空结构402还可以对光耦合区1024内的光耦合接口104的界面进行保护，并且有利于后续光纤阵列(Fiber Array，FA)的输入及固定，以实现无塑封晶圆级3D芯片堆叠封装。

示例性地，如图4所示，当俯视观察时，所述裸硅片400的镂空结构402的截面可以具有如图3所示的椭圆形状，也可以根据实际需要，所述镂空结构402的截面包括不限于长方形、圆形、椭圆形、其他多边形等，本发明在此不做限制。

图5是根据本发明另一实施例提供的晶圆级封装结构的俯视结构示意图。如图5所示，在本发明另一实施例中，所述至少一个裸硅片400包括多个裸硅片400，并且在平行于对应的第一半导体芯片102的所述第一表面102a的方向上，将所述多个裸硅片400以拼接的方式固定在所述光耦合区1024的周边，多个裸硅片400拼接时部分裸硅片和与其相邻的裸硅片之间可以具有空隙。因此，可以根据未被第二半导体芯片103固定的剩余非光耦合区的面积计算所需要的裸硅片400的形状及数量，使得所述多个裸硅片400将所述非光耦合区1025上除被所述第二半导体芯片103固定的以外的区域进行固定，并且所述多个裸硅片400以拼接的方式固定在所述光耦合区1024的周边，相比于图4所示的制作方法，无需单独对所述裸硅片400进行镂空工艺制作，工艺流程简单。

进一步地，针对每个所述第一半导体芯片102，与该第一半导体芯片102对应的所述至少一个裸硅片400所占的面积以及所述至少一个第二半导体芯片103所占的面积之和大于该第一半导体芯片102的所述第一表面102a面积的70％，以使得该第一半导体芯片102的所述第一表面102a能够尽可能多地被裸硅片400以及第二半导体芯片103固定。这是因为在光电芯片的封装过程中，可能需要对第一半导体芯片(光芯片)102进行打薄，然而，传统的打薄工艺容易使得第一半导体芯片(光芯片)102发生翘曲，从而导致第一半导体芯片(光芯片)102和第二半导体芯片(电芯片)103的连接电造成错位甚至失效，将第一半导体芯片(光芯片)102的第一表面102a的非光耦合区1025上的未固定有第二半导体芯片(电芯片)103的区域所占的面积以及固定有至少一个裸硅片400的区域所占的面积之和设置为大于第一半导体芯片102的第一表面所占面积的70％，示例性地，例如70％～90％，可以防止减薄后的第一半导体芯片102出现翘曲的问题。从而当整个半导体晶片100作为下部载片时，可以使用晶圆级3D芯片堆叠封装工艺，将其上堆叠的第二半导体芯片103和裸硅片400分别贴装在对应的第一半导体芯片102上，然后进行整体切割，避免了无塑封半导体晶片切割时的应力问题，进而实现无塑封晶圆级3D芯片堆叠封装。

进一步地，如图2C所示，在垂直于对应的第一半导体芯片102的所述第一表面102a的方向上，所述至少一个裸硅片400的远离所述第一表面102a的一侧顶面与所述至少一个第二半导体芯片103的远离所述第一表面102a的一侧顶面齐平。也即，封装后的至少一个第二半导体芯片103以及至少一个裸硅片400具有相同的高度，使得无塑封晶圆级3D芯片堆叠封装结构表面平整、不易损坏，可靠性高。

图6-图7是根据本发明一实施例提供的封装结构的制作方法的制作工序示意图。图8A是根据本发明实施例提供的芯片封装结构的示意图。图8B是根据本发明一实施例提供的芯片封装结构的俯视结构示意图。图8C是根据本发明另一实施例提供的芯片封装结构的俯视结构示意图。图9是根据本发明一实施例提供的芯片封装结构与基底的连接示意图。

如图6-图7所示，所述封装结构的制作方法还包括：在将与每个第一半导体芯片102对应的至少一个第二半导体芯片103以及至少一个裸硅片400固定在所述第一半导体芯片102上之后，对所述半导体晶片100进行切割以得到多个分离的且由所述第一半导体芯片102、所述至少一个第二半导体芯片103以及所述至少一个裸硅片400构成的芯片封装组件1000。

示例性地，如图6所示，在将所述半导体晶片100进行切割之前，将固定有至少一个第二半导体芯片103以及至少一个裸硅片400的所述半导体晶片100整体进行翻转，并将所述至少一个第二半导体芯片103以及至少一个裸硅片400与临时键合膜500进行连接，然后，将所述第一承载基板200解键合。

如图7所示，将所述第一承载基板200解键合后，对所述半导体晶片100进行切割，切割后再对临时键合膜500进行分离，以得到图8A示出的多个分离的芯片封装组件1000，具体地，每个芯片封装组件1000包括所述第一半导体芯片102、所述至少一个第二半导体芯片103以及所述至少一个裸硅片400。随后，如图9所示，将每个所述芯片封装组件1000安装至对应的基底700上。具体地，将具有至少一个第二导电凸点1023的芯片封装组件1000上的所述第二导电凸点1023与基底700上的电连接点(图未标示)接合。根据实际需要还可以额外在基底700上贴装或者集成有电容、电阻、电感等分立器件。

继续参考图9所示，在将至少一个具有第二导电凸点1023的芯片封装组件1000与基底700上的电连接点接合后，将导光结构600或者激光器芯片安装至所述光耦合接口104上。

示例性地，该导光结构600为光纤阵列(Fiber Array，FA)。可选地，该导光结构600可以是棱镜，其通过激光整合的方法将激光束引导到光耦合结构104，具体地，激光器芯片发出的激光束穿过透镜并入射到棱镜，所述棱镜将所述激光束通过光耦合接口104耦合进入所述第一半导体芯片102。

可选地，可以将激光器芯片直接安装在光耦合接口104上方，使激光器芯片发出的激光束对准所述光耦合接口104，所述激光束可以直接耦合到所述第一半导体芯片102。将激光器芯片安装在光耦合接口104上方，可以大大简化器件结构，提高集成度。此时，所述至少一个裸硅片400还可用于支撑及固定该导光结构600。

图10A-图10C是根据本发明又一实施例提供的封装结构的制作方法的制作工序示意图。

如图10A-图10C所示，本发明实施例提供的封装结构的制作方法还包括：在将所述至少一个第二半导体芯片103以及所述至少一个裸硅片400分别固定在对应的第一半导体芯片102的所述第一表面102a的非光耦合区1025上之前，在每个所述第一半导体芯片102内制作多个金属连接柱1021，并将每个所述金属连接柱1021的两侧表面分别从所述第一半导体芯片102的两侧表面露出。

如图10A所示，在将每个所述金属连接柱1021的两侧表面从所述第一半导体芯片102的表面露出之后，在每个所述金属连接柱101露出的一侧表面上制作第一导电凸点1022。该第一导电凸点1022例如是焊盘(金属凸块)或焊球等。在每个所述金属连接柱1021露出的表面上制作第一导电凸点1022，以实现所述金属连接柱1021与外部电连接点进行电连接。将具有至少一个第一导电凸点1022的第一半导体芯片102的第一表面102a通过键合胶301与第二承载基板300临时键合。

如图10B所示，在将具有至少一个第一导电凸点1022的第一半导体芯片102与第二承载基板300临时键合之后，在所述第一半导体芯片102的每个所述金属连接柱1021露出的另一侧表面上制作第二导电凸点1023。

如图10C所示，在所述第一半导体芯片102的每个所述金属连接柱1021露出的另一侧表面上制作第二导电凸点1023之后，将具有至少一个第二导电凸点1023的第一半导体芯片102的第二表面102b通过键合胶201与第一承载基板200临时键合，以及，将所述第二承载基板300解键合，从而得到如图2A所示的具有第一承载基板200以及由多个第一半导体芯片构成的半导体晶片100组成的结构。

具体地，结合图2A-图2C所示，在所述第二半导体芯片103的一侧制作多个第三导电凸点1032，其中，所述多个第三导电凸点1032与每个所述金属连接柱1021上的第一导电凸点1022一一对应。将每个所述第三导电凸点1032与对应的所述第一导电凸点1022相键合，以将所述第二半导体芯片103与所述第一半导体芯片102固定连接在一起。

本发明实施例中，所述第二半导体芯片103采用倒装焊接的方式焊接到所述第一半导体芯片102上。将每个所述第三导电凸点1032与对应的所述第一导电凸点1022相键合，其键合的方式可以采用热压焊(TCB,Thermal Compress Bonding)、回流焊、激光键合或者金属直接键合等方式。如果所述第二半导体芯片103有金属焊球或者金属凸块等，还需要做底部填充的工艺。应理解，根据实际需要，还可以将多颗第二半导体芯片103连接到同一颗第一半导体芯片102上。

需要说明的是，上述所述多个第三导电凸点1032与每个所述金属连接柱1021上的第一导电凸点1022一一对应是为了电信号端子连接时进行一一对应连接，并非完全限定为上、下投影位置上的一一对应。应理解，当所述多个第三导电凸点1032与每个所述金属连接柱1021上的第一导电凸点1022、下投影位置也对应时，第一半导体芯片102与所述第二半导体芯片103上、下垂直互连，所需要的连接距离最短，因此，可以避免所述第一半导体芯片102与所述第二半导体芯片103之间由于连接线过长所引起的阻抗较大，限制了电流的通过能力等问题，从而减少了所述第一半导体芯片102与所述第二半导体芯片103上、下互连的损耗。

根据本发明实施例的另一方面，还提供一种封装结构。

继续参考图8A-图8C所示，在本发明实施例提供的封装结构1000中，包括：第一半导体芯片102，所述第一半导体芯片102具有相对的第一表面102a和第二表面102b，在所述第一表面102a设置有光耦合区1024以及围绕所述光耦合区1024的非光耦合区1025，所述光耦合区1024内设置有光耦合接口104；至少一个第二半导体芯片103以及至少一个裸硅片400，所述至少一个第二半导体芯片103以及所述至少一个裸硅片400分别固定在所述第一表面102a的所述非光耦合区1025上；其中，所述至少一个裸硅片400环绕所述光耦合区1024。

可选地，如图8B所示，所述至少一个裸硅片仅包括一个裸硅片400，并且在垂直于所述第一表面102a的方向上，所述裸硅片400具有镂空结构402，以露出所述光耦合区1024。

可选地，如图8C所示，所述至少一个裸硅片包括多个裸硅片400，并且在平行于所述第一表面102a的方向上，所述多个裸硅片400以拼接的方式固定在所述光耦合区1024的周边。

进一步地，所述至少一个裸硅片400的所占的面积与所述至少一个第二半导体芯片103所占的面积之和大于所述第一半导体芯片102的所述第一表面102a面积的90％，以防止减薄后的第一半导体芯片102出现翘曲的问题。

进一步地，在垂直于所述第一表面102a的方向上，所述至少一个裸硅片400的远离所述第一表面102a的一侧顶面与所述至少一个第二半导体芯片103的远离所述第一表面102a的一侧顶面齐平。也即，封装后的至少一个第二半导体芯片103以及至少一个裸硅片400具有相同的高度，使得无塑封3D芯片堆叠封装结构表面平整、不易损坏，可靠性高。

由上述内容可知，本发明实施例提供的封装结构的制作方法及封装结构，所述方法包括：提供第一承载基板以及由多个第一半导体芯片构成的半导体晶片，由于该半导体晶片是一个整体结构，其与第一承载基板临时键合，针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片以及至少一个裸硅片，并将所述至少一个第二半导体芯片以及所述至少一个裸硅片分别固定在该第一半导体芯片的第一表面的非光耦合区上，所述至少一个裸硅片环绕光耦合区，实现了无塑封的3D芯片堆叠封装，在防止所述第一半导体芯片发生翘曲的同时，还对光耦合接口界面形成了保护。

上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims (15)

1.一种封装结构的制作方法，其特征在于，所述方法包括：

提供半导体晶片，所述半导体晶片包括多个第一半导体芯片，每个所述第一半导体芯片具有相对的第一表面和第二表面，所述第一表面上设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

针对每个所述第一半导体芯片，提供与该第一半导体芯片对应的至少一个第二半导体芯片以及至少一个裸硅片，并将所述至少一个第二半导体芯片以及所述至少一个裸硅片分别固定在该第一半导体芯片的所述第一表面的所述非光耦合区上，其中，所述至少一个裸硅片环绕所述光耦合区；所述至少一个裸硅片包括多个裸硅片，并且在平行于对应的第一半导体芯片的所述第一表面的方向上，将所述多个裸硅片以拼接的方式固定在所述光耦合区的周边。

2.如权利要求1所述的封装结构的制作方法，其特征在于，

针对每个所述第一半导体芯片，与该第一半导体芯片对应的所述至少一个裸硅片所占的面积以及所述至少一个第二半导体芯片所占的面积之和大于该第一半导体芯片的所述第一表面所占面积的70％。

3.如权利要求2所述的封装结构的制作方法，其特征在于，

在垂直于对应的第一半导体芯片的所述第一表面的方向上，所述至少一个裸硅片的远离所述第一表面的一侧顶面与所述至少一个第二半导体芯片的远离所述第一表面的一侧顶面齐平。

4.如权利要求1所述的封装结构的制作方法，其特征在于，所述方法还包括：

在将与每个第一半导体芯片对应的至少一个第二半导体芯片以及至少一个裸硅片固定在所述第一半导体芯片上之后，对所述半导体晶片进行切割以得到多个分离的芯片封装组件，每个所述芯片封装组件包括一个第一半导体芯片、对应的至少一个第二半导体芯片以及对应的至少一个裸硅片。

5.如权利要求4所述的封装结构的制作方法，其特征在于，所述方法还包括：

在得到多个分离的所述芯片封装组件之后，将每个所述芯片封装组件安装至对应的基底上。

6.如权利要求5所述的封装结构的制作方法，其特征在于，所述方法还包括：

在将所述芯片封装组件安装至对应的基底上之后，将导光结构或者激光器芯片安装至所述第一半导体芯片的所述光耦合接口上。

7.如权利要求1所述的封装结构的制作方法，其特征在于，所述半导体晶片包括：

第一承载基板，所述第一承载基板与所述多个第一半导体芯片的所述第二表面临时键合，以用于临时承载所述半导体晶片。

8.如权利要求7所述的封装结构的制作方法，其特征在于，所述方法还包括：

在将所述至少一个第二半导体芯片以及所述至少一个裸硅片分别固定在对应的第一半导体芯片的所述第一表面的非光耦合区上之前，在每个所述第一半导体芯片内制作多个金属连接柱，并将每个所述金属连接柱的两侧表面分别从所述第一半导体芯片的两侧表面露出。

9.如权利要求8所述的封装结构的制作方法，其特征在于，所述方法还包括：

在将每个所述金属连接柱的两侧表面从所述第一半导体芯片的表面露出之后，在每个所述金属连接柱露出的一侧表面上制作第一导电凸点。

10.如权利要求9所述的封装结构的制作方法，其特征在于，所述方法还包括：

在每个所述金属连接柱露出的一侧表面上制作第一导电凸点之后，将每个所述第一半导体芯片靠近所述第一导电凸点的一侧表面与第二承载基板进行临时键合；以及，

在每个所述第一半导体芯片的每个所述金属连接柱露出的另一侧表面上制作第二导电凸点。

11.如权利要求10所述的封装结构的制作方法，其特征在于，所述方法还包括：

在每个所述第一半导体芯片的每个所述金属连接柱露出的另一侧表面上制作第二导电凸点之后，将所述第一半导体芯片靠近所述第二导电凸点的一侧表面与所述第一承载基板进行临时键合；以及，

将所述第二承载基板解键合。

12.如权利要求1所述的封装结构的制作方法，其特征在于，

所述第一半导体芯片是光子集成电路芯片，所述第二半导体芯片是电子集成电路芯片。

13.一种封装结构，其特征在于，包括：

第一半导体芯片，所述第一半导体芯片具有相对的第一表面和第二表面，在所述第一表面设置有光耦合区以及围绕所述光耦合区的非光耦合区，所述光耦合区内设置有光耦合接口；

至少一个第二半导体芯片以及至少一个裸硅片，所述至少一个第二半导体芯片以及所述至少一个裸硅片分别固定在所述第一表面的所述非光耦合区上；

其中，所述至少一个裸硅片环绕所述光耦合区；所述至少一个裸硅片包括多个裸硅片，并且在平行于所述第一表面的方向上，所述多个裸硅片以拼接的方式固定在所述光耦合区的周边。

14.如权利要求13所述的封装结构，其特征在于，

所述至少一个裸硅片的所占的面积与所述至少一个第二半导体芯片所占的面积之和大于所述第一半导体芯片的所述第一表面所占面积的70％。

15.如权利要求13所述的一种封装结构，其特征在于，

在垂直于所述第一表面的方向上，所述至少一个裸硅片的远离所述第一表面的一侧顶面与所述至少一个第二半导体芯片的远离所述第一表面的一侧顶面齐平。