CN114613685A - 封装方法及封装结构 - Google Patents
封装方法及封装结构 Download PDFInfo
- Publication number
- CN114613685A CN114613685A CN202210214215.8A CN202210214215A CN114613685A CN 114613685 A CN114613685 A CN 114613685A CN 202210214215 A CN202210214215 A CN 202210214215A CN 114613685 A CN114613685 A CN 114613685A
- Authority
- CN
- China
- Prior art keywords
- chip
- protective layer
- optical coupling
- plastic package
- coupling interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 42
- 230000008878 coupling Effects 0.000 claims abstract description 103
- 238000010168 coupling process Methods 0.000 claims abstract description 103
- 238000005859 coupling reaction Methods 0.000 claims abstract description 103
- 230000003287 optical effect Effects 0.000 claims abstract description 101
- 239000010410 layer Substances 0.000 claims description 77
- 239000011241 protective layer Substances 0.000 claims description 57
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000011368 organic material Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 238000002161 passivation Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000005538 encapsulation Methods 0.000 claims description 6
- 210000001503 joint Anatomy 0.000 claims description 5
- 238000004891 communication Methods 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910010272 inorganic material Inorganic materials 0.000 claims description 2
- 239000011147 inorganic material Substances 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims description 2
- 230000008901 benefit Effects 0.000 abstract description 5
- 238000012858 packaging process Methods 0.000 abstract description 5
- 238000007789 sealing Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 3
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- WZZBNLYBHUDSHF-DHLKQENFSA-N 1-[(3s,4s)-4-[8-(2-chloro-4-pyrimidin-2-yloxyphenyl)-7-fluoro-2-methylimidazo[4,5-c]quinolin-1-yl]-3-fluoropiperidin-1-yl]-2-hydroxyethanone Chemical compound CC1=NC2=CN=C3C=C(F)C(C=4C(=CC(OC=5N=CC=CN=5)=CC=4)Cl)=CC3=C2N1[C@H]1CCN(C(=O)CO)C[C@@H]1F WZZBNLYBHUDSHF-DHLKQENFSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
本申请提供一种封装方法及封装结构，所述封装方法包括：提供第一芯片，所述第一芯片具有相对的第一面和第二面，所述第一芯片的第一面上具有第一区域和第二区域，所述第二区域具有光耦合接口；在所述第二区域形成保护结构，所述保护结构覆盖所述光耦合接口，所述保护结构包括层叠的第一保护层和第二保护层；使用塑封体对所述第一芯片和所述保护结构进行塑封形成塑封结构；去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出。本申请所述封装方法及封装结构，采用保护结构对光耦合接口进行封盖保护，解决了3D堆叠中塑封工艺和耦合的空间冲突的问题，同时对芯片提供了保护，具有与主流2.5D和3D堆叠工艺兼容的优点。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种封装方法及封装结构。
背景技术
硅光芯片中的电芯片(电子集成芯片，EIC，Electronic integrated chip)和光芯片(光子集成芯片，PIC，Photonic integrated chip)由于采用不同的晶圆生产工艺制程，采用芯片级别的互联来实现芯片之间的连接。为了缩短信号传输路径获取足够好的性能，光芯片采用硅通孔(TSV)与电芯片进行3D堆叠互联替代传统的焊线互联越来越成为趋势。同时，光纤模块与光芯片采用面耦合GC(光栅耦合器，Grating Couple)时需要留出足够的耦合空间，要求耦合面不得有有机物残留阻挡光传输，而3D堆叠一般会用到塑封工艺使得光芯片上表面全包裹，对电芯片和光芯片提供物理保护，耦合空间和包裹物理保护两者要求相冲突。对于需要预留耦合空间的塑封工艺，业界考虑采用在模具制作时就预留对应的空间，由于塑封模具直接压合在芯片表面会损伤芯片，所以发现此方案也不可行。
基于此，目前大部分采用3D堆叠的电芯片和光芯片采用芯片暴露在外面的方式，此方式存在一系列的问题：1、芯片暴露缺少保护，易发生物理损伤，导致芯片失效；2、底层含硅通孔的光芯片厚度由于工艺原因厚度无法做厚(典型值为100～150um)，导致底填胶爬胶高度小，带来封装应力可靠性风险；3、封装过程无法采用塑封工艺，采用光芯片先连接到基板的chip on substrate的工艺，因芯片和基板的热膨胀系数不匹配，光芯片背面产生了较大的翘曲，此现象在光芯片尺寸大时更为明显，导致电芯片无法连接到光芯片。此外，目前还有在光耦合区域采用透明保护膜的方式作为耦合区域保护层，并且透明保护膜继续残留在耦合区域的方式，则会面临以下问题：透明保护膜如果保留在耦合区域，则要求透明保护膜具备透光率高的属性，由于透明保护膜难以达到100％透光，会带来进一步的光损耗；而塑封层的开孔一般采用激光开孔的方式，会导致激光开孔时激光入射到光芯片的光耦合接口，对光芯片带来损伤。
发明内容
基于前述的现有技术缺陷，本申请提供了一种封装方法及封装结构，芯片不会受到损伤，而且封装易于实现。
为了实现上述目的，本申请提供了一种封装方法，其包括：
提供第一芯片，所述第一芯片具有相对的第一面和第二面，所述第一芯片的第一面上具有第一区域和第二区域，所述第二区域具有光耦合接口；
在所述第二区域形成保护结构，所述保护结构覆盖所述光耦合接口，所述保护结构包括层叠的第一保护层和第二保护层；
使用塑封体对所述第一芯片和所述保护结构进行塑封形成塑封结构；
去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出。
进一步，在所述使用塑封体对所述第一芯片和所述保护结构进行塑封形成塑封结构之前，还包括：
在所述第一区域设置第二芯片，所述第二芯片具有相对的第一面和第二面；所述第二芯片的第一面与所述第一芯片的第一面面对面设置，且所述第二芯片与所述第一芯片进行通信。
进一步，所述第一芯片的第一面的第一区域具有硅通孔；
在所述使用塑封体对所述第一芯片和所述保护结构进行塑封形成塑封结构之前，还包括：
在所述第二芯片的第一面上形成第一凸点结构，在所述第一芯片的第一面的第一区域形成第二凸点结构，所述第二凸点结构与所述硅通孔相连；
将所述第一凸点结构与所述第二凸点结构对接连接。
进一步，所述去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出，包括：
对远离所述第一芯片一侧的所述塑封体进行减薄，所述第二芯片的第二面和所述保护结构从所述塑封体露出；
去除所述保护结构，所述塑封体位于所述第一芯片的第一面的第二区域的位置形成开口，所述光耦合接口从所述开口露出。
进一步，在所述对远离所述第一芯片一侧的所述塑封体进行减薄之前，对所述第一芯片的第二面进行减薄，使所述硅通孔从所述第一芯片的第二面露出，在所述第一芯片的第二面上形成第三凸点结构，所述硅通孔与部分所述第三凸点结构相连，以及将所述第一芯片的第二面临时键合于第一载板；
在所述去除所述保护结构之后，将所述第一载板从所述第一芯片的第二面解键合。
进一步，所述去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出，包括：
对远离所述第一芯片一侧的所述塑封体进行减薄，所述第二芯片的第二面和所述保护结构从所述塑封体露出，将所述第二芯片的第二面、所述保护结构的露出的表面、所述塑封体远离所述第一芯片的表面临时键合于第二载板；
对所述第一芯片的第二面进行减薄，使所述硅通孔从所述第一芯片的第二面露出，在所述第一芯片的第二面上形成第三凸点结构，所述硅通孔与部分所述第三凸点结构相连；
将所述第一芯片的第二面临时键合于第三载板，将所述第二载板从所述第二芯片的第二面、所述保护结构的露出的表面、所述塑封体远离所述第一芯片的表面解键合；
去除所述保护结构，所述塑封体位于所述第一芯片的第一面的第二区域的位置形成开口，所述光耦合接口从所述开口露出；
将所述第三载板从所述第一芯片的第二面解键合。
进一步，所述第一保护层的材质与所述第二凸点结构的材质相同，所述第一保护层和所述第二凸点结构同时形成。
进一步，所述第一保护层的材质与所述第二凸点结构的材质相异，所述第一保护层和所述第二凸点结构分步形成。
进一步，所述第一保护层相对于所述第二保护层更靠近所述光耦合接口，所述第一保护层和第二保护层的材质相异。
进一步，所述第一保护层相对于所述第二保护层更靠近所述光耦合接口，所述第一保护层的宽度大于或等于所述第二保护层的宽度，所述第一保护层的厚度小于所述第二保护层的厚度。
进一步，所述第一保护层为非有机材料层，所述第二保护层为光刻胶。
进一步，所述第一保护层为无机材料层或金属层。
进一步，所述去除所述保护结构，包括：
先去除所述第二保护层，再去除所述第一保护层；
所述第二保护层的去除，采用湿法或干法蚀刻；或者在形成所述第二保护层之前涂布一层牺牲层，在去除过程中采用针对所述牺牲层去胶液，把所述牺牲层溶化去除，所述第二保护层即自动剥离；或者在所述第二保护层形成之后，在所述第二保护层侧面喷涂针对所述塑封体的脱模剂，以帮助所述第二保护层的剥离；
所述第一保护层的去除，可以采用湿法或者干法蚀刻。
本申请还提供一种封装结构，采用如前所述的封装方法制备形成。
本申请所述封装方法及封装结构，采用保护结构对光耦合接口进行封盖保护，解决了3D堆叠中塑封工艺和耦合的空间冲突的问题，同时对芯片提供了保护，具有与主流2.5D和3D堆叠工艺兼容的优点。采用非有机材料作为第一保护层和光刻胶作为第二保护层的叠层保护结构作为光耦合接口的保护层，可以采用研磨等常规减薄工艺去除光刻胶上方的塑封体并露出光刻胶层，不需要激光开孔工艺，避免了激光对芯片产生损伤，同时，由于不需要激光开孔，避免了激光会穿过保护层并入射到下方的光耦合接口中，因此，下方的第一保护层可以做得很薄，可以直接采用湿法刻蚀去除，进一步提高了光耦合面的洁净并节约了时间。
此外，由于与光耦合接口接触的第一保护层采用非有机材料，避免有机物材料直接接触光耦合区，保证了光耦合区的表面纯净，有利于后续光耦合接口能够与导光结构维持较高的耦合效率。
附图说明
在此描述的附图仅用于解释目的，而不意图以任何方式来限制本申请公开的范围。另外，图中的各部件的形状和比例尺寸等仅为示意性的，用于帮助对本申请的理解，并不是具体限定本申请各部件的形状和比例尺寸。本领域的技术人员在本申请的教导下，可以根据具体情况选择各种可能的形状和比例尺寸来实施本申请。在附图中：
图1为本申请一实施方式提供的一种封装方法的流程示意图；
图2-11为本申请一实施方式提供的一种封装方法在执行过程中相应封装结构的变化示意图；
图12-15为本申请另一实施方式提供的一种封装方法在执行过程中相应封装结构的部分变化示意图；
图16为本申请提供的一种封装方法中保护结构的去除过程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
请参阅图1所示，本申请一实施方式提供一种封装方法，其包括：
提供第一芯片，所述第一芯片具有相对的第一面和第二面，所述第一芯片的第一面上具有第一区域和第二区域，所述第二区域具有光耦合接口；
在所述第二区域形成保护结构，所述保护结构覆盖所述光耦合接口，所述保护结构包括层叠的第一保护层和第二保护层；
使用塑封体对所述第一芯片和所述保护结构进行塑封形成塑封结构；
去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出。
具体的，请参阅图2所示，提供第一芯片10，所述第一芯片10为光子集成芯片。所述第一芯片10具有相对的第一面11和第二面12，所述第一芯片10的第一面11上具有第一区域13和第二区域14，所述第二区域14具有光耦合接口15。
请参阅图3所示，在所述第二区域14形成保护结构，所述保护结构覆盖所述光耦合接口15，所述保护结构包括层叠的第一保护层191和第二保护层192。
更具体的，在所述使用塑封体对所述第一芯片和所述保护结构进行塑封形成塑封结构之前，还包括：
在所述第一区域设置第二芯片，所述第二芯片具有相对的第一面和第二面；所述第二芯片的第一面与所述第一芯片的第一面面对面设置，且所述第二芯片与所述第一芯片进行通信。
请返回参阅图2所示，在所述第一区域13设置第二芯片20，所述第二芯片20为电子集成芯片。所述第二芯片20具有相对的第一面21和第二面22，所述第二芯片20的第一面21与所述第一芯片10的第一面11面对面设置，且所述第二芯片20与所述第一芯片10进行通信。一般来说，所述第二芯片20所在晶圆经过测试(可选)之后，切成单颗，根据需要，还可以采用多颗，连接到所述第一芯片10上。所述第二芯片20采用倒装(chip-on-wafer flipchip)的方式粘贴到第一芯片10上。连接的实现可以采用热压焊(TCB,Thermal CompressBonding)，回流焊，激光键合或者金属直接键合等方式。另外因为所述第二芯片20上形成有第一凸点结构23(μbump)(容后详述)，所以还需要做底部填充的工艺。
在所述使用塑封体对所述第一芯片和所述保护结构进行塑封形成塑封结构之前，还包括：
在所述第二芯片的第一面上形成第一凸点结构，在所述第一芯片的第一面的第一区域形成第二凸点结构，所述第二凸点结构与所述硅通孔相连；
将所述第一凸点结构与所述第二凸点结构对接连接。
请继续参阅图3所示，在所述第二芯片20的第一面21上形成第一凸点结构(μBump)23，在所述第一芯片10的第一面11的第一区域13形成第二凸点结构(UBM)16。所述第一芯片10在提供时，其第一面11的第一区域13具有硅通孔17，所述第二凸点结构16与所述硅通孔17相连。在所述第二芯片20的第一面21上形成第一凸点结构(μBump)23，在所述第一芯片10的第一面11的第一区域13形成第二凸点结构(UBM)16，采用常规的bumping工艺(包括PVD，PR涂布，曝光，显影，电镀，蚀刻等工艺)即可实现。
将所述第一凸点结构23与所述第二凸点结构16对接连接，实现所述第二芯片20与所述第一芯片10进行通信。
请参阅图4所示，使用塑封体30对所述第一芯片10和所述保护结构进行塑封形成塑封结构，
所述塑封结构包括所述第一芯片10、第二芯片20、保护结构以及塑封体30，所述塑封体30将所述第一芯片10、第二芯片20以及保护结构封均盖于其中。此塑封为晶圆级塑封，可以采用液态或者颗粒状的塑封料。
接下来，要去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出。在一实施方式中，所述去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出，包括：
对远离所述第一芯片一侧的所述塑封体进行减薄，所述第二芯片的第二面和所述保护结构从所述塑封体露出；
去除所述保护结构，所述塑封体位于所述第一芯片的第一面的第二区域的位置形成开口，所述光耦合接口从所述开口露出。
进一步，在所述对远离所述第一芯片一侧的所述塑封体进行减薄之前，对所述第一芯片的第二面进行减薄，使所述硅通孔从所述第一芯片的第二面露出，在所述第一芯片的第二面上形成第三凸点结构，所述硅通孔与部分所述第三凸点结构相连，以及将所述第一芯片的第二面临时键合于第一载板；
在所述去除所述保护结构之后，将所述第一载板从所述第一芯片的第二面解键合。
具体的，请参阅图5-10所示，所述去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出，包括：
对所述第一芯片10的第二面12进行减薄，使所述硅通孔17从所述第一芯片10的第二面12露出，在所述第一芯片10的第二面12上形成第三凸点结构18，所述硅通孔17与部分所述第三凸点结构18相连；在一具体实施例中，所述第三凸点结构18为C4(Controlledcollapse chip connection)bump，采用传统的bumping工艺进行制作；
将所述第一芯片10的第二面12临时键合于第一载板60；
对远离所述第一芯片10一侧的所述塑封体30进行减薄，所述第二芯片20的第二面22和所述保护结构从所述塑封体30露出；
去除所述保护结构，所述塑封体30位于所述第一芯片10的第一面11的第二区域14的位置形成开口31，所述光耦合接口15从所述开口31露出；
将所述第一载板60从所述第一芯片10的第二面12解键合；解键合可以选择激光解键合、热机械解键合等方式。
然后，将所述第一芯片10的第二面12倒装贴装至基板50上，所述基板50具有相对的第一面51和第二面52，所述基板50的第一面51与所述第一芯片10的第二面12面对面设置，且与所述第三凸点结构18对接连接，所述基板50的第二面52上设有焊盘53。此时一般是把切割成单颗的组合芯片采用倒装的方式贴装到基板50上；而且根据实际需要还可以额外在基板50上贴装电容、电阻、电感等分立器件。
最后，将导光结构或激光器芯片40与所述光耦合接口15耦合，形成如图11所示封装结构。
示例性地，所述导光结构40为光纤阵列(Fiber Array，FA)。可选的，该导光结构40可以是棱镜，其通过激光整合的方法将激光束引导到光耦合接口15，具体的，激光器芯片发出的激光束穿过透镜并入射到棱镜，所述棱镜将所述激光束通过光耦合接口15耦合进入所述第一芯片10。
可选的，可以将激光器芯片直接安装在光耦合接口15上方，使激光器芯片发出的激光束对准所述光耦合接口15，所述激光束可以直接耦合到所述第一芯片10。将激光器芯片安装在光耦合接口15上方，可以大大简化器件结构，提高集成度。
请参阅图12-14并配合结合图11所示，本申请另一实施方式中，所述去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出，包括：
对远离所述第一芯片10一侧的所述塑封体30进行减薄，所述第二芯片20的第二面22和所述保护结构从所述塑封体30露出，将所述第二芯片20的第二面22、所述保护结构的露出的表面、所述塑封体30远离所述第一芯片10的表面临时键合于第二载板70；
对所述第一芯片10的第二面12进行减薄，使所述硅通孔17从所述第一芯片10的第二面12露出，在所述第一芯片10的第二面12上形成第三凸点结构18，所述硅通孔17与部分所述第三凸点结构18相连；
将所述第一芯片10的第二面12临时键合于第三载板80，将所述第二载板70从所述第二芯片20的第二面22、所述保护结构的露出的表面、所述塑封体30远离所述第一芯片10的表面解键合；
去除所述保护结构，所述塑封体30位于所述第一芯片10的第一面11的第二区域14的位置形成开口31，所述光耦合接口15从所述开口31露出；
将所述第三载板80从所述第一芯片10的第二面12解键合。
然后，将所述第一芯片10的第二面12倒装贴装至基板50上，所述基板50具有相对的第一面51和第二面52，所述基板50的第一面51与所述第一芯片10的第二面12面对面设置，且与所述第三凸点结构18对接连接，所述基板50的第二面52上设有焊盘53。
最后，如前一实施方式，将导光结构或激光器芯片40与所述光耦合接口15耦合，也获得如图11所示封装结构。
本申请所述保护结构包括层叠的第一保护层191和第二保护层192，在一实施方式中，所述第一保护层191相对于所述第二保护层192更靠近所述光耦合接口15，所述第一保护层191和第二保护层192的材质相异。在另一实施方式中，所述第一保护层191的宽度大于或等于所述第二保护层192的宽度，所述第一保护层191的厚度小于所述第二保护层192的厚度。所述第一保护层191为非有机材料层，所述第二保护层192为光刻胶，采用PVD、涂胶、曝光、显影、蚀刻的方式形成。总而言之，所述第一保护层与所述第一芯片10之间具有较高的刻蚀选择比即可。其中，光刻胶的厚度取决于产品结构，光刻胶的厚度基本与第二芯片20厚度相当，可以为50μm～500μm。
其中，所述第一保护层191的材质与所述第二凸点结构16的材质相同，如图3中所示191，如此，所述第一保护层191和所述第二凸点结构16同时形成。
当然，也可以所述第一保护层191的材质与所述第二凸点结构16的材质相异，如此则，所述第一保护层191和所述第二凸点结构16分步形成。
由于塑封体30一般由有机物材料构成，有机物接触光耦合接口15会导致有机物残留，有机物残留会严重影响光耦合接口15的耦合效率，导致光损耗严重，影响第一芯片10的运行。为了形成对光耦合接口15的保护，本申请在所述光耦合接口15的上方制作覆盖所述光耦合接口15的保护结构，保护结构与光耦合接口15接触的第一保护层191的材料选自非有机材料，例如第一保护层191为氧化硅、二氧化钛氮化硅、氧化铝等无机非金属材料，或者第一保护层191为Al、Cu、Ti等金属材料。假若不设置非有机材料的第一保护层191，或者第一保护层191的材料为有机材料，则有机材料与光耦合接口15接触，例如光刻胶(光阻)，光刻胶(光阻)一般通过涂布工艺整面涂布，然后通过光刻掩膜工艺，去除不需要的部分，以及保留需要的部分(保留覆盖所述光耦合接口15的部分)。在去除光阻的过程中，光刻胶(光阻)的有机物分子只有在经过UV光照处理后才能形成易溶解于显影液的结构，对于正性光阻而言，在经过UV光照后处理后，正性光阻的有机物分子中的苯环上的羟基才会转变为羧基，而显影液是碱性的，正性光阻的有机物分子中的苯环上的羧基能够与碱性的显影液产生反应。但是，由于光耦合接口15的表面构造不平坦，容易导致部分正性光阻无法参与UV光照反应，而未被UV光照反应的光刻胶(光阻)则无法溶解于显影液，故最终可能无法被完全清除，导致残留的光刻胶(光阻)残留在光耦合接口15上，影响了后续光耦合接口15的光耦合效率。
如果仅设置非有机材料的第一保护层191，不设置上方的采用光刻胶制成的第二保护层192，则会产生如下问题：若设置的第一保护层191较薄，则第一保护层191上方覆盖塑封体30，在开孔过程中，需要采用激光开孔的方式去除第一保护层191上方的塑封体30，如果第一保护层191吸光/反光效果不够好，则激光会透过第一保护层191进入光耦合接口，损失光耦合接口15，严重影响光耦合效率；若设置的第一保护层191很厚以至于与第二芯片20厚度一致，则不需要激光开孔，但是厚的非有机材料层的刻蚀去除成本较高，还造成时间浪费。
因此，本申请的保护结构既避免了有机物污染光耦合接口以及激光损伤光耦合接口，还兼顾了成本效益。
相应的，所述去除所述保护结构，则包括：
先去除所述第二保护层192，再去除所述第一保护层191。请结合参阅图16和图15所示。其中，针对所述第二保护层192的去除，由于所述第二保护层192由光刻胶形成，除了湿法去胶以及干法蚀刻去胶，还可以在涂胶之前涂布一层牺牲层，在去除过程中采用针对所述牺牲层去胶液，把所述牺牲层溶化去除，光刻胶层便可以自动剥离，可以很方便地去胶；此外针对超厚的光刻胶(比如200um以上)，可以考虑在牺牲层与光刻胶形成之后，在所述光刻胶侧面喷涂针对所述塑封料的脱模剂，有助于所述光刻胶的剥离。针对所述第一保护层191的去除，可以采用对应的湿法或者干法蚀刻工艺去除，由于第一保护层191与第一芯片10的基材具有高的刻蚀选择比，因此，在刻蚀去除第一保护层191过程中可以在不损坏光耦合接口的基础上，将第一保护层191去除干净。
本申请还提供一种封装结构，采用如前所述的封装方法制备形成。
本申请所述封装方法及封装结构，采用保护结构对光耦合接口进行封盖保护，解决了3D堆叠中塑封工艺和耦合的空间冲突的问题，同时对芯片提供了保护，具有与主流2.5D和3D堆叠工艺兼容的优点。采用非有机材料作为第一保护层和光刻胶作为第二保护层的叠层保护结构作为光耦合接口的保护层，可以采用研磨等常规减薄工艺去除光刻胶上方的塑封体并露出光刻胶层，不需要激光开孔工艺，避免了激光对芯片产生损伤，同时，由于不需要激光开孔，避免了激光会穿过保护层并入射到下方的光耦合接口中，因此，下方的第一保护层可以做得很薄，可以直接采用湿法刻蚀去除，进一步提高了光耦合面的洁净并节约了时间。
此外，由于与光耦合接口接触的第一保护层采用非有机材料，避免有机物材料直接接触光耦合区，保证了光耦合区的表面纯净，有利于后续光耦合接口能够与导光结构维持较高的耦合效率。
应该理解，以上描述是为了进行图示说明而不是为了进行限制。通过阅读上述的描述，在所提供的示例之外的许多实施例和许多应用对本领域技术人员来说都将是显而易见的。因此，本教导的范围不应该参照上述描述来确定，而是应该参照前述权利要求以及这些权利要求所拥有的等价物的全部范围来确定。出于全面之目的，所有文章和参考包括专利申请和公告的公开都通过参考结合在本文中。在前述权利要求中省略这里公开的主题的任何方面并不是为了放弃该主体内容，也不应该认为申请人没有将该主题考虑为所公开的申请主题的一部分。
Claims (14)
1.一种封装方法，其特征在于，其包括：
提供第一芯片，所述第一芯片具有相对的第一面和第二面，所述第一芯片的第一面上具有第一区域和第二区域，所述第二区域具有光耦合接口；
在所述第二区域形成保护结构，所述保护结构覆盖所述光耦合接口，所述保护结构包括层叠的第一保护层和第二保护层；
使用塑封体对所述第一芯片和所述保护结构进行塑封形成塑封结构；
去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出。
2.如权利要求1所述的封装方法，其特征在于，在所述使用塑封体对所述第一芯片和所述保护结构进行塑封形成塑封结构之前，还包括：
在所述第一区域设置第二芯片，所述第二芯片具有相对的第一面和第二面；所述第二芯片的第一面与所述第一芯片的第一面面对面设置，且所述第二芯片与所述第一芯片进行通信。
3.如权利要求2所述的封装方法，其特征在于，所述第一芯片的第一面的第一区域具有硅通孔；
在所述使用塑封体对所述第一芯片和所述保护结构进行塑封形成塑封结构之前，还包括：
在所述第二芯片的第一面上形成第一凸点结构，在所述第一芯片的第一面的第一区域形成第二凸点结构，所述第二凸点结构与所述硅通孔相连；
将所述第一凸点结构与所述第二凸点结构对接连接。
4.如权利要求3所述的封装方法，其特征在于，所述去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出，包括：
对远离所述第一芯片一侧的所述塑封体进行减薄，所述第二芯片的第二面和所述保护结构从所述塑封体露出；
去除所述保护结构，所述塑封体位于所述第一芯片的第一面的第二区域的位置形成开口，所述光耦合接口从所述开口露出。
5.如权利要求4所述的封装方法，其特征在于，还包括如下步骤：
在所述对远离所述第一芯片一侧的所述塑封体进行减薄之前，对所述第一芯片的第二面进行减薄，使所述硅通孔从所述第一芯片的第二面露出，在所述第一芯片的第二面上形成第三凸点结构，所述硅通孔与部分所述第三凸点结构相连，以及将所述第一芯片的第二面临时键合于第一载板；
在所述去除所述保护结构之后，将所述第一载板从所述第一芯片的第二面解键合。
6.如权利要求3所述的封装方法，其特征在于，所述去除覆盖于所述光耦合接口上的所述保护结构，将所述光耦合接口露出，包括：
对远离所述第一芯片一侧的所述塑封体进行减薄，所述第二芯片的第二面和所述保护结构从所述塑封体露出，将所述第二芯片的第二面、所述保护结构的露出的表面、所述塑封体远离所述第一芯片的表面临时键合于第二载板；
对所述第一芯片的第二面进行减薄，使所述硅通孔从所述第一芯片的第二面露出，在所述第一芯片的第二面上形成第三凸点结构，所述硅通孔与部分所述第三凸点结构相连；
将所述第一芯片的第二面临时键合于第三载板，将所述第二载板从所述第二芯片的第二面、所述保护结构的露出的表面、所述塑封体远离所述第一芯片的表面解键合；
去除所述保护结构，所述塑封体位于所述第一芯片的第一面的第二区域的位置形成开口，所述光耦合接口从所述开口露出；
将所述第三载板从所述第一芯片的第二面解键合。
7.如权利要求3所述的封装方法，其特征在于，所述第一保护层的材质与所述第二凸点结构的材质相同，所述第一保护层和所述第二凸点结构同时形成。
8.如权利要求3所述的封装方法，其特征在于，所述第一保护层的材质与所述第二凸点结构的材质相异，所述第一保护层和所述第二凸点结构分步形成。
9.如权利要求1所述的封装方法，其特征在于，所述第一保护层相对于所述第二保护层更靠近所述光耦合接口，所述第一保护层和第二保护层的材质相异。
10.如权利要求1所述的封装方法，其特征在于，所述第一保护层相对于所述第二保护层更靠近所述光耦合接口，所述第一保护层的宽度大于或等于所述第二保护层的宽度，所述第一保护层的厚度小于所述第二保护层的厚度。
11.如权利要求1所述的封装方法，其特征在于，所述第一保护层为非有机材料层，所述第二保护层为光刻胶。
12.如权利要求1所述的封装方法，其特征在于，所述第一保护层为无机材料层或金属层。
13.如权利要求4或6所述的封装方法，其特征在于，所述去除所述保护结构，包括：
先去除所述第二保护层，再去除所述第一保护层；
所述第二保护层的去除，采用湿法或干法蚀刻；或者在形成所述第二保护层之前涂布一层牺牲层，在去除过程中采用针对所述牺牲层去胶液，把所述牺牲层溶化去除，所述第二保护层即自动剥离；或者在所述第二保护层形成之后，在所述第二保护层侧面喷涂针对所述塑封体的脱模剂，以帮助所述第二保护层的剥离；
所述第一保护层的去除，可以采用湿法或者干法蚀刻。
14.一种封装结构，采用如权利要求1-13任意一项所述的封装方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210214215.8A CN114613685A (zh) | 2022-03-07 | 2022-03-07 | 封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210214215.8A CN114613685A (zh) | 2022-03-07 | 2022-03-07 | 封装方法及封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114613685A true CN114613685A (zh) | 2022-06-10 |
Family
ID=81860362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210214215.8A Pending CN114613685A (zh) | 2022-03-07 | 2022-03-07 | 封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114613685A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024022113A1 (zh) * | 2022-07-25 | 2024-02-01 | 上海曦智科技有限公司 | 片上光互连结构及其制作方法 |
-
2022
- 2022-03-07 CN CN202210214215.8A patent/CN114613685A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024022113A1 (zh) * | 2022-07-25 | 2024-02-01 | 上海曦智科技有限公司 | 片上光互连结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112005370B (zh) | 用于光子芯片和电气芯片集成的集成电路桥 | |
| CN107123605A (zh) | 半导体封装件及其返工工艺 | |
| TWI768671B (zh) | 半導體元件以及其製造方法 | |
| US7495341B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| CN113960715B (zh) | 封装结构的制作方法及封装结构 | |
| CN114050111A (zh) | 一种扇出型封装方法及扇出型封装结构 | |
| US20090152741A1 (en) | Chip structure and fabrication process thereof and flip chip package structure and fabrication process thereof | |
| US10541262B2 (en) | Image sensing chip packaging structure and packaging method | |
| CN113793812B (zh) | 一种扇出封装方法及扇出封装结构 | |
| CN109411377B (zh) | 一种超薄来料封装方法及封装结构 | |
| US11899242B2 (en) | Method of manufacturing a packaged device with optical pathway | |
| CN114613685A (zh) | 封装方法及封装结构 | |
| CN114361047B (zh) | 一种集成电路封装模块及其制备方法、光电处理模组 | |
| CN110534483B (zh) | 封装结构 | |
| CN114647048B (zh) | 封装结构的制作方法 | |
| CN110517959B (zh) | 封装结构的形成方法 | |
| US20180301488A1 (en) | Image sensing chip packaging structure and packaging method | |
| CN116031250A (zh) | 封装结构及其制作方法 | |
| WO2024125468A1 (zh) | 封装结构及其制作方法 | |
| US12135454B2 (en) | Structure and process for photonic packages | |
| US20230384517A1 (en) | Structure and process for photonic packages | |
| US10755979B2 (en) | Wafer-level packaging methods using a photolithographic bonding material | |
| CN115172185A (zh) | 一种硅基电子集成电路封装模块、制备方法及光电处理模组 | |
| CN117310898A (zh) | 封装件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |