CN117310898A - 封装件及其形成方法 - Google Patents

封装件及其形成方法 Download PDF

Info

Publication number
CN117310898A
CN117310898A CN202311032428.XA CN202311032428A CN117310898A CN 117310898 A CN117310898 A CN 117310898A CN 202311032428 A CN202311032428 A CN 202311032428A CN 117310898 A CN117310898 A CN 117310898A
Authority
CN
China
Prior art keywords
optical
package
die
mirror
lens adapter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311032428.XA
Other languages
English (en)
Inventor
余振华
吴俊毅
卢思维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/111,290 external-priority patent/US20240077669A1/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN117310898A publication Critical patent/CN117310898A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4251—Sealed packages
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/421—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical component consisting of a short length of fibre, e.g. fibre stub
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12147—Coupler

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

实施例是封装件，包括：封装衬底；封装组件，接合至封装衬底，封装组件包括：中介层；光学管芯，接合至中介层，光学管芯包括光学耦合器；以及集成电路管芯，接合至与光学管芯相邻的中介层；透镜适配器，用第一光学胶粘合至光学管芯；反射镜，用第二光学胶粘合至透镜适配器，反射镜与光学管芯的光学耦合器对准；以及光纤，位于透镜适配器上，光纤的第一端面向反射镜，光纤配置为使得光学数据路径从光纤的第一端通过反射镜、第二光学胶、透镜适配器和第一光学胶延伸至光学管芯的光学耦合器。本申请的实施例还涉及形成封装件的方法。

Description

封装件及其形成方法
技术领域
本申请的实施例涉及封装件及其形成方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断改进，半导体工业经历了快速增长。在大多数情况下，集成密度的改进源于最小部件尺寸的迭代减小，这允许更多组件集成至给定的区中。随着对缩小电子器件需求的增长，出现了对更小且更具创造性的半导体管芯封装技术的需求。
发明内容
本申请的一些实施例提供了一种封装件，包括：封装衬底；封装组件，接合至所述封装衬底，所述封装组件包括：中介层；光学管芯，接合至所述中介层，所述光学管芯包括光学耦合器；以及集成电路管芯，接合至与所述光学管芯相邻的所述中介层；透镜适配器，用第一光学胶粘合至所述光学管芯；反射镜，用第二光学胶粘合至所述透镜适配器，所述反射镜与所述光学管芯的所述光学耦合器对准；以及光纤，位于所述透镜适配器上，所述光纤的第一端面向所述反射镜，所述光纤配置为使得光学数据路径从所述光纤的所述第一端通过所述反射镜、所述第二光学胶、所述透镜适配器和所述第一光学胶延伸至所述光学管芯的所述光学耦合器。
本申请的另一些实施例提供了一种封装件，包括：封装衬底；封装组件，接合至所述封装衬底；散热盖，附接至所述封装衬底并且覆盖所述封装组件，所述散热盖包括开口，所述封装组件的部分位于所述散热盖的所述开口中；透镜适配器，位于所述散热盖的所述开口中，所述透镜适配器附接至所述封装组件；反射镜，位于所述散热盖的所述开口中，所述反射镜附接至所述透镜适配器；以及光纤，延伸至所述散热盖中的所述开口，所述光纤位于所述透镜适配器上，其中，所述封装组件包括：光学管芯，包括光学耦合器，所述光学耦合器接近所述光学管芯的第一侧壁，所述光学管芯的第一侧壁和所述封装组件的第一侧壁位于所述散热盖的所述开口中，所述光纤的第一端面向所述反射镜，所述光纤配置为使得光学数据路径从所述光纤的所述第一端通过所述反射镜和所述透镜适配器延伸至所述光学管芯的所述光学耦合器。
本申请的又一些实施例提供了一种形成封装件的方法，包括：形成封装组件，其中，形成所述封装组件包括：将光学管芯接合至中介层，所述光学管芯包括接近所述光学管芯的第一侧壁的光学耦合器；将逻辑管芯接合至所述中介层；在所述光学管芯、所述逻辑管芯和所述中介层之间沉积第一底部填充物；以及在所述光学管芯、所述逻辑管芯和所述第一底部填充物上形成密封剂；将所述封装组件接合至封装衬底；将散热盖附接至所述封装衬底和所述封装组件，所述散热盖包括开口，所述封装组件的部分位于所述散热盖的所述开口中；在所述散热盖的所述开口中将支撑结构附接至所述封装衬底；将透镜适配器附接至所述封装组件的位于所述开口中的所述部分和所述开口中的所述支撑结构；将反射镜附接至所述透镜适配器；以及将光纤附接至所述反射镜，所述光纤位于所述透镜适配器上，所述光纤配置为使得光学数据路径从所述光纤的第一端通过所述反射镜和所述透镜适配器延伸至所述光学管芯的所述光学耦合器。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本公开的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的集成电路管芯的截面图。
图2示出了根据一些实施例的集成电路管芯的截面图。
图3示出了根据一些实施例的集成电路管芯的截面图。
图4至图9、图10A、图10B和图11至图15示出了根据一些实施例的制造封装组件的中间阶段的平面图和截面图。
图16A、图16B、图17A、图17B、图17C、图17D、图17E、图17F、图17G、图17H、图18A、图18B和图18C示出了根据一些实施例的封装组件的放大截面图。
图19示出了根据一些实施例的封装组件的截面图。
图20示出了根据一些实施例的封装组件的截面图。
图21示出了根据一些实施例的封装组件的截面图。
图22示出了根据一些实施例的封装组件的截面图。
图23示出了根据一些实施例的封装组件的截面图。
图24示出了根据一些实施例的封装组件的截面图。
图25示出了根据一些实施例的封装组件的截面图。
具体实施方式
以下公开内容提供了许多用于实现本公开的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本公开。当然，这些仅仅是实例，而不旨在限制本公开。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本公开可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
将参照具体上下文中的实施例来描述实施例，即集成电路封装件及其形成方法。在本文提出的各个实施例中，封装件包括安装在封装衬底上的封装组件。封装组件可以包括附接至再分布结构或中介层的光学集成电路管芯。光学集成电路管芯可以包括光学耦合器，诸如光栅耦合器。本文提出的各个实施例允许集成包括光栅耦合器的光学集成电路管芯，通过光栅耦合器实现具有超低功耗的高带宽，以及用于共封装件的广泛集成。实施例包括透镜适配器、支撑结构和反射镜。通过在具体配置中包括这些组件，封装结构可以更加紧凑，并且利用至封装结构的横向入口光纤以及至光学引擎的顶面入口，用于来自光纤的光学数据路径。此外，与其它结构相比，从光纤至反射镜的光学损耗减少。此外，透镜适配器和反射镜允许所公开的实施例广泛用于各种封装配置中，诸如多芯片模块(MCM)、衬底上晶圆上芯片封装件或集成扇出(InFO)封装件。
图1示出了根据一些实施例的集成电路管芯50的截面图。将在随后处理中封装集成电路管芯50以形成集成电路封装件。每个集成电路管芯50可以是逻辑器件(例如，专用集成电路(ASIC)管芯、中央处理单元(CPU)、图形处理单元(GPU)、微控制器等)、存储器器件(例如，动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、电源管理器件(例如，电源管理集成电路(PMIC)管芯)、射频(RF)器件、传感器器件、微机电系统(MEMS)器件、信号处理器件(例如，数字信号处理(DSP)管芯)、前端器件(例如，模拟前端(AFE)管芯)等或它们的组合(例如，片上系统(SoC)管芯)。集成电路管芯50可以形成在晶圆中，晶圆可以包括在随后步骤中分割以形成多个集成电路管芯50的不同管芯区域。集成电路管芯50包括半导体衬底52、互连结构54和导电连接件56。
半导体衬底52可以是掺杂或未掺杂的硅衬底或绝缘体上半导体(SOI)衬底的有源层。半导体衬底52可以包括其它半导体材料，诸如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟和/或磷砷化镓铟；或它们的组合。也可以使用其它衬底，诸如多层衬底或梯度衬底。半导体衬底52具有有源表面或前侧表面(例如，面向上的表面)和非有源表面或背侧表面(例如，面向下的表面)。器件位于半导体衬底52的有源表面处。器件可以是有源器件(例如，晶体管、二极管等)和/或无源器件(电容器、电阻器、电感器等)。非有源表面可以没有器件。
互连结构54位于半导体衬底52的有源表面上方，并且用于电连接半导体衬底52的器件以形成集成电路。互连结构54可以包括一个或多个介电层和介电层中的相应金属化层。用于介电层的可接受的介电材料包括低k介电材料，诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)等。用于介电层的可接受的介电材料还包括氧化物，诸如氧化硅或氧化铝；氮化物，诸如氮化硅；碳化物，诸如碳化硅；等；或它们的组合，诸如氮氧化硅、碳氧化硅、碳氮化硅、碳氮氧化硅等。也可以使用其它介电材料，诸如聚合物，诸如聚苯并噁唑(PBO)、聚酰亚胺、基于苯并环丁烯(BCB)的聚合物等。金属化层可以包括导电通孔和/或导线，以互连半导体衬底52的器件。金属化层可以由导电材料形成，诸如金属，诸如铜、钴、铝、金、它们的组合等。互连结构54可以通过镶嵌工艺来形成，诸如单重镶嵌工艺、双重镶嵌工艺等。
导电连接件56形成在集成电路管芯50的前侧50F处。导电连接件56可以包括凸块下金属(UBM)56A和UBM 56A上方的焊料区域56B。UBM56A可以是导电柱、焊盘等。在一些实施例中，UBM 56A可以通过在互连结构54上方形成晶种层来形成。晶种层可以是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。晶种层可以使用例如PVD等来形成。然后在晶种层上形成并且图案化光刻胶。光刻胶可以通过旋涂等来形成，并且可以暴露于光以用于图案化。光刻胶的图案对应于UBM 56A。图案化形成穿过光刻胶的开口以暴露晶种层。然后在光刻胶的开口中和晶种层的暴露部分上形成导电材料。导电材料可以通过镀来形成，诸如电镀或化学镀等。导电材料可以包括金属，诸如铜、钛、钨、铝、镍等。然后，去除光刻胶和晶种层的其上没有形成导电材料的部分。光刻胶可以通过可接受的灰化或剥离工艺来去除，诸如使用氧等离子体等。一旦去除光刻胶，去除晶种层的暴露部分，诸如通过使用可接受的蚀刻工艺。晶种层和导电材料的剩余部分形成UBM 56A。
在一些实施例中，UBM 56A可以包括三层导电材料，诸如钛层、铜层和镍层。材料和层的其它布置，诸如铬/铬铜合金/铜/金的布置、钛/钛钨/铜的布置或铜/镍/金的布置，可以用于形成UBM 56A。可以用于UBM 56A的任何合适的材料或材料层完全旨在包括在本申请的范围内。
焊料区域56B可以包括焊料材料，并且可以通过浸渍、印刷、镀等形成在UBM 56A上方。焊料材料可以包括例如基于铅的焊料和无铅焊料，诸如用于基于铅的焊料的Pb-Sn成分；包括InSb的无铅焊料；锡、银和铜(SAC)成分；以及具有共同熔点并且在电气应用中形成导电焊料连接的其它共晶材料。作为实例，对于无铅焊料，可以使用变化成分的SAC焊料，诸如SAC 105(Sn 98.5％、Ag 1.0％、Cu 0.5％)、SAC 305和SAC 405。无铅焊料也可以进一步包括SnCu化合物，而不使用银(Ag)。无铅焊料也可以包括锡和银、Sn-Ag，而不使用铜。在一些实施例中，可以实施回流工艺，在一些实施例中给予焊料区域56B部分球形的形状。在其它实施例中，焊料区域56B可以具有其它形状，诸如非球形形状。
在一些实施例中，焊料区域56B可以用于对集成电路管芯50实施芯片探针(CP)测试。例如，焊料区域可以是焊料球、焊料凸块等，其用于将芯片探针附接至导电连接件56。可以对集成电路管芯50实施芯片探针测试，以确定集成电路管芯50是否是已知良好管芯(KGD)。因此，仅集成电路管芯50(其是KGD)经历随后处理并且被封装，并且不封装没有通过芯片探针测试的管芯。在一些实施例中，在测试之后，可以在随后的处理步骤中去除焊料区域56B。
图2示出了根据一些实施例的集成电路管芯60的截面图。集成电路管芯60是包括多个半导体衬底52的堆叠器件。例如，集成电路管芯60可以是包括多个存储器管芯的存储器器件，诸如混合存储器多维数据集(HMC)器件、高带宽存储器(HBM)器件等。在这样的实施例中，集成电路管芯60包括通过诸如硅通孔(未显示)的衬底通孔(TSV)互连的多个半导体衬底52。半导体衬底52的每个可以(或者可以不)具有不同的互连结构。
图3示出了根据一些实施例的集成电路管芯70的截面图。集成电路管芯70可以是光学集成电路管芯，诸如光学引擎管芯。集成电路管芯70可以包括接合至光子集成电路(PIC)70B的电集成电路(EIC)70A。EIC 70A可以包括半导体衬底52、半导体衬底52的有源侧上的有源和/或无源电子器件、半导体衬底52的有源侧上的互连结构54和半导体衬底52的背侧上的透镜74。透镜74可以通过图案化半导体衬底52的背侧来形成。透镜74可以形成为从半导体衬底52的背侧突出(见例如图3)或者形成为凹进至半导体衬底52的背侧中(见例如图25)。EIC 70A可以以与上面参考图1描述的集成电路管芯50类似的方式形成，并且在此不再重复描述。
PIC 70B可以包括光学器件，诸如波导、调制器等。PIC 70B也可以包括光学耦合器72，诸如光栅耦合器。在一些实施例中，光学耦合器72可以包括介电材料(诸如，氮化硅等)，并且可以使用物理气相沉积(PVD)、化学气相沉积(CVD)等来形成。在其它实施例中，光学耦合器72可以包括半导体层(诸如，硅层等)，并且可以由SOI衬底形成。光学耦合器72可以设置在PIC 70B内。如下面更详细描述的，光学耦合器72提供集成电路管芯70和耦合至集成电路管芯70的光纤之间的光学耦合。
集成电路管芯70可以形成在晶圆中，晶圆可以包括在随后步骤中分割以形成多个集成电路管芯70的不同的管芯区域。在一些实施例中，晶圆可以通过将EIC晶圆(包括多个EIC 70A)混合接合至PIC晶圆(包括多个PIC 70B)来形成。
图4至图15示出了根据一些实施例的制造封装组件600的中间阶段的顶视图和截面图。封装组件400可以是晶圆上芯片(CoW)封装组件。图4至图10A和图11至图15示出了截面图，并且图10B示出了平面图。特别地，图4至图6示出了根据一些实施例的晶圆级封装组件200的形成。在一些实施例中，晶圆级封装组件200包括对应于封装组件(诸如封装组件400)的多个封装区域(诸如区域200A)。分割晶圆级封装组件200的多个封装区域以形成独立的封装组件400，如下面图7中所描述。
在图4中，获得或形成中介层晶圆200。中介层晶圆200包括多个封装区域，诸如封装区域200A。中介层晶圆200包括封装区域(诸如封装区域200A)中的中介层202，将在随后处理中分割封装区域以包括在封装组件400中。在一些实施例中，中介层202包括衬底204、互连结构206和导电通孔208。
衬底204可以使用与上面参考图1描述的半导体衬底52类似的材料和方法来形成，并且在此不再重复描述。在一些实施例中，衬底204中通常不包括有源器件，但是中介层202可以包括形成在衬底204的有源表面或正面(例如，图4中面向上的表面)中和/或上的无源器件。在其它实施例中，可以在衬底204的正面中和/或上形成诸如晶体管、电容器、电阻器、二极管等的有源器件。
互连结构206形成在衬底204的正面上方，并且用于电连接衬底204的器件(如果有的话)。互连结构206可以包括一个或多个介电层和介电层中的相应金属化层。互连结构206可以使用与上面参考图1描述的互连结构54类似的材料和方法来形成，并且在此不再重复描述。
此外，在图4中，在中介层晶圆200的前侧200FS上形成与互连结构206电接触的导电连接件120。导电连接件120可以是球栅阵列(BGA)连接件、焊料球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件120可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，导电连接件120通过最初通过蒸发、电镀、印刷、焊料转移、球放置等形成焊料层来形成。一旦在结构上形成焊料层，可以实施回流，以将材料成形为期望的凸块形状。在另一实施例中，导电连接件120包括通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(诸如铜柱)。金属柱可以是无焊料的，并且具有基本上垂直的侧壁。在一些实施例中，在金属柱的顶部上形成金属覆盖层。金属覆盖层可以包括镍、锡、锡-铅、金、银、钯、铟、镍-钯-金、镍-金等或它们的组合，并且可以通过镀工艺来形成。
在一些实施例中，导电连接件120包括UBM 120A和UBM 120A上方的焊料区域120B。UBM 120A可以使用与上面参考图1描述的UBM 56A类似的材料和方法来形成，并且在此不再重复描述。焊料区域120B可以使用与上面参考图1描述的焊料区域56B类似的材料和方法来形成，并且在此不再重复描述。
导电通孔208延伸至互连结构206和/或衬底204中。导电通孔208电连接至互连结构206的金属化层。导电通孔208有时也称为衬底通孔(TSV)。作为形成导电通孔208的实例，可以通过例如蚀刻、铣削、激光技术、它们的组合等在互连结构206和/或衬底204中形成凹槽。可以在凹槽中形成薄介电材料，诸如通过使用氧化技术。可以在开口中共形沉积薄阻挡层，诸如通过CVD、原子层沉积(ALD)、物理气相沉积(PVD)、热氧化、它们的组合等。阻挡层可以由氧化物、氮化物、碳化物、它们的组合等形成。可以在阻挡层上方和开口中沉积导电材料。导电材料可以通过电化学镀工艺、CVD、ALD、PVD、它们的组合等来形成。导电材料的实例是铜、钨、铝、银、金、它们的组合等。通过例如化学机械抛光(CMP)从互连结构206或衬底204的表面去除过量的导电材料和阻挡层。阻挡层和导电材料的剩余部分形成导电通孔208。
在图5中，集成电路管芯50、60和70附接至互连结构206。在所示的截面图中，晶圆级封装组件200的每个封装区域(诸如图5中所示的区域200A)包括单个集成电路管芯50、单个集成电路管芯60和单个集成电路管芯70。集成电路管芯50可以是逻辑器件，诸如专用集成电路(ASIC)管芯、中央处理单元(CPU)、图形处理单元(GPU)、片上系统(SoC)、微控制器，或者集成电路管芯50可以是存储器器件，诸如动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等。在一些实施例中，可以存在多个集成电路管芯50，并且一个可以是逻辑器件，而另一个可以是存储器器件。在一些实施例中，可以包括多个集成电路管芯50，并且可以是相同类型的管芯，诸如SoC管芯、ASIC管芯等。虽然在图5中的截面图中显示了单个集成电路管芯60和单个集成电路管芯70，但是在晶圆级封装组件200的每个封装区域(诸如区域200A)中可以存在多个集成电路管芯60和多个单个集成电路管芯70。
在一些实施例中，集成电路管芯50、60和70使用导电连接件56(见图1至图3)和120附接至互连结构206。集成电路管芯50、60和70可以使用例如拾取和放置工具放置在互连结构206上。在互连结构206上放置集成电路管芯50、60和70之后，导电连接件56的焊料区域56B(见图1至图3)与相应导电连接件120的相应焊料区域120B物理接触。在互连结构206上放置集成电路管芯50、60和70之后，对导电连接件56和120实施回流工艺(见图1至图4)。回流工艺将焊料区域56B和120B熔化并且合并成焊料接头124。焊料接头124将集成电路管芯50、60和70电和机械耦合至互连结构206。
此外，在图5中，可以在焊料接头124周围以及互连结构206和集成电路管芯50、60和70之间的间隙中形成底部填充物126。底部填充物126可以减小应力并且保护焊料接头124。底部填充物126可以由底部填充材料形成，诸如模塑料、环氧树脂等。底层填充物126可以在集成电路管芯50、60和70附接至互连结构206之后通过毛细流动工艺来形成，或者可以在集成电路管芯50、60和70附接至互连结构206之前通过合适的沉积方法来形成。底层填充物126可以以液体或半液体形式施加，并且然后随后固化。在一些实施例中，底部填充物126部分或完全填充相邻集成电路管芯50、60和70之间的间隙，从而使得底部填充物126沿集成电路管芯50、60和70的侧壁延伸。
此外，在图5中，在集成电路管芯50、60和70上和周围形成密封剂132。在形成之后，密封剂132密封集成电路管芯50、60和70以及底部填充物126。密封剂132可以是模塑料、环氧树脂等。密封剂132中可以不包括填充物。密封剂132可以通过压缩模制、传递模制等来施加，并且形成在晶圆级封装组件200上方，从而掩埋或覆盖集成电路管芯50、60和70。密封剂132可以以液体或半液体形式施加，并且然后随后固化。可以减薄密封剂132以暴露集成电路管芯50、60和70。减薄工艺可以是研磨工艺、CMP、回蚀、它们的组合等。在减薄工艺之后，集成电路管芯50、60和70以及密封剂132的顶面共面(在工艺变化内)，从而使得它们彼此齐平。实施减薄，直至已经去除了期望量的集成电路管芯50、60和70和/或密封剂132。
在图6中，图5的晶圆级封装组件翻转并且附接至载体晶圆210。载体晶圆210用作用于下面描述的封装工艺的平台或支撑件。在一些实施例中，载体晶圆210包括半导体材料(诸如硅等)、介电材料(诸如玻璃、陶瓷材料、石英等)、它们的组合等。在一些实施例中，晶圆级封装组件使用粘合剂(未显示)附接至载体晶圆210。
可以减薄衬底204以暴露导电通孔208。导电通孔208的暴露可以通过减薄工艺来实现，诸如研磨工艺、CMP、回蚀、它们的组合等。在一些实施例中(未单独示出)，用于暴露导电通孔208的减薄工艺包括CMP，并且由于在CMP期间发生的凹陷，导电通孔208在晶圆200的背侧200BS处突出。在这样的实施例中，可以可选地在衬底204的背面上形成绝缘层(未单独示出)，从而围绕导电通孔208的突出部分。绝缘层可以由含硅绝缘体形成，诸如氮化硅、氧化硅、氮氧化硅等，并且可以通过合适的沉积方法来形成，诸如旋涂、CVD、等离子体增强CVD(PECVD)、高密度等离子体CVD(HDP-CVD)等。在减薄衬底204之后，导电通孔208和绝缘层(如果存在的话)或衬底204的暴露表面共面(在工艺变化内)，从而使得它们彼此齐平，并且暴露在中介层晶圆200的背侧200BS处。
在减薄工艺(如果有的话)以暴露导电通孔208之后，在中介层晶圆200的背侧200BS上形成导电连接件134。导电连接件134电耦合至导电通孔208和/或集成电路管芯104。导电连接件134可以是球栅阵列(BGA)连接件、焊料球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件134可以使用与上面参考图4描述的导电连接件120类似的材料和方法来形成，并且在此不再重复描述。在所示的实施例中，导电连接件134包括UBM 134A和UBM 134A上方的焊料区域134B。UBM134A和焊料区域134B可以分别使用与上面参考图4描述的UBM 120A和焊料区域120B类似的材料和方法来形成，并且在此不再重复描述。
此外，通过沿例如封装区域200A周围的划线区域切割来实施分割工艺。分割工艺可以包括锯切、蚀刻、切割、它们的组合等。例如，分割工艺可以包括锯切密封剂132、互连结构206和衬底204。分割工艺从相邻的封装区域分割封装区域200A，以形成分割的封装组件400，如图7中所示。分割的封装组件400来自封装区域200A。分割工艺从中介层晶圆200的分割部分形成中介层202。由于分割工艺，中介层202和密封剂132的外侧壁横向共末端(在工艺变化内)，如图7中所示。
图8至图15示出了根据一些实施例的制造封装件600的中间阶段的平面图和截面图。特别地，图8、图9、图10A、图11、图12和图13示出了截面图，图10B示出了平面图，图14和图15示出了图13的区域564的放大图。
在图8中，将封装组件400放置在封装衬底500上。封装衬底500包括衬底芯502，衬底芯502可以由诸如硅、锗、金刚石等的半导体材料制成。可选地，也可以使用化合物材料，诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化镓砷、磷化镓铟、它们的组合等。此外，衬底芯502可以是SOI衬底。通常，SOI衬底包括半导体材料层，诸如外延硅、锗、硅锗、SOI、SGOI或它们的组合。在另一实施例中，衬底芯502是绝缘芯，诸如玻璃纤维增强树脂芯。一种示例性芯材料是玻璃纤维树脂，诸如FR4。用于芯材料的可选材料包括双马来酰亚胺-三嗪(BT)树脂，或者可选地其它印刷电路板(PCB)材料或膜。
在一些实施例中，衬底芯502可以包括有源器件和无源器件(未单独示出)。可以使用诸如晶体管、电容器、电阻器、它们的组合等的器件来生成用于系统的设计的结构和功能要求。器件可以使用任何合适的方法来形成。在一些实施例中，衬底芯502基本上没有有源器件和无源器件。在一些实施例中，衬底芯502还包括导电通孔504，其也可以称为TSV。在一些实施例中，导电通孔504可以使用与上面参考图4描述的导电通孔208类似的材料和方法来形成，并且在此不再重复描述。
封装衬底500也可以包括再分布结构。在一些实施例中，再分布结构可以由介电材料(例如，低k介电材料)和导电材料(例如，铜)的交替层形成，其中通孔互连导电材料层，并且可以通过任何合适的工艺(诸如沉积、镶嵌等)来形成。在其它实施例中，再分布结构可以由介电材料(例如，诸如味之素积聚膜(ABF)的积聚膜或其它层压材料)和导电材料(例如，铜)的交替层形成，其中通孔互连导电材料层，并且可以通过任何合适的工艺(诸如层压、镀等)来形成。
在所示的实施例中，封装衬底500包括形成在衬底芯502的相对表面上的再分布结构506和508，从而使得衬底芯502介于再分布结构506和再分布结构508之间。导电通孔504将再分布结构506电耦合至再分布结构508。在一些实施例中，可以省略再分布结构506或再分布结构508。
在一些实施例中，在再分布结构506上形成接合焊盘510和阻焊层512，其中接合焊盘510由形成在阻焊层512中的开口暴露。接合焊盘510可以是再分布结构506的一部分，并且可以与再分布结构506的其它导电部件一起形成。阻焊层512可以包括合适的绝缘材料(诸如介电材料、聚合物材料等)，并且可以使用任何合适的沉积方法来形成。
在一些实施例中，导电连接件514延伸穿过阻焊层512中的开口，并且接触接合焊盘510。导电连接件514可以是球栅阵列(BGA)连接件、焊料球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件514可以使用与上面参考图4描述的导电连接件120类似的材料和方法来形成，并且在此不再重复描述。在所示的实施例中，导电连接件514包括焊料球。
在一些实施例中，在再分布结构508上形成接合焊盘516和阻焊层518，其中接合焊盘516由形成在阻焊层518中的开口暴露。接合焊盘516可以是再分布结构508的一部分，并且可以与再分布结构508的其它导电部件一起形成。阻焊层518可以包括合适的绝缘材料(诸如介电材料、聚合物材料等)，并且可以使用任何合适的沉积方法来形成。
在一些实施例中，导电连接件520延伸穿过阻焊层518中的开口，并且接触接合焊盘516。导电连接件520可以是球栅阵列(BGA)连接件、焊料球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件520可以使用与上面参考图4描述的导电连接件120类似的材料和方法来形成，并且在此不再重复描述。在所示的实施例中，导电连接件520包括焊料球。
在一些实施例中，封装组件400可以使用例如拾取和放置工具放置在封装衬底500上。在封装衬底500上放置封装组件400之后，导电连接件134与相应导电连接件514物理接触，从而使得导电连接件134的焊料区域134B与相应导电连接件514物理接触。
在图9中，在封装衬底500上放置封装组件400之后，实施回流工艺以将封装组件400机械和电附接至封装衬底500。回流工艺将导电连接件134的焊料区域134B(见图8)和导电连接件514的相应焊料材料(见图8)熔化并且合并成焊料接头524。焊料接头524将封装组件400电和机械耦合至封装衬底500。
在一些实施例中，可以在焊料接头524周围以及封装组件400和封装衬底500之间的间隙中形成底部填充物526。底部填充物526可以使用与上面参考图5描述的底部填充物126类似的材料和方法来形成，并且在此不再重复描述。在一些实施例中，底部填充物526沿封装组件400的侧壁400L延伸并且与封装组件400的侧壁400L物理接触，其中侧壁400L与侧壁400R相对。
图10A和图10B示出了翘曲控制结构530附接至封装衬底500之后的截面图和平面图。翘曲控制结构530可以通过粘合剂528附接至封装衬底500，从而使得粘合剂528介于翘曲控制结构530和阻焊层512之间。粘合剂528可以是任何合适的粘合剂、环氧树脂等。翘曲控制结构530可以是环形结构(见图10B)，并且可以包括孔531。封装组件400可以设置在翘曲控制结构530的孔531中。翘曲控制结构530可以包括金属、金属合金、介电材料、半导体材料等。
在图10A中，载体晶圆100(见图9)从晶圆级封装组件200剥离，从而使得载体晶圆100从密封剂108和集成电路管芯104剥离。在一些实施例中，剥离工艺也可以从集成电路管芯104去除粘合剂106。随后，晶圆级封装组件200翻转并且附接至载体晶圆300。载体晶圆300可以使用与上面参考图4描述的载体晶圆100类似的材料和方法来形成，并且在此不再重复描述。在一些实施例中，晶圆级封装组件200使用粘合剂(未显示)附接至载体晶圆300。
在将晶圆级封装组件200附接至载体晶圆300之后，在集成电路管芯104和密封剂108上方形成导电连接件134。导电连接件134电耦合至导电通孔102和/或集成电路管芯104。导电连接件134可以是球栅阵列(BGA)连接件、焊料球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍化学镀钯浸金技术(ENEPIG)形成的凸块等。导电连接件134可以使用与上面参考图6描述的导电连接件120类似的材料和方法来形成，并且在此不再重复描述。在所示的实施例中，导电连接件134包括UBM 134A和UBM 134A上方的焊料区域134B。UBM134A和焊料区域134B可以分别使用与上面参考图6描述的UBM 120A和焊料区域120B类似的材料和方法来形成，并且在此不再重复描述。
此外，通过沿例如区域200A周围的划线区域切割，对晶圆级封装组件200实施分割工艺。分割工艺可以包括锯切、蚀刻、切割、它们的组合等。例如，分割工艺可以包括锯切密封剂108和132、再分布结构110和光学胶128。分割工艺从相邻区域分割区域200A，以形成图10A和图10B中所示的分割的封装组件400。分割的封装组件400来自区域200A。
图10A和图10B示出了根据一些实施例的封装组件400的顶视图和截面图。特别地，图10A示出了截面图，并且图10B示出了顶视图。此外，为了表述清楚，在图10B的顶视图中没有示出封装组件400的所有部件。由于上面参考图7描述的分割工艺，密封剂108和132、再分布结构110和光学胶128的外侧壁横向共末端(在工艺变化内)，如图10A中所示。在分割工艺之后，密封剂132在集成电路管芯70的侧壁70E上具有厚度T1。厚度T1可以在约5mm至约10mm之间。在一些实施例中，坝结构122在平面图中具有矩形形状，如图10B中所示。在其它实施例中，基于封装组件400的设计要求，坝结构122在平面图中可以具有任何期望的形状。在所示的实施例中，坝结构122与相应集成电路管芯70重叠，从而使得坝结构122的侧壁122L由相应集成电路管芯70覆盖，而坝结构122的侧壁122R(与侧壁122L相对)没有由相应集成电路管芯70覆盖，如图10B中所示。
在图11中，散热盖534附接至翘曲控制结构530。在一些实施例中，散热盖534包括高热导率材料，诸如金属、金属合金等。散热盖534可以通过粘合剂、热界面材料或附接两个结构的其它方式附接至盖。在一些实施例中，散热盖534和翘曲控制结构530是整体结构，并且同时放置在封装衬底500和封装组件400上。在一些实施例中，热界面材料532介于封装组件400的顶面和散热盖534之间。热界面材料532可以包括具有高热导率的热界面材料。在一些实施例中，散热盖534包括暴露光学引擎70的透镜74的开口536。这允许随后形成的光学路径具有对光学引擎70的访问。
图12示出了使用粘合剂541在散热盖534的开口536中附接至封装衬底500的阻焊层512的支撑结构540。支撑结构540可以包括半导体材料(诸如例如，硅)、介电材料、它们的组合等。粘合剂541可以使用与粘合剂528类似的材料和方法来形成。
图13、图14和图15中示出了进一步处理，其中图14和图15示出了图13的区域564的放大图。透镜适配器550附接至封装组件400和支撑结构540。透镜适配器550在集成电路管芯70的透镜74和附接至透镜适配器550的光纤558和反射镜562之间提供接口。透镜适配器550可以使用光学胶542附接至封装组件400的顶面，从而使得光学胶542与集成电路管芯70的顶面和密封剂132的顶面物理接触。透镜适配器550可以使用光学胶544附接至支撑结构540的顶面。在一些实施例中，光学胶542和544包括聚合物材料，诸如环氧丙烯酸酯低聚物。聚合物材料可以具有在约1和约3之间的折射率。在一些实施例中，光学胶544可以用类似于上面描述的粘合剂528的粘合剂来替换。
透镜适配器550包括透镜552，透镜552位于集成电路管芯70的透镜74上方并且与集成电路管芯70的透镜74对准。在一些实施例中，透镜适配器550包括玻璃、硅等或它们的组合。反射镜562位于透镜适配器550上方，并且用光学胶548附接至透镜适配器550，并且光纤558用光学胶548附接至透镜适配器和反射镜562。在一些实施例中，反射镜562包括玻璃、硅、石英、丙烯酸、塑料等或它们的组合。反射镜562允许更紧凑的封装件，因为它使得横向延伸的光纤558能够利用光学引擎70的顶面入口。此外，透镜适配器550和支撑结构540通过支撑光纤和反射镜562来实现这种紧凑结构。光纤558从机械传递结构554延伸。机械传递结构554通过光学胶546附接至散热盖534。在一些实施例中，光学胶546可以用类似于上面描述的粘合剂528的粘合剂来替换。
通过光学胶548、反射镜562、透镜适配器550、透镜552、光学胶542和透镜74，从光纤558至集成电路管芯70的光学耦合器72形成光学数据路径566。透镜适配器的透镜552和光学引擎70的透镜74每个均可以具有在从50μm至500μm范围内的尺寸，其中曲率在从10μm至300μm范围内。透镜552可以由介电材料或半导体材料形成，诸如硅、玻璃、石英等或它们的组合。
通过具有透镜适配器550、支撑结构540和反射镜562，封装结构可以更加紧凑，并且仍然利用横向入口光纤558和至光学引擎70的顶面入口，用于来自光纤558的光学数据路径566。
如图15中所示，反射镜562具有高度H1、宽度W1和延伸进和延伸出图15的截面图的长度(未显示)。在一些实施例中，长度在从2mm至20mm范围内，高度H1在从0.3mm至5mm范围内，并且宽度W1在从0.3mm至5mm范围内。反射镜562具有反射表面562A，反射表面562A与来自光纤558的输入光学数据路径566形成第一角度。在一些实施例中，第一角度基本上是45度(在工艺变化内)。
进一步如图15中所示，透镜适配器具有高度H2、宽度W2和延伸进和延伸出图15的截面图的长度(未显示)。在一些实施例中，长度在从2mm至30mm范围内，高度H2在从0.3mm至2mm范围内，并且宽度W2在从0.5mm至50mm范围内。
图16A至图16B示出了根据一些实施例的透镜适配器550和光纤558的截面图。图16A至图16B中的截面图沿长度的方向，从而使得图15中的截面图是沿图16A至图16B中的A-A线截取的。图16A至图16B示出了透镜适配器550具有带槽顶面的实施例，其中光纤558位于槽中的一个中。在一些实施例中，在单个透镜适配器上存在多个光纤558，其中每个光纤558位于透镜适配器550的不同槽中。在这些实施例中，光纤558可以连接至封装结构的一个或多个光学引擎70。
在图16A中，槽是V形的，其中槽具有深度D1，并且槽的表面与垂直线形成角度A1。在一些实施例中，深度D1在从50μm至250μm范围内，并且角度A1基本上是45度(在工艺变化内)。在图16A中，槽是U形的，其中槽具有深度D1。
图17A至图17H示出了根据一些实施例的反射镜562和周围组件的放大截面图。虽然先前的实施例已经将反射镜562示出为不包括任何透镜，但是在一些实施例中，反射镜562可以包括一个或多个透镜。在图17A中，反射镜562包括面向光纤558的凸透镜562B。在图17B中，反射镜562包括面向光学引擎70的凸透镜562B。在图17C中，反射镜562的反射表面562A包括凸透镜562B。在图17D中，反射镜562包括两个透镜：面向光纤558的凸透镜562B1，并且反射镜562的反射表面562A包括凸透镜562B2。在图17E中，反射镜562包括面向光纤558的凹透镜562B。在图17F中，反射镜562包括面向光学引擎70的凹透镜562B。在图17G中，反射镜562的反射表面562A包括凹透镜562B。在图17H中，反射镜562包括两个透镜：面向光纤558的凹透镜562B1，并且反射镜562的反射表面562A包括凹透镜562B2。
在图17A至图17H的实施例的每个中，透镜562B具有在从50μm至500μm范围内的尺寸范围，其中曲率在从10μm至300μm范围内。其它实施例可以包括图17A至图17H的实施例的变型，包括多个凹透镜、凸透镜和凹透镜的组合以及实施例的各种其它组合。
图17A至图17H中的透镜的实施例显示了透镜的设计是灵活的，并且可以基于设计要求利用组合的凹透镜或凸透镜设计。在实施例中，可以基于不同的对准要求来应用图17A至图17H中所示的任何透镜的组合。凹镜透镜和凸镜透镜具有不同的导光特性，并且这些类型的镜透镜可以基于设计的对准要求布置在任何位置处。
图18A至图18C示出了根据一些实施例的反射镜562、光纤558和周围组件的放大截面图。图18C是反射镜562沿反射镜562的长度的截面图。在图18A至图18C的实施例中，反射镜562具有凹槽562C，从而使得光纤558插入至反射镜562中。在该实施例中，可以省略反射镜562和光纤558之间的光学胶，因为插入可以将组件保持在一起。
如图18B和图18C中所示，反射镜562的凹槽562C具有高度H3、长度L1和深度D2。在一些实施例中，长度L1在从2mm至20mm范围内，高度H3在从0.08mm至2mm范围内，并且深度D1在从0.08mm至2mm范围内。
图16A至图18C的实施例可以用于本公开实施例中的任何封装结构。
图19示出了根据一些实施例的封装组件700的截面图的放大视图。封装组件700类似于封装组件600(见图13和图14)，其中相同的部件由相同的参考标号标记，并且在此不再重复相同部件的描述。在一些实施例中，封装组件700可以使用与上面参考图1至图14描述的工艺步骤类似的工艺步骤来形成，并且在此不再重复描述。在所示的实施例中，透镜适配器550从光学引擎70延伸至散热盖534/翘曲控制结构530。
图20示出了根据一些实施例的封装组件700’的截面图的放大视图。封装组件700’类似于封装组件700(见图19)，其中相同的部件由相同的参考标号标记，并且在此不再重复相同部件的描述。在所示的实施例中，透镜适配器550从光学引擎70延伸至散热盖534/翘曲控制结构530，并且省略支撑结构540。
图21和图22示出了根据一些实施例的封装组件800的截面图。封装组件800类似于封装组件600(见图13和图14)，其中相同的部件由相同的参考标号标记，并且在此不再重复相同部件的描述。在一些实施例中，封装组件800可以使用与上面参考图1至图14描述的工艺步骤类似的工艺步骤来形成，并且在此不再重复描述。
在图21中，无源组件570在支撑结构540和散热盖534/翘曲控制结构530之间接合至封装衬底500。在图22中，无源组件570在支撑结构540和封装组件400之间接合至封装衬底500。无源组件570位于光纤558下方。
无源组件570可以包括一个或多个无源器件，诸如电容器、电阻器、电感器等。无源组件570可以以与集成电路管芯50类似的方式形成，并且在此不再重复描述。无源组件570可以通过连接件572接合至封装衬底500的导电部件。连接件572可以类似于上面描述的导电连接件134，并且在此不再重复描述。无源组件570可以接合至封装衬底500，并且具有围绕连接件572的底部填充物574。无源组件570的接合工艺可以类似于上面描述的封装组件400的接合工艺，并且在此不再重复描述。底部填充物574可以类似于上面描述的底部填充物526，并且在此不再重复描述。
图23示出了根据一些实施例的封装组件900的截面图。封装组件900类似于封装组件600(见图13和图14)，其中相同的部件由相同的参考标号标记，并且在此不再重复相同部件的描述。在一些实施例中，封装组件900可以使用与上面参考图1至图14描述的工艺步骤类似的工艺步骤来形成，并且在此不再重复描述。在所示的实施例中，封装组件400是多芯片模块，其中光学引擎70是与管芯50和60不同的模块。在该实施例中，包括管芯50和60的封装件和光学引擎70分别接合至封装衬底500。
图24示出了根据一些实施例的封装组件1000的截面图。封装组件1000类似于封装组件600(见图13和图14)，其中相同的部件由相同的参考标号标记，并且在此不再重复相同部件的描述。在一些实施例中，封装组件1000可以使用与上面参考图1至图14描述的工艺步骤类似的工艺步骤来形成，并且在此不再重复描述。在所示的实施例中，封装组件400’是集成扇出(InFO)封装件，而不是晶圆上芯片封装件。例如，在该实施例中，中介层200用再分布结构200’来替换。
在一些实施例中，再分布结构200’可以由介电材料(例如，低k介电材料)和导电材料(例如，铜)的交替层形成，其中通孔互连导电材料层，并且可以通过任何合适的工艺(诸如沉积、镶嵌等)来形成。在其它实施例中，再分布结构200’可以由介电材料(例如，诸如味之素积聚膜(ABF)的积聚膜或其它层压材料)和导电材料(例如，铜)的交替层形成，其中通孔互连导电材料层，并且可以通过任何合适的工艺(诸如层压、镀等)来形成。
图25示出了根据一些实施例的封装组件1100的截面图的放大图。封装组件1100类似于封装组件600(见图13和图14)，其中相同的部件由相同的参考标号标记，并且在此不再重复相同部件的描述。在一些实施例中，封装组件1100可以使用与上面参考图1至图14描述的工艺步骤类似的工艺步骤来形成，并且在此不再重复描述。在所示的实施例中，使光学引擎70上的透镜74凹进至光学引擎70中。
实施例可以实现优势。通过形成包括如上面所描述的透镜适配器、支撑结构和反射镜的封装件(诸如例如，图13和图14中所示的封装件600)，可以实现各种优势。通过在具体配置中包括这些组件，封装结构可以更加紧凑，并且利用至封装结构的横向入口光纤以及至光学引擎的顶面入口，用于来自光纤的光学数据路径。因此，实现了光学集成电路管芯的耦合器和光纤之间的改进的耦合。本文给出的各个实施例允许集成包括光栅耦合器的光学集成电路管芯，通过边缘耦合器实现具有超低功耗的高带宽，以及用于共封装光学器件的广泛集成。此外，与其它结构相比，从光纤至反射镜的光学损耗减少。此外，透镜适配器和反射镜允许所公开的实施例广泛可用于各种封装配置，诸如多芯片模块(MCM)、衬底上晶圆上芯片封装件或集成扇出(InFO)封装件。
实施例是包括封装衬底的封装件。封装件也包括接合至封装衬底的封装组件，封装组件包括中介层。封装件也包括接合至中介层的光学管芯，光学管芯包括光学耦合器。封装件也包括接合至与光学管芯相邻的中介层的集成电路管芯。封装件也包括用第一光学胶粘合至光学管芯的透镜适配器。封装件也包括用第二光学胶粘合至透镜适配器的反射镜，反射镜与光学管芯的光学耦合器对准。封装件也包括透镜适配器上的光纤，光纤的第一端面向反射镜，光纤配置为使得光学数据路径从光纤的第一端通过反射镜、第二光学胶、透镜适配器和第一光学胶延伸至光学管芯的光学耦合器。
实施例可以包括以下部件中的一个或多个。光学管芯包括位于光学管芯的背侧上的第一透镜，光学管芯的背侧背离封装衬底，光学数据路径穿过第一透镜。透镜适配器包括位于透镜适配器的下表面上的第二透镜，光学数据路径穿过第二透镜。反射镜包括第三透镜，光学数据路径穿过第三透镜。反射镜由玻璃、硅、石英、丙烯酸、塑料或它们的组合制成。封装件还包括：支撑结构，粘合至封装衬底，透镜适配器位于支撑结构上方并且粘合至支撑结构。散热盖包括开口，光学管芯的部分位于开口中，透镜适配器粘合至光学管芯的位于开口中的部分。透镜适配器横跨散热盖中的开口延伸，并且粘合至散热盖的外部部分。封装件还包括位于封装衬底和封装组件之间的第二底部填充物。封装组件还包括：第一底部填充物，位于光学管芯、集成电路管芯和中介层之间；以及密封剂，密封光学管芯、集成电路管芯和第一底部填充物，透镜适配器粘合至密封剂。透镜适配器在透镜适配器的顶面中具有槽，光纤位于槽中的一个中。反射镜包括凹槽，光纤位于反射镜的凹槽中。
实施例是包括封装衬底的封装件。封装件也包括接合至封装衬底的封装组件。封装件也包括：散热盖，附接至封装衬底并且覆盖封装组件，散热盖包括开口，封装组件的部分位于散热盖的开口中。封装件也包括位于散热盖的开口中的透镜适配器，透镜适配器附接至封装组件。封装件也包括位于散热盖的开口中的反射镜，反射镜附接至透镜适配器。封装件也包括延伸至散热盖中的开口的光纤，光纤位于透镜适配器上，其中封装组件包括光学管芯，光学管芯包括光学耦合器，光学耦合器接近光学管芯的第一侧壁，光学管芯的第一侧壁和封装组件的第一侧壁位于散热盖的开口中，光纤的第一端面向反射镜，光纤配置为使得光学数据路径从光纤的第一端通过反射镜和透镜适配器延伸至光学管芯的光学耦合器。
实施例可以包括以下部件中的一个或多个。封装件还包括：支撑结构，位于散热盖的开口中的封装衬底上，透镜适配器附接至支撑结构。光学管芯包括位于光学管芯的背侧上的第一透镜，光学管芯的背侧背离封装衬底，透镜适配器包括位于透镜适配器的下表面上的第二透镜，并且反射镜包括第三透镜，光学数据路径穿过第一透镜、第二透镜和第三透镜。光学数据路径在反射镜中反射。封装组件还包括：中介层，光学管芯接合至中介层；逻辑管芯，接合至中介层；存储器管芯，接合至中介层；第一底部填充物，位于光学管芯、逻辑管芯、存储器管芯和中介层之间；以及密封剂，密封光学管芯、逻辑管芯、存储器管芯和第一底部填充物，透镜适配器附接至密封剂。
实施例包括形成封装组件的方法，其中形成封装组件包括将光学管芯接合至中介层，光学管芯包括接近光学管芯的第一侧壁的光学耦合器。方法也包括将逻辑管芯接合至中介层。方法也包括在光学管芯、逻辑管芯和中介层之间沉积第一底部填充物。方法也包括在光学管芯、逻辑管芯和第一底部填充物上形成密封剂。方法也包括将封装组件接合至封装衬底。方法也包括将散热盖附接至封装衬底和封装组件，散热盖包括开口，封装组件的部分位于散热盖的开口中。方法也包括在散热盖的开口中将支撑结构附接至封装衬底。方法也包括将透镜适配器附接至封装组件的位于开口中的部分和开口中的支撑结构。方法也包括将反射镜附接至透镜适配器。方法也包括将光纤附接至反射镜，光纤位于透镜适配器上，光纤配置为使得光学数据路径从光纤的第一端通过反射镜和透镜适配器延伸至光学管芯的光学耦合器。
实施例可以包括以下方法中的一个或多个。光学管芯包括位于光学管芯的背侧上的第一透镜，光学管芯的背侧背离封装衬底，透镜适配器包括位于透镜适配器的下表面上的第二透镜，并且反射镜包括第三透镜，光学数据路径穿过第一透镜、第二透镜和第三透镜。透镜适配器横跨散热盖中的开口延伸，并且附接至散热盖的外部部分。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应该理解，它们可以容易地使用本公开作为基础来设计或修改用于执行与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本公开的精神和范围，并且在不背离本公开的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种封装件，包括：
封装衬底；
封装组件，接合至所述封装衬底，所述封装组件包括：
中介层；
光学管芯，接合至所述中介层，所述光学管芯包括光学耦合器；以及
集成电路管芯，接合至与所述光学管芯相邻的所述中介层；
透镜适配器，用第一光学胶粘合至所述光学管芯；
反射镜，用第二光学胶粘合至所述透镜适配器，所述反射镜与所述光学管芯的所述光学耦合器对准；以及
光纤，位于所述透镜适配器上，所述光纤的第一端面向所述反射镜，所述光纤配置为使得光学数据路径从所述光纤的所述第一端通过所述反射镜、所述第二光学胶、所述透镜适配器和所述第一光学胶延伸至所述光学管芯的所述光学耦合器。
2.根据权利要求1所述的封装件，其中，所述光学管芯包括位于所述光学管芯的背侧上的第一透镜，所述光学管芯的所述背侧背离所述封装衬底，所述光学数据路径穿过所述第一透镜。
3.根据权利要求2所述的封装件，其中，所述透镜适配器包括位于所述透镜适配器的下表面上的第二透镜，所述光学数据路径穿过所述第二透镜。
4.根据权利要求2所述的封装件，其中，所述反射镜包括第三透镜，所述光学数据路径穿过所述第三透镜。
5.根据权利要求1所述的封装件，其中，所述反射镜由玻璃、硅、石英、丙烯酸、塑料或它们的组合制成。
6.根据权利要求1所述的封装件，还包括：
支撑结构，粘合至所述封装衬底，所述透镜适配器位于所述支撑结构上方并且粘合至所述支撑结构。
7.根据权利要求1所述的封装件，还包括：
散热盖，附接至所述封装衬底并且覆盖所述封装组件，其中，所述散热盖包括开口，所述光学管芯的部分位于所述开口中，所述透镜适配器粘合至所述光学管芯的位于所述开口中的所述部分。
8.根据权利要求7所述的封装件，其中，所述透镜适配器横跨所述散热盖中的所述开口延伸，并且粘合至所述散热盖的外部部分。
9.一种封装件，包括：
封装衬底；
封装组件，接合至所述封装衬底；
散热盖，附接至所述封装衬底并且覆盖所述封装组件，所述散热盖包括开口，所述封装组件的部分位于所述散热盖的所述开口中；
透镜适配器，位于所述散热盖的所述开口中，所述透镜适配器附接至所述封装组件；
反射镜，位于所述散热盖的所述开口中，所述反射镜附接至所述透镜适配器；以及
光纤，延伸至所述散热盖中的所述开口，所述光纤位于所述透镜适配器上，其中，所述封装组件包括：
光学管芯，包括光学耦合器，所述光学耦合器接近所述光学管芯的第一侧壁，所述光学管芯的第一侧壁和所述封装组件的第一侧壁位于所述散热盖的所述开口中，所述光纤的第一端面向所述反射镜，所述光纤配置为使得光学数据路径从所述光纤的所述第一端通过所述反射镜和所述透镜适配器延伸至所述光学管芯的所述光学耦合器。
10.一种形成封装件的方法，包括：
形成封装组件，其中，形成所述封装组件包括：
将光学管芯接合至中介层，所述光学管芯包括接近所述光学管芯的第一侧壁的光学耦合器；
将逻辑管芯接合至所述中介层；
在所述光学管芯、所述逻辑管芯和所述中介层之间沉积第一底部填充物；以及
在所述光学管芯、所述逻辑管芯和所述第一底部填充物上形成密封剂；
将所述封装组件接合至封装衬底；
将散热盖附接至所述封装衬底和所述封装组件，所述散热盖包括开口，所述封装组件的部分位于所述散热盖的所述开口中；
在所述散热盖的所述开口中将支撑结构附接至所述封装衬底；
将透镜适配器附接至所述封装组件的位于所述开口中的所述部分和所述开口中的所述支撑结构；
将反射镜附接至所述透镜适配器；以及
将光纤附接至所述反射镜，所述光纤位于所述透镜适配器上，所述光纤配置为使得光学数据路径从所述光纤的第一端通过所述反射镜和所述透镜适配器延伸至所述光学管芯的所述光学耦合器。
CN202311032428.XA 2022-09-07 2023-08-16 封装件及其形成方法 Pending CN117310898A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US63/374,798 2022-09-07
US63/379,015 2022-10-11
US18/111,290 2023-02-17
US18/111,290 US20240077669A1 (en) 2022-09-07 2023-02-17 Integrated circuit package and method of forming same

Publications (1)

Publication Number Publication Date
CN117310898A true CN117310898A (zh) 2023-12-29

Family

ID=89254257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311032428.XA Pending CN117310898A (zh) 2022-09-07 2023-08-16 封装件及其形成方法

Country Status (1)

Country Link
CN (1) CN117310898A (zh)

Similar Documents

Publication Publication Date Title
CN110504247B (zh) 集成电路封装件及其形成方法
US20210096310A1 (en) Package assembly and manufacturing method thereof
CN110112115B (zh) 集成电路封装件及其形成方法
CN110610907B (zh) 半导体结构和形成半导体结构的方法
US11322470B2 (en) Optical semiconductor package and method for manufacturing the same
KR102415484B1 (ko) 패키지 구조체 및 그 제조 방법
US11315878B2 (en) Photonics integrated circuit package
US20240061195A1 (en) Package assembly and manufacturing method thereof
CN112864119A (zh) 集成电路封装件及其形成方法
KR20240005646A (ko) 집적 회로 패키지 및 방법
TWI828513B (zh) 積體電路封裝及其形成方法
CN115241151A (zh) 芯片封装结构及其制造方法
US20240077669A1 (en) Integrated circuit package and method of forming same
CN117310898A (zh) 封装件及其形成方法
CN116682791A (zh) 封装件及其形成方法
TWI797639B (zh) 半導體封裝及製造半導體封裝的方法
US11953740B2 (en) Package structure
CN113675161B (zh) 封装结构及其形成方法
CN220934063U (zh) 集成电路封装
KR102628146B1 (ko) 반도체 패키지 및 이를 형성하는 방법
US20230314702A1 (en) Integrated circuit package and method of forming same
US20240210636A1 (en) Package structure
CN116525558A (zh) 封装件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination