CN110610907B - 半导体结构和形成半导体结构的方法 - Google Patents

半导体结构和形成半导体结构的方法 Download PDF

Info

Publication number
CN110610907B
CN110610907B CN201910517224.2A CN201910517224A CN110610907B CN 110610907 B CN110610907 B CN 110610907B CN 201910517224 A CN201910517224 A CN 201910517224A CN 110610907 B CN110610907 B CN 110610907B
Authority
CN
China
Prior art keywords
die
integrated circuit
dummy
stack
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910517224.2A
Other languages
English (en)
Other versions
CN110610907A (zh
Inventor
陈明发
陈宪伟
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110610907A publication Critical patent/CN110610907A/zh
Application granted granted Critical
Publication of CN110610907B publication Critical patent/CN110610907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0083—Temperature control
    • B81B7/009—Maintaining a constant temperature by heating or cooling
    • B81B7/0093—Maintaining a constant temperature by heating or cooling by cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes

Abstract

提供了集成电路封装件及其形成方法。方法包括形成第一管芯结构。第一管芯结构包括接合至载体的管芯堆叠件和堆叠的伪结构。形成第二管芯结构。第二管芯结构包括第一集成电路管芯。通过将管芯堆叠件的最顶集成电路管芯接合至第一集成电路管芯，将第一管芯结构接合至第二管芯结构。管芯堆叠件的最顶集成电路管芯是管芯堆叠件距离载体最远的集成电路管芯。对第一管芯结构实施分割工艺以形成多个单独的管芯结构。分割工艺将堆叠的伪结构分割成多个单独的堆叠的伪结构。本发明还涉及半导体结构和形成半导体结构的方法。

Description

半导体结构和形成半导体结构的方法
技术领域
本发明的实施例涉及半导体结构和形成半导体结构的方法。
背景技术
半导体器件用于诸如个人电脑、手机、数码相机和其它电子设备的各种电子应用中。通常通过以下步骤来制造半导体器件：在半导体衬底上方相继沉积绝缘或介电层、导电层和半导体材料层；以及使用光刻来图案化该多个材料层，以在该多个材料层上形成电路组件和元件。通常在单个半导体晶圆上制造数十或数百集成电路。通过沿着划割线锯切集成电路来切割单独的管芯。然后，将单个的管芯单独封装在多芯片模块中，或封装在其它类型的封装件中。
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业已经历了快速的发展。在很大程度上，集成密度的这种提高源自于最小部件尺寸的不断减小(例如，将半导体工艺节点减小至亚20nm节点)，这允许在给定区域内集成更多的组件。由于对小型化的需求，近来已经发展了更高速度和更大带宽以及更低功耗和延迟，所以已经产生一种更小且更富创造性的半导体管芯封装技术的需要。
随着半导体技术的进一步发展，已经出现了堆叠的半导体器件(例如，三维集成电路(3DIC))作为有效替代以进一步减小半导体器件的物理尺寸。在堆叠式半导体器件中，在不同半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。两个或更多的半导体晶圆可以安装或堆叠在彼此的顶部上以进一步降低半导体器件的形状因数。叠层封装(POP)器件是一种类型的3DIC，其中，封装管芯并且然后将管芯与另一封装的一个管芯或多个管芯封装在一起。叠层封装(POP)器件是另一种类型的3DIC，其中，封装管芯并且然后将管芯与另一管芯或多个管芯封装在一起。
发明内容
本发明的实施例提供了一种形成半导体结构的方法，包括：形成第一管芯结构，所述第一管芯结构包括接合至载体的第一管芯堆叠件和堆叠的伪结构；形成第二管芯结构，所述第二管芯结构包括第一集成电路管芯；通过将所述第一管芯堆叠件的最顶集成电路管芯接合至所述第一集成电路管芯，将所述第一管芯结构接合至所述第二管芯结构，所述第一管芯堆叠件的所述最顶集成电路管芯是所述第一管芯堆叠件距离所述载体最远的集成电路管芯；以及对所述第一管芯结构实施分割工艺以形成多个单独的管芯结构，其中，所述分割工艺将所述堆叠的伪结构分割成多个单独的堆叠的伪结构。
本发明的另一实施例提供了一种形成半导体结构的方法，包括：形成第一管芯结构，所述第一管芯结构包括接合至载体的管芯堆叠件；形成第二管芯结构，所述第二管芯结构包括第一集成电路管芯；通过将所述管芯堆叠件的最顶集成电路管芯接合至所述第一集成电路管芯，将所述第一管芯结构接合至所述第二管芯结构，所述管芯堆叠件的所述最顶集成电路管芯是所述管芯堆叠件距离所述载体最远的集成电路管芯；将第一伪结构接合至邻近所述第一管芯结构的所述第二管芯结构；将所述第一管芯结构密封在第一密封剂中；以及对所述第二管芯结构实施分割工艺以形成多个单独的管芯结构，其中，所述分割工艺将所述第一伪结构分割成多个单独的伪结构。
本发明的又一实施例提供了一种半导体结构，包括：管芯堆叠件，接合至基底结构，所述管芯堆叠件包括第一集成电路管芯，所述第一集成电路管芯是所述管芯堆叠件距离所述基底结构最远的集成电路管芯；管芯结构，接合至所述管芯堆叠件，所述管芯结构包括第二集成电路管芯，所述第一集成电路管芯的第一侧与所述第二集成电路管芯的第二侧物理接触；散热结构，接合至邻近所述管芯堆叠件的所述管芯结构，所述散热结构的侧壁与所述管芯结构的侧壁共面；以及密封剂，沿着所述管芯堆叠件的侧壁延伸。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A和图1B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图2A和图2B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图3A和图3B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图4A和图4B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图5A和图5B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图6A和图6B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图7A和图7B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图8A和图8B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图9A和图9B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图10A和图10B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图11A和图11B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图12A和图12B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图13A和图13B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图14A和图14B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图15A和图15B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图16A和图16B示出了根据一些实施例的集成电路封装件的顶视图和截面图。
图17A至图17C示出了根据一些实施例的集成电路管芯的制造期间的各个工艺步骤的截面图。
图18A和图18B示出了根据一些实施例的集成电路管芯的制造期间的各个工艺步骤的截面图。
图19A至图19G示出了根据一些实施例的集成电路管芯结构的制造期间的各个工艺步骤的截面图。
图20A和图20B示出了根据一些实施例的集成电路管芯结构的制造期间的各个工艺步骤的截面图。
图21A至图21H示出了根据一些实施例的集成电路封装件的制造期间的各个工艺步骤的顶视图和截面图。
图22A至图22D示出了根据一些实施例的集成电路封装件的制造期间的各个工艺步骤的截面图。
图23A至图23F示出了根据一些实施例的集成电路封装件的制造期间的各个工艺步骤的顶视图和截面图。
图24A至图24C示出了根据一些实施例的集成电路封装件的制造期间的各个工艺步骤的截面图。
图25是示出根据一些实施例的形成集成电路封装件的方法的流程图。
图26是示出根据一些实施例的形成集成电路封装件的方法的流程图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
将通过特定上下文中的实施例来描述实施例，即诸如3DIC封装件的集成电路封装件及其形成方法。然而，其它的实施例也可以应用于其它电连接的组件，包括(但不限于)：叠层封装组件、管芯至管芯组件、晶圆至晶圆组件、管芯至衬底组件、组件中封装、处理中衬底、中介层等或安装输入组件、板、管芯或其它组件，或用于连接封装件或安装的任何类型的集成电路或电子组件的组合。本文描述的各个实施例允许通过将集成电路管芯彼此直接接合来形成集成电路封装件。本文描述的各个实施例还允许将散热结构嵌入集成电路封装件内并且减少形成散热结构和集成电路封装件的时间。因此，在集成电路封装件的生产期间，可以增加每小时晶圆(WPH)良率并且可以降低生产成本。
图1A和图1B示出了根据一些实施例的集成电路(IC)封装件100的顶视图和截面图。图1A示出了顶视图，而图1B示出了沿着图1A中的线BB’的截面图。在一些实施例中，IC封装件100包括接合至第二IC管芯结构103的第一IC管芯结构101。在一些实施例中，第一IC管芯结构101电连接至第二IC管芯结构103。第一IC管芯结构101包括密封在密封剂107和109中的IC管芯105。在一些实施例中，IC管芯105可以包括逻辑管芯、存储器管芯、CPU、GPU、xPU、MEMS管芯、SoC管芯等。在一些实施例中，可以使用下面参照图17A至图17C描述的方法形成IC管芯105，并且那时提供IC管芯105的详细描述。密封剂107和109可以包括合适的绝缘材料。在一些实施例中，密封剂107和109可以包括相同的材料。在其它实施例中，密封剂107和109可以包括不同的材料。在一些实施例中，第一IC管芯结构101还包括位于IC管芯105的前侧上的多个连接件111，其可以将IC封装件100电连接至接合至连接件111的外部组件。在一些实施例中，可以使用下面参照图20A和图20B描述的方法形成第一IC管芯结构101，并且那时提供第一IC管芯结构101的详细描述。
第二IC管芯结构103包括接合至基底结构115的管芯堆叠件113。在一些实施例中，管芯堆叠件113包括以成对方式彼此接合的IC管芯1171至1174，从而使得一对中的一个IC管芯的背侧接合至该对中的另一管芯的前侧。此外，管芯堆叠件113的IC管芯1171的前侧接合至基底结构115，并且IC管芯1174的背侧接合至IC管芯105的背侧。在一些实施例中，IC管芯1171至1174可以包括逻辑管芯、存储器管芯、CPU、GPU、xPU、MEMS管芯、SoC管芯等。在一些实施例中，可以使用下面参照图17A至图17C、图18A和图18B描述的方法形成IC管芯1171至1174，并且那时提供IC管芯1171至1174的详细描述。基底结构115可以包括半导体材料、绝缘材料、它们的组合等。在一些实施例中，基底结构115可以包括与IC管芯105和1171至1174的衬底相同的材料。在这种实施例中，基底结构115以及IC管芯105和1171至1174可以具有基本类似的热膨胀系数(CTE)，这可以防止由于CTE失配而导致的IC封装件100的损坏。在一些实施例中，基底结构115可以不包括位于基底结构115上或中的有源和/或无源器件。在一些实施例中，IC管芯1171至1174分别密封在密封剂1231至1234中。在一些实施例中，密封剂1231至1234可以包括合适的绝缘材料。在一些实施例中，密封剂1231至1234可以包括相同的材料。在其它实施例中，密封剂1231至1234可以包括不同的材料。在一些实施例中，管芯结构103还包括堆叠的伪结构119，从而使得管芯堆叠件113介于相邻的堆叠的伪结构119之间。在一些实施例中，每个堆叠的伪结构119均包括伪结构堆叠件1211至1214，从而使得密封剂1231至1234分别介于伪结构1211至1214和IC管芯1171至1174之间。伪结构1211至1214可以包括半导体材料、绝缘材料、它们的组合等。在一些实施例中，伪结构1211至1214可以包括与IC管芯105和1171至1174的衬底相同的材料。在这种实施例中，伪结构1211至1214以及IC管芯105和1171至1174可以具有基本类似的CTE，这可以防止由于CTE失配而导致的IC封装件100的损坏。在一些实施例中，伪结构1211至1214可以不包括有源和/或无源器件，并且可以不向IC封装件100提供额外的电功能。在一些实施例中，堆叠的有源结构119可以被配置为从第一IC管芯结构101的IC管芯105转移热量的散热结构。因此，堆叠的伪结构119也可以称为散热结构119。
进一步参照图1A和图1B，堆叠的伪结构119和基底结构115在顶视图中可以具有矩形形状。在一些实施例中，每个堆叠的伪结构119的三个侧壁均与基底结构115的相应的三个侧壁基本共面，从而使得堆叠的伪结构119的第一宽度基本等于基底结构115的第一宽度W1，并且基底结构115的第二宽度W2大于堆叠的伪结构119的第二宽度W3。在一些实施例中，宽度W1可以介于约5mm和约10mm之间。在一些实施例中，宽度W2可以介于约7mm和约15mm之间。在一些实施例中，宽度W3可以介于约1mm和约4mm之间。在一些实施例中，比率W1/W2可以介于约0.6和约0.7之间。在一些实施例中，比率W1/W3可以介于约2.5和约5之间。在一些实施例中，比率W2/W3可以介于约3.75和约7之间。
在图1A和图1B示出的实施例中，第一IC管芯结构101包括单个IC管芯(诸如IC管芯105)，并且第二IC管芯结构103包括单个管芯堆叠件(诸如管芯堆叠件113)和两个伪结构(诸如堆叠的伪结构119)，其中，单个管芯堆叠件包括四个IC管芯(诸如IC管芯1171至1174)，并且每个伪结构均包括四个伪结构的堆叠件(诸如伪结构1211至1214)。在其它实施例中，第一IC管芯结构101可以包括多于一个的IC管芯，并且第二IC管芯结构103可以包括多于一个的管芯堆叠件，该管芯堆叠件包括多于或少于四个IC管芯以及多于或少于两个伪结构，该伪结构包括多于或少于四个伪结构的堆叠件，这取决于IC封装件100的设计要求。在一些实施例中，可以使用下面参照图21A至图21H描述的方法形成IC封装件100，并且那时提供IC封装件100的详细描述。
图2A和图2B示出了根据一些实施例的IC封装件200的顶视图和截面图。图2A示出了顶视图，而图2B示出了沿着图2A中的线BB’的截面图。为了突出IC封装件200和IC封装件100(见图1A和图1B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件200包括接合至第二IC管芯结构201的第一IC管芯结构101。在一些实施例中，第一IC管芯结构101电连接至第二IC管芯结构201。第二IC管芯结构201包括接合至基底结构115的管芯堆叠件113。在一些实施例中，管芯堆叠件113包括分别密封在密封剂1231至1234中的IC管芯1171至1174。在一些实施例中，第二管芯结构201还包括堆叠的伪结构203，从而使得管芯堆叠件113介于相邻堆叠的伪结构203之间。在一些实施例中，每个堆叠的伪结构203均包括伪结构2051至2054的堆叠件，从而使得密封剂1231至1234分别介于伪结构2051至2054以及IC管芯1171至1174之间。在一些实施例中，可以使用与上面参照图1A和图1B描述的伪结构1211至1214类似的材料和方法来形成伪结构2051至2054，并且此处不再重复描述。在一些实施例中，堆叠的伪结构203可以被配置为从第一IC管芯结构101的IC管芯105转移热量的散热结构。因此，堆叠的伪结构203也可以被称为散热结构203。
进一步参照图2A和图2B，堆叠的伪结构203和基底结构115在顶视图中可以具有矩形形状。在一些实施例中，每个堆叠的伪结构203的两个侧壁均与基底结构115的相应的两个侧壁基本共面。在一些实施例中，堆叠的伪结构203的第一宽度W4小于基底结构115的第一宽度W1，并且堆叠的伪结构203的第二宽度W5小于基底结构115的第二宽度W2。在一些实施例中，宽度W4可以介于约4.0mm和约9.5mm之间。在一些实施例中，宽度W5可以介于约1mm和约4mm之间。在一些实施例中，比率W1/W4可以介于约1.05和约1.25之间。在一些实施例中，比率W1/W5可以介于约2.5和约5之间。在一些实施例中，比率W2/W4可以介于约1.5和约1.75之间。在一些实施例中，比率W2/W5可以介于约3.75和约7之间。在一些实施例中，比率W4/W5可以介于约2.5和约5之间。在一些实施例中，可以使用下面参照图21A至图21H描述的方法形成IC封装件200，并且那时提供IC封装件200的详细描述。
图3A和图3B示出了根据一些实施例的IC封装件300的顶视图和截面图。图3A示出了顶视图，而图3B示出了沿着图3A中的线BB’的截面图。为了突出IC封装件300和IC封装件100(见图1A和图1B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件300包括接合至第二IC管芯结构301的第一IC管芯结构101。在一些实施例中，第一IC管芯结构101电连接至第二IC管芯结构301。第二IC管芯结构301包括接合至基底结构115的管芯堆叠件113。在一些实施例中，管芯堆叠件113包括分别密封在密封剂1231至1234中的IC管芯1171至1174。在一些实施例中，管芯结构301还包括堆叠的伪结构303，从而使得管芯堆叠件113介于相邻堆叠的伪结构303之间。在一些实施例中，每个堆叠的伪结构303均包括伪结构3051至3054的堆叠件，从而使得密封剂1231至1234分别介于伪结构3051至3054和IC管芯1171至1174之间。在一些实施例中，可以使用与上面参照图1A和图1B描述的伪结构1211至1214类似的材料和方法来形成伪结构3051至3054，并且此处不再重复描述。在一些实施例中，堆叠的伪结构303可以被配置为从第一IC管芯结构101的IC管芯105转移热量的散热结构。因此，堆叠的伪结构303也可以被称为散热结构303。
进一步参照图3A和图3B，堆叠的伪结构303和基底结构115在顶视图中可以具有矩形形状。在一些实施例中，每个堆叠的伪结构303的侧壁均与基底结构115的相应的侧壁基本共面。在一些实施例中，堆叠的伪结构303的第一宽度W6小于基底结构115的第一宽度W1，并且堆叠的伪结构303的第二宽度W7小于基底结构115的第二宽度W2。在一些实施例中，宽度W6可以介于约3mm和约9mm之间。在一些实施例中，宽度W7可以介于约1mm和约4mm之间。在一些实施例中，比率W1/W6可以介于约1.1和约1.6之间。在一些实施例中，比率W1/W7可以介于约2.5和约5之间。在一些实施例中，比率W2/W6可以介于约1.6和约2.3之间。在一些实施例中，比率W2/W7可以介于约3.75和约7.0之间。在一些实施例中，比率W6/W7可以介于约2.25和约3之间。在一些实施例中，可以使用下面参照图21A至图21H描述的方法形成IC封装件300，并且那时提供IC封装件300的详细描述。
图4A和图4B示出了根据一些实施例的IC封装件400的顶视图和截面图。图4A示出了顶视图，而图4B示出了沿着图4A中的线BB’的截面图。为了突出IC封装件400和IC封装件100(见图1A和图1B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件400包括接合至第二IC管芯结构401的第一IC管芯结构101。在一些实施例中，第一IC管芯结构101电连接至第二IC管芯结构401。第二IC管芯结构401包括接合至基底结构115的管芯堆叠件113。在一些实施例中，管芯堆叠件113包括分别密封在密封剂1231至1234中的IC管芯1171至1174。在一些实施例中，第二IC管芯结构401还包括堆叠的伪结构403，从而使得管芯堆叠件113介于相邻堆叠的伪结构403之间。在一些实施例中，每个堆叠的伪结构403均包括伪结构4051至4054的堆叠件，从而使得密封剂1231至1234分别介于伪结构4051至4054和IC管芯1171至1174之间。在一些实施例中，可以使用与上面参照图1A和图1B描述的伪结构1211至1214类似的材料和方法来形成伪结构4051至4054，并且此处不再重复描述。在一些实施例中，堆叠的伪结构403可以被配置为从第一IC管芯结构101的IC管芯105转移热量的散热结构。因此，堆叠的伪结构403也可以被称为散热结构403。
进一步参照图4A和图4B，堆叠的伪结构403和基底结构115在顶视图中可以具有矩形形状。在一些实施例中，每个堆叠的伪结构403的两个侧壁均与基底结构115的相应的两个侧壁基本共面。在一些实施例中，设置在基底结构115的相对角处的堆叠的伪结构403(诸如堆叠的伪结构4031和4032)具有不同的尺寸。在一些实施例中，堆叠的伪结构4031的第一宽度W9小于基底结构115的第一宽度W1。在一些实施例中，堆叠的伪结构4032的第一宽度W8小于基底结构115的第一宽度W1。在一些实施例中，宽度W8与宽度W9不同。在其它实施例中，宽度W8可以基本等于宽度W9。在一些实施例中，堆叠的伪结构4031的第二宽度可以等于堆叠的伪结构4032的第二宽度，并且可以等于宽度W10。在一些实施例中，宽度W10小于基底结构115的第二宽度W2。在一些实施例中，宽度W8和W9的总和小于宽度W1。宽度W8可以介于约2mm和约4.5mm之间。在一些实施例中，宽度W9可以介于约2mm和约4.5mm之间。在一些实施例中，宽度W10可以介于约1mm和约4mm之间。在一些实施例中，比率W1/W8可以介于约2和约2.5之间。在一些实施例中，比率W1/W9可以介于约2和约2.5之间。在一些实施例中，比率W1/W10可以介于约2.5和约5之间。在一些实施例中，比率W2/W8可以介于约3和约3.5之间。在一些实施例中，比率W2/W9可以介于约3和约3.5之间。在一些实施例中，比率W2/W10可以介于约3.75和约7之间。在一些实施例中，比率W8/W9可以介于约1和约2.5之间。在一些实施例中，比率W8/W10可以介于约1和约2之间。在一些实施例中，比率W9/W10可以介于约1和约2之间。在一些实施例中，可以使用下面参照图21A至图21H描述的方法形成IC封装件400，并且那时提供IC封装件400的详细描述。
图5A和图5B示出了根据一些实施例的IC封装件500的顶视图和截面图。图5A示出了顶视图，而图5B示出了沿着图5A中的线BB’的截面图。为了突出IC封装件500和IC封装件100(见图1A和图1B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件500包括接合至第二IC管芯结构503的第一IC管芯结构501。在一些实施例中，第一IC管芯结构501电连接至第二IC管芯结构503。在一些实施例中，第一IC管芯结构501与第一IC管芯结构101(见图1A和图1B)类似，区别在于第一IC管芯结构501和第一IC管芯结构101具有不同的背侧结构。在一些实施例中，可以使用下面参照图19A至图19G描述的方法形成IC管芯结构501，并且那时提供IC管芯501的详细描述。在一些实施例中，第二IC管芯结构503与第二IC管芯结构103(见图1A和图1B)类似，区别在于包括管芯堆叠件113、堆叠的伪结构119和密封剂1231至1234的结构被垂直翻转，从而使得管芯堆叠件113的IC管芯1174的背侧和堆叠的伪结构119的伪结构1214均接合至基底结构115。此外，管芯堆叠件113的IC管芯1171的前侧接合至IC管芯105的背侧。在一些实施例中，可以使用下面参照图22A至图22D描述的方法形成IC封装件500，并且那时提供IC封装件500的详细描述。
图6A和图6B示出了根据一些实施例的IC封装件600的顶视图和截面图。图6A示出了顶视图，而图6B示出了沿着图6A中的线BB’的截面图。为了突出IC封装件600和IC封装件200(见图2A和图2B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件600包括接合至第二IC管芯结构601的第一IC管芯结构501。在一些实施例中，第一IC管芯结构501电连接至第二IC管芯结构601。在一些实施例中，第一IC管芯结构501与第一IC管芯结构101(见图2A和图2B)类似，区别在于第一IC管芯结构501和第一IC管芯结构101具有不同的背侧结构。在一些实施例中，可以使用下面参照图19A至图19G描述的方法形成IC管芯结构501，并且那时提供IC管芯501的详细描述。在一些实施例中，第二IC管芯结构601与第二IC管芯结构201(见图2A和图2B)类似，区别在于包括管芯堆叠件113、堆叠的伪结构203和密封剂1231至1234的结构被垂直翻转，从而使得管芯堆叠件113的IC管芯1174的背侧和堆叠的伪结构203的伪结构2054均接合至基底结构115。此外，管芯堆叠件113的IC管芯1171的前侧接合至IC管芯105的背侧。在一些实施例中，可以使用下面参照图22A至图22D描述的方法形成IC封装件600，并且那时提供IC封装件600的详细描述。
图7A和图7B示出了根据一些实施例的IC封装件700的顶视图和截面图。图7A示出了顶视图，而图7B示出了沿着图7A中的线BB’的截面图。为了突出IC封装件700和IC封装件300(见图3A和图3B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件700包括接合至第二IC管芯结构701的第一IC管芯结构501。在一些实施例中，第一IC管芯结构501电连接至第二IC管芯结构701。在一些实施例中，第一IC管芯结构501与第一IC管芯结构101(见图3A和图3B)类似，区别在于第一IC管芯结构501和第一IC管芯结构101具有不同的背侧结构。在一些实施例中，可以使用下面参照图19A至图19G描述的方法形成IC管芯结构501，并且那时提供IC管芯501的详细描述。在一些实施例中，第二IC管芯结构701与第二IC管芯结构301(见图3A和图3B)类似，区别在于包括管芯堆叠件113、堆叠的伪结构303和密封剂1231至1234的结构被垂直翻转，从而使得管芯堆叠件113的IC管芯1174的背侧和堆叠的伪结构303的伪结构3054均接合至基底结构115。此外，管芯堆叠件113的IC管芯1171的前侧接合至IC管芯105的背侧。在一些实施例中，可以使用下面参照图22A至图22D描述的方法形成IC封装件700，并且那时提供IC封装件700的详细描述。
图8A和图8B示出了根据一些实施例的IC封装件800的顶视图和截面图。图8A示出了顶视图，而图8B示出了沿着图8A中的线BB’的截面图。为了突出IC封装件800和IC封装件400(见图4A和图4B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件800包括接合至第二IC管芯结构801的第一IC管芯结构501。在一些实施例中，第一IC管芯结构501电连接至第二IC管芯结构801。在一些实施例中，第一IC管芯结构501与第一IC管芯结构101(见图4A和图4B)类似，区别在于第一IC管芯结构501和第一IC管芯结构101具有不同的背侧结构。在一些实施例中，可以使用下面参照图19A至图19G描述的方法形成IC管芯结构501，并且那时提供IC管芯501的详细描述。在一些实施例中，第二IC管芯结构801与第二IC管芯结构401(见图4A和图4B)类似，区别在于包括管芯堆叠件113、堆叠的伪结构403和密封剂1231至1234的结构被垂直翻转，从而使得管芯堆叠件113的IC管芯1174的背侧和堆叠的伪结构403的伪结构4054均接合至基底结构115。此外，管芯堆叠件113的IC管芯1171的前侧接合至IC管芯105的背侧。在一些实施例中，可以使用下面参照图22A至图22D描述的方法形成IC封装件800，并且那时提供IC封装件800的详细描述。
图9A和图9B示出了根据一些实施例的IC封装件900的顶视图和截面图。图9A示出了顶视图，而图9B示出了沿着图9A中的线BB’的截面图。为了突出IC封装件900和IC封装件100(见图1A和图1B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件900包括接合至第二IC管芯结构903的第一IC管芯结构901。在一些实施例中，第一IC管芯结构901电连接至第二IC管芯结构903。在一些实施例中，第一IC管芯结构901与第一IC管芯结构101(见图1A和图1B)类似，区别在于IC管芯105仅密封在密封剂107中，并且省略了密封剂109。在一些实施例中，可以使用下面参照图20A和图20B描述的方法形成IC管芯结构901，并且那时提供IC管芯结构901的详细描述。
第二IC管芯结构903包括接合至基底结构115的管芯堆叠件113。在一些实施例中，管芯堆叠件113包括分别密封在密封剂1231至1234中的IC管芯1171至1174。在一些实施例中，第二IC管芯结构903还包括密封基底结构115、管芯堆叠件113和密封剂1231至1234的密封剂907。在一些实施例中，密封剂907可以包括合适的绝缘材料。在一些实施例中，密封剂907和密封剂1231至1234可以包括相同的材料。在其它实施例中，密封剂907和密封剂1231至1234可以包括不同的材料。在一些实施例中，第二IC管芯结构903还包括伪结构905，从而使得管芯堆叠件113介于相邻的伪结构905之间。在一些实施例中，可以使用上面参照图1A和图1B描述的与伪结构1211至1214类似的材料和方法形成伪结构905，并且此处不再重复描述。在一些实施例中，伪结构905可以被配置为从第一IC管芯结构901的IC管芯105转移热量的散热结构。因此，伪结构905也可以称为散热结构905。
进一步参照图9A和图9B，伪结构905和第二IC管芯结构903在顶视图中可以具有矩形形状。在一些实施例中，每个伪结构905的三个侧壁与第二IC管芯结构903的相应的三个侧壁基本共面。在一些实施例中，伪结构905的第一宽度基本等于第二IC管芯结构903的第一宽度W11，并且伪结构905的第二宽度W13小于第二IC管芯结构903的第二宽度W12。在一些实施例中，宽度W11可以介于约5mm和约10mm之间。在一些实施例中，宽度W12可以介于约7mm和约15mm之间。在一些实施例中，宽度W13可以介于约1mm和约4mm之间。在一些实施例中，比率W11/W12可以介于约0.6和约0.7之间。在一些实施例中，比率W11/W13可以介于约2.5和约5之间。在一些实施例中，比率W12/W13可以介于约3.75和约7之间。在一些实施例中，可以使用下面参照图23A至图23F描述的方法形成IC封装件900，并且那时提供IC封装件900的详细描述。
图10A和图10B示出了根据一些实施例的IC封装件1000的顶视图和截面图。图10A示出了顶视图，而图10B示出了沿着图10A中的线BB’的截面图。为了突出IC封装件1000和IC封装件900(见图9A和图9B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件1000包括接合至第二IC管芯结构1001的第一IC管芯结构901。在一些实施例中，第一IC管芯结构901电连接至第二IC管芯结构1001。
在一些实施例中，第二IC管芯结构1001包括接合至基底结构115的管芯堆叠件113。在一些实施例中，管芯堆叠件113包括分别密封在密封剂1231至1234中的IC管芯1171至1174。在一些实施例中，第二IC管芯结构1001还包括密封基底结构115、管芯堆叠件113和密封剂1231至1234的密封剂907。在一些实施例中，第二IC管芯结构1001还包括伪结构1003，从而使得管芯堆叠件113介于相邻的伪结构1003之间。在一些实施例中，可以使用与上面参照图9A和图9B描述的伪结构905类似的材料和方法形成伪结构1003，并且此处不再重复描述。在一些实施例中，伪结构1003可以被配置为从第一IC管芯结构901的IC管芯105转移热量的散热结构。因此，伪结构1003也可以称为散热结构1003。
进一步参照图10A和图10B，伪结构1003和第二IC管芯结构1001在顶视图中可以具有矩形形状。在一些实施例中，每个伪结构1003的两个侧壁与第二IC管芯结构1001的相应的两个侧壁基本共面。在一些实施例中，伪结构1003的第一宽度W14小于第二IC管芯结构1001的第一宽度W11，并且伪结构1003的第二宽度W15小于第二IC管芯结构1001的第二宽度W12。在一些实施例中，宽度W14可以介于约4mm和约9.5mm之间。在一些实施例中，宽度W15可以介于约1mm和约4mm之间。在一些实施例中，比率W11/W14可以介于约1.05和约1.25之间。在一些实施例中，比率W11/W15可以介于约2.5和约5之间。在一些实施例中，比率W12/W14可以介于约1.5和约1.75之间。在一些实施例中，比率W12/W15可以介于约3.75和约7之间。在一些实施例中，比率W14/W15可以介于约2.5和约5之间。在一些实施例中，可以使用下面参照图23A至图23F描述的方法形成IC封装件1000，并且那时提供IC封装件1000的详细描述。
图11A和图11B示出了根据一些实施例的IC封装件1100的顶视图和截面图。图11A示出了顶视图，而图11B示出了沿着图11A中的线BB’的截面图。为了突出IC封装件1100和IC封装件900(见图9A和图9B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件1100包括接合至第二IC管芯结构1101的第一IC管芯结构901。在一些实施例中，第一IC管芯结构901电连接至第二IC管芯结构1101。
在一些实施例中，第二IC管芯结构1101包括接合至基底结构115的管芯堆叠件113。在一些实施例中，管芯堆叠件113包括分别密封在密封剂1231至1234中的IC管芯1171至1174。在一些实施例中，第二IC管芯结构1101还包括密封基底结构115、管芯堆叠件113和密封剂1231至1234的密封剂907。在一些实施例中，第二IC管芯结构1101还包括伪结构1103，从而使得管芯堆叠件113介于相邻的伪结构1103之间。在一些实施例中，可以使用与上面参照图9A和图9B描述的伪结构905类似的材料和方法形成伪结构1103，并且此处不再重复描述。在一些实施例中，伪结构1103可以被配置为从第一IC管芯结构901的IC管芯105转移热量的散热结构。因此，伪结构1103也可以称为散热结构1103。
进一步参照图11A和图11B，伪结构1103和第二IC管芯结构1101在顶视图中可以具有矩形形状。在一些实施例中，每个伪结构1103的侧壁与第二IC管芯结构1101的相应侧壁基本共面。在一些实施例中，伪结构1103的第一宽度W16小于第二IC管芯结构1101的第一宽度W11，并且伪结构1103的第二宽度W17小于第二IC管芯结构1101的第二宽度W12。在一些实施例中，宽度W16可以介于约3mm和约9mm之间。在一些实施例中，宽度W17可以介于约1mm和约4mm之间。在一些实施例中，比率W11/W16可以介于约1.1和约1.6之间。在一些实施例中，比率W11/W17可以介于约2.5和约5之间。在一些实施例中，比率W12/W16可以介于约1.6和约2.3之间。在一些实施例中，比率W12/W17可以介于约3.75和约7之间。在一些实施例中，比率W16/W17可以介于约2.25和约3之间。在一些实施例中，可以使用下面参照图23A至图23F描述的方法形成IC封装件1100，并且那时提供IC封装件1100的详细描述。
图12A和图12B示出了根据一些实施例的IC封装件1200的顶视图和截面图。图12A示出了顶视图，而图12B示出了沿着图12A中的线BB’的截面图。为了突出IC封装件1200和IC封装件900(见图9A和图9B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件1200包括接合至第二IC管芯结构1201的第一IC管芯结构901。在一些实施例中，第一IC管芯结构901电连接至第二IC管芯结构1201。
在一些实施例中，第二IC管芯结构1201包括接合至基底结构115的管芯堆叠件113。在一些实施例中，管芯堆叠件113包括分别密封在密封剂1231至1234中的IC管芯1171至1174。在一些实施例中，第二IC管芯结构1201还包括密封基底结构115、管芯堆叠件113和密封剂1231至1234的密封剂907。在一些实施例中，第二IC管芯结构1201还包括伪结构1203，从而使得管芯堆叠件113介于相邻的伪结构1203之间。在一些实施例中，可以使用与上面参照图9A和图9B描述的伪结构905类似的材料和方法形成伪结构1203，并且此处不再重复描述。在一些实施例中，伪结构1203可以被配置为从第一IC管芯结构901的IC管芯105转移热量的散热结构。因此，伪结构1203也可以称为散热结构1203。
进一步参照图12A和图12B，伪结构1203和第二IC管芯结构1201在顶视图中可以具有矩形形状。在一些实施例中，每个伪结构1203的两个侧壁与第二IC管芯结构1201的相应两个侧壁基本共面。在一些实施例中，设置在第二IC管芯1201的相对拐角处的伪结构1203(诸如伪结构12031和12032)具有不同的尺寸。在一些实施例中，伪结构12031的第一宽度W19小于第二IC管芯结构1201的第一宽度W11。在一些实施例中，伪结构12032的第一宽度W18小于第二IC管芯结构1201的第一宽度W11。在一些实施例中，宽度W18与宽度W19不同。在其它实施例中，宽度W18可以基本等于宽度W19。在一些实施例中，伪堆叠件12031的第二宽度可以等于伪堆叠件12032的第二宽度并且可以等于W20。在一些实施例中，宽度W20小于第二IC管芯结构1201的第二宽度W12。在一些实施例中，宽度W18和W19的总和小于宽度W11。在一些实施例中，宽度W18可以介于约2mm和约4.5mm之间。在一些实施例中，宽度W19可以介于约2mm和约4.5mm之间。在一些实施例中，宽度W20可以介于约1mm和约4mm之间。在一些实施例中，比率W11/W18可以介于约2和约2.5之间。在一些实施例中，比率W11/W19可以介于约2和约2.5之间。在一些实施例中，比率W11/W20可以介于约2.5和约5之间。在一些实施例中，比率W12/W18可以介于约3和约3.5之间。在一些实施例中，比率W12/W19可以介于约3和约3.5之间。在一些实施例中，比率W12/W20可以介于约3.75和约7之间。在一些实施例中，比率W18/W19可以介于约1和约2.5之间。在一些实施例中，比率W18/W20可以介于约1和约2之间。在一些实施例中，比率W19/W20可以介于约1和约2之间。在一些实施例中，可以使用下面参照图23A至图23F描述的方法形成IC封装件1200，并且那时提供IC封装件1200的详细描述。
图13A和图13B示出了根据一些实施例的IC封装件1300的顶视图和截面图。图13A示出了顶视图，而图13B示出了沿着图13A中的线BB’的截面图。为了突出IC封装件1300和IC封装件900(见图9A和图9B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件1300包括接合至第二IC管芯结构1303的第一IC管芯结构1301。在一些实施例中，第一IC管芯结构1301电连接至第二IC管芯结构1303。在一些实施例中，第一IC管芯结构1301与第一IC管芯结构901(见图9A和图9B)类似，区别在于第一IC管芯结构1301和第一IC管芯结构901具有不同的背侧结构。在一些实施例中，可以使用下面参照图19A至图19G描述的方法形成第一IC管芯结构1301，并且那时提供第一IC管芯1301的详细描述。在一些实施例中，第二IC管芯结构1303与第二IC管芯结构903(见图9A和图9B)类似，区别在于包括管芯堆叠件113和密封剂1231至1234的结构被垂直翻转，从而使得管芯堆叠件113的IC管芯1174的背侧接合至基底结构115。此外，管芯堆叠件113的IC管芯1171的前侧接合至IC管芯105的背侧。在一些实施例中，可以使用下面参照图24A至图24C描述的方法形成IC封装件1300，并且那时提供IC封装件1300的详细描述。
图14A和图14B示出了根据一些实施例的IC封装件1400的顶视图和截面图。图14A示出了顶视图，而图14B示出了沿着图14A中的线BB’的截面图。为了突出IC封装件1400和IC封装件1000(见图10A和图10B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件1400包括接合至第二IC管芯结构1401的第一IC管芯结构1301。在一些实施例中，第一IC管芯结构1301电连接至第二IC管芯结构1401。在一些实施例中，第一IC管芯结构1301与第一IC管芯结构901(见图10A和图10B)类似，区别在于第一IC管芯结构1301和第一IC管芯结构901具有不同的背侧结构。在一些实施例中，可以使用下面参照图19A至图19G描述的方法形成第一IC管芯结构1301，并且那时提供第一IC管芯1301的详细描述。在一些实施例中，第二IC管芯结构1401与第二IC管芯结构1001(见图10A和图10B)类似，区别在于包括管芯堆叠件113和密封剂1231至1234的结构被垂直翻转，从而使得管芯堆叠件113的IC管芯1174的背侧接合至基底结构115。此外，管芯堆叠件113的IC管芯1171的前侧接合至IC管芯105的背侧。在一些实施例中，可以使用下面参照图24A至图24C描述的方法形成的IC封装件1400，并且那时提供IC封装件1400的详细描述。
图15A和图15B示出了根据一些实施例的IC封装件1500的顶视图和截面图。图15A示出了顶视图，而图15B示出了沿着图15A中的线BB’的截面图。为了突出IC封装件1500和IC封装件1100(见图11A和图11B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件1500包括接合至第二IC管芯结构1501的第一IC管芯结构1301。在一些实施例中，第一IC管芯结构1301电连接至第二IC管芯结构1501。在一些实施例中，第一IC管芯结构1301与第一IC管芯结构901(见图11A和图11B)类似，区别在于第一IC管芯结构1301和第一IC管芯结构901具有不同的背侧结构。在一些实施例中，可以使用下面参照图19A至图19G描述的方法形成第一IC管芯结构1301，并且那时提供第一IC管芯1301的详细描述。在一些实施例中，第二IC管芯结构1501与第二IC管芯结构1101(见图11A和图11B)类似，区别在于包括管芯堆叠件113和密封剂1231至1234的结构被垂直翻转，从而使得管芯堆叠件113的IC管芯1174的背侧接合至基底结构115。此外，管芯堆叠件113的IC管芯1171的前侧接合至IC管芯105的背侧。在一些实施例中，可以使用下面参照图24A至图24C描述的方法形成IC封装件1500，并且那时提供IC封装件1500的详细描述。
图16A和图16B示出了根据一些实施例的IC封装件1600的顶视图和截面图。图16A示出了顶视图，而图16B示出了沿着图16A中的线BB’的截面图。为了突出IC封装件1600和IC封装件1200(见图12A和图12B)之间的差异，这些封装件的共同部件用相同的参考标号表示，并且此处不再重复它们的描述。在一些实施例中，IC封装件1600包括接合至第二IC管芯结构1601的第一IC管芯结构1301。在一些实施例中，第一IC管芯结构1301电连接至第二IC管芯结构1601。在一些实施例中，第一IC管芯结构1301与第一IC管芯结构901(见图12A和图12B)类似，区别在于第一IC管芯结构1301和第一IC管芯结构901具有不同的背侧结构。在一些实施例中，可以使用下面参照图19A至图19G描述的方法形成第一IC管芯结构1301，并且那时提供第一IC管芯1301的详细描述。在一些实施例中，第二IC管芯结构1601与第二IC管芯结构1201(见图12A和图12B)类似，区别在于包括管芯堆叠件113和密封剂1231至1234的结构被垂直翻转，从而使得管芯堆叠件113的IC管芯1174的背侧接合至基底结构115。此外，管芯堆叠件113的IC管芯1171的前侧接合至IC管芯105的背侧。在一些实施例中，可以使用下面参照图24A至图24C描述的方法形成IC封装件1600，并且那时提供IC封装件1600的详细描述。
图17A至图17C示出了根据一些实施例的在集成电路管芯(诸如例如，图1B至图16B中示出的IC管芯105和1171)的制造期间的各个工艺步骤的截面图。参照图17A，示出了具有由划线1703(也称为切割线或切割道)分隔开的管芯区域1701的晶圆1700的部分。如下面更详细地描述的，晶圆1700将沿着划线1703切割以形成单独的集成电路管芯(诸如图17C中示出的IC管芯1719)。在一些实施例中，晶圆1700包括衬底1705、位于衬底1705上的一个或多个有源和/或无源器件(未示出)以及位于衬底1705和一个或多个有源和/或无源器件上方的互连结构1707。在一些实施例中，衬底1705可以由硅形成，但是其也可以由其它III族、IV族和/或V族元素(诸如硅、锗、镓、砷和它们的组合)形成。衬底1705也可以是绝缘体上硅(SOI)的形式。SOI衬底可以包括形成在绝缘层(例如，掩埋氧化物等)(形成在硅衬底上)上方的半导体材料(例如，硅、锗等)的层。此外，可以使用的其它衬底包括多层衬底、梯度衬底、混合取向衬底、它们的任何组合等。
在一些实施例中，衬底1705可以包括从衬底1705的正面朝向衬底1705的背面延伸的通孔(TV)1709。在一些实施例中，可以通过在衬底1705中形成开口并且用合适的导电材料填充开口来形成TV 1709。在一些实施例中，可以使用合适的光刻和蚀刻工艺来形成开口。在一些实施例中，可以使用物理汽相沉积(PVD)、原子层沉积(ALD)、电化学镀、化学镀或它们的组合等用铜、铜合金、银、金、钨、钽、铝、它们的组合等填充开口。在一些实施例中，在用合适的导电材料填充开口之前，可以在开口中形成衬垫层和/或粘合/阻挡层。在一些实施例中，可以对TV 1709的导电材料实施平坦化工艺，从而使得TV 1709的最顶表面与衬底1705的正面基本齐平或共面。平坦化工艺可以包括CMP工艺、研磨工艺、蚀刻工艺、它们的组合等。
在一些实施例中，一个或多个有源和/或无源器件可以包括各个n型金属氧化物半导体(NMOS)和/或p型金属氧化物半导体(PMOS)器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等。
互连结构1707可以包括多个介电层1711(诸如层间电介质(ILD)/金属间介电层(IMD))和介电层1711内的互连件1713(诸如导线和通孔)。例如，可以通过诸如旋涂方法、化学汽相沉积(CVD)、等离子体增强CVD(PECVD)、它们的组合等的本领域已知的任何合适的方法由诸如磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、FSG、SiOxCy、旋涂玻璃、旋涂聚合物、硅碳材料、它们的化合物、它们的复合物、它们的组合等的低K介电材料形成介电层1711。在一些实施例中，可以使用例如镶嵌工艺、双镶嵌工艺、它们的组合等在介电层1711中形成互连件1713。在一些实施例中，互连件1713可以包括铜、铜合金、银、金，钨、钽、铝、它们的组合等。在一些实施例中，互连件1713可以提供形成在衬底1705上的一个或多个有源和/或无源器件之间的电连接。
进一步参照图17A，在互连结构1707上方形成接触焊盘1715。接触焊盘1715可以通过互连件1713电连接至一个或多个有源和/或无源器件。在一些实施例中，接触焊盘1715可以包括导电材料，诸如铝、铜、钨、银、金、它们的组合等。在一些实施例中，可以使用例如PVD、ALD、电化学镀、化学镀、它们的组合等在互连结构1707上方形成导电材料。随后，图案化导电材料以形成接触焊盘1715。在一些实施例中，可以使用合适的光刻和蚀刻方法来图案化导电材料。
参照图17B，在互连结构1707和接触焊盘1715上方形成绝缘层1717。在一些实施例中，绝缘层1717可以包括诸如氮化硅、氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂磷硅酸盐玻璃(BPSG)、它们的组合等的非可光图案化绝缘材料的一层或多层，并且可以使用CVD、PVD、ALD、旋涂工艺、它们的组合等形成。在其它实施例中，绝缘层1717可以包括诸如聚苯并恶唑(PBO)、聚酰亚胺(PI)、苯并环丁烯(BCB)、它们的组合等的可光图案化绝缘材料的一层或多层，并且可以使用旋涂工艺等形成。可以使用与光刻胶材料类似的光刻方法来图案化这种可光图案化绝缘材料。在一些实施例中，使用CMP工艺、研磨工艺、蚀刻工艺、它们的组合等平坦化绝缘层1717。
参照图17C，沿着划线1703(见图17B)分割晶圆1700以形成单独的IC管芯1719。在一些实施例中，可以例如，通过锯切、激光烧蚀、蚀刻、它们的组合等将晶圆1700分割成单独的IC管芯1719。
图18A至图18B示出了根据一些实施例的在集成电路管芯(诸如例如，图1B至图16B中示出的IC管芯1172至1174)的制造期间的各个工艺步骤的截面图。图18A示出了根据一些实施例的对图17B中示出的晶圆1700实施各个工艺步骤之后的晶圆1800。在一些实施例中，在绝缘层1717上方形成绝缘层1801。在一些实施例中，可以使用与上面参照图17B描述的绝缘层1717类似的材料和方法形成绝缘层1801，并且此处不再重复描述。在一些实施例中，使用CMP工艺、研磨工艺、蚀刻工艺、它们的组合等平坦化绝缘层1801。在一些实施例中，绝缘层1801和绝缘层1717可以包括相同的材料。在其它实施例中，绝缘层1801和绝缘层1717可以包括不同的材料。
进一步参照图18A，在绝缘层1717和1801中形成接合焊盘1805和对应的通孔1803。在一些实施例中，接合焊盘1805形成在绝缘层1801中，并且通孔1803形成在绝缘层1717中。在一些实施例中，可以使用与上面参照图17A描述的互连件1713类似的材料和方法形成接合焊盘1805和通孔1803，并且此处不再重复描述。在一些实施例中，平坦化接合焊盘1805和绝缘层1801，从而使得接合焊盘1805的最顶表面与绝缘层1801的最顶表面基本齐平或共面。在一些实施例中，通孔1803与互连件1713直接电接触。在其它实施例中，通孔1803可以与接触焊盘1715直接电接触，并且可以通过接触焊盘1715电连接至互连件1713。
参照图18B，沿着划线1703(见图18A)分割晶圆1800以形成单独的IC管芯1807。在一些实施例中，例如，可以通过锯切、激光烧蚀、蚀刻、它们的组合等将晶圆1800分割成单独的IC管芯1807。
图19A至图19G示出了根据一些实施例的在集成电路管芯结构(诸如例如，分别在图5B至图8B以及图13B至图16B中示出的IC管芯结构501和1301)的制造期间的各个工艺步骤的截面图。参照图19A，IC管芯105接合至载体1901以开始形成晶圆级管芯结构1900。在一些实施例中，载体1901可以包括与上面参照图17A描述的衬底1705类似的材料，并且此处不再重复描述。在其它实施例中，载体1901可以包括合适的绝缘材料。在一些实施例中，IC管芯105可以与IC管芯1719类似，并且可以使用上面参照图17A至图17C描述的方法形成，其中，IC管芯1719和105的相同部件用相同的参考标号表示。
进一步参照图19A，在载体1901上方形成绝缘层1903。在一些实施例中，可以使用与上面参照图17B描述的绝缘层1717类似的材料和方法形成绝缘层1903，并且此处不再重复描述。在一些实施例中，使用CMP工艺、研磨工艺、蚀刻工艺、它们的组合等平坦化绝缘层1903。在一些实施例中，通过将IC管芯105的绝缘层1717接合至绝缘层1903，将IC管芯105接合至载体1901。在一些实施例中，可以使用诸如熔融接合方法的直接接合方法将绝缘层1717接合至绝缘层1903。在一些实施例中，可以在将绝缘层1717接合至绝缘层1903之前对绝缘层1717和绝缘层1903实施表面处理工艺。在其它实施例中，可以使用其它合适的接合方法或使用粘合剂将绝缘层1717接合至绝缘层1903。在一些实施例中，可以在将IC管芯105接合至载体1901之后实施退火工艺以增强接合。
参照图19B，在IC管芯105上方并且围绕IC管芯105形成密封剂107。在一些实施例中，密封剂107可以使用与上面参照图17B描述的绝缘层1717类似的材料和方法形成，并且此处不再重复描述。在其它实施例中，密封剂107可包括模塑料，诸如环氧树脂、树脂、可模制的聚合物、它们的组合等。可以施加基本上是液体的模塑料，并且然后可以通过诸如环氧树脂或树脂中的化学反应进行固化。在其它实施例中，模塑料可以是以凝胶或可塑固体施加的能够设置在IC管芯105周围和之间的紫外(UV)或热固化的聚合物。
参照图19C，平坦化密封剂107和IC管芯105，从而使得IC管芯105的背面105b与密封剂107的最顶表面基本齐平或共面。在一些实施例中，平坦化工艺可以包括CMP工艺、研磨工艺、蚀刻工艺、它们的组合等。在一些实施例中，平坦化工艺暴露IC管芯105的TV 1709，从而使得TV 1709的暴露表面与IC管芯105的背面105b和密封剂107的最顶表面基本齐平或共面。
参照图19D，使IC管芯105的背面105b凹进至密封剂107的最顶表面之下以形成凹槽1905。在一些实施例中，可以使用合适的蚀刻工艺使IC管芯105的背面105b凹进，合适的蚀刻工艺诸如对IC管芯105的衬底1705的材料具有选择性的选择性干或湿蚀刻工艺。在一些实施例中，在凹槽1905内暴露IC管芯105的TV 1709的侧壁。
参照图19E，在凹槽1905(见图19D)中形成绝缘层1907。在一些实施例中，可以使用与上面参照图17B描述的绝缘层1717类似的材料和方法来形成绝缘层1907，并且此处不再重复描述。在一些实施例中，在凹槽1905中和密封剂107上方沉积绝缘层1907的绝缘材料。随后，去除绝缘材料的过填充凹槽1905的部分以形成绝缘层1907，从而使得绝缘层1907的最顶表面与密封剂107的最顶表面基本齐平或共面。在一些实施例中，可以使用CMP工艺、研磨工艺、蚀刻工艺、它们的组合等来去除绝缘材料的过填充凹槽1905的部分。在一些实施例中，去除工艺暴露IC管芯105的TV 1709，从而使得TV 1709的暴露表面与绝缘层1907的最顶表面和密封剂107的最顶表面基本齐平或共面。
参照图19F和图19G，分割晶圆级管芯结构1900以形成单独的(芯片级或管芯级)IC管芯结构1911，其是根据一些实施例的形成IC管芯结构501和1301(分别见图5B至图8B以及图13B至图16B)的中间结构。首先参照图19F，图案化密封剂107、绝缘层1903和载体1901以形成凹槽1909。凹槽1909介于相邻的IC管芯105之间并且部分地延伸至载体1901内，从而使得凹槽1909部分地分割载体1901。在一些实施例中，用于形成凹槽1909的图案化工艺可以包括合适的光刻和蚀刻方法。
参照图19G，减薄载体1901以去除载体1901的未分割部分，从而完全分割载体1901并且形成单独的IC管芯结构1911。在一些实施例中，可以使用CMP工艺、研磨工艺、蚀刻工艺、它们的组合等来减薄载体1901。在其它实施例中，分割工艺可以包括锯切、激光烧蚀、蚀刻、它们的组合等。
图20A和图20B示出了根据一些实施例的在集成电路管芯结构(诸如例如，分别在图1B至图4B以及图9B至图12B中示出的IC管芯结构101和901)的制造期间的各个工艺步骤的截面图。图20A示出了根据一些实施例对图19E中示出的晶圆级管芯结构1900实施各工艺步骤之后的晶圆级管芯结构2000。在一些实施例中，在IC管芯105和密封剂107上方形成绝缘层2001。在一些实施例中，可以使用与上面参照图17B描述的绝缘层1717类似的材料和方法形成绝缘层2001，并且此处不再重复描述。在一些实施例中，绝缘层2001和绝缘层1907可以包括相同的材料。在其它实施例中，绝缘层2001和绝缘层1907可以包括不同的材料。在一些实施例中，在绝缘层2001中形成与IC管芯105的相应TV 1709电接触的接合焊盘2003。在一些实施例中，接合焊盘2003可以使用与上面参照图17A描述的互连件1713类似的材料和方法形成，并且此处不再重复描述。在一些实施例中，平坦化接合焊盘2003，从而使得接合焊盘2003的最顶表面与绝缘层2001的最顶表面基本齐平或共面。在一些实施例中，平坦化工艺可以包括CMP工艺、研磨工艺、蚀刻工艺、它们的组合等。
参照图20B，分割晶圆级管芯结构2000以形成单独的(芯片级或晶圆级)IC管芯结构2005，其是根据一些实施例形成IC管芯结构101和901(分别见图1B至图4B以及图9B至图12B)中的中间结构。在一些实施例中，晶圆级管芯结构2000可以使用与上面参照图19F和图19G描述的方法分割，并且此处不再重复描述。
图21A至图21H示出了根据一些实施例的在集成电路管芯结构(诸如例如，分别在图1A和图1B、图2A和图2B、图3A和图3B以及图4A和图4B中示出的IC封装件100至400)的制造期间的各个工艺步骤的截面图。参照图21A，形成晶圆级管芯结构2100的方法开始于在载体2101上方形成绝缘层2103。在一些实施例中，可以使用与上面参照图19A描述的载体1901类似的材料和方法形成载体2101，并且此处不再重复描述。在一些实施例中，可以使用与上面参照图19A描述的绝缘层1903类似的材料和方法来形成绝缘层2103，并且此处不再重复描述。在一些实施例中，IC管芯1171接合至绝缘层2103。在一些实施例中，IC管芯1171可以与IC管芯1719类似并且可以使用上面参照图17A至图17C描述的方法形成，其中，IC管芯1171和1719的形同部件用相同的参考标号表示。
在一些实施例中，通过将IC管芯1171的绝缘层1717接合至绝缘层2103，将IC管芯1171接合至绝缘层2103。在一些实施例中，可以使用诸如熔融接合方法的直接接合方法将绝缘层1717接合至绝缘层2103。在一些实施例中，在将绝缘层1717接合至绝缘层2103之前，可以对绝缘层1717和绝缘层2103实施表面处理工艺。在其它实施例中，可以其它合适的接合方法或使用粘合剂将绝缘层1717接合至绝缘层2103。在一些实施例中，可以在将IC管芯1171接合至载体2101之后实施退火工艺以加强接合。在一些实施例中，绝缘层1717和绝缘层2103可以是相同的材料。在其它实施例中，绝缘层1717和绝缘层2103可以包括不同的材料。
进一步参照图21A，将伪结构21051接合至绝缘层2103，从而使得每个IC管芯1171插入在相邻的伪结构21051之间。在一些实施例中，伪结构21051可以包括与IC管芯1171的衬底1705相同的材料。在一些实施例中，伪结构21051可以不包括有源和/或无源器件，并且可以不向产生的IC封装件提供额外的电功能。在一些实施例中，每个伪结构21051的一侧可以包括绝缘层21071。在一些实施例中，可以使用与上面参照图17B描述的绝缘层1717类似的材料和方法来形成绝缘层21071，并且此处不再重复描述。在一些实施例中，绝缘层21071和绝缘层2103可以包括相同的材料。在其它实施例中，绝缘层21071和绝缘层2103可以包括不同的材料。
在一些实施例中，通过将伪结构21051的绝缘层21071接合至绝缘层2103，将伪结构21051接合至绝缘层2103。在一些实施例中，可以使用诸如熔融接合方法的直接接合方法将绝缘层21071接合至绝缘层2103。在一些实施例中，在将绝缘层21071接合至绝缘层2103之前，可以对绝缘层21071和绝缘层2103实施表面处理工艺。在其它实施例中，可以使用其它合适的接合方法或使用粘合剂将绝缘层21071接合至绝缘层2103。在一些实施例中，可以在将伪结构21051接合至载体2101之后实施退火工艺以加强接合。
图21B示出了根据一些实施例的图21A中示出的晶圆级管芯结构2100的顶视图。在一些实施例中，通过划线2109和2111将载体2101分为管芯区域2113i(其中i＝1，...，N，其中，N是管芯区域的总数量)。在一些实施例中，划线2109垂直于划线2111。在这种实施例中，管芯区域2113i(其中i＝1，...，N)在顶视图中具有矩形形状。在其它实施例中，划线2109和划线2111形成与90度不同的角度。在这种实施例中，管芯区域2113i(其中i＝1，...，N)在顶视图中具有平行四边形的形状。在一些实施例中，伪结构21051在顶视图中具有矩形形状。在一些实施例中，伪结构21051与相应的划线2111重叠，这样伪结构21051在由相应的划线2111分隔开的管芯区域2113i(其中i＝1，...，N)的子集之间共享。在一些实施例中，伪结构21051可以形成沿着载体2101的整个可用部分(诸如包括管芯区域2113i的部分)延伸的连续结构，从而使得每个划线2111与相应的单个连续的伪结构21051重叠。如下面更详细地描述的，沿着划线2109和2111分割晶圆级管芯结构2100以形成单独的封装件。这种分割工艺也分割伪结构21051并且形成用于相应的单独封装件的单独(芯片级或管芯级)伪结构。在一些实施例中，通过形成与划线2111重叠的伪结构21051，可以减少用于形成单独的IC封装件的时间。例如，在实施分割工艺之前，形成各个IC封装件的时间可以减少在载体2101的每个管芯区域内放置和接合单个(芯片级或管芯级)伪结构所需的时间。因此，在IC封装件的生产期间，可以增加每小时晶圆(WPH)良率并且可以降低生产成本。
图21C示出了根据可选实施例的图21A中示出的晶圆级管芯结构2100的顶视图。图21C中示出的实施例与图21B中示出的实施例类似，其中，相同的元件用相同的参考标号表示，并且此处不再重复详细描述。在图21C示出的实施例中，伪结构21051不形成为沿着载体2101的整个可用部分延伸的连续结构。而且，每个划线2111均与多个不同长度的断开的伪结构21051重叠。
参照图21D，IC管芯1171和伪结构21051密封在密封剂1231中。随后，在IC管芯1171上方形成绝缘层21151，并且在伪结构21051上方形成绝缘层21171。在一些实施例中，绝缘层21151的最顶表面和绝缘层21171的最顶表面与密封剂1231的最顶表面基本齐平或共面。在一些实施例中，密封剂1231可以使用与上面参照图19B和图19C描述的密封剂107类似的材料和方法形成，并且此处不再重复描述。在一些实施例中，绝缘层21151和绝缘层21171可以使用与上面参照图19D和图19E描述的绝缘层1907类似的材料和方法形成，并且此处不再重复描述。在一些实施例中，绝缘层21151和绝缘层21171可以包括相同的材料。在其它实施例中，绝缘层21151和绝缘层21171可以包括不同的材料。具有对应的绝缘层21151的IC管芯1171、具有对应的绝缘层21071和21171的伪结构21051以及密封剂1231在载体2101上方形成第一层结构21191。
参照图21E，IC管芯1172接合至IC管芯1171。在一些实施例中，IC管芯1172可以与IC管芯1807类似并且可以使用与上面参照图18A和图18B描述的方法形成，其中，IC管芯1172和IC管芯1807的相同部件用相同的参考标号表示。在一些实施例中，使用诸如混合接合方法的直接接合方法将IC管芯1172接合至IC管芯1171。在这种实施例中，IC管芯1172的TV1709直接接合至IC管芯1172的接合焊盘1805，并且IC管芯1171的绝缘层21151直接接合至IC管芯1172的绝缘层1801。在一些实施例中，在将IC管芯1172接合至IC管芯1171之后，可以实施退火工艺以加强IC管芯1171和IC管芯1172之间的接合。IC管芯1171的TV 1709和IC管芯1172的接合焊盘1805之间的接合提供IC管芯1171和IC管芯1172之间的电连接。在一些实施例中，IC管芯1171的TV 1709和IC管芯1172的接合焊盘1805可以包括相同的材料。在其它实施例中，IC管芯1171的TV 1709和IC管芯1172的接合焊盘1805可以包括不同的材料。在一些实施例中，IC管芯1171的绝缘层21151和IC管芯1172的绝缘层1801可以包括相同的材料。在其它实施例中，IC管芯1171的绝缘层21151和IC管芯1172的绝缘层1801可以包括不同的材料。
在一些实施例中，伪结构21052接合至伪结构21051。在一些实施例中，伪结构21052可以使用与上面参照图21D描述的伪结构21051类似的材料和方法形成，并且此处不再重复描述。在一些实施例中，通过将伪结构21052的绝缘层21072接合至伪结构21051的绝缘层21171，可以将伪结构21052接合至伪结构21051。在一些实施例中，可以使用诸如熔融接合方法的直接接合方法将绝缘层21072接合至绝缘层21171。在一些实施例中，在将绝缘层21072接合至绝缘层21171之前，可以对绝缘层21072和绝缘层21171实施表面处理工艺。随后，可以实施退火工艺以加强伪结构21052和伪结构21051之间的接合。在一些实施例中，绝缘层21072和绝缘层21171可以包括相同的材料。在其它实施例中，绝缘层21072和绝缘层21171可以包括不同的材料。在一些实施例中，伪结构21052在顶视图中可以具有与图21B和图21C中示出的伪结构21051相同的形状，并且此处不再重复描述。
随后，将IC管芯1172和伪结构21052密封在密封剂1232中，在IC管芯1172上方形成绝缘层21152，并且在伪结构21052上方形成绝缘层21172。在一些实施例中，密封剂1232可以使用与上面参照图21D描述的密封剂1231类似的材料和方法形成，并且此处不再重复描述。在一些实施例中，绝缘层21152和绝缘层21172可以分别使用与上面参照图21D描述的绝缘层21151和绝缘层21171类似的材料和方法形成，并且此处不再重复描述。在一些实施例中，绝缘层21152和绝缘层21172可以包括相同的材料。在其它实施例中，绝缘层21152和绝缘层21172可以包括不同的材料。具有对应的绝缘层21152的IC管芯1172、具有对应的绝缘层21072和21172的伪结构21052，以及密封剂1232在第一层结构21191上方形成第二层结构21192。
进一步参照图21E，在第二层结构21192上方形成包括具有对应的绝缘层21153的IC管芯1173、具有对应的绝缘层21073和21173的伪结构21053以及密封剂1233的第三层结构21193。在一些实施例中，IC管芯1173可以与IC管芯1807类似，并且可以使用上面参照图18A和图18B描述的方法形成，其中，IC管芯1173和IC管芯1807的相同部件用相同的参考标号表示。在一些实施例中，可以使用与上面参照图21D描述的伪结构21051类似的材料和方法来形成伪结构21053，并且此处不再重复描述。在一些实施例中，可以使用与上述第二层结构21192类似的方法形成第三层结构21193，并且此处不再重复描述。随后，在第三层结构21193上方形成包括具有对应的绝缘层21154的IC管芯1174、具有对应的绝缘层21074和21174的伪结构21054以及密封剂1234的第四层结构21194。在一些实施例中，IC管芯1174可以与IC管芯1807类似并且可以使用与上面参照图18A至图18B描述的方法形成，其中，IC管芯1174和IC管芯1807的相同部件用相同的参考标号表示。在一些实施例中，可以使用与上面参照图21D描述的伪管芯21051类似的材料和方法来形成伪结构21054，并且此处不再重复描述。在一些实施例中，第四层结构21194可以使用与上述第二层结构21192类似的方法形成，并且此处不再重复描述。在一些实施例中，伪结构21053和21054在顶视图中可以具有与图21B和图21C中示出的相应的伪结构21051相同的形状，并且此处不再重复描述。形成的伪结构21051至21054的堆叠件也可以称为堆叠的伪结构2121，并且IC管芯1171至1174的堆叠件也可以称为管芯堆叠件113。
参照图21F，将IC管芯结构2005(见图20B)接合至管芯堆叠件113的IC管芯1174。在一些实施例中，使用诸如混合接合方法的直接接合方法将IC管芯结构2005接合至IC管芯1174。在这种实施例中，IC管芯1174的TV 1709直接接合至IC管芯结构2005的接合焊盘2003，并且IC管芯1174的绝缘层21154直接接合至IC管芯结构2005的绝缘层2001。此外，IC管芯结构2005的绝缘层2001可以直接接合至形成在伪结构21054上方的绝缘层21174。在一些实施例中，在将IC管芯结构2005接合至IC管芯1174和伪结构21054之后，可以实施退火工艺以增强接合。IC管芯1174的TV 1709和IC管芯结构2005的接合焊盘2003之间的接合提供IC管芯结构2005和IC管芯1174之间的电连接。在一些实施例中，IC管芯1174的TV 1709和IC管芯结构2005的接合焊盘2003可以包括相同的材料。在其它实施例中，IC管芯1174的TV 1709和IC管芯结构2005的接合焊盘2003可以包括不同的材料。在一些实施例中，IC管芯结构2005的绝缘层2001和IC管芯1174的绝缘层21154可以包括相同的材料。在其它实施例中，IC管芯结构2005的绝缘层2001和IC管芯1174的绝缘层21154可以包括不同的材料。在一些实施例中，绝缘层2001和绝缘层21174可以包括相同的材料。在其它实施例中，绝缘层2001和绝缘层21174可以包括不同的材料。
参照图21G，在IC管芯结构2005上方和之间形成密封剂109。在一些实施例中，密封剂109可以使用与上面参照图19B描述的密封剂107类似的材料和方法形成，并且此处不再重复描述。在一些实施例中，去除IC管芯结构2005的载体1901和绝缘层1903(见图21F)以及密封剂109的部分以暴露IC管芯105的绝缘层1717，从而使得绝缘层1717的暴露表面与密封剂109的最顶表面齐平或共面。在一些实施例中，可以使用CMP工艺、研磨工艺、蚀刻工艺、它们的组合等去除载体1901、绝缘层1903和密封剂109的部分。
参照图21H，在IC管芯105的相应的接触焊盘1715上方形成电连接至IC管芯105的相应的接触焊盘1715的连接件111。在一些实施例中，每个连接件111均可以包括导电柱凸块2123和位于导电柱凸块2123上方的焊料元件2127。在一些实施例中，导电柱凸块2123可以包括导电材料，诸如铜、钨、铝、银、金、它们的组合等。在一些实施例中，焊料元件2127可以包括诸如PbSn组分的铅基焊料、包括InSb的无铅焊料、锡、银和铜(“SAC”)组分；以及具有共同熔点并且在电子应用中形成导电焊料连接件的其它共晶材料。对于无铅焊料，可以使用不同组分的SAC焊料，诸如SAC 105(Sn 98.5％、Ag 1.0％、Cu 0.5％)、SAC 305和SAC405。无铅焊料也包括不使用银(Ag)的SnCu化合物和不使用铜(Cu)的SnAg化合物。
在一些实施例中，形成导电柱凸块2123的方法可以包括在绝缘层1717中形成开口以暴露相应的接触焊盘1715，在绝缘层1717上方和绝缘层1717的开口中形成导电晶种层，在导电晶种层上方形成牺牲材料(诸如光刻胶材料)，图案化牺牲材料以在牺牲层中形成开口，从而使得牺牲层的开口与绝缘层1717的相应开口对准并且形成组合开口，使用电化学镀工艺、化学镀工艺、ALD、PVD、它们的组合等在组合开口中沉积导电材料，以形成导电柱凸块2123，去除牺牲层，以及去除导电晶种层的暴露部分。在一些实施例中，在去除牺牲层之前，使用蒸发、电化学镀工艺、化学镀工艺、印刷、焊料转移、它们的组合等，在组合开口中的导电柱凸块2123的导电材料上方形成焊料材料以形成焊料元件2127。在其它实施例中，连接件111可以是焊球、可控塌陷芯片连接(C4)凸块、球栅阵列(BGA)球、微凸块、化学镀镍-化学镀钯浸金技术(ENEPIG)形成的凸块等。在连接件111包括焊料材料的一些实施例中，可以实施回流工艺以将焊料材料成形为期望的凸块形状。
进一步参照图21H，在形成连接件111之后，沿着划线2109和2111(见图21B和图21C)将晶圆级管芯结构2100分割成单独的IC封装件2125，从而使得每个IC封装件2125均包括具有相应的管芯堆叠件113和部分堆叠的伪结构2121的IC管芯105。在一些实施例中，分割工艺可以包括锯切、激光烧蚀、蚀刻、它们的组合等。在一些实施例中，对应于管芯区域21131(见图21B和图21C)的IC封装件2125形成IC封装件200(见图2A和图2B)。在一些实施例中，对应于管芯区域21132(见图21B和图21C)的IC封装件2125形成IC封装件100(见图1A和图1B)。在一些实施例中，对应于管芯区域21133(见图21C)的IC封装件2125形成IC封装件400(见图4A和图4B)。在一些实施例中，对应于管芯区域21134(见图21C)的IC封装件2125形成IC封装件300(见图3A和图3B)。
图22A至图22D示出了根据一些实施例的在集成电路封装件(诸如，例如分别在图5A和图5B、图6A和图6B、图7A和图7B中示出的IC封装件500至800)的制造期间的各个工艺步骤的截面图。为了突出图22A至图22D中示出的实施例与图21A至图21H中示出的实施例之间的差异，这些实施例的共同部件用相同的参考标号表示。此外，此处不再重复共同部件(上面参照图21A至图21H描述的)的详细描述。
参照图22A，在形成绝缘层21154和21174之前将图21E中示出的晶圆级管芯结构2100接合至载体2201，以开始形成晶圆级管芯结构2200。在一些实施例中，例如，在载体2201上方形成绝缘层2203，并且使用诸如熔融接合方法的直接接合方法将晶圆级管芯结构2100接合至绝缘层2203。在其它实施例中，例如，可以省略绝缘层2203，并且可以使用诸如熔融接合方法的直接接合方法将晶圆级管芯结构2100接合至载体2201。在一些实施例中，可以使用与上面参照图21A描述的载体2101类似的材料和方法来形成载体2201，并且此处不再重复描述。在一些实施例中，可以使用与上面参照图21A描述的绝缘层2103类似的材料和方法来形成绝缘层2203，并且此处不再重复描述。
参照图22B，去除载体2101和绝缘层2103以暴露IC管芯1171的绝缘层1717。在一些实施例中，可以使用CMP工艺、研磨工艺、蚀刻工艺、它们的组合等去除载体2101和绝缘层2103。在一些实施例中，在管芯堆叠件113和堆叠的伪结构2121上方形成绝缘层2205，并且在绝缘层1717和2205中形成接合焊盘2209和对应的通孔2207。在一些实施例中，在绝缘层2205中形成接合焊盘2209，并且在绝缘层1717中形成通孔2207。在一些实施例中，可以使用与上面参照图18A描述的绝缘层1801类似的材料和方法形成绝缘层2205，并且此处不再重复描述。在一些实施例中，可以分别使用与上面参照图18A描述的接合焊盘1805和通孔1803类似的材料和方法形成接合焊盘2209和通孔2207，并且此处不再重复描述。在一些实施例中，通孔2207与IC管芯1171的相应互连件1713直接电接触。在其它实施例中，通孔2207可以与IC管芯1171的相应接触焊盘1715直接电接触并且可以通过IC管芯1171的相应接触焊盘1715电连接至IC管芯1171的相应互连件1713。
参照图22C，将IC管芯结构1911(见图19G)接合至管芯堆叠件113的IC管芯1171。在一些实施例中，使用诸如混合接合方法的直接接合方法将IC管芯结构1911接合至相应的IC管芯1171。在这种实施例中，接合焊盘2209直接接合至IC管芯结构1911的IC管芯105的相应TV 1709，并且绝缘层2205直接接合至IC管芯结构1911的IC管芯105的绝缘层1907。在一些实施例中，在将IC管芯结构1911接合至相应的管芯堆叠件113之后，可以实施退火工艺以加强接合。IC管芯105的TV 1709和接合焊盘2009之间的接合提供IC管芯结构1911和管芯堆叠件113之间的电连接。在一些实施例中，IC管芯105的TV 1709和接合焊盘2209可以包括相同的材料。在其它实施例中，IC管芯105的TV 1709和接合焊盘2209可以包括不同的材料。在一些实施例中，绝缘层2205和IC管芯结构1911的绝缘层1907可以包括相同的材料。在其它实施例中，绝缘层2205和IC管芯结构1911的绝缘层1907可以包括不同的材料。
参照图22D，在IC管芯结构1911上方和之间形成密封剂109。在一些实施例中，密封剂109可以使用与上面参照图19B描述的密封剂107类似的材料和方法形成，并且此处不再重复描述。在一些实施例中，去除IC管芯结构1911的载体1901和绝缘层1903(见图22C)以及密封剂109的部分以暴露IC管芯105的绝缘层1717，从而使得绝缘层1717的暴露表面与密封剂109的最顶表面基本齐平或共面。在一些实施例中，可以使用CMP工艺、研磨工艺、蚀刻工艺、它们的组合等去除载体1901、绝缘层1903和密封剂109的部分。
在一些实施例中，如上面参照图21H描述的，在去除载体1901和绝缘层1903之后，在IC管芯105的相应接触焊盘1715上方形成电连接至IC管芯105的相应接触焊盘1715的连接件111，并且此处不再重复描述。在一些实施例中，在形成连接件111之后，沿着划线2109和2111(见图21B和图21C)将晶圆级管芯结构2200分割成单独的IC封装件2211，从而使得每个IC封装件2211均包括具有相应的管芯堆叠件113和堆叠的伪结构2121的部分的IC管芯105。在一些实施例中，分割工艺可以包括锯切、激光烧蚀、蚀刻、它们的组合等。在一些实施例中，对应于管芯区域21131(见图21B和图21C)的IC封装件2211形成IC封装件600(见图6A和图6B)。在一些实施例中，对应于管芯区域21132的IC封装件2211(见图21B和图21C)形成IC封装件500(见图5A和图5B)。在一些实施例中，对应于管芯区域21133(见图21C)的IC封装件2211形成IC封装件800(见图8A和图8B)。在一些实施例中，对应于管芯区域21134(见图21C)的IC封装件2211形成IC封装件700(见图7A和图7B)。
图23A至图23F示出了根据一些实施例的在集成电路封装件(诸如例如，图9A和图9B、图10A和图10B、图11A和图11B以及图12A和图12B中分别示出的IC封装件900至1200)的制造期间的各个工艺步骤的顶视图和截面图。为了突出图23A至图23F中示出的实施例和图21A至图21H中示出的实施例之间的差异，这些实施例的共同部件用相同的参考标号表示。此外，此处不再重复对共同部件的详细描述(上面参照图21A至图21H描述的)。在图21A至图21H所示的实施例中，将IC管芯105接合至相应的管芯堆叠件113，从而使得管芯堆叠件113是未分割的晶圆级管芯结构2100(例如，见图21F)的一部分，而IC管芯105是分割的IC管芯结构2005(例如，见图21F)的一部分。如下面更详细地描述的，在图23A至图23F所示的实施例中，将IC管芯105接合至管芯堆叠件113，从而使得管芯堆叠件113是分割的管芯结构(例如，见图23B)的一部分，而IC管芯105是未分割的晶圆级管芯结构(例如，见图23B)的一部分。
参照图23A，示出了晶圆级管芯结构2300。在一些实施例中，晶圆级管芯结构2300与图21E中示出的晶圆级管芯结构2100类似，其中，相同的部件用相同的参考标号表示，并且区别在于省略了堆叠的伪结构2121。在一些实施例中，晶圆级管芯结构2300可以如上面参照图21A至图21E描述的形成，而不形成堆叠的伪结构2121，并且此处不再重复描述。在一些实施例中，将晶圆级管芯结构2300分割成单独的(芯片级或管芯级)IC管芯结构2301。在一些实施例中，分割工艺可以包括锯切、激光烧蚀、蚀刻、它们的组合等。
参照图23B，在一些实施例中，将IC管芯结构2301接合至相应的IC管芯105，而IC管芯105仍是未分割的晶圆级管芯结构2000(见图20A)的一部分以开始形成晶圆级管芯结构2307。在一些实施例中，如上面参照图21F描述的将IC管芯结构2301接合至相应的IC管芯105，并且此处不再重复描述。在一些实施例中，将伪结构2303接合至晶圆级管芯结构2000的绝缘层2001，从而使得每个IC管芯结构2301介于相邻的伪结构2303之间。在一些实施例中，可以使用与上面参照图21A描述的伪结构21051类似的材料和方法形成伪结构2303，并且此处不再重复描述。在一些实施例中，每个伪结构2303均可以包括一侧上的绝缘层2305。在一些实施例中，可以使用与上面参照图21A描述的绝缘层21071类似的材料和方法形成绝缘层2305，并且此处不再重复描述。在一些实施例中，绝缘层2305和绝缘层2001可以包括相同的材料。在其它实施例中，绝缘层2305和绝缘层2001可以包括不同的材料。在一些实施例中，可以通过将伪结构2303的绝缘层2305接合至绝缘层2001来将伪结构2303接合至绝缘层2001。在一些实施例中，可以使用诸如熔融接合方法的直接接合方法将绝缘层2305接合至绝缘层2001。在一些实施例中，在将绝缘层2305接合至绝缘层2001之前，可以对绝缘层2305和绝缘层2001实施表面处理工艺。随后，可以实施退火工艺以加强伪结构2303和晶圆级管芯结构2000之间的接合。
图23C示出了根据一些实施例的图23B中示出的晶圆级管芯结构2307的顶视图。在一些实施例中，晶圆级管芯结构2000通过划线2309和2311分为管芯区域2313i(其中，i＝1，...，N，其中，N是管芯区域的总数量)。在一些实施例中，划线2309垂直于划线2311。在这种实施例中，管芯区域2313i(其中i＝1，...，N)在顶视图中具有矩形形状。在其它实施例中，划线2309和划线2311可以形成不同于90度的角度。在这种实施例中，管芯区域2313i(其中i＝1，...，N)在顶视图中具有平行四边形的形状。在一些实施例中，伪结构2303在顶视图中具有矩形形状。在一些实施例中，伪结构2303与相应的划线2311重叠，从而使得伪结构2303在由相应的划线2311分隔开的区域2113i的子集(其中i＝1，...，N)之间共享。在一些实施例中，伪结构2303可以形成沿着晶圆级管芯结构2000的整个可用部分(诸如包括管芯区域2113i的部分)延伸的连续结构，从而使得每个划线2311与相应的单个连续伪结构2303重叠。如下面更详细地描述的，晶圆级管芯结构2307沿着划线2309和2311被分割以形成单独的IC封装件。这种分割工艺还分割伪结构2303并形成用于相应的单独的IC封装件单个(芯片级或管芯级)伪结构。在一些实施例中，通过形成与划线2311重叠的伪结构2303，可以减少用于形成单个IC封装件的时间。例如，形成单个IC封装件的时间可以减少在分割工艺之前在晶圆级管芯结构2000的每个管芯区域内放置和接合单个(芯片级或管芯级)伪结构所需的时间。因此，在IC封装件的生产期间，可以增加每小时晶圆(WPH)产量并且可以降低生产成本。
图23D示出了根据可选实施例的图23B中示出的晶圆级管芯结构2307的顶视图。图23D中示出的实施例与图23C中示出的实施例类似，其中，相同的元件用相同的参考标号表示，并且此处不再重复详细描述。在图23D中示出的实施例中，伪结构2303不形成沿着晶圆级管芯结构2000的整个可用部分延伸的连续结构。而且，每个划线2311与不同长度的多个断开的伪结构2303重叠。
参照图23E，在IC管芯结构2301和伪结构2303上方并且围绕IC管芯结构2301和伪结构2303形成密封剂907。在一些实施例中，密封剂907可以使用与上面参照图19B描述的密封剂107类似的材料方法形成，并且此处不再重复描述。随后，平坦化密封剂907、IC管芯结构2301和伪结构2303，从而使得IC管芯结构2301的最顶表面与伪结构2303的最顶表面和密封剂907的最顶表面基本齐平或共面。在一些实施例中，平坦化工艺可以包括CMP工艺、研磨工艺、蚀刻工艺、它们的组合等。
参照图23F，在一些实施例中，从晶圆级管芯结构2000去除载体1901和绝缘层1903(见图23E)，以暴露IC管芯105的绝缘层1717和密封剂107。这样，绝缘层1717的暴露表面与密封剂107的暴露表面基本齐平或共面。在一些实施例中，可以使用CMP工艺、研磨工艺、蚀刻工艺、它们的组合等来去除载体1901和绝缘层1903。
进一步参照图23F，在如上面参照图21H描述的在IC管芯105的相应的接触焊盘1715上方形成电连接至相应的接触焊盘1715的连接件111，并且此处不再重复描述。在形成连接件111之后，沿着划线2309和2311(见图23C和图23D)将晶圆级管芯结构2307分割成单独的IC封装件2315，从而使得每个IC封装件2315包括IC管芯105以及相应管芯堆叠件113和部分相应的伪结构2303。在一些实施例中，分割工艺可以包括锯切、激光烧蚀、蚀刻、它们的组合等。在一些实施例中，对应于管芯区域23131(见图23C和图23D)的IC封装件2315形成IC封装件1000(见图10A和图10B)。在一些实施例中，对应于管芯区域23132(见图23C和图23D)的IC封装件2315形成IC封装件900(见图9A和图9B)。在一些实施例中，对应于管芯区域23133(见图23D)的IC封装件2315形成IC封装件1200(见图12A和图12B)。在一些实施例中，对应于管芯区域23134(见图23D)的IC封装件2315形成IC封装件1100(见图11A和图11B)。
图24A至图24C示出了根据一些实施例的集成电路封装件(诸如例如，图13A和图13B、图14A和图14B、图15A和图15B中示出的IC封装件1300至1600)的制造期间的各个工艺步骤的截面图。为了突出图24A至图24C中示出的实施例与图23A至图23F中示出的实施例之间的差异，这些实施例的共同部件用相同的参考标号表示。此外，此处不再重复共同部件(上面参照图23A至图23F描述的)的详细描述。
参照图24A，示出了晶圆级管芯结构2400。在一些实施例中，晶圆级管芯结构2400与图22B中示出的晶圆级管芯结构2200类似，其中，相同的部件用相同的参考标号表示，并且区别在于省略了堆叠的伪结构2121。在一些实施例中，晶圆级管芯结构2400可以如上面参照图22A和图22B描述的形成，而不形成堆叠的伪结构2121，并且此处不再重复描述。在一些实施例中，将晶圆级管芯结构2400分割成单独的(芯片级或管芯级)IC管芯结构2401。在一些实施例中，分割工艺可以包括锯切、激光烧蚀、蚀刻、它们的组合等。
参照图24B，在一些实施例中，将IC管芯结构2401接合至相应的IC管芯105，而IC管芯105仍是未分割的晶圆级管芯结构1900(见图19E)的一部分以开始形成晶圆级管芯结构2403。在一些实施例中，将IC管芯结构2401接合至如上面参照图19E描述的晶圆级管芯结构1900的相应的IC管芯105，并且此处不再重复描述。在一些实施例中，将伪结构2303接合至晶圆级管芯结构1900，从而使得每个IC管芯结构2401介于相邻的伪结构2303之间。在一些实施例中，可以通过将伪结构2303的绝缘层2305接合至晶圆级管芯结构1900将伪结构2303接合至晶圆级管芯结构1900。在一些实施例中，可以使用诸如熔融接合方法的直接接合方法将绝缘层2305接合至晶圆级管芯结构1900。随后，可以实施退火工艺以加强伪结构2303和晶圆级管芯结构1900之间的接合。
进一步参照图24B，在IC管芯结构2401和伪结构2303上方并且围绕IC管芯结构2401和伪结构2303形成密封剂907。随后，平坦化密封剂907、IC管芯结构2401和伪结构2303，从而使得IC管芯结构2401的最顶表面与伪结构2303的最顶表面和密封剂907的最顶表面基本齐平或共面。在一些实施例中，平坦化工艺可以包括CMP工艺、研磨工艺、蚀刻工艺、它们的组合等。
参照图24C，去除晶圆级管芯结构1900的载体1901和绝缘层1903(见图24B)以暴露IC管芯105的绝缘层1717和密封剂107，从而使得绝缘层1717的暴露表面与密封剂107的暴露表面基本齐平或共面。在一些实施例中，可以使用CMP工艺、研磨工艺、蚀刻工艺、它们的组合等去除载体1901和绝缘层1903。
进一步参照图24C，在如上面参照图21H描述的在IC管芯105的相应的接触焊盘1715上方形成电连接至相应的接触焊盘1715的连接件111，并且此处不再重复描述。在形成连接件111之后，沿着划线2309和2311(见图23C和图23D)将晶圆级管芯结构2403分割成单独的IC封装件2405，从而使得每个IC封装件2405包括IC管芯105以及相应管芯堆叠件113和部分相应的伪结构2303。在一些实施例中，分割工艺可以包括锯切、激光烧蚀、蚀刻、它们的组合等。在一些实施例中，对应于管芯区域23131(见图23C和图23D)的IC封装件2405形成IC封装件1400(见图14A和图14B)。在一些实施例中，对应于管芯区域23132(见图23C和图23D)的IC封装件2405形成IC封装件1300(见图13A和图13B)。在一些实施例中，对应于管芯区域23133(见图23D)的IC封装件2405形成IC封装件1600(见图16A和图16B)。在一些实施例中，对应于管芯区域23134(见图23D)的IC封装件2405形成IC封装件1500(见图15A和图15B)。
图25是根据一些实施例的示出形成集成电路封装件(诸如例如分别在图1A和图1B、图2A和图2B、图3A和图3B、图4A和图4B、图5A和图5B、图6A和图6B、图7A和图7B、图8A和图8B中示出的IC封装件100至800)的方法2500的流程图。该方法从步骤2501开始，其中如上面参照图21A至图21E描述的形成第一管芯结构(诸如例如，图1A和图1B中的IC管芯结构103)。在步骤2521中，如上面参照图20A和图20B描述的形成第二管芯结构(诸如例如图1A和图1B中的IC管芯结构101)。在步骤2523中，如上面参照图21F描述的，将第一管芯结构接合至第二管芯结构。形成第一管芯结构的方法从步骤2503开始，其中，如上面参照图21A描述的，将第一IC管芯(诸如例如，图21A中示出的IC管芯1171)接合至载体(诸如例如，图21A中示出的载体2101)。在步骤2505中，如上面参照图21A描述的，将第一伪结构(诸如例如，图21A中示出的伪结构21051)接合至载体。在步骤2507中，如上面参照图21D描述的，围绕第一IC管芯和第一伪结构形成第一密封剂(诸如例如，图21D中示出的密封剂1231)。在步骤2509中，如上面参照图21E描述的，将第二IC管芯(诸如例如图21E中示出的IC管芯1172)接合至第一IC管芯。在步骤2511中，如上面参照图21E描述的，将第二伪结构(诸如例如图21E中示出的伪结构21052)接合至第一伪结构。在步骤2513中，如上面参照图21E描述的，围绕第二IC管芯和第二伪结构形成第二密封剂(诸如例如图21E中示出的密封剂1232)。在一些实施例中，堆叠工艺可以持续直至所需数量的IC管芯和所需数量的伪结构接合至载体。在步骤2515中，如上面参照图21E描述的，将最顶IC管芯(诸如例如，图21E中示出的IC管芯1174)接合至先前的IC管芯(诸如例如图21E中示出的IC管芯1173)。在步骤2517中，如上面参照图21E描述的，将最顶伪结构(诸如例如图21E中示出的伪管芯21054)接合至先前的伪结构(诸如例如图21E中示出的伪结构21053)。在步骤2519中，如上面参照图21E描述的，围绕最顶管芯IC管芯和最顶伪结构形成最顶密封剂(诸如例如图21E中示出的密封剂1234)。
图26是根据一些实施例的示出形成集成电路封装件(诸如例如分别在图9A和图9B、图10A和图10B、图11A和图11B、图12A和图12B、图13A和图13B、图14A和图14B、图15A和图15B、图16A和图16B中示出的IC封装件900至1600)的方法2600的流程图。该方法从步骤2601开始，其中如上面参照图23A描述的，形成第一管芯结构(诸如例如，图23A中示出的IC管芯结构2301)。在步骤2615中，如上面参照图20A和图20B描述的，形成第二管芯结构(诸如例如，图23B中示出的晶圆级管芯结构2000)。在步骤2617中，如上面参照图23B描述的，将第一管芯结构接合至第二管芯结构。在步骤2619中，如上面参照图23B描述的，将伪结构(诸如例如图23B中示出的伪结构2303)接合至第二管芯结构。在步骤2621中，如上面参照图23E描述的，围绕第一伪结构和伪结构形成第一密封剂(诸如例如图23E中示出的密封剂907)。形成第一管芯结构的方法从步骤2603开始，其中，如上面参照图23A描述的，将第一IC管芯(诸如例如，图23A中示出的IC管芯1171)接合至载体(诸如例如，图23A中示出的载体2101)。在步骤2605中，如上面参照图23A描述的，围绕第一IC管芯形成第二密封剂(诸如例如图23A中示出的密封剂1231)。在步骤2607中，如上面参照图23A描述的，将第二IC管芯(诸如例如图23A中示出的IC管芯1172)接合至第一IC管芯。在步骤2609中，如上面参照图23A描述的，围绕第二IC管芯形成第三密封剂(诸如例如图23A中示出的密封剂1232)。在一些实施例中，堆叠工艺可以持续直至所需数量的IC管芯接合至载体。在步骤2611中，如上面参照图23A描述的，将最顶IC管芯(诸如例如图23A中示出的IC管芯1174)接合至先前的IC管芯(诸如例如图23A中示出的IC管芯1173)。在步骤2613中，如上面参照图23A描述的，围绕最顶管芯IC管芯形成最顶密封剂(诸如例如图23A中示出的密封剂1234)。
根据实施例，方法包括：形成第一管芯结构，第一管芯结构包括接合至载体的第一管芯堆叠件和堆叠的伪结构；形成第二管芯结构，第二管芯结构包括第一集成电路管芯；通过将第一管芯堆叠件的最顶集成电路管芯接合至第一集成电路管芯，将第一管芯结构接合至第二管芯结构，第一管芯堆叠件的最顶集成电路管芯是第一管芯堆叠件距离载体最远的集成电路管芯；以及对第一管芯结构实施分割工艺以形成多个单独的管芯结构，其中，分割工艺将堆叠的伪结构分割成多个单独堆叠的伪结构。在实施例中，形成第一管芯结构包括：将第二集成电路管芯的前侧接合至载体；将第一伪结构接合至邻近第二集成电路管芯的载体；在第二集成电路管芯和第一伪结构密封在第一密封剂中；将第三集成电路管芯的前侧接合至第二集成电路管芯的背侧，第二集成电路管芯的背侧与第二集成电路管芯的前侧相对；将第二伪结构接合至第一伪结构；以及将第三集成电路管芯和第二伪结构密封在第二密封剂中。在实施例中，使用熔融接合方法将第二集成电路管芯的前侧接合至载体。在实施例中，使用混合接合方法将第三集成电路管芯的前侧接合至第二集成电路管芯的背侧。在实施例中，使用熔融接合方法将第二伪结构接合至第一伪结构。在实施例中，使用混合接合方法将第一管芯堆叠件的最顶集成电路管芯接合至第一集成电路管芯。在实施例中，堆叠的伪结构被配置为散热结构。在实施例中，第一管芯结构还包括接合至载体的第二管芯堆叠件，并且堆叠的伪结构设置在第一管芯堆叠件和第二管芯堆叠件之间的载体的划线上方。
根据另一实施例，方法包括：形成第一管芯结构，第一管芯结构包括接合至载体的管芯堆叠件；形成第二管芯结构，第二管芯结构包括第一集成电路管芯；通过将管芯堆叠件的最顶集成电路管芯接合至第一集成电路管芯，将第一管芯结构接合至第二管芯结构，管芯堆叠件的最顶集成电路管芯是管芯堆叠件距离载体最远的集成电路管芯；将第一伪结构接合至邻近第一管芯结构的第二管芯结构；将第一管芯结构密封在第一密封剂中；以及对第二管芯结构实施分割工艺以形成多个单独的管芯结构，其中，分割工艺将第一伪结构分为多个单独的伪结构。在实施例中，形成第一管芯结构包括：将第二集成电路管芯的前侧接合至载体；将第二集成电路管芯密封在第二密封剂中；将第三集成电路管芯的前侧接合至第二集成电路管芯的背侧，第二集成电路管芯的背侧与第二集成电路管芯的前侧相对；以及将第三集成电路管芯密封在第三密封剂中。在实施例中，使用混合接合方法将管芯堆叠件的最顶集成电路管芯接合至第一集成电路管芯。在实施例中，使用熔融接合方法将第一伪结构接合至第二管芯结构。在实施例中，形成第二管芯结构包括将第一集成电路管芯密封在第二密封剂中。在实施例中，第一伪结构被配置为散热结构。在实施例中，该方法还包括将第二伪结构接合至第二管芯结构，第一管芯结构介于第一伪结构和第二伪结构之间。
根据又另一实施例，半导体结构包括：管芯堆叠件，接合至基底结构，管芯堆叠件包括第一集成电路管芯，第一集成电路管芯是管芯堆叠件距离基底结构最远的集成电路管芯；管芯结构，接合至管芯堆叠件，管芯结构包括第二集成电路管芯，第一集成电路管芯的第一侧与第二集成电路管芯的第二侧物理接触；散热结构，接合至邻近管芯堆叠件的管芯结构，散热结构的侧壁与管芯结构的侧壁基本共面；以及密封剂，沿着管芯堆叠件的侧壁延伸。在实施例中，散热结构包括伪结构的堆叠件。在实施例中，散热结构没有密封剂。在实施例中，基底结构的最顶表面与散热结构的最顶表面基本齐平，基底结构的最顶表面是基底结构距离管芯结构最远的表面，散热结构的最顶表面是散热结构距离管芯结构最远的表面。在实施例中，散热结构的最顶表面与密封剂的最顶表面基本齐平，散热结构的最顶表面是散热结构距离管芯结构最远的表面，密封剂的最顶表面是密封剂距离管芯结构最远的表面。
也可以包括其它部件和工艺。例如，可以包括测试结构以辅助3D封装件或3DIC器件的验证测试。测试结构可以包括例如形成在再分布层中或衬底上的测试焊盘以允许3D封装件或3DIC的测试、探针和/或探针卡的使用等。可以对中间结构以及最终结构实施验证测试。此外，本文公开的结构和方法可以与结合已知良好管芯的中间验证的测试方法结合使用，以增加产量并降低成本。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成半导体结构的方法，包括：
形成第一管芯结构，所述第一管芯结构包括接合至载体的第一管芯堆叠件和堆叠的伪结构；
形成第二管芯结构，所述第二管芯结构包括第一集成电路管芯；
通过将所述第一管芯堆叠件的最顶集成电路管芯接合至所述第一集成电路管芯，将所述第一管芯结构接合至所述第二管芯结构，所述第一管芯堆叠件的所述最顶集成电路管芯是所述第一管芯堆叠件距离所述载体最远的集成电路管芯；以及
对所述第一管芯结构实施分割工艺以形成多个单独的管芯结构，其中，所述分割工艺将所述堆叠的伪结构分割成多个单独的堆叠的伪结构。
2.根据权利要求1所述的方法，其中，形成所述第一管芯结构包括：
将第二集成电路管芯的前侧接合至所述载体；
将第一伪结构接合至邻近所述第二集成电路管芯的所述载体；
在所述第二集成电路管芯和所述第一伪结构密封在第一密封剂中；
将第三集成电路管芯的前侧接合至所述第二集成电路管芯的背侧，所述第二集成电路管芯的背侧与所述第二集成电路管芯的前侧相对；
将第二伪结构接合至所述第一伪结构；以及
将所述第三集成电路管芯和所述第二伪结构密封在第二密封剂中。
3.根据权利要求2所述的方法，其中，使用熔融接合方法将所述第二集成电路管芯的前侧接合至所述载体。
4.根据权利要求2所述的方法，其中，使用混合接合方法将所述第三集成电路管芯的前侧接合至所述第二集成电路管芯的背侧。
5.根据权利要求2所述的方法，其中，使用熔融接合方法将所述第二伪结构接合至所述第一伪结构。
6.根据权利要求1所述的方法，其中，使用混合接合方法将所述第一管芯堆叠件的所述最顶集成电路管芯接合至所述第一集成电路管芯。
7.根据权利要求1所述的方法，其中，所述堆叠的伪结构被配置为散热结构。
8.根据权利要求1所述的方法，其中，所述第一管芯结构还包括接合至所述载体的第二管芯堆叠件，并且其中，所述堆叠的伪结构设置在所述第一管芯堆叠件和所述第二管芯堆叠件之间的所述载体的划线上方。
9.一种形成半导体结构的方法，包括：
形成第一管芯结构，所述第一管芯结构包括接合至载体的管芯堆叠件；
形成第二管芯结构，所述第二管芯结构包括第一集成电路管芯；
通过将所述管芯堆叠件的最顶集成电路管芯接合至所述第一集成电路管芯，将所述第一管芯结构接合至所述第二管芯结构，所述管芯堆叠件的所述最顶集成电路管芯是所述管芯堆叠件距离所述载体最远的集成电路管芯；
将第一伪结构接合至邻近所述第一管芯结构的所述第二管芯结构；
将所述第一管芯结构密封在第一密封剂中；以及
对所述第二管芯结构实施分割工艺以形成多个单独的管芯结构，其中，所述分割工艺将所述第一伪结构分割成多个单独的伪结构。
10.根据权利要求9所述的方法，其中，形成所述第一管芯结构包括：
将第二集成电路管芯的前侧接合至所述载体；
将所述第二集成电路管芯密封在第二密封剂中；
将第三集成电路管芯的前侧接合至所述第二集成电路管芯的背侧，所述第二集成电路管芯的背侧与所述第二集成电路管芯的前侧相对；以及
将所述第三集成电路管芯密封在第三密封剂中。
11.根据权利要求9所述的方法，其中，使用混合接合方法将所述管芯堆叠件的所述最顶集成电路管芯接合至所述第一集成电路管芯。
12.根据权利要求9所述的方法，其中，使用熔融接合方法将所述第一伪结构接合至所述第二管芯结构。
13.根据权利要求9所述的方法，其中，形成所述第二管芯结构包括将所述第一集成电路管芯密封在第二密封剂中。
14.根据权利要求9所述的方法，其中，所述第一伪结构被配置为散热结构。
15.根据权利要求9所述的方法，还包括将第二伪结构接合至所述第二管芯结构，所述第一管芯结构介于所述第一伪结构和所述第二伪结构之间。
16.一种半导体结构，包括：
管芯堆叠件，接合至基底结构，所述管芯堆叠件包括第一集成电路管芯，所述第一集成电路管芯是所述管芯堆叠件距离所述基底结构最远的集成电路管芯；
管芯结构，接合至所述管芯堆叠件，所述管芯结构包括第二集成电路管芯，所述第一集成电路管芯的第一侧与所述第二集成电路管芯的第二侧物理接触；
散热结构，接合至邻近所述管芯堆叠件的所述管芯结构，所述散热结构的侧壁与所述管芯结构的侧壁共面，所述管芯堆叠件相对两侧布置有散热结构，并且所述散热结构彼此间隔开；以及
密封剂，沿着所述管芯堆叠件的侧壁延伸，
其中，所述基底结构的宽度小于所述管芯结构的宽度，并且所述基底结构与所述散热结构在与所述管芯堆叠件的堆叠方向垂直的横向方向上间隔开。
17.根据权利要求16所述的半导体结构，其中，所述散热结构包括伪结构的堆叠件。
18.根据权利要求16所述的半导体结构，其中，所述散热结构的侧壁没有所述密封剂。
19.根据权利要求16所述的半导体结构，其中，所述基底结构的最顶表面与所述散热结构的最顶表面齐平，所述基底结构的最顶表面是所述基底结构距离所述管芯结构最远的表面，所述散热结构的最顶表面是所述散热结构距离所述管芯结构最远的表面。
20.根据权利要求16所述的半导体结构，其中，所述散热结构的最顶表面与所述密封剂的最顶表面齐平，所述散热结构的最顶表面是所述散热结构距离所述管芯结构最远的表面，所述密封剂的最顶表面是所述密封剂距离所述管芯结构最远的表面。
CN201910517224.2A 2018-06-15 2019-06-14 半导体结构和形成半导体结构的方法 Active CN110610907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/009,609 2018-06-15
US16/009,609 US10685937B2 (en) 2018-06-15 2018-06-15 Integrated circuit package having dummy structures and method of forming same

Publications (2)

Publication Number Publication Date
CN110610907A CN110610907A (zh) 2019-12-24
CN110610907B true CN110610907B (zh) 2021-10-22

Family

ID=68724909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910517224.2A Active CN110610907B (zh) 2018-06-15 2019-06-14 半导体结构和形成半导体结构的方法

Country Status (5)

Country Link
US (4) US10685937B2 (zh)
KR (1) KR102309989B1 (zh)
CN (1) CN110610907B (zh)
DE (1) DE102019116376B4 (zh)
TW (1) TWI729411B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11599299B2 (en) * 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
KR20210069166A (ko) * 2019-12-02 2021-06-11 삼성전자주식회사 반도체 패키지
DE102021104688A1 (de) * 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Stromverteilungsstruktur und verfahren
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US20150348956A1 (en) * 2011-11-14 2015-12-03 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US20150364386A1 (en) * 2014-06-13 2015-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked Semiconductor Devices and Methods of Forming Same
CN106463469A (zh) * 2014-04-01 2017-02-22 美光科技公司 具有经分割逻辑的堆叠式半导体裸片组合件以及相关联系统及方法
WO2018075204A1 (en) * 2016-10-19 2018-04-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4553765B2 (ja) * 2005-03-25 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
JP2007180529A (ja) * 2005-12-02 2007-07-12 Nec Electronics Corp 半導体装置およびその製造方法
JP5143451B2 (ja) * 2007-03-15 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8975183B2 (en) * 2012-02-10 2015-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Process for forming semiconductor structure
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9287240B2 (en) * 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9356009B2 (en) * 2014-05-27 2016-05-31 Micron Technology, Inc. Interconnect structure with redundant electrical connectors and associated systems and methods
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10153222B2 (en) * 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10529690B2 (en) 2016-11-14 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10163750B2 (en) * 2016-12-05 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure for heat dissipation
US10510629B2 (en) * 2018-05-18 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US20150348956A1 (en) * 2011-11-14 2015-12-03 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
CN106463469A (zh) * 2014-04-01 2017-02-22 美光科技公司 具有经分割逻辑的堆叠式半导体裸片组合件以及相关联系统及方法
US20150364386A1 (en) * 2014-06-13 2015-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked Semiconductor Devices and Methods of Forming Same
WO2018075204A1 (en) * 2016-10-19 2018-04-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill

Also Published As

Publication number Publication date
TWI729411B (zh) 2021-06-01
DE102019116376B4 (de) 2022-08-18
US10950579B2 (en) 2021-03-16
US20200312816A1 (en) 2020-10-01
KR20190142270A (ko) 2019-12-26
US11862605B2 (en) 2024-01-02
US20200006294A1 (en) 2020-01-02
US20190385981A1 (en) 2019-12-19
DE102019116376A1 (de) 2019-12-19
US10685937B2 (en) 2020-06-16
US20210151412A1 (en) 2021-05-20
TW202015179A (zh) 2020-04-16
KR102309989B1 (ko) 2021-10-12
CN110610907A (zh) 2019-12-24
US11309289B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
CN110504247B (zh) 集成电路封装件及其形成方法
US20220301889A1 (en) Integrated Circuit Packages and Methods of Forming Same
CN110610907B (zh) 半导体结构和形成半导体结构的方法
US9728522B2 (en) Integrated circuit packages and methods of forming same
US11810831B2 (en) Integrated circuit package and method of forming same
US20210320097A1 (en) Integrated circuit package and method of forming same
CN111799227B (zh) 半导体器件及其形成方法
US11164824B2 (en) Package structure and method of fabricating the same
KR102564124B1 (ko) 집적 회로 패키지 및 그 형성 방법
TWI713858B (zh) 積體電路封裝及其形成方法
US11239233B2 (en) Integrated circuit packages and methods of forming same
US11289410B2 (en) Integrated circuit packages and methods of forming same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant