JP2012238795A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2012238795A JP2012238795A JP2011108289A JP2011108289A JP2012238795A JP 2012238795 A JP2012238795 A JP 2012238795A JP 2011108289 A JP2011108289 A JP 2011108289A JP 2011108289 A JP2011108289 A JP 2011108289A JP 2012238795 A JP2012238795 A JP 2012238795A
- Authority
- JP
- Japan
- Prior art keywords
- bonding layer
- bonding
- semiconductor film
- eutectic
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【解決手段】
成長用基板上に半導体膜を形成する。半導体膜上にp電極を形成する。成長用基板上又は半導体膜上に活性化接合層を形成する。支持基板上に共晶接合層および活性化接合層を形成する。成長用基板側および支持基板側の活性化接合層の表面を活性化する。活性化された活性化接合層同士を密着させてこれらの各層の間で表面活性化接合を形成する。共晶金属層に含まれる共晶材料が融解する温度で熱処理を行って、p電極と共晶金属層との間で共晶接合を形成する。表面活性化接合は、共晶接合を形成するときの熱処理温度よりも低い温度下において形成される。
【選択図】図4
Description
GaN系半導体膜の結晶成長が可能なC面サファイア基板を成長用基板10として用意する。成長用基板10上に半導体膜20を形成する。半導体膜20は、例えば、有機金属気相成長法(MOCVD法)により成長用基板10上にAlxInyGazN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)からなるn型半導体層、活性層、p型半導体層を順次エピタキシャル成長させることにより形成される。活性層は例えばInGaN井戸層とGaN障壁層を繰り返し積層した多重量子井戸構造を有していてもよい(図3(a))。
半導体膜20をチップ領域毎に分割する格子状の分割溝(ストリート)21を形成する。具体的には、半導体膜20の表面に素子分割ラインに沿った格子状の開口部を有するレジストマスク(図示せず)を形成する。次に、Cl2プラズマによるドライエッチングによりレジストマスクを介して半導体膜20をエッチングする。これにより、半導体膜20には成長用基板10に達する格子状の分割溝21が形成され、半導体膜20は例えば一辺が1mm程度の矩形状の個片に分割される。成長用基板10の周縁部には半導体膜20aが残される(図3(b))。
CVD法やスパッタ法などにより半導体膜20上にSiO2膜を堆積する。続いて、半導体膜20の上面および分割溝21の底部に堆積したSiO2膜をバッファードフッ酸を用いて除去する。これにより、半導体膜20の各個片の側面にSiO2からなる保護膜35が形成される。保護膜35は、半導体膜20の各個片の側面における異物付着を防止する。
成長用基板10に代えて半導体膜20を支持するための支持基板50を用意する。支持基板50は、例えばドーパント注入によって導電性が付与されたSiなどにより構成される。次に、支持基板50上にp電極31の配列(分割パターン)に対応したパターンを有するレジストマスク(図示せず)を形成した後、電子ビーム蒸着法などによって、Pt(厚さ25nm)/Ti(厚さ100nm)/Ni(厚さ100nm)/Au(厚さ30nm)/AuSn(厚さ600nm)を順次堆積して共晶金属層(第3の接合層)51を形成する。上記の金属のうち最表面に形成されるAuSnは共晶材料である。続いて、レジストマスク上に堆積されたこれらの金属膜をレジストマスクとともに除去することにより、共晶金属層51をパターニングする。共晶金属層51は、後述する半導体膜20と支持基板50との接合において、p電極31との間で共晶接合を形成する。
上記の各工程を経た成長用基板10および支持基板50の表面に大気圧下においてArプラズマを照射して成長用基板側の活性化接合層(第2の接合層)32および支持基板側の活性化接合層(第4の接合層)52の表面を活性化させる。具体的には、上記各工程を経た成長用基板10および支持基板50をプラズマ照射装置に投入し、大気圧下でアルゴンガスを流量5L/minで供給して電極間に60Hz、8kVの電圧を印加する。これにより、直径3mm程度のArプラズマビームを生成する。生成されたArプラズマビームをスキャンして、成長用基板10および支持基板50の表面全体にArプラズマビームを照射する。Arプラズマ照射によって成長用基板側の活性化接合層(第2の接合層)32および支持基板側の接合層(第4の接合層)52の表面は、酸化物や吸着分子が除去されて清浄化され、接合を形成しやすい活性な状態となる。
成長用基板側のp電極31のパターンと、これに対応する支持基板側の共晶金属層51のパターンとが重なるように両基板の位置合せを行いつつ表面が活性化された成長用基板側の活性化接合層(第2の接合層)32と、支持基板側の活性化接合層(第4の接合層)52とを密着させる。その後、約150℃程度で加熱しながら両基板に例えば300N/cm2の押圧を加える。これにより、成長用基板側の活性化接合層(第2の接合層)32と支持基板側の活性化接合層(第4の接合層)52との間で表面活性化接合(SAB:Surface Activated Bonding)が形成される。本実施例においては、成長用基板側の活性化接合層32の最表面のAuと支持基板側の活性化接合層52の最表面のAuとが表面活性化接合を形成してAu−Au接合が形成される。
成長用基板10および支持基板50に印加している押圧を維持しつつ熱処理温度を共晶材料の融点よりも高い約350℃程度にまで昇温し、この状態を10分間保持した後、熱処理温度を室温まで降下させる。これにより、成長用基板側のp電極(第1の接合層)31と支持基板側の共晶金属層(第3の接合層)51との間で共晶接合が形成される(図4(a))。共晶接合を形成する際の熱処理によって成長用基板10、半導体膜20および支持基板50は、それぞれ異なった割合で熱膨張する。しかしながら、先の工程において成長用基板10と支持基板50とが、それらの周縁部において既に結合しているので、上記の各構成材料間の基板半径方向における相対位置の変動が抑制される。従って、半導体膜20の各個片の表面に形成されたp電極31と、支持基板50の表面に形成された共晶金属層51とは熱処理前における相対位置関係を保持したまま共晶接合される。従って、成長用基板側のp電極31と支持基板側の共晶金属層51とのパターンずれの問題は生じない。尚、このような接合方法によれば、各構成材料に歪みが生じ内部応力が生じているものと考えられるが、後述する成長用基板10の除去によって内部応力は開放される故、実質上問題となることはない。また、<活性化接合層の表面活性化>において、成長用基板側のp電極(第1の接合層)31と支持基板側の共晶金属層(第3の接合層)51も活性化され、<表面活性化接合の形成>において、p電極(第1の接合層)31と共晶金属層(第3の接合層)51も接合することがある。その場合においても、p電極(第1の接合層)31と共晶接合層(第3の接合層)51は、<共晶接合の形成>の工程において、加熱溶融されて、共晶接合が形成される。
レーザリフトオフ法などにより成長用基板10を除去する。具体的には、成長用基板10の裏面側からエキシマレーザを照射する。照射されたレーザは、半導体膜20に達し、成長用基板10との界面近傍におけるGaNを金属GaとN2ガスに分解する。これにより、成長用基板10と半導体膜20との間に空隙が形成され、成長用基板10が半導体膜20から剥離する。成長用基板10が除去されることにより半導体膜20のn型半導体層が表出する。また、成長用基板10が除去されることにより、共晶接合を形成する際の熱処理によって各構成材料に蓄積された内部応力が開放される(図4(b))。尚、レーザリフトオフ法によらず、研磨などの他の手法によって成長用基板を除去することも可能である。
成長用基板10を除去することにより表出した半導体膜20の表面にn電極のパターンに対応したレジストマスクを形成し、続いて真空蒸着法等によりTiおよびAlを順次堆積し、更にボンディング性向上のため、最表面にTi/Auを堆積する。その後、レジストマスク上に堆積された上記の金属膜をレジストマスクとともに除去することにより半導体膜20の各個片の表面にn電極40を形成する(図4(c))。尚、n電極40を形成する前に、成長用基板10を剥離することによって表出した半導体膜20のn型半導体層の表面をKOH(水酸化カリウム)等のアルカリ溶液を用いて処理することにより、半導体膜20の表面にGaN結晶構造に由来する光取り出し構造を形成することとしてもよい。
半導体膜20に形成された分割溝21に沿って支持基板50をダイシングし、半導体素子をチップ状に分割する。半導体素子の分割は、レーザスクライブ等の他の手法を用いることが可能である。以上の各工程を経ることにより半導体素子が完成する(図4(d))。
20 半導体膜
31 p電極
32 活性化接合層
40 n電極
50 支持基板
51 共晶金属層
52 活性化接合層
Claims (10)
- 成長用基板上に半導体膜を形成する工程と、
前記半導体膜上に第1の接合層を形成する工程と、
前記成長用基板上又は前記半導体膜上に第2の接合層を形成する工程と、
支持基板上に第3の接合層および第4の接合層を形成する工程と、
前記第2の接合層および前記第4の接合層の表面を活性化する工程と、
前記第1の接合層と前記第3の接合層を当接しつつ活性化された前記第2の接合層と前記第4の接合層とを密着させて前記第2の接合層と前記第4の接合層との間で表面活性化接合を形成する工程と、
前記表面活性化接合の形成後に前記第1の接合層および前記第3の接合層の少なくとも一方に含まれる共晶材料が融解する温度で熱処理を行って、前記第1の接合層と前記第3の接合層との間で共晶接合を形成する工程と、を含み、
前記表面活性化接合は、前記共晶接合を形成するときの熱処理温度よりも低い温度下において形成されることを特徴とする半導体素子の製造方法。 - 前記第2の接合層は、前記成長用基板の周縁部上に形成され、
前記第4の接合層は、前記支持基板の周縁部上に形成されていることを特徴とする請求項1に記載の製造方法。 - 前記第2の接合層は、前記成長用基板の外縁に沿った略円環状のパターンを有し、
前記第4の接合層は、前記支持基板の外線に沿った略円環状のパターンを有することを特徴とする請求項2に記載の製造方法。 - 前記第1の接合層は、前記成長用基板上において前記第2の接合層よりも内側に形成され、
前記第3の接合層は、前記支持基板上において前記第4の接合層よりも内側に形成されていることを特徴とする請求項2または3に記載の製造方法。 - 前記第2の接合層は、前記成長用基板上に分散配置され、
前記第4の接合層は、前記支持基板上に分散配置されていることを特徴とする請求項1乃至4のいずれか1つに記載の製造方法。 - 前記第1の接合層および前記第2の接合層は、同一材料からなることを特徴とする請求項1乃至5のいずれか1つに記載の製造方法。
- 前記表面活性化接合を形成する工程は、前記共晶接合を形成するときの熱処理温度よりも低い温度による熱処理を含むことを特徴とする請求項1乃至6のいずれか1つに記載の製造方法。
- 前記半導体膜に分割溝を形成して前記半導体膜を複数の個片に分割する工程を更に含み、
前記第1の接合層は、前記複数の個片の各々の表面に分割して形成された分割パターンを有し、
前記第3の接合層は、前記第1の接合層の分割パターンに対応した分割パターンを有することを特徴とする請求項1乃至7のいずれか1つに記載の製造方法。 - 前記第2の接合層および前記第4の接合層の表面を活性化する工程は、大気圧下において前記第2の接合層および前記第4の接合層の表面にプラズマ照射する処理を含むことを特徴とする請求項1乃至8のいずれか1つに記載の製造方法。
- 前記第2の接合層および前記第4の接合層の最表面はAu面であることを特徴とする請求項1乃至9のいずれか1つに記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011108289A JP5800568B2 (ja) | 2011-05-13 | 2011-05-13 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011108289A JP5800568B2 (ja) | 2011-05-13 | 2011-05-13 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012238795A true JP2012238795A (ja) | 2012-12-06 |
JP5800568B2 JP5800568B2 (ja) | 2015-10-28 |
Family
ID=47461425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011108289A Active JP5800568B2 (ja) | 2011-05-13 | 2011-05-13 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5800568B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140095794A (ko) * | 2013-01-25 | 2014-08-04 | 삼성전자주식회사 | 발광 소자 패키지의 제조 방법 |
JPWO2018216318A1 (ja) * | 2017-05-26 | 2020-03-26 | シャープ株式会社 | 半導体モジュールおよびその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03171643A (ja) * | 1989-11-29 | 1991-07-25 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
JP2004266240A (ja) * | 2002-07-08 | 2004-09-24 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法及び窒化物半導体素子 |
JP2004327908A (ja) * | 2003-04-28 | 2004-11-18 | Ricoh Co Ltd | 光学電子デバイスの接合方法及び接合構造 |
JP2006186091A (ja) * | 2004-12-27 | 2006-07-13 | Mitsubishi Heavy Ind Ltd | 半導体装置及びその製造方法 |
JP2008147466A (ja) * | 2006-12-12 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電子素子パッケージ |
JP2009220151A (ja) * | 2008-03-17 | 2009-10-01 | Bondtech Inc | 接合方法およびこの方法により作成されるデバイス、接合装置並びにこの方法により接合される基板 |
JP2010056458A (ja) * | 2008-08-29 | 2010-03-11 | Kyocera Corp | 発光素子の製造方法 |
-
2011
- 2011-05-13 JP JP2011108289A patent/JP5800568B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03171643A (ja) * | 1989-11-29 | 1991-07-25 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
JP2004266240A (ja) * | 2002-07-08 | 2004-09-24 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法及び窒化物半導体素子 |
JP2004327908A (ja) * | 2003-04-28 | 2004-11-18 | Ricoh Co Ltd | 光学電子デバイスの接合方法及び接合構造 |
JP2006186091A (ja) * | 2004-12-27 | 2006-07-13 | Mitsubishi Heavy Ind Ltd | 半導体装置及びその製造方法 |
JP2008147466A (ja) * | 2006-12-12 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電子素子パッケージ |
JP2009220151A (ja) * | 2008-03-17 | 2009-10-01 | Bondtech Inc | 接合方法およびこの方法により作成されるデバイス、接合装置並びにこの方法により接合される基板 |
JP2010056458A (ja) * | 2008-08-29 | 2010-03-11 | Kyocera Corp | 発光素子の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140095794A (ko) * | 2013-01-25 | 2014-08-04 | 삼성전자주식회사 | 발광 소자 패키지의 제조 방법 |
KR101881446B1 (ko) | 2013-01-25 | 2018-07-24 | 삼성전자주식회사 | 발광 소자 패키지의 제조 방법 |
JPWO2018216318A1 (ja) * | 2017-05-26 | 2020-03-26 | シャープ株式会社 | 半導体モジュールおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5800568B2 (ja) | 2015-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5220916B2 (ja) | 発光素子及びその製造方法 | |
JP4925726B2 (ja) | 発光ダイオードの製造方法 | |
JP2010056458A (ja) | 発光素子の製造方法 | |
TWI424588B (zh) | Semiconductor light emitting device manufacturing method | |
JP5612336B2 (ja) | 半導体発光素子の製造方法 | |
JP2015500562A (ja) | マイクロ発光ダイオード | |
US20110133216A1 (en) | Method of manufacturing semiconductor light emitting device and stacked structure body | |
JP2005108863A (ja) | 垂直構造ガリウムナイトライド発光ダイオード及びその製造方法 | |
WO2014045883A1 (ja) | Led素子及びその製造方法 | |
JP2011517085A (ja) | 発光素子及びその製造方法 | |
JP5912442B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
JP2006073619A (ja) | 窒化物系化合物半導体発光素子 | |
US9530930B2 (en) | Method of fabricating semiconductor devices | |
CN102646763B (zh) | 氮化物半导体发光元件的制造方法 | |
JP2012199357A (ja) | 半導体発光素子及びその製造方法 | |
KR101203137B1 (ko) | GaN계 화합물 반도체 발광 소자 및 그 제조 방법 | |
JP5800568B2 (ja) | 半導体素子の製造方法 | |
KR20090105462A (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법 | |
JP2009283762A (ja) | 窒化物系化合物半導体ledの製造方法 | |
JP4570683B2 (ja) | 窒化物系化合物半導体発光素子の製造方法 | |
JP2013098516A (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
JP4542508B2 (ja) | 垂直型発光ダイオードおよびその製造方法 | |
JP2010056457A (ja) | 発光素子アレイの製造方法 | |
JP2014175335A (ja) | 複合積層基板およびiii族窒化物半導体デバイスの製造方法 | |
JP6690139B2 (ja) | 半導体発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5800568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |