CN106024819B - Cmos图像传感器的晶圆级封装方法 - Google Patents

Cmos图像传感器的晶圆级封装方法 Download PDF

Info

Publication number
CN106024819B
CN106024819B CN201610503553.8A CN201610503553A CN106024819B CN 106024819 B CN106024819 B CN 106024819B CN 201610503553 A CN201610503553 A CN 201610503553A CN 106024819 B CN106024819 B CN 106024819B
Authority
CN
China
Prior art keywords
wafer
image sensor
layer
level packaging
cmos image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610503553.8A
Other languages
English (en)
Other versions
CN106024819A (zh
Inventor
赵立新
邓辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Galaxycore Shanghai Ltd Corp
Original Assignee
Galaxycore Shanghai Ltd Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Galaxycore Shanghai Ltd Corp filed Critical Galaxycore Shanghai Ltd Corp
Priority to CN201610503553.8A priority Critical patent/CN106024819B/zh
Publication of CN106024819A publication Critical patent/CN106024819A/zh
Application granted granted Critical
Publication of CN106024819B publication Critical patent/CN106024819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种CMOS图像传感器的晶圆级封装方法。本发明的CMOS图像传感器的晶圆级封装方法,可以以球栅阵列(BGA)、凸点(BUMP)及引线(LEAD)等多种方式在芯片的感光面形成触点,并通过银浆连接、异方性导电胶膜(ACF)连接、脉冲焊接连接、超声波连接、焊球热连接等方式进行组装,有效降低封装后的整体厚度,提高图像传感器性能,尤其适用于高像素CMOS图像传感器产品,并且适用于多摄像头模组产品的晶圆级封装。

Description

CMOS图像传感器的晶圆级封装方法
技术领域
本发明涉及图像传感器领域,尤其涉及一种CMOS图像传感器的晶圆级封装方法。
背景技术
传统的CMOS图像传感器晶圆级封装通常采用晶圆级玻璃通过一定高度的围堰(DAM)与晶圆级芯片贴合在一起,研磨晶圆背部制作引线和球栅阵列(BGA),切割成封装单个芯片的封装结构。这种传统的CMOS图像传感器晶圆级封装后的厚度较高(包括封装体的厚度及表面组装增加的厚度均太高),且影响图像的性能尤其是高像素产品的性能。
发明内容
本发明的目的在于提供一种CMOS图像传感器的晶圆级封装方法,降低封装后的整体厚度,提高图像传感器性能,尤其适用于高像素CMOS图像传感器产品。
基于以上考虑,本发明提供一种CMOS图像传感器的晶圆级封装方法,包括:提供第一晶圆,所述第一晶圆具有多个图像传感器芯片,所述图像传感器芯片相互之间具有切割道,所述图像传感器芯片具有感光区域和非感光区域,所述感光区域上具有像素单元,所述非感光区域上具有焊盘;提供第二晶圆,于所述第二晶圆的第一表面形成若干第一凹槽,所述第一凹槽对应于图像传感器的感光区域;于所述第一表面形成若干第二凹槽,所述第二凹槽对应于图像传感器芯片的焊盘,于所述第二凹槽内形成隔离层,于所述隔离层上形成第一金属层;于所述第一凹槽中设置透光基板;将所述第二晶圆的第一表面放于第一晶圆上,所述焊盘与第二凹槽的第一金属层电学连接;减薄第二晶圆的第二表面,刻蚀暴露出第二凹槽的第一金属层,通过重布线方式铺设第二金属层连通第一金属层;刻蚀暴露出透光基板;于第二金属层上形成触点;沿所述切割道切割键合的晶圆形成封装件。
优选地,所述第一金属层为:铜基合金层或铝基合金层;所述铜基合金层为:铜镍金层、铜镍钯金层;所述铝基合金层为:铝镍金层。
优选地,所述隔离层为二氧化硅层、氮化硅层或胶水层。
优选地,于所述第一晶圆的焊盘表面形成金属材质凸点,所述金属材质凸点于晶圆键合时电学连接于所述第二凹槽的第一金属层。
优选地,采用银浆连接、异方性导电胶膜连接、脉冲焊接连接、超声波连接、焊球热连接的方式将焊盘电学连接至所述第一金属层。
优选地,所述形成触点的方式包括:球栅阵列方式、凸点方式、引线方式。
优选地,所述第一凹槽的深度为100微米至400微米,宽度为大于芯片感光区域的宽度。
优选地,所述第二凹槽的宽度为20微米至100微米,深度为:50微米至500微米。
优选地,所述透光基板为红外滤光片、蓝玻璃。
本发明的CMOS图像传感器的晶圆级封装方法,可以以球栅阵列(BGA)、凸点(BUMP)及引线(LEAD)等多种方式在芯片的感光面形成触点,并通过银浆连接、异方性导电胶膜(ACF)连接、脉冲焊接连接、超声波连接、焊球热连接等方式进行组装,有效降低封装后的整体厚度,提高图像传感器性能,尤其适用于高像素CMOS图像传感器产品,并且适用于多摄像头模组产品的晶圆级封装。
附图说明
通过参照附图阅读以下所作的对非限制性实施例的详细描述,本发明的其它特征、目的和优点将会变得更明显。
图1-图10为根据本发明实施例一的CMOS图像传感器的晶圆级封装方法的过程示意图;
图11-图20为根据本发明实施例二的CMOS图像传感器的晶圆级封装方法的过程示意图;
图21为本发明的CMOS图像传感器的晶圆级封装方法的流程图。
在图中,贯穿不同的示图,相同或类似的附图标记表示相同或相似的装置(模块)或步骤。
具体实施方式
为解决上述现有技术中的问题,本发明提供一种CMOS图像传感器的晶圆级封装方法,可以以球栅阵列(BGA)、凸点(BUMP)及引线(LEAD)等多种方式在芯片的感光面形成触点,并通过银浆连接、异方性导电胶膜(ACF)连接、脉冲焊接连接、超声波连接、焊球热连接等方式进行组装,有效降低封装后的整体厚度,提高图像传感器性能,尤其适用于高像素CMOS图像传感器产品,并且适用于多摄像头模组产品的晶圆级封装。
在以下优选的实施例的具体描述中,将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解,在不偏离本发明的范围的前提下,可以利用其他实施例,也可以进行结构性或者逻辑性的修改。因此,以下的具体描述并非限制性的,且本发明的范围由所附的权利要求所限定。
参见图21,本发明提供一种CMOS图像传感器的晶圆级封装方法,包括如下步骤:提供第一晶圆,所述第一晶圆具有多个图像传感器芯片,所述图像传感器芯片相互之间具有切割道,所述图像传感器芯片具有感光区域和非感光区域,所述感光区域上具有像素单元,所述非感光区域上具有焊盘;提供第二晶圆,于所述第二晶圆的第一表面形成若干第一凹槽,所述第一凹槽对应于图像传感器的感光区域;于所述第一表面形成若干第二凹槽,所述第二凹槽对应于图像传感器芯片的焊盘,于所述第二凹槽内形成隔离层,于所述隔离层上形成第一金属层;于所述第一凹槽中设置透光基板;将所述第二晶圆的第一表面放于第一晶圆上,所述焊盘与第二凹槽的第一金属层电学连接;减薄第二晶圆的第二表面,刻蚀暴露出第二凹槽的第一金属层,通过重布线方式铺设第二金属层连通第一金属层;刻蚀暴露出透光基板;于第二金属层上形成触点;沿所述切割道切割键合的晶圆形成封装件。
以下结合具体实施例进行详细阐述。
实施例一
图1-图10为根据本发明实施例一的CMOS图像传感器的晶圆级封装方法的过程示意图。
如图1所示,提供第一晶圆100,所述第一晶圆100具有多个图像传感器芯片,在此示出为相邻两个图像传感器芯片,所述图像传感器芯片相互之间具有切割道(以点划线表示),所述图像传感器芯片具有感光区域101和非感光区域,所述感光区域上具有像素单元,所述非感光区域上具有焊盘102。
如图2所示,提供第二晶圆200,于所述第二晶圆200的第一表面200A形成若干第一凹槽201,所述第一凹槽201对应于图像传感器的感光区域101;于所述第一表面200A形成若干第二凹槽202,所述第二凹槽202对应于一个图像传感器芯片的焊盘102。优选地,所述第一凹槽201的深度为100微米至400微米,宽度为大于芯片感光区域101的宽度;所述第二凹槽202的宽度为20微米至100微米,深度为50微米至500微米。
如图3所示,于所述第二凹槽202内形成隔离层203,于所述隔离层203上形成第一金属层204;于所述第一凹槽201中设置透光基板205。优选地,所述隔离层203为二氧化硅层、氮化硅层或胶水层,所述第一金属层204为铜基合金层(例如铜镍金层、铜镍钯金层)或铝基合金层(例如铝镍金层),所述透光基板205为红外滤光片、蓝玻璃。
如图4所示,将所述第二晶圆200的第一表面200A放于第一晶圆100上,所述焊盘102与第二凹槽202的第一金属层204电学连接。优选地,于所述第一晶圆100的焊盘102表面形成金属材质凸点(未示出),所述金属材质凸点于晶圆键合时电学连接于所述第二凹槽202的第一金属层204。优选地,采用银浆连接、异方性导电胶膜(ACF)连接、脉冲焊接连接、超声波连接、焊球热连接的方式将焊盘102电学连接至所述第一金属层204。
如图5所示,减薄第二晶圆200的第二表面200B。
如图6所示,刻蚀暴露出第二凹槽202的第一金属层204。
如图7所示,通过重布线方式铺设第二金属层206连通第一金属层204。
如图8所示,刻蚀暴露出透光基板205。
如图9所示,于第二金属层206上形成触点207。优选地,所述形成触点207的方式包括:球栅阵列(BGA)方式、凸点(BUMP)方式及引线(LEAD)方式。
如图10所示,沿所述切割道切割键合的晶圆形成封装件300A、300B。
实施例二
图11-图20为根据本发明实施例二的CMOS图像传感器的晶圆级封装方法的过程示意图。
如图11所示,提供第一晶圆1100,所述第一晶圆1100具有多个图像传感器芯片,在此示出为相邻两个图像传感器芯片,所述图像传感器芯片相互之间具有切割道(以点划线表示),所述图像传感器芯片具有感光区域1101和非感光区域,所述感光区域上具有像素单元,所述非感光区域上具有焊盘1102。
如图12所示,提供第二晶圆1200,于所述第二晶圆1200的第一表面1200A形成若干第一凹槽1201,所述第一凹槽1201对应于图像传感器的感光区域1101;于所述第一表面1200A形成若干第二凹槽1202,所述第二凹槽1202对应于相邻两个图像传感器芯片的焊盘1102。优选地,所述第一凹槽1201的深度为100微米至400微米,宽度为大于芯片感光区域1101的宽度;所述第二凹槽1202的宽度为20微米至100微米,深度为50微米至500微米。
如图13所示,于所述第二凹槽1202内形成隔离层1203,于所述隔离层1203上形成第一金属层1204;于所述第一凹槽1201中设置透光基板1205。优选地,所述隔离层1203为二氧化硅层、氮化硅层或胶水层,所述第一金属层1204为铜基合金层(例如铜镍金层、铜镍钯金层)或铝基合金层(例如铝镍金层),所述透光基板1205为红外滤光片、蓝玻璃。
如图14所示,将所述第二晶圆1200的第一表面1200A放于第一晶圆1100上,所述焊盘1102与第二凹槽1202的第一金属层1204电学连接。优选地,于所述第一晶圆1100的焊盘1102表面形成金属材质凸点(未示出),所述金属材质凸点于晶圆键合时电学连接于所述第二凹槽1202的第一金属层1204。优选地,采用银浆连接、异方性导电胶膜(ACF)连接、脉冲焊接连接、超声波连接、焊球热连接的方式将焊盘1102电学连接至所述第一金属层1204。
如图15所示,减薄第二晶圆1200的第二表面1200B。
如图16所示,刻蚀暴露出第二凹槽1202的第一金属层1204。
如图17所示,通过重布线方式铺设第二金属层1206连通第一金属层1204。
如图18所示,刻蚀暴露出透光基板1205。
如图19所示,于第二金属层1206上形成触点1207。优选地,所述形成触点1207的方式包括:球栅阵列(BGA)方式、凸点(BUMP)方式及引线(LEAD)方式。
如图20所示,沿所述切割道切割键合的晶圆形成封装件1300A、1300B。此外,还可以于第一金属层暴露的侧表面1204A上涂覆胶层(未示出),以起到隔离和保护的作用。
本发明的CMOS图像传感器的晶圆级封装方法,可以以球栅阵列(BGA)、凸点(BUMP)及引线(LEAD)等多种方式在芯片的感光面形成触点,并通过银浆连接、异方性导电胶膜(ACF)连接、脉冲焊接连接、超声波连接、焊球热连接等方式进行组装,有效降低封装后的整体厚度,提高图像传感器性能,尤其适用于高像素CMOS图像传感器产品,并且适用于多摄像头模组产品的晶圆级封装。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论如何来看,均应将实施例看作是示范性的,而且是非限制性的。此外,明显的,“包括”一词不排除其他元素和步骤,并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一,第二等词语用来表示名称,而并不表示任何特定的顺序。

Claims (9)

1.一种CMOS图像传感器的晶圆级封装方法,其特征在于,包括:
提供第一晶圆,所述第一晶圆具有多个图像传感器芯片,所述图像传感器芯片相互之间具有切割道,所述图像传感器芯片具有感光区域和非感光区域,所述感光区域上具有像素单元,所述非感光区域上具有焊盘;
提供第二晶圆,于所述第二晶圆的第一表面形成若干第一凹槽,所述第一凹槽对应于图像传感器芯片的感光区域;于所述第一表面形成若干第二凹槽,所述第二凹槽对应于图像传感器芯片的焊盘,于所述第二凹槽内形成隔离层,于所述隔离层上形成第一金属层;于所述第一凹槽中设置透光基板;
将所述第二晶圆的第一表面放于第一晶圆上,所述焊盘与第二凹槽的第一金属层电学连接;减薄第二晶圆的第二表面,刻蚀第二晶圆的第二表面暴露出第二凹槽的第一金属层,通过重布线方式铺设第二金属层连通第一金属层;刻蚀第二晶圆的第二表面暴露出透光基板;于第二金属层上形成触点;
沿所述切割道切割键合的晶圆形成封装件。
2.根据权利要求1所述的CMOS图像传感器的晶圆级封装方法,其特征在于,所述第一金属层为:铜基合金层或铝基合金层;所述铜基合金层为:铜镍金层、铜镍钯金层;所述铝基合金层为:铝镍金层。
3.根据权利要求2所述的CMOS图像传感器的晶圆级封装方法,其特征在于,所述隔离层为二氧化硅层、氮化硅层或胶水层。
4.根据权利要求1所述的CMOS图像传感器的晶圆级封装方法,其特征在于,于所述第一晶圆的焊盘表面形成金属材质凸点,所述金属材质凸点于晶圆键合时电学连接于所述第二凹槽的第一金属层。
5.根据权利要求1所述的CMOS图像传感器的晶圆级封装方法,其特征在于,采用银浆连接、异方性导电胶膜连接、脉冲焊接连接、超声波连接、焊球热连接的方式将焊盘电学连接至所述第一金属层。
6.根据权利要求1所述的CMOS图像传感器的晶圆级封装方法,其特征在于,所述形成触点的方式包括:球栅阵列方式、凸点方式、引线方式。
7.根据权利要求1所述的CMOS图像传感器的晶圆级封装方法,其特征在于,所述第一凹槽的深度为100微米至400微米,宽度为大于图像传感器芯片感光区域的宽度。
8.根据权利要求1所述的CMOS图像传感器的晶圆级封装方法,其特征在于,所述第二凹槽的宽度为20微米至100微米,深度为:50微米至500微米。
9.据权利要求1所述的CMOS图像传感器的晶圆级封装方法,其特征在于,所述透光基板为红外滤光片、蓝玻璃。
CN201610503553.8A 2016-07-01 2016-07-01 Cmos图像传感器的晶圆级封装方法 Active CN106024819B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610503553.8A CN106024819B (zh) 2016-07-01 2016-07-01 Cmos图像传感器的晶圆级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610503553.8A CN106024819B (zh) 2016-07-01 2016-07-01 Cmos图像传感器的晶圆级封装方法

Publications (2)

Publication Number Publication Date
CN106024819A CN106024819A (zh) 2016-10-12
CN106024819B true CN106024819B (zh) 2020-04-21

Family

ID=57104785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610503553.8A Active CN106024819B (zh) 2016-07-01 2016-07-01 Cmos图像传感器的晶圆级封装方法

Country Status (1)

Country Link
CN (1) CN106024819B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164984B (zh) * 2018-02-13 2024-02-09 宁波舜宇光电信息有限公司 一体感光模块、感光组件、摄像模组及制备方法
CN111200410B (zh) * 2018-11-16 2023-03-21 开元通信技术(厦门)有限公司 一种声波器件晶圆级封装结构及其制备方法
CN110534446B (zh) * 2019-09-09 2021-12-21 烟台睿创微纳技术股份有限公司 一种mems晶圆级封装测试的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
CN1607682A (zh) * 2003-09-19 2005-04-20 安捷伦科技有限公司 光电子器件的晶片级封装
JP2010245475A (ja) * 2009-04-10 2010-10-28 Mitsubishi Electric Corp ウェハパッケージおよびその製造方法
CN105226036A (zh) * 2015-10-10 2016-01-06 苏州晶方半导体科技股份有限公司 影像传感芯片的封装方法以及封装结构
CN205004319U (zh) * 2014-06-04 2016-01-27 菲力尔系统公司 半导体设备、红外探测器、摄像机、电子设备和系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7275424B2 (en) * 2003-09-08 2007-10-02 Analog Devices, Inc. Wafer level capped sensor
US7495462B2 (en) * 2005-03-24 2009-02-24 Memsic, Inc. Method of wafer-level packaging using low-aspect ratio through-wafer holes
KR100692520B1 (ko) * 2005-10-19 2007-03-09 삼성전자주식회사 웨이퍼 레벨 패키징 캡 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777263B1 (en) * 2003-08-21 2004-08-17 Agilent Technologies, Inc. Film deposition to enhance sealing yield of microcap wafer-level package with vias
CN1607682A (zh) * 2003-09-19 2005-04-20 安捷伦科技有限公司 光电子器件的晶片级封装
JP2010245475A (ja) * 2009-04-10 2010-10-28 Mitsubishi Electric Corp ウェハパッケージおよびその製造方法
CN205004319U (zh) * 2014-06-04 2016-01-27 菲力尔系统公司 半导体设备、红外探测器、摄像机、电子设备和系统
CN105226036A (zh) * 2015-10-10 2016-01-06 苏州晶方半导体科技股份有限公司 影像传感芯片的封装方法以及封装结构

Also Published As

Publication number Publication date
CN106024819A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
US8497534B2 (en) Chip package with heavily doped regions and fabrication method thereof
US8432011B1 (en) Wire bond interposer package for CMOS image sensor and method of making same
TW200830434A (en) Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof
JP2008235401A (ja) 半導体装置及びその製造方法
US10090345B2 (en) Interconnect structure for CIS flip-chip bonding and methods for forming the same
CN106024819B (zh) Cmos图像传感器的晶圆级封装方法
JP4184371B2 (ja) 半導体チップ、半導体装置およびそれらの製造方法
JP4482455B2 (ja) 裏面入射型ホトダイオードアレイ、その製造方法及び半導体装置
TWI573247B (zh) 元件嵌入式影像感測器及其晶圓級製造方法
TWI312198B (en) A photo electric diodes array and the manufacturing method of the same and a radiation ray detector
TWI258210B (en) Method for wafer level package of sensor chip
US10510683B2 (en) Packaging structures for metallic bonding based opto-electronic device and manufacturing methods thereof
CN112151559A (zh) 图像传感器封装件的电互连
JP4639155B2 (ja) 半導体装置およびその製造方法
JP3796202B2 (ja) 半導体集積装置の製造方法
US20100068847A1 (en) Method for manufacturing an image sensor
KR101768292B1 (ko) 이미지 센서 소자, 이미지 센서 소자 제조 방법 및 반도체 소자 제조 방법
US20230378223A1 (en) Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
WO2019004906A1 (en) METHOD FOR MANUFACTURING DIGITAL FOOTPRINT SENSOR MODULE
TWI270152B (en) A wafer-level packaging method and a chip packaging structure
CN115831779A (zh) 晶圆键合方法及晶圆键合结构
JP4338718B2 (ja) 半導体集積装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant