CN115831779A - 晶圆键合方法及晶圆键合结构 - Google Patents

晶圆键合方法及晶圆键合结构 Download PDF

Info

Publication number
CN115831779A
CN115831779A CN202211447734.5A CN202211447734A CN115831779A CN 115831779 A CN115831779 A CN 115831779A CN 202211447734 A CN202211447734 A CN 202211447734A CN 115831779 A CN115831779 A CN 115831779A
Authority
CN
China
Prior art keywords
wafer
bonding
welding
pads
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211447734.5A
Other languages
English (en)
Inventor
王鑫琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN202211447734.5A priority Critical patent/CN115831779A/zh
Publication of CN115831779A publication Critical patent/CN115831779A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种晶圆键合方法及晶圆键合结构,晶圆键合方法包括:提供第一晶圆,所述第一晶圆包括若干第一芯片单元,每个所述第一芯片单元包含若干第一焊垫;于所述第一焊垫上形成焊接凸起;提供第二晶圆,所述第二晶圆包括若干第二芯片单元,每个所述第二芯片单元包含若干第二焊垫;采用热压焊或超声焊技术将所述第一晶圆压合于所述第二晶圆上,所述焊接凸起与所述第二焊垫之间电性连接。本发明的晶圆键合方法以及晶圆键合结构,其能够提高集成度,且键合工艺简单,不会对晶圆造成损坏,降底了封装结构的尺寸以及封装成本。

Description

晶圆键合方法及晶圆键合结构
技术领域
本发明是关于半导体封装技术领域,特别是关于一种晶圆键合方法以及晶圆键合结构。
背景技术
现有技术中,一般采用多芯片模块组合进行封装,将多个芯片堆叠在一起,使单个封装体实现更多功能。其主要封装方式为采用多个芯片电连接于基板上,形成多芯片封装体的结构,但这种封装结构尺寸大、工艺复杂、封装成本高。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种晶圆键合方法以及晶圆键合结构,其能够提高集成度,且键合工艺简单,不会对晶圆造成损坏,降底了封装结构的尺寸以及封装成本。
为实现上述目的,本发明的实施例提供了一种晶圆键合方法,包括:提供第一晶圆,所述第一晶圆包括若干第一芯片单元,每个所述第一芯片单元包含若干第一焊垫;于所述第一焊垫上形成焊接凸起;提供第二晶圆,所述第二晶圆包括若干第二芯片单元,每个所述第二芯片单元包含若干第二焊垫;采用热压焊或超声焊技术将所述第一晶圆压合于所述第二晶圆上,所述焊接凸起与所述第二焊垫之间电性连接。
在本发明的一个或多个实施方式中,所述的将所述第一晶圆压合于所述第二晶圆上的步骤之前,还包括:在所述第二晶圆设有第二焊垫的表面上形成支撑层的步骤。
在本发明的一个或多个实施方式中,所述支撑层完全覆盖所述第二焊垫。
在本发明的一个或多个实施方式中,所述支撑层上形成有若干空腔,每个所述空腔对应一个所述第二焊垫,所述空腔暴露出所述第二焊垫。
在本发明的一个或多个实施方式中,所述的将所述第一晶圆压合于所述第二晶圆上的步骤之前,还包括:在所述第一晶圆设有第一焊垫的表面上形成支撑层的步骤。
在本发明的一个或多个实施方式中,所述支撑层完全覆盖所述第一焊垫以及所述焊接凸起。
在本发明的一个或多个实施方式中,所述支撑层上形成有若干空腔,每个所述空腔对应一个所述第一焊垫,所述空腔暴露出所述第一焊垫和所述焊接凸起。
在本发明的一个或多个实施方式中,所述第一晶圆压合于所述第二晶圆后,所述支撑层完全填充于所述第一晶圆和所述第二晶圆之间。
在本发明的一个或多个实施方式中,所述支撑层的材质为绝缘材质,包括:环氧树脂。
在本发明的一个或多个实施方式中,所述焊接凸起为金属凸块,所述金属凸块的材质包括Au、Ag、In。
本发明还提供了一种晶圆键合结构,包括第一晶圆以及第二晶圆,所述第一晶圆包括若干第一芯片单元,每个所述第一芯片单元包含若干第一焊垫;所述第二晶圆包括若干第二芯片单元,每个所述第二芯片单元包含若干第二焊垫,所述第二焊垫与所述第一焊垫之间通过焊接凸起电性连接。
在本发明的一个或多个实施方式中,所述晶圆键合结构还包括支撑层,所述支撑层形成于所述第一晶圆和所述第二晶圆之间以密封所述第一晶圆和所述第二晶圆之间的区域。
在本发明的一个或多个实施方式中,所述支撑层上形成有空腔,所述第一焊垫、第二焊垫以及焊接凸起位于所述空腔内。
在本发明的一个或多个实施方式中,所述焊接凸起为金属凸块,所述金属凸块的材质包括Au、Ag、In。
与现有技术相比,本发明实施方式的晶圆键合方法,采用超声焊或者热压焊对第一晶圆和第二晶圆通过焊接凸起进行键合,焊接温度低,不会对晶圆造成损伤,且键合工艺简单。
本发明实施方式的晶圆键合方法,通过在第一晶圆和第二晶圆之间设置支撑层以密封晶圆间的区域,能提高晶圆键合的稳定性,使得键合后的晶圆信耐性更好。
本发明实施方式的晶圆键合结构,具有尺寸小、稳定性能高,信耐性更好的优点。
附图说明
图1是本发明一实施方式的晶圆键合方法的工艺流程示意图;
图2、图3、图4、图5-1、图6是本发明实施例1中的晶圆键合方法的步骤示意图;
图2、图3、图4、图5-2、图6是本发明实施例2中的晶圆键合方法的步骤示意图;
图2、图3、图4、图5-1、图7-1、图8是本发明实施例3中的晶圆键合方法的步骤示意图;
图2、图3、图4、图5-2、图7-2、图8是本发明实施例4中的晶圆键合方法的步骤示意图。
具体实施方式
下面结合附图,对本发明的具体实施方式进行详细描述,但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
正如背景技术所言,现有技术中能实现多功能的封装体,往往都是采用多个芯片组合封装于基板上的,但该种封装方式尺寸大,工艺复杂,封装成本很高。
针对上述技术问题,本申请提供了一种晶圆键合工艺,能够提高封装集成度,且键合工艺简单,要求低,不会对晶圆造成损伤,还能提高晶圆键合的稳定性和信耐性。
如图1所示,本发明一实施方式提供了一种晶圆键合方法,包括:s1提供第一晶圆,其中,第一晶圆包括若干第一芯片单元,每个第一芯片单元包含若干第一焊垫;s2于第一焊垫上形成焊接凸起;s3提供第二晶圆,其中,第二晶圆包括若干第二芯片单元,每个第二芯片单元包含若干第二焊垫;s4在第二晶圆设有第二焊垫的表面或者在第一晶圆设有第一焊垫的表面上形成支撑层;s5采用热压焊或超声焊技术将第一晶圆压合于第二晶圆上,焊接凸起与第二焊垫之间电性连接。
下面结合晶圆键合方法的步骤示意图,对本发明的晶圆键合方法进行详细阐述。
实施例1:
图2、图3、图4、图5-1、图6为本发明实施例1的晶圆键合方法的步骤示意图。
图2为第一晶圆10的部分剖视图。参考图2所示,提供第一晶圆10,第一晶圆10包括若干呈行列排列的第一芯片单元101,每个第一芯片单元101均包含若干第一焊垫102,第一焊垫102用于所属的第一芯片单元101与外界的信号传输。相邻第一芯片单元101之间形成有切割道区域,便于后续基于具体需求对第一晶圆10或键合后的晶圆结构进行切割。
在本实施里中,第一芯片单元101为影像传感芯片单元,第一芯片单元101具有与第一焊垫102电性连接的感应区。感应区为光学感应区,例如,可以由多个光电二极管阵列排布形成,光电二极管可以将照射至感应区的光学信号转化为电学信号。第一焊垫102作为感应区内器件与外部电路连接的输入和输出端。
在本实施例中,感应区位于第一芯片单元101的中间位置,第一焊垫102位于第一芯片单元101的边缘位置。在其他实施例中,第一焊垫102和感应区的位置也可以根据布线要求灵活调整。
在一些实施例中,第一芯片单元101形成于硅衬底上,第一芯片单元101还可以包括形成于硅衬底内的其他功能器件。
参考图3所示,在第一焊垫102上形成焊接凸起103。具体的,可以采用电镀工艺在第一焊垫102上形成焊接凸起103。焊接凸起103可以为金属凸块,金属凸块的材质可选为Au、Ag、In等可焊接金属。
图4为第二晶圆20的部分剖视图。参考图4所示,提供第二晶圆20,第二晶圆20包括若干呈行列排列的第二芯片单元201,每个第二芯片单元201均包含若干第二焊垫202,第二焊垫202用于所属的第二芯片单元201与外界的信号传输。相邻第二芯片单元201之间形成有切割道区域,便于后续基于具体需求对第二晶圆20或键合后的晶圆结构进行切割。
在本实施里中,第二芯片单元201可以同第一芯片单元101一样,为影像传感芯片单元,也可以为其他功能型芯片单元。第二芯片单元201与第一芯片单元101的尺寸和数量均相同,以便进行第一晶圆10与第二晶圆20的键合。
如图5-1所示,在第二晶圆20设有第二焊垫202的表面上形成支撑层30。支撑层30完全覆盖第二焊垫202设置。支撑层30的材质为绝缘材质,优选为环氧树脂。优选的,支撑层30的厚度大于等于第一焊垫102、第二焊垫202以及焊接凸起103的总高度之和。以使得后续工艺中,第一晶圆10和第二晶圆20键合时,支撑层30能完全填充于第一晶圆10和第二晶圆20之间的间隙进行密封,提高晶圆键合结构的稳定性与信耐性。
如图6所示,采用热压焊或超声焊技术将第一晶圆10压合于第二晶圆20上,第一焊垫102上的焊接凸起103与第二焊垫202之间电性连接。
具体的,通过热压焊或超声焊,使焊接凸起升温另其部分液化,与第二焊垫202接触并形成电连接。本发明中,通过设置焊接凸起,并采用热压焊或超声焊对晶圆进行键合,可以在相对温度不高的情况下实现第一晶圆10和第二晶圆20之间的稳定键合,且该温度也不会对晶圆内的芯片单元造成损伤。
实施例2:
图2、图3、图4、图5-2、图6为本发明实施例2的晶圆键合方法的步骤示意图。
图2为第一晶圆10的部分剖视图。参考图2所示,提供第一晶圆10,第一晶圆10包括若干呈行列排列的第一芯片单元101,每个第一芯片单元101均包含若干第一焊垫102,第一焊垫102用于所属的第一芯片单元101与外界的信号传输。相邻第一芯片单元101之间形成有切割道区域,便于后续基于具体需求对第一晶圆10或键合后的晶圆结构进行切割。
参考图3所示,在第一焊垫102上形成焊接凸起103。具体的,可以采用电镀工艺在第一焊垫102上形成焊接凸起103。焊接凸起103可以为金属凸块,金属凸块的材质可选为Au、Ag、In等可焊接金属。
图4为第二晶圆20的部分剖视图。参考图4所示,提供第二晶圆20,第二晶圆20包括若干呈行列排列的第二芯片单元201,每个第二芯片单元201均包含若干第二焊垫202,第二焊垫202用于所属的第二芯片单元201与外界的信号传输。相邻第二芯片单元201之间形成有切割道区域,便于后续基于具体需求对第二晶圆20或键合后的晶圆结构进行切割。
参考图5-2所示,在第一晶圆10设有第一焊垫102的表面上形成支撑层30。支撑层30完全覆盖第一焊垫102以及焊接凸起103设置。支撑层30的材质为绝缘材质,优选为环氧树脂。优选的,支撑层30的厚度大于等于第一焊垫102、第二焊垫202以及焊接凸起103的总高度之和。以使得后续工艺中,第一晶圆10和第二晶圆20键合时,支撑层30能完全填充于第一晶圆10和第二晶圆20之间的间隙进行密封,提高晶圆键合结构的稳定性与信耐性。
如图6所示,采用热压焊或超声焊技术将第一晶圆10压合于第二晶圆20上,第一焊垫102上的焊接凸起103与第二焊垫202之间电性连接。
具体的,通过热压焊或超声焊,使焊接凸起升温另其部分液化,与第二焊垫202接触并形成电连接。本发明中,通过设置焊接凸起,并采用热压焊或超声焊对晶圆进行键合,可以在相对温度不高的情况下实现第一晶圆10和第二晶圆20之间的稳定键合,且该温度也不会对晶圆内的芯片单元造成损伤。
实施例3:
图2、图3、图4、图5-1、图7-1、图8为本发明实施例3的晶圆键合方法的步骤示意图。
图2为第一晶圆10的部分剖视图。参考图2所示,提供第一晶圆10,第一晶圆10包括若干呈行列排列的第一芯片单元101,每个第一芯片单元101均包含若干第一焊垫102,第一焊垫102用于所属的第一芯片单元101与外界的信号传输。相邻第一芯片单元101之间形成有切割道区域,便于后续基于具体需求对第一晶圆10或键合后的晶圆结构进行切割。
参考图3所示,在第一焊垫102上形成焊接凸起103。具体的,可以采用电镀工艺在第一焊垫102上形成焊接凸起103。焊接凸起103可以为金属凸块,金属凸块的材质可选为Au、Ag、In等可焊接金属。
图4为第二晶圆20的部分剖视图。参考图4所示,提供第二晶圆20,第二晶圆20包括若干呈行列排列的第二芯片单元201,每个第二芯片单元201均包含若干第二焊垫202,第二焊垫202用于所属的第二芯片单元201与外界的信号传输。相邻第二芯片单元201之间形成有切割道区域,便于后续基于具体需求对第二晶圆20或键合后的晶圆结构进行切割。
如图7-1所示,在第二晶圆20设有第二焊垫202的表面上形成支撑层30。支撑层30上形成有若干空腔301,每个空腔301对应一个第二焊垫202,空腔301暴露出第二焊垫202。
具体的,可以在第二晶圆20设有第二焊垫202的表面先形成完全覆盖第二焊垫202的支撑层30,如图5-1所示,后在支撑层30上开设与第二焊垫202对应的空腔,如图7-1所示。空腔暴露出第二焊垫202设置。
支撑层30的材质为绝缘材质,优选为环氧树脂。优选的,支撑层30的厚度大于等于第一焊垫102、第二焊垫202以及焊接凸起103的总高度之和。以使得后续工艺中,第一晶圆10和第二晶圆20键合时,支撑层30能完全填充于第一晶圆10和第二晶圆20之间的间隙进行密封,提高晶圆键合结构的稳定性与信耐性。
如图8所示,采用热压焊或超声焊技术将第一晶圆10压合于第二晶圆20上,第一焊垫102上的焊接凸起103与第二焊垫202之间电性连接。
具体的,通过热压焊或超声焊,使焊接凸起升温另其部分液化,与第二焊垫202接触并形成电连接。本发明中,通过设置焊接凸起,并采用热压焊或超声焊对晶圆进行键合,可以在相对温度不高的情况下实现第一晶圆10和第二晶圆20之间的稳定键合,且该温度也不会对晶圆内的芯片单元造成损伤。
实施例4:
图2、图3、图4、图5-2、图7-2、图8为本发明实施例2的晶圆键合方法的步骤示意图。
图2为第一晶圆10的部分剖视图。参考图2所示,提供第一晶圆10,第一晶圆10包括若干呈行列排列的第一芯片单元101,每个第一芯片单元101均包含若干第一焊垫102,第一焊垫102用于所属的第一芯片单元101与外界的信号传输。相邻第一芯片单元101之间形成有切割道区域,便于后续基于具体需求对第一晶圆10或键合后的晶圆结构进行切割。
参考图3所示,在第一焊垫102上形成焊接凸起103。具体的,可以采用电镀工艺在第一焊垫102上形成焊接凸起103。焊接凸起103可以为金属凸块,金属凸块的材质可选为Au、Ag、In等可焊接金属。
图4为第二晶圆20的部分剖视图。参考图4所示,提供第二晶圆20,第二晶圆20包括若干呈行列排列的第二芯片单元201,每个第二芯片单元201均包含若干第二焊垫202,第二焊垫202用于所属的第二芯片单元201与外界的信号传输。相邻第二芯片单元201之间形成有切割道区域,便于后续基于具体需求对第二晶圆20或键合后的晶圆结构进行切割。
参考图7-2所示,在第一晶圆10设有第一焊垫102的表面上形成支撑层30。支撑层30上形成有若干空腔301,每个空腔301对应一个第一焊垫102,空腔301暴露出第一焊垫102和焊接凸起103设置。
具体的,可以在第一晶圆10设有第一焊垫102的表面先形成完全覆盖第一焊垫102和焊接凸起103的支撑层30,如图5-2所示,后在支撑层30上开设与第一焊垫102和焊接凸起103对应的空腔301,如图7-2所示。空腔301暴露出第一焊垫102和焊接凸起103设置。
支撑层30的材质为绝缘材质,优选为环氧树脂。优选的,支撑层30的厚度大于等于第一焊垫102、第二焊垫202以及焊接凸起103的总高度之和。以使得后续工艺中,第一晶圆10和第二晶圆20键合时,支撑层30能完全填充于第一晶圆10和第二晶圆20之间的间隙进行密封,提高晶圆键合结构的稳定性与信耐性。
如图8所示,采用热压焊或超声焊技术将第一晶圆10压合于第二晶圆20上,第一焊垫102上的焊接凸起103与第二焊垫202之间电性连接。
具体的,通过热压焊或超声焊,使焊接凸起升温另其部分液化,与第二焊垫202接触并形成电连接。本发明中,通过设置焊接凸起,并采用热压焊或超声焊对晶圆进行键合,可以在相对温度不高的情况下实现第一晶圆10和第二晶圆20之间的稳定键合,且该温度也不会对晶圆内的芯片单元造成损伤。
如图6所示,本发明还提供了一种晶圆键合结构,包括第一晶圆10、第二晶圆20,支撑层30以及焊接凸起103。第一晶圆10包括若干第一芯片单元101,每个第一芯片单元101包含若干第一焊垫102;第二晶圆20包括若干第二芯片单元201,每个第二芯片单元201包含若干第二焊垫202;焊接凸起103设置于第一焊垫102与第二焊垫202之间,第二焊垫202与第一焊垫102之间通过焊接凸起103电性连接。支撑层30形成于第一晶圆10和第二晶圆20之间以密封第一晶圆10和第二晶圆20之间的区域。
在又一实施例中,如图8所示,支撑层30上形成有若干空腔301,第一焊垫102、第二焊垫202以及焊接凸起103位于空腔301内。焊接凸起103为金属凸块,金属凸块的材质可选为Au、Ag、In等可焊接金属。
与现有技术相比,本发明实施方式的晶圆键合方法,采用超声焊或者热压焊对第一晶圆和第二晶圆通过焊接凸起进行键合,焊接温度低,不会对晶圆造成损伤,且键合工艺简单。
本发明实施方式的晶圆键合方法,通过在第一晶圆和第二晶圆之间设置支撑层以密封晶圆间的区域,能提高晶圆键合的稳定性,使得键合后的晶圆信耐性更好。
本发明实施方式的晶圆键合结构,具有尺寸小、稳定性能高,信耐性更好的优点。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明,本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下,所属领域的技术人员将明了其它实施例、修改及使用。
在本申请案中标题及章节的使用不意味着限制本发明;每一章节可应用于本发明的任何方面、实施例或特征。
在本申请案通篇中,在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处,预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成,且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
在本申请案中,在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处,应理解,所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外,应理解,在不背离本发明教示的精神及范围的情况下,本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。
除非另外具体陈述,否则术语“包含”、“具有”的使用通常应理解为开放式的且不具限制性。
除非另外具体陈述,否则本文中单数的使用包含复数(且反之亦然)。此外,除非上下文另外清楚地规定,否则单数形式“一”及“所述”包含复数形式。另外,在术语“约”的使用在量值之前之处,除非另外具体陈述,否则本发明教示还包括特定量值本身。
应理解,各步骤的次序或执行特定动作的次序并非十分重要,只要本发明教示保持可操作即可。此外,可同时进行两个或两个以上步骤或动作。
应理解,本发明的各图及说明已经简化以说明与对本发明的清楚理解有关的元件,而出于清晰性目的消除其它元件。然而,所属领域的技术人员将认识到,这些及其它元件可为合意的。然而,由于此类元件为此项技术中众所周知的,且由于其不促进对本发明的更好理解,因此本文中不提供对此类元件的论述。应了解,各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。
可了解,在本发明的特定方面中,可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本发明的特定实施例之处以外,将此替代视为在本发明的范围内。
尽管已参考说明性实施例描述了本发明,但所属领域的技术人员将理解,在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外,可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此,本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例,而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外,除非具体陈述,否则术语第一、第二等的任何使用不表示任何次序或重要性,而是使用术语第一、第二等来区分一个元素与另一元素。

Claims (14)

1.一种晶圆键合方法,其特征在于,包括:
提供第一晶圆,所述第一晶圆包括若干第一芯片单元,每个所述第一芯片单元包含若干第一焊垫;
于所述第一焊垫上形成焊接凸起;
提供第二晶圆,所述第二晶圆包括若干第二芯片单元,每个所述第二芯片单元包含若干第二焊垫;
采用热压焊或超声焊技术将所述第一晶圆压合于所述第二晶圆上,所述焊接凸起与所述第二焊垫之间电性连接。
2.如权利要求1所述的晶圆键合方法,其特征在于,所述的将所述第一晶圆压合于所述第二晶圆上的步骤之前,还包括:
在所述第二晶圆设有第二焊垫的表面上形成支撑层的步骤。
3.如权利要求2所述的晶圆键合方法,其特征在于,所述支撑层完全覆盖所述第二焊垫。
4.如权利要求2所述的晶圆键合方法,其特征在于,所述支撑层上形成有若干空腔,每个所述空腔对应一个所述第二焊垫,所述空腔暴露出所述第二焊垫。
5.如权利要求1所述的晶圆键合方法,其特征在于,所述的将所述第一晶圆压合于所述第二晶圆上的步骤之前,还包括:
在所述第一晶圆设有第一焊垫的表面上形成支撑层的步骤。
6.如权利要求5所述的晶圆键合方法,其特征在于,所述支撑层完全覆盖所述第一焊垫以及所述焊接凸起。
7.如权利要求5所述的晶圆键合方法,其特征在于,所述支撑层上形成有若干空腔,每个所述空腔对应一个所述第一焊垫,所述空腔暴露出所述第一焊垫和所述焊接凸起。
8.如权利要求2或5所述的晶圆键合方法,其特征在于,所述第一晶圆压合于所述第二晶圆后,所述支撑层填充于所述第一晶圆和所述第二晶圆之间。
9.如权利要求1所述的晶圆键合方法,其特征在于,所述支撑层的材质为绝缘材质,包括:环氧树脂。
10.如权利要求1所述的晶圆键合方法,其特征在于,所述焊接凸起为金属凸块,所述金属凸块的材质包括Au、Ag、In。
11.一种晶圆键合结构,其特征在于,包括:
第一晶圆,包括若干第一芯片单元,每个所述第一芯片单元包含若干第一焊垫;
第二晶圆,包括若干第二芯片单元,每个所述第二芯片单元包含若干第二焊垫,所述第二焊垫与所述第一焊垫之间通过焊接凸起电性连接。
12.如权利要求11所述的晶圆键合结构,其特征在于,所述晶圆键合结构还包括支撑层,所述支撑层形成于所述第一晶圆和所述第二晶圆之间以密封所述第一晶圆和所述第二晶圆之间的区域。
13.如权利要求12所述的晶圆键合结构,其特征在于,所述支撑层上形成有空腔,所述第一焊垫、第二焊垫以及焊接凸起位于所述空腔内。
14.如权利要求11所述的晶圆键合结构,其特征在于,所述焊接凸起为金属凸块,所述金属凸块的材质包括Au、Ag、In。
CN202211447734.5A 2022-11-18 2022-11-18 晶圆键合方法及晶圆键合结构 Pending CN115831779A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211447734.5A CN115831779A (zh) 2022-11-18 2022-11-18 晶圆键合方法及晶圆键合结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211447734.5A CN115831779A (zh) 2022-11-18 2022-11-18 晶圆键合方法及晶圆键合结构

Publications (1)

Publication Number Publication Date
CN115831779A true CN115831779A (zh) 2023-03-21

Family

ID=85529204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211447734.5A Pending CN115831779A (zh) 2022-11-18 2022-11-18 晶圆键合方法及晶圆键合结构

Country Status (1)

Country Link
CN (1) CN115831779A (zh)

Similar Documents

Publication Publication Date Title
EP2033220B1 (en) Stack die packages
US20060097402A1 (en) Semiconductor device having flip-chip package and method for fabricating the same
US20110303993A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
US20040256708A1 (en) Multi-chip module with extension
JP2002222889A (ja) 半導体装置及びその製造方法
TW200830434A (en) Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof
JP2000232200A (ja) 半導体チップおよびチップ・オン・チップ構造の半導体装置
KR20060130125A (ko) 반도체 패키지 및 반도체장치
US20030042618A1 (en) Semiconductor device and a method of manufacturing the same
KR100702970B1 (ko) 이원 접속 방식을 가지는 반도체 패키지 및 그 제조 방법
JP2001223326A (ja) 半導体装置
KR20100056247A (ko) 접착층을 구비하는 반도체 패키지
JP4175138B2 (ja) 半導体装置
JP2003188263A (ja) 半導体集積回路チップの製造方法とその半導体集積回路チップを用いた半導体パッケージ
US20060145327A1 (en) Microelectronic multi-chip module
US6933616B2 (en) Multi-chip module packaging device using flip-chip bonding technology
CN218849478U (zh) 晶圆键合结构
US20080164620A1 (en) Multi-chip package and method of fabricating the same
CN115831779A (zh) 晶圆键合方法及晶圆键合结构
KR20090088271A (ko) 스택 패키지
US8441129B2 (en) Semiconductor device
CN113130473A (zh) 芯片封装结构
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP4439339B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination