JP2006318974A

JP2006318974A - バンプ構造を用いた半導体素子及びその製造方法

Info

Publication number: JP2006318974A
Application number: JP2005137370A
Authority: JP
Inventors: Yuichi Aizawa; 裕一会澤
Original assignee: Toshiba Components Co Ltd
Current assignee: Toshiba Components Co Ltd
Priority date: 2005-05-10
Filing date: 2005-05-10
Publication date: 2006-11-24

Abstract

【課題】ＦＥＴ面積を増加させることなく、フレーム側接合強度を向上しえるバンプ構造を用いた半導体素子及びその製造方法を提供する。
【解決手段】片面に複数のパッド１６が形成された半導体チップと、該半導体チップのパッド側の面と向き合うように配置され，パッド側に該パッド１６と同数の電極１２が形成された配線基板１１と、半導体チップ１５のパッド１６と前記配線基板１１の電極１２間に、パッド１個分のサイズで納まるように夫々複数段積み上げて形成された突起電極１３，１４とを具備し、突起電極はパッド１個分の第１突起電極１４と該第１突起電極１４に積層されたパッド複数個分の第２突起電極１３とを少なくとも有し、第１突起電極１４は半導体チップ１５のパッド１６に接続し、第２突起電極１３は配線基板１１の電極１２に接続していることを特徴とするバンプ構造を用いた半導体素子。
【選択図】図２

Description

本発明は、バンプ構造を用いた半導体素子及びその製造方法に関する。

従来、バンプ構造を用いた半導体素子が知られている。この半導体素子は、例えば図３（Ａ），（Ｂ）に示すようにして製造される。以下にその製造方法について説明する。
まず、半導体チップ１の表面のパッド２上に、バンプと呼ばれるＡｕ製の突起電極３を形成する（図３（Ａ）参照）。次に、前記半導体チップ1を反転させる。つづいて、Ｃｕ製のリードフレーム４の電極５上に、反転した半導体チップ１の突起電極３とリードフレーム４の電極５とを位置合わせした後、熱溶融によりパッド２と電極５とを突起電極３を介して接合、固着させる。更に、前記リードフレーム４の一部、半導体チップ１等を樹脂製外囲器６により樹脂封止して半導体素子を製造する（図３（Ｂ）及び図４参照）。ここで、図４は図３（Ｂ）の平面図であり、図４のＸ−Ｘ線に沿う断面図が図３（Ｂ）となる。

ところで、近年、パワーＭＯＳ製品では、いかにセルを微細化して電流密度を上げるかが問題となっている。フリップチップを使用する製品では強力なフリップチップボンディングのパワーが素子にかかるため、チップのパッド部の下にセルを入れない場合がある。しかし、パッドを広げるとＦＥＴ（ｆｉｅｌｄｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ）面積が減少する傾向がある。

また、フリップチップ製品の構造上、フレームは突起電極を介してチップで支えられている為、フレーム側の接合強度が問題となっている。このようなことから、図５及び図６のような改良型の半導体素子が提案されている。なお、図３，４と同部材は同符番を付して説明を省略する。但し、図６のＸ−Ｘ線に沿う断面図が図５となる。
即ち、この半導体素子は、突起電極７をバッド１個分の数倍例えば３倍の大きさにして、フレーム側の接合強度を上げたものである。
従来、フリップチップボンディングを用いた技術としては、例えば特許文献１や非特許文献１が知られている。
特開２００５−５１１３０号公報「半導体用語辞典」、半導体用語大辞典編集委員会編集、発行所：（株）日刊工業新聞社、９７４〜９７５頁、１９９９年３月２０日第１版

しかしながら、上記特許文献１や非特許文献１においては、フレーム側の接合強度を向上することができない。
本発明は従来の課題を解決するためになされたもので、ＦＥＴ面積を増加させることなく、フレーム側接合強度を向上しえるバンプ構造を用いた半導体素子及びその製造方法を提供することを目的とする。

この発明に係るバンプ構造を用いた半導体素子は、片面に複数のパッドが形成された半導体チップと、この半導体チップのパッド側の面と向き合うように配置され，パッド側に該パッドと同数の電極が形成された配線基板と、前記半導体チップのパッドと前記配線基板の電極間に、前記パッド１個分のサイズで納まるように夫々複数段積み上げて形成された突起電極とを具備し、前記突起電極はパッド１個分の第１突起電極とこの第１突起電極に積層されたパッド複数個分の第２突起電極とを少なくとも有し、前記第１突起電極は半導体チップのパッドに接続し、前記第２突起電極は配線基板の電極に接続していることを特徴とする。

この発明に係るバンプ構造を用いた半導体素子の製造方法は、配線基板表面の複数の電極上に、半導体チップのパッド１個分のサイズで納まる突起電極を複数段積み上げて形成する工程と、前記配線基板の電極と前記半導体チップのパッドとを前記突起電極を介して位置合わせする工程と、加熱処理して前記配線基板の電極と前記半導体チップのパッドとを前記突起電極を介して接続させる工程とを具備することを特徴とする。

この発明によれば、ＦＥＴ面積を増加させることなく、フレーム側接合強度を向上しえるバンプ構造を用いた半導体素子及びその製造方法が得られる。

以下、本発明について更に詳しく説明する。
本発明において、前記突起電極としては、例えば半導体チップのパッド側に形成された前記パッド１個分の第１突起電極と、配線基板の電極側に前記第１突起電極と同一平面で接続するように形成された前記パッド複数個分の第２突起電極との２層構造の例が挙げられる。ここで、第２突起電極を構成するバンプ型の電極部分は、第１突起電極に対して互いに略同じ面積分だけ接触するように形成することが、配線基板の電極との接触性を良好に保つ上で好ましい。また、２層構造の突起電極の場合、最小の積層高さでフレーム側接合強度を向上することができる。しかし、突起電極は２層構造に限らず、３以上積層した構造であってもよい。

本発明において、前記第１・第２突起電極の材質としては例えばＡｕ（金）が挙げられる。Ａｕを用いた場合、突起電極が製作しやすいというメリットを有するが、突起電極の材料はこれに限定されない。

次に、本発明の具体的な実施の形態について説明する。
（実施例）
図１（Ａ），（Ｂ）及び図２を参照する。ここで、図１（Ａ），（Ｂ）は本実施例のバンプ構造を用いた半導体素子の製造方法を工程順に示す断面図、図２は図１（Ｂ）の平面図を示す。

まず、配線基板としてのＣｕ製のリードフレーム１１の表面の複数の電極１２上に、１層目のＡｕ製の第２突起電極１３を夫々形成した。つづいて、この第２突起電極１３上に、バンプと呼ばれる２層目のＡｕ製の第１突起電極１４を形成した（図１（Ａ）参照）。ここで、第２突起電極１３は、第１突起電極１４と同一面で接する３つの電極部分１３ａ，１３ｂ，１３ｃからなる。いずれの電極部分もバンプを第１突起電極１４上に打つことにより形成した。各電極部分１３ａ，１３ｂ，１３ｃと第１突起電極１４との接触面積は略等しい。

次に、前記リードフレーム１１の電極１２上に、第１突起電極１４と半導体チップ１５のパッド１６とを位置合わせした後、熱溶融により電極１２とパッド１６とを第２突起電極１３及び第１突起電極１４を介して接合、固着させた。ここで、第１突起電極１４はパッド１６と略同じ面積で接することになり、第２突起電極１３は第１突起電極１４と比べて３倍の面積で電極１２と接することになる。更に、前記リードフレーム１１の一部、半導体チップ１５等を樹脂製外囲器１７により樹脂封止してバンプ構造を用いた半導体素子を製造した（図１（Ｂ）及び図２参照）。ここで、図２は図１（Ｂ）の平面図であり、図２のＸ−Ｘ線に沿う断面図が図１（Ｂ）となる。

このようにして得られたバンプ構造の半導体素子は、図１（Ｂ）及び図２に示すように、片面に複数のパッド１６が形成された半導体チップ１５と、片面に前記パッド１６と同数の電極１２が形成されたリードフレーム１１と、前記半導体チップ１５のパッド１６と前記リードフレーム１１の電極１２間に形成された突起電極１４，１３とを具備し、バンプ１個分の第１突起電極１４が半導体チップ１５のパッド１６に接続し、バンプ３個分の第２突起電極１３がリードフレーム１１の電極１２に接続した構成となっている。

本発明によれば、第１突起電極１４はパッド１個分に相当する面積で半導体チップ１５のパッド１６に接続され、また３個のパッドの面積に匹敵する第２突起電極１３がリードフレーム１１の電極１２に接続されているため、半導体チップ１５のパッド面積を拡大することなく、突起電極のリードフレーム１１との接合強度を高めることができる。また、半導体チップ１５のパッド１６はバンプ１個分のサイズで収まる為、ＦＥＴ面積が大きくなり低ＯＮ抵抗を実現できる。

なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。さらには、突起電極やリードフレームの材料も上記下材料に限定されない。

本発明に係るバンプ構造を用いた半導体素子の製造方法を工程順に示す断面図。図１（Ｂ）の平面図。従来に係るバンプ構造を用いた半導体素子の製造方法を工程順に示す断面図。図３（Ｂ）の平面図。従来に係るバンプ構造を用いた改良型半導体素子の断面図。図５の平面図。

符号の説明

１１…リードフレーム（配線基板）、１２…電極、１３…第２突起電極、１３ａ，１３ｂ，１３ｃ…電極部分、１４…第１突起電極、１５…半導体チップ、１６…パッド、１７…樹脂製外囲器。

Claims

片面に複数のパッドが形成された半導体チップと、この半導体チップのパッド側の面と向き合うように配置され，パッド側に該パッドと同数の電極が形成された配線基板と、前記半導体チップのパッドと前記配線基板の電極間に、前記パッド１個分のサイズで納まるように夫々複数段積み上げて形成された突起電極とを具備し、
前記突起電極はパッド１個分の第１突起電極とこの第１突起電極に積層されたパッド複数個分の第２突起電極とを少なくとも有し、前記第１突起電極は半導体チップのパッドに接続し、前記第２突起電極は配線基板の電極に接続していることを特徴とするバンプ構造を用いた半導体素子。
前記突起電極は、半導体チップのパッド側に形成された前記パッド１個分の第１突起電極と、配線基板の電極側に前記第１突起電極と同一平面で接続するように形成された前記パッド複数個分の第２突起電極との２層構造であることを特徴とする請求項１記載のバンプ構造を用いた半導体素子。
配線基板表面の複数の電極上に、半導体チップのパッド１個分のサイズで納まる突起電極を複数段積み上げて形成する工程と、前記配線基板の電極と前記半導体チップのパッドとを前記突起電極を介して位置合わせする工程と、加熱処理して前記配線基板の電極と前記半導体チップのパッドとを前記突起電極を介して接続させる工程とを具備することを特徴とするバンプ構造を用いた半導体素子の製造方法。
前記突起電極は、半導体チップのパッド側に形成された前記パッド１個分の第１突起電極と、配線基板の電極側に前記第１突起電極と同一平面で接続するように形成された前記パッド複数個分の第２突起電極との２層構造であることを特徴とする請求項３記載のバンプ構造を用いた半導体素子の製造方法。