JP2008288591A - 積み重ね型パッケージ集積回路デバイスと、その製造方法 - Google Patents

積み重ね型パッケージ集積回路デバイスと、その製造方法 Download PDF

Info

Publication number
JP2008288591A
JP2008288591A JP2008128925A JP2008128925A JP2008288591A JP 2008288591 A JP2008288591 A JP 2008288591A JP 2008128925 A JP2008128925 A JP 2008128925A JP 2008128925 A JP2008128925 A JP 2008128925A JP 2008288591 A JP2008288591 A JP 2008288591A
Authority
JP
Japan
Prior art keywords
integrated circuit
packaged integrated
lead frame
circuit devices
extensions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008128925A
Other languages
English (en)
Other versions
JP5051463B2 (ja
Inventor
David J Corisis
ジェイ．コリシス デイビッド
Chin Hui Chong
ホイ チョン チン
Choon Kuan Lee
クアン リー チュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2008288591A publication Critical patent/JP2008288591A/ja
Application granted granted Critical
Publication of JP5051463B2 publication Critical patent/JP5051463B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】複数のパッケージ集積回路デバイスを積み重ねて互いに接続したデバイスを提供する。
【解決手段】第一のパッケージ集積回路デバイス１２Ａと、第一のパッケージ集積回路デバイス１２Ａの上に置かれた第二のパッケージ集積回路デバイス１２Ｂと、第一と第二のパッケージ集積回路デバイス１２Ａ、１２Ｂを互いに導電的に接続する複数の平面型導電性材料５２と、を含むデバイス。平面型導電性材料５２はリードフレーム上の複数の延長部で、積み重ねられたパッケージ集積回路デバイス１２Ａ、１２Ｂの導電性端子２８を導電的に接続した後、互いに単独化するためにリードフレームから分断される。
【選択図】図１

Description

ここに開示する本主題は、概してパッケージング集積回路デバイスの分野に関し、さらに、より具体的には、積み重ねられたパッケージ集積回路デバイスと、それを製造するさまざまな方法に関する。
集積回路技術は、機能的な回路の莫大な配列を系統立てて配設するために、トランジスタ、抵抗、キャパシタ等の電気デバイスを利用している。これらの回路の複雑さのため、回路の目的とする機能を得るには、接続される電気的デバイスの必要数は増える一方である。トランジスタの数が増加するにつれ、集積回路のサイズは縮小している。半導体産業における課題のひとつとして、電気的に接続するための改良方法を開発させることと、同じおよび／または異なるウェハもしくはチップ上に組み立てられるパッケージング回路デバイスを開発させることがある。一般的に、半導体産業では、トランジスタがシリコンチップ／シリコンダイの上に占める表面積を小さくするよう製造することが望まれる。
半導体デバイス部品の製造において、ひとつの半導体ダイがそれぞれの封じられたパッケージに組み込まれることがもっとも一般的である。デュアルインラインパッケージ（ＤＩＰ）、ジグザグインラインパッケージ（ＺＩＰ）、スモールアウトラインＪベンズ（ＳＯＪ）、シンスモールアウトラインパッケージ（ＴＳＯＰ）、プラスティックリードチップキャリア（ＰＬＣＣ）、スモールアウトライン集積回路（ＳＯＩＣ）、プラスティッククアッドフラットパック（ＰＱＦＰ）、集積リードフレーム（ＩＤＦ）を含む多くの異なるパッケージスタイルが利用されている。いくつかの半導体デバイス部品はカプセル化される前に、回路基板のような基板に接続される。製造者はパッケージ集積回路デバイスのサイズ縮小と、パッケージ集積回路デバイスにおけるパッケージング密度を増加させるという、絶えず続く要求の中にいる。
プロット（plot）スペースを維持しようとする努力から、パッケージ集積回路デバイスを逐次上に積み重ねてゆく手法が採られた場合もある。積み重ねられたパッケージ集積回路デバイスを導電的に互いに接続するための従来技術としては、こうした接続を構築するためのはんだボールもしくはワイアボンドが典型的なものである。望まれるのは、積み重ねられたパッケージデバイスを互いに導電的に接続するための新しく、改良された技術である。
図１は本発明の一実施形態にしたがった、例示的な積み重ね型ダイパッケージ１０を示す。第一のパッケージ集積回路デバイス１２Ａは、第二のパッケージ回路デバイス１２Ｂの真下に配置される。複数のはんだボール３２、もしくは他の周知の技術が、第一のパッケージ集積回路デバイス１２Ａと実例的なプリント回路基板４０を導電的に接続するために使用されてもよい。本願を通読後の当業者であれば認識するように、第一のパッケージ集積回路デバイス１２Ａと第二のパッケージ回路デバイス１２Ｂは、同じ型の集積回路デバイスでもよいし、互いに異なる型の集積回路デバイスでもよい。例えば、第一のパッケージ集積回路デバイス１２ＡはパッケージＤＲＡＭデバイスでもよく、一方、第二のパッケージ回路デバイス１２ＢはＮＡＮＤデバイスでもよい。さらに、第一のパッケージ集積回路デバイス１２Ａと第二のパッケージ回路デバイス１２Ｂは、異なる物理的パッケージサイズを持つパッケージでもよい。ここに述べる実際の例では、第一のパッケージ集積回
路デバイス１２Ａと第二のパッケージ回路デバイス１２Ｂはほぼ同じパッケージサイズを持つ。さらに、本開示の方法を用いて、積み重ねられたダイパッケージ１０は、図１に示された例示的なパッケージデバイス１２Ａと１２Ｂの二つ以上を含む。例えば、３個から５個のパッケージ集積回路デバイスを、本開示の構造および方法を用いて、一つの積み重ね１０として配置できる。
開示の例では、第一のパッケージ集積回路デバイス１２Ａと第二のパッケージ集積回路１２Ｂのそれぞれが、基板内に空洞１６が形成されたプリント回路基板１４を含む。集積回路ダイ１８は、例えば接着性材料のような従来技術に従って空洞１６に固定される。例示的なワイアボンド２０は、ダイ１８上のボンディングパッド（bond pads）２４とプリント回路基板１４上のボンディングパッド２６を導電的に接続するために使用される。伝統的な成形材料（mold compound material）２２を使用して空洞１６を塞いでもよい。
複数の導電性端子２８は、第一のパッケージ集積回路デバイス１２Ａと第二のパッケージ回路デバイス１２Ｂの、上面３０Ｔと下面３０Ｂ上に形成できる。図２は、（成形材料２２を除いた）第二のパッケージ回路デバイス１２Ｂを上から見た図であり、ここでは、例示的な導電性端子２８の配置が示されている。もちろん、導電性端子２８の具体的な配置もしくは配列は、それぞれの用途に応じて変更してもよい。
本主題の例示的な実施形態を以下に示す。解りやすくするため、実際の実施例のすべての特徴が本明細書に示されているわけではない。任意のこのような実際の実施形態の開発においては、或る実施例を他の実施例に変えてゆく実施例固有の多数の決定が、システムに関連した制約もしくはビジネスに関連した制約に従うといったような開発者固有の目標を達成するためになされるべきである、ということはもちろん理解されるであろう。さらに、開発努力は複雑かつ時間のかかるものではあるが、本開示を読むという利益を得た当業者にとってはルーチンワークに過ぎないものであることも理解されたい。
図に示される多くの領域および構造は、非常に精密に、鮮明な輪郭および概観図をもって描かれているが、実際に当業者に理解されるように、これらの領域および構造は、図に示されるのと同程度まで精密ではない。加えて、様々の特徴の相対的なサイズと図に示されるドーピングされた領域は、製造された装置上の特徴または領域と比較して、誇張または矮小化されうる。にもかかわらず、添付の図は、本開示の主題の実例となる例を描写し、または説明するために含まれている。
図３から７は、本開示の積み重ねられたパッケージダイ１０を作るための、ひとつの例示的な方法を示す。図３は、パッケージ集積回路デバイスに用いられる例示的なリードフレーム５０のある部分を示す。リードフレーム５０は複数のタイバー５２を含み、複数のタイバー５２のそれぞれは、タイバー５２から物理的に延長したリードフレーム延長部５４を備える。リードフレーム５４のサイズ、数、間隔は、具体的な実施形態に応じ変更可能である。一実施形態では、延長部５４は、厚さ約５０−１５０マイクロメートルの範囲の平面の板状構造である。その他の物理的寸法、すなわち、長さ、幅は、延長部の一般的な構成と同様に変更可能である。本願を通読後の当業者であれば認識するように、延長部５４のサイズと固定位置は、延長部５４が最終的には導電的に接続する導電性端子２８のサイズと固定位置に合うように調整される。延長部５４はいろいろな導電性材料、例えば銅や、合金４２からつくることができる。延長部５４の材料による酸化を防ぐ等のさまざまな理由で、表面保護剤が延長部５４に適用される。いくつかの実施形態では、延長部５４は、濡れ性をもつ表面を形成するために、銀、スズ、金／ニッケル合金のような被覆物で覆ってもよい。このような被覆物の厚さは、約０．２５−４．０マイクロメートルとできる。加えて、いくつかの実施形態では、金または銅のスタッドバンプ（突起電極）を延
長部５４に設けて、延長部５４からパッケージ集積回路デバイス１２Ａ、１２Ｂへの接続をつくってもよい。
図４に示されるように、リードフレーム５０は、第一のパッケージ集積回路デバイス１２Ａの上面３０Ｔで導電的に導電性端子２８と接続する。一具体例では、延長部５４および／または第一のパッケージ集積回路デバイス１２Ａの上面３０Ｔ上の導電性端子２８に、はんだ用フラックスを塗る。リードフレーム５０は、延長部５４が導電性端子２８に接触するように位置を調整して配置される。その後に最初の熱処理過程を行い、はんだをリフロー（再熔融）して、延長部５４と導電性端子２８とを互いに導電的に接続させる。
次に、図５に示すように、第二のパッケージ回路デバイス１２Ｂが上に配置され、リードフレーム５０に並べられる。この過程の間に、第二のパッケージ回路デバイス１２Ｂの下面３０Ｂにある導電性端子２８が、延長部５４と導電的に接続するように並べられる。この過程の間に、はんだ用フラックスを導電性端子２８および／または延長部５４に塗ってもよい。その後第二の熱処理過程を行い、延長部５４と、第二のパッケージ回路デバイス１２Ｂの下面３０Ｂにある導電性端子２８との間の接続のためにリフローが行われる。
その後、図６に示すように、複数のはんだボール３２が第一のパッケージ集積回路デバイス１２Ａの下面３０Ｂにある導電性端子２８上に従来技術を使って形成される。それから、リードフレーム５０のタイバー部分５２が切り取られ、結果として図７に示された構造となる。この切り取り過程は、パンチのような任意のさまざまな既知の技術を用いて行うことができる。図３は、リードフレーム５０に対する例示的なカットライン５６を示す。切り取り過程により、延長部が導電的に互いに接続しないように単独化することとなる。延長部５４の外縁５４ｅは第一と第二のパッケージ集積回路デバイス１２Ａと１２Ｂの縁１２ｅとほぼ一直線上に並ぶことに、注意されたい。いくつかの実施形態では、第一と第二のパッケージ集積回路デバイス１２Ａと１２Ｂが異なる物理的サイズを持つ場合には、延長部５４の縁５４ｅは積み重ねられたパッケージ集積回路デバイスのひとつの縁にのみ一直線状に並べられる。図８は、独立した延長部５４と第二のパッケージ集積回路デバイス１２Ａの下面にある結合部２８の上面図である。延長部５４は、ほぼ方形で平面型の導電的材料として、積み重ねられたパッケージ集積回路デバイス１２Ａと１２Ｂの間で機能する。
ここに開示した本主題には、さまざまな修正を施すことや別の形態を選択することが可能ではあるが、具体的な実施形態は、図の例によって表されており、またここに詳細に記述される。しかしながら、ここに開示される具体的な実施形態は、開示された具体的な形態に発明を限定するつもりはなく、むしろ逆に、添付の請求項によって定義されるような発明の本質の範囲内に入る、全ての変形例、均等物、および代替物をも包含する、と理解されるべきである。
本主題は、参照番号が要素を明らかにしている添付の図に関連する以降の記述を参照することによって理解されるであろう。
図１は本発明の一態様と一致する積み重ねられたパッケージ集積回路デバイスのさまざまな図である。 図２は本発明の一態様と一致する積み重ねられたパッケージ集積回路デバイスのさまざまな図である。 図２は本開示の発明として使用されるリードフレームの例示的な部分の図である。 図４はここで開示されるように、積み重ねられた集積回路デバイスを製造するためのひとつの例示的な過程の流れを示す。 図５はここで開示されるように、積み重ねられた集積回路デバイスを製造するためのひとつの例示的な過程の流れを示す。 図６はここで開示されるように、積み重ねられた集積回路デバイスを製造するためのひとつの例示的な過程の流れを示す。 図７はここで開示されるように、積み重ねられた集積回路デバイスを製造するためのひとつの例示的な過程の流れを示す。 図８はここで開示されるように、集積回路デバイスのための例示的な導電的接続の上面図である。

Claims (22)

  1. 第一のパッケージされた集積回路デバイスと、
    前記第一のパッケージされた集積回路デバイスの上に置かれた第二のパッケージされた集積回路デバイスと、
    前記第一と第二のパッケージされた集積回路デバイスを互いに導電的に接続する複数の平面型導電性部材と、
    を含むデバイス。
  2. 前記平面型導電性部材のそれぞれが、前記第一のパッケージされた集積回路デバイスの上面に近接して形成される導電性端子と、前記第二のパッケージされた集積回路の下面に近接して形成される導電性端子との間に配置されて、各導電性端子に導電的に接続する、請求項１のデバイス。
  3. 前記第一と第二のパッケージされた集積回路デバイスが同じ型の集積回路デバイスを含む、請求項１のデバイス。
  4. 前記第一と第二のパッケージされた集積回路デバイスが異なる型の集積回路デバイスを含む、請求項１のデバイス。
  5. 前記平面型導電性部材がリードフレーム延長部である、請求項１のデバイス。
  6. 複数の前記導電性部材のそれぞれが外縁を有し、前記外縁は前記第一と第二のパッケージされた集積回路デバイスの少なくとも一方の外縁とほぼ一直線に並ぶ、請求項１のデバイス。
  7. 上から見た場合、前記平面型導電性部材がほぼ方形の構成となる、請求項６のデバイス。
  8. 第一のパッケージされた集積回路デバイスと、
    前記第一のパッケージされた集積回路デバイスの上に置かれた第二のパッケージされた集積回路デバイスと、
    前記第一と第二のパッケージされた集積回路デバイスを互いに導電的に接続させている複数の導電性部材と
    を含み、前記複数の導電性部材のそれぞれが外縁を有し、前記外縁は前記第一と第二のパッケージされた集積回路デバイスの少なくとも一方の外縁とほぼ一直線に並ぶ、
    ことを特徴とするデバイス。
  9. 前記導電性部材のそれぞれが、前記第一のパッケージされた集積回路デバイスの上面に近接して形成される導電性端子と、前記第二のパッケージされた集積回路の下面に近接して形成される導電性端子との間に配置されて、各導電性端子に導電的に接続する、請求項８のデバイス。
  10. 前記導電性部材がリードフレーム延長部である請求項９のデバイス。
  11. 第一のパッケージされた集積回路デバイスと、
    前記第一のパッケージされた集積回路デバイスの上に置かれた第二のパッケージされた集積回路デバイスと、
    前記第一と第二のパッケージされた集積回路デバイスと互いに導電的に接続する複数のリードフレーム延長部と
    を含み、
    前記リードフレーム延長部のそれぞれが、前記第一のパッケージされた集積回路デバイスの上面に近接して形成される導電性端子と、前記第二のパッケージされた集積回路の下面に近接して形成される導電性端子との間に配置されて、各導電性端子に導電的に接続しており、また、
    前記複数のリードフレーム延長部のそれぞれが外縁を有し、前記外縁は前記第一と第二のパッケージされた集積回路デバイスの両方の外縁とほぼ一直線に並ぶ、
    ことを特徴とするデバイス。
  12. 上から見た場合、前記リードフレーム延長部がほぼ方形の構成となる、請求項１１のデバイス。
  13. リードフレーム上の複数の延長部が、積み重ねられたパッケージ集積回路のペアのそれぞれと導電的に接続するステップと、
    前記リードフレームを分断して、前記複数の延長部がそれぞれ単独化されるようにするステップと、
    を含む方法。
  14. 前記複数の延長部が積み重ねられたパッケージ集積回路デバイスの前記ペアのそれぞれに導電的に接触するように導電的に接続される、請求項１３の方法。
  15. 前記リードフレームを分断するステップが、前記複数の延長部を前記リードフレームのタイバーから分離するステップを含む、請求項１３の方法。
  16. 前記複数の延長部分の外縁が、積み重ねられたパッケージ集積回路デバイスの前記ペアの少なくとも一方の外縁とほぼ一直線上に並ぶように前記リードフレームの前記分断が行われる、請求項１５の方法。
  17. 第一と第二のパッケージされた集積回路デバイスを提供するステップと、
    前記第一と第二のパッケージされた集積回路デバイスの間に平面型導電性部材を配置して、前記第一と第二のパッケージされた集積回路デバイスが互いに導電的に接続するようにするステップと、
    を含む方法。
  18. 前記複数の平面型導電性部材を配置するステップが、前記平面型導電性部材のそれぞれの外縁が、前記第一と第二のパッケージされた集積回路デバイスの少なくとも一方の外縁とほぼ一直線に並ぶように前記複数の平面型導電性部材を配置するステップを含む、請求項１７の方法。
  19. 上から見た場合、前記平面型導電性部材のそれぞれがほぼ方形の構成となる、請求項１７の方法。
  20. リードフレームの複数の延長部分を第一のパッケージされた集積回路デバイスの上面の複数の接点に導電的に接続するための第一のリフロー工程を行うステップと、
    前記複数の延長部分を第二のパッケージされた集積回路デバイスの下面の複数の接点に導電的に接続するための第二のリフロー工程を行うステップと、
    前記リードフレームを分断して、前記複数の延長部を単独化するステップと、
    を含む方法。
  21. 前記リードフレームを分断するステップが、前記複数の延長部を前記リードフレームの
    タイバーから分離するステップを含む、請求項２０の方法。
  22. 前記複数の延長部分の外縁が、積み重ねられたパッケージ集積回路デバイスの前記ペアの少なくとも一方の外縁とほぼ一直線上に並ぶように前記リードフレームの前記分断が行われる、請求項２１の方法。
JP2008128925A 2007-05-16 2008-05-15 積み重ね型パッケージ集積回路デバイスの製造方法 Active JP5051463B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/749,336 2007-05-16
US11/749,336 US8106491B2 (en) 2007-05-16 2007-05-16 Methods of forming stacked semiconductor devices with a leadframe and associated assemblies

Publications (2)

Publication Number Publication Date
JP2008288591A true JP2008288591A (ja) 2008-11-27
JP5051463B2 JP5051463B2 (ja) 2012-10-17

Family

ID=40026670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008128925A Active JP5051463B2 (ja) 2007-05-16 2008-05-15 積み重ね型パッケージ集積回路デバイスの製造方法

Country Status (2)

Country Link
US (4) US8106491B2 (ja)
JP (1) JP5051463B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106491B2 (en) 2007-05-16 2012-01-31 Micron Technology, Inc. Methods of forming stacked semiconductor devices with a leadframe and associated assemblies
US9176671B1 (en) 2011-04-06 2015-11-03 P4tents1, LLC Fetching data between thread execution in a flash/DRAM/embedded DRAM-equipped system
US9164679B2 (en) 2011-04-06 2015-10-20 Patents1, Llc System, method and computer program product for multi-thread operation involving first memory of a first memory class and second memory of a second memory class
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US9158546B1 (en) 2011-04-06 2015-10-13 P4tents1, LLC Computer program product for fetching from a first physical memory between an execution of a plurality of threads associated with a second physical memory
US9170744B1 (en) 2011-04-06 2015-10-27 P4tents1, LLC Computer program product for controlling a flash/DRAM/embedded DRAM-equipped system
US8930647B1 (en) 2011-04-06 2015-01-06 P4tents1, LLC Multiple class memory systems
US9417754B2 (en) 2011-08-05 2016-08-16 P4tents1, LLC User interface system, method, and computer program product
KR102372300B1 (ko) * 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295266A (ja) * 1990-04-12 1991-12-26 Hitachi Ltd 高集積半導体装置
JPH11168150A (ja) * 1997-12-04 1999-06-22 Mitsubishi Electric Corp 半導体集積回路装置
JP2001274324A (ja) * 2000-03-24 2001-10-05 Hitachi Chem Co Ltd 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
JP2004058578A (ja) * 2002-07-31 2004-02-26 Hitachi Metals Ltd キャリア付き積層金属箔及びそれを用いたパッケージの製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4956746A (en) * 1989-03-29 1990-09-11 Hughes Aircraft Company Stacked wafer electronic package
JPH03295566A (ja) 1990-04-12 1991-12-26 Olympus Optical Co Ltd 穿刺針
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5677567A (en) * 1996-06-17 1997-10-14 Micron Technology, Inc. Leads between chips assembly
US5814881A (en) * 1996-12-20 1998-09-29 Lsi Logic Corporation Stacked integrated chip package and method of making same
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US6020629A (en) * 1998-06-05 2000-02-01 Micron Technology, Inc. Stacked semiconductor package and method of fabrication
JP3035534B2 (ja) * 1998-07-23 2000-04-24 敬 錫 姜 積層パッケ―ジ及びその積層方法
KR100302593B1 (ko) * 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
US6163076A (en) * 1999-06-04 2000-12-19 Advanced Semiconductor Engineering, Inc. Stacked structure of semiconductor package
JP2001077301A (ja) * 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
US6212767B1 (en) * 1999-08-31 2001-04-10 Micron Technology, Inc. Assembling a stacked die package
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
KR100324333B1 (ko) * 2000-01-04 2002-02-16 박종섭 적층형 패키지 및 그 제조 방법
US6476475B1 (en) * 2000-06-29 2002-11-05 Advanced Micro Devices, Inc. Stacked SRAM die package
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
SG106054A1 (en) * 2001-04-17 2004-09-30 Micron Technology Inc Method and apparatus for package reduction in stacked chip and board assemblies
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US20030038347A1 (en) * 2001-08-22 2003-02-27 Walton Advanced Electronics Ltd Stackable-type semiconductor package
US7202556B2 (en) * 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
KR100460063B1 (ko) * 2002-05-03 2004-12-04 주식회사 하이닉스반도체 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
KR100631939B1 (ko) * 2002-07-16 2006-10-04 주식회사 하이닉스반도체 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자
US6700206B2 (en) * 2002-08-02 2004-03-02 Micron Technology, Inc. Stacked semiconductor package and method producing same
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
JP2004128155A (ja) * 2002-10-01 2004-04-22 Renesas Technology Corp 半導体パッケージ
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
US6900530B1 (en) * 2003-12-29 2005-05-31 Ramtek Technology, Inc. Stacked IC
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US8106491B2 (en) 2007-05-16 2012-01-31 Micron Technology, Inc. Methods of forming stacked semiconductor devices with a leadframe and associated assemblies

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295266A (ja) * 1990-04-12 1991-12-26 Hitachi Ltd 高集積半導体装置
JPH11168150A (ja) * 1997-12-04 1999-06-22 Mitsubishi Electric Corp 半導体集積回路装置
JP2001274324A (ja) * 2000-03-24 2001-10-05 Hitachi Chem Co Ltd 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
JP2004058578A (ja) * 2002-07-31 2004-02-26 Hitachi Metals Ltd キャリア付き積層金属箔及びそれを用いたパッケージの製造方法

Also Published As

Publication number Publication date
US20130256853A1 (en) 2013-10-03
US8106491B2 (en) 2012-01-31
US20080283977A1 (en) 2008-11-20
US8445997B2 (en) 2013-05-21
JP5051463B2 (ja) 2012-10-17
US9362260B2 (en) 2016-06-07
US8963302B2 (en) 2015-02-24
US20120127685A1 (en) 2012-05-24
US20150171061A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
JP5051463B2 (ja) 積み重ね型パッケージ集積回路デバイスの製造方法
KR101530687B1 (ko) 패키지 적층을 위한 집적회로 패키지 시스템
TWI496262B (zh) 多導線架封裝
US7872343B1 (en) Dual laminate package structure with embedded elements
US7615859B2 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
US20050121756A1 (en) Dual gauge leadframe
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
US7932587B2 (en) Singulated semiconductor package
US7897438B2 (en) Method of making semiconductor package with plated connection
US9153529B2 (en) Pre-soldered leadless package
US10707156B2 (en) Electronic device
EP3221887A1 (en) Flat no-leads package with improved contact pins
TW201304092A (zh) 半導體承載件暨封裝件及其製法
US20210035891A1 (en) Semiconductor packages and methods of packaging semiconductor devices
US20150294925A1 (en) Quad flat no-lead package and manufacturing method thereof
US9299626B2 (en) Die package structure
JP6245485B2 (ja) スタックダイパッケージを製造する方法
JP2006032871A (ja) 半導体装置
JP2001024139A (ja) 半導体装置およびその製造方法
JP4466341B2 (ja) 半導体装置及びその製造方法、並びにリードフレーム
US20090001533A1 (en) Multi-chip packaging in a tsop package
JP2002043375A (ja) 半導体装置の製造方法および半導体装置
JP2002280493A (ja) 半導体装置および装置の製造方法並びに実装構造体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120412

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120412

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120711

R150 Certificate of patent or registration of utility model

Ref document number: 5051463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250