KR100318317B1 - 베어 칩 실장 인쇄회로기판 - Google Patents

베어 칩 실장 인쇄회로기판 Download PDF

Info

Publication number
KR100318317B1
KR100318317B1 KR1019990011587A KR19990011587A KR100318317B1 KR 100318317 B1 KR100318317 B1 KR 100318317B1 KR 1019990011587 A KR1019990011587 A KR 1019990011587A KR 19990011587 A KR19990011587 A KR 19990011587A KR 100318317 B1 KR100318317 B1 KR 100318317B1
Authority
KR
South Korea
Prior art keywords
circuit board
bare chip
printed circuit
wiring circuit
chip mounting
Prior art date
Application number
KR1019990011587A
Other languages
English (en)
Other versions
KR20000065371A (ko
Inventor
서정윤
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990011587A priority Critical patent/KR100318317B1/ko
Publication of KR20000065371A publication Critical patent/KR20000065371A/ko
Application granted granted Critical
Publication of KR100318317B1 publication Critical patent/KR100318317B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 베어 칩 실장 인쇄회로기판에 관한 것으로서, 내부 배선회로 전도층을 포함하는 다층 배선회로 기판과, 관통된 복수개의 패드를 갖는 베어 칩 부와, 상기 패드의 측벽에 형성된 메탈라인과, 상기 메탈라인과 상기 다층 배선회로 기판을 전기적으로 연결하는 SnPb 필렛(Fillet)을 구비한다. 따라서, 본 발명은 공정이 간단하고 전자장치의 크기를 줄일 수 있어 최소화 및 경량화를 실현 가능하다는 잇점이 있다.

Description

베어 칩 실장 인쇄회로기판{Bare Chip Mounting Printed Circuit Board}
본 발명은 베어 칩 실장 인쇄회로기판에 관한 것으로서, 특히, 와이어를 사용하지 않음으로서 공정의 단순화 및 전자장치의 크기를 줄일 수 있도록 한 베어 칩 실장 인쇄회로기판에 관한 것이다.
도 1은 종래 기술에 따른 베어 칩 실장 인쇄회로기판의 구조의 주요부(Major Component)를 보여주는 단면도이다.
도 1을 참조하면, 인쇄회로기판(PCB) (10)은 절연층(11)과 배선회로(Wiring Circuit) 전도층(12)를 교번적으로 적층하여 임의의 층 수(Number of Layers)를 형성하여 만들어진다. 베어 칩 부(Bare Chip Part)(1)는 인쇄회로기판(10)에 배열되며,접착제(Adhesive)(2)로서 인쇄회로기판(10)에 고정된다. 인쇄회로기판(10)의 배선회로 전도층(12) 과 베어 칩 부(1)는 와이어(Wire)(3)를 사용 하여 와이어 본딩에 연결된다. 최종적으로 유동 방지 프레임(Flow Stop Frame)(14)이 연결부위 주위에 형성되며, 베어 칩 부(1)는 봉입수지(Encapsulating Resin)(4)로 봉입된다.
일반적으로, 다층 인쇄회로기판에 배열된 배선회로 전도층(12)은 수십 마이크론 두께의 구리 호일(Cu Foil)등으로 이루어진다.
그러나, 상술한 종래 기술은 전자장치의 더 작은 크기에 대한 요구를 충분하게 만족할 수가 없으며, 또한 공정이 복잡하다는 등의 문제점이 있었다.
따라서, 본 발명의 목적은 종래와 같이 와이어를 사용하지 않으므로서 전자장치의 크기를 줄일 수 있는 베어 칩 실장 인쇄회로기판을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 베어 칩 실장 인쇄회로기판은 내부 배선회로 전도층을 포함하는 다층 배선회로 기판과, 관통된 복수개의 패드를 갖는 베어 칩 부와, 상기 패드의 측벽에 형성된 메탈라인과, 상기 메탈라인과 상기 다층 배선회로 기판을 전기적으로 연결하는 SnPb 필렛(Fillet)을 구비함을 특징으로 한다.
도 1은 종래 기술에 따른 베어 칩 실장 인쇄회로기판의 구조의 주요부(Major Component)를 보여주는 단면도.
도 2는 본 발명에 따른 베어 칩 실장 인쇄회로기판의 구조의 주요부(Major Component)를 보여주는 단면도.
도 3은 본 발명에 따른 베어 칩 부(Bare Chip Part)의 최종 처리 사시도.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2는 본 발명에 따른 베어 칩 실장 인쇄회로기판의 구조의 주요부(Major Component)를 보여주는 단면도이다.
도 2를 참조하면, 인쇄회로기판(60)은 절연층(61)과 배선회로 전도층(62)를 교번적으로 적층하여 임의의 층 수(Number of Layers)를 형성하여 만들어진다. 베어 칩 부(51)는 스크린 인쇄(Screen Print)공정, 칩 마운팅(Chip Mounting) 공정 및 리플로우(Reflow)공정을 거쳐 인쇄회로기판(60)에 장착된다.첫 번째 공정인 스크린 인쇄 공정은 먼저 인쇄회로기판(60)상에 겔(Gel)상태의 SnPb로 이루어진 솔더크림(Solder Cream)을 바르는 공정으로 메탈 마스크(Metal Mask)를 이용하여 베어 칩의 패드(Pad)(80)와 매칭(Matching)되는 부분에 솔더크림을 바르는 것이다.두 번째 공정인 칩 마운팅 공정은 솔더크림이 덮어진 인쇄회로기판(60)상에 베어 칩 부(51)를 배치하는 것이다.세 번째 공정인 리플로우 공정은 SnPb의 융점 온도보다 높은 220℃의 온도의 열풍으로 솔더크림을 용융시켜 베어 칩 부(51)의 패드(80)내의 측벽에 증착된 전도층인 구리(Cu), 금(Au), 니켈(Ni)등의 메탈라인(51a)과 배선회로 전도층(62)을 합금/연결하며 이어서 상온에서 굳은 상태가 되어 부착된다. 이 굳은 상태를 필렛(Fillet)(75)이라 부른다. 베어 칩 부(51)는 접착제(52)로 인쇄회로기판(60)에 고정된다. 최종적으로 유동 방지 프레임(Flow Stop Frame)(64)이 연결부위 주위에 형성되며, 베어 칩 부(51)는 봉입수지(54)로 봉입된다. 일반적으로, 다층 인쇄회로기판에 배열된 배선회로 전도층(62)은 수십 마이크론 두께의 구리 호일(Cu Foil)등으로 이루어진다.
도 3은 본 발명에 따른 베어 칩 부(51)의 최종 처리된 상태의 사시도를 나타낸 것이다.
도 3을 참조하면, 베어 칩 부(51)는 반도체 제조공정의 콘택공정에서 패드(80)부위를 트렌치 에칭방법으로 수백 마이크론 정도의 깊이만큼 식각한 다음 메탈라인(51a)으로 패드내의 측벽에 길게 증착한다. 이어서 반도체 제조 공정이 다 끝난 다음 백 그라인딩(Back Grinding) 및 소잉(Sawing)공정으로 트렌치가 생긴 패드의 빈 공간 및 빈 공간내의 베어 칩 부(51)의 측벽에 형성된 메탈라인(51a)을 노출시킨다.
이상과 같이, 본 발명은 와이어를 사용하지 않으므로서 공정이 간단하고 전자장치의 크기를 줄일 수 있어 최소화 및 경량화를 실현 할 수 있는 효과가 있다.

Claims (1)

  1. 구리 호일(Cu Foil)등으로 이루어지는 내부 배선회로의 전도층을 포함하는 다층 배선회로 기판과,
    트렌치공정 및 백 그라인딩 공정 및 소잉 공정으로 형성되는 관통된 복수개의 패드를 갖는 베어 칩 부와,
    구리(Cu), 금(Au), 니켈(Ni)등으로 이루어져 상기 패드의 측벽에 형성된 메탈라인과,
    상기 메탈라인과 상기 다층 배선회로 기판을 전기적으로 연결하는 SnPb 필렛(Fillet)을 구비하는 베어 칩 실장 인쇄회로기판.
KR1019990011587A 1999-04-02 1999-04-02 베어 칩 실장 인쇄회로기판 KR100318317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990011587A KR100318317B1 (ko) 1999-04-02 1999-04-02 베어 칩 실장 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990011587A KR100318317B1 (ko) 1999-04-02 1999-04-02 베어 칩 실장 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20000065371A KR20000065371A (ko) 2000-11-15
KR100318317B1 true KR100318317B1 (ko) 2001-12-22

Family

ID=19578631

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990011587A KR100318317B1 (ko) 1999-04-02 1999-04-02 베어 칩 실장 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100318317B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843232B1 (ko) * 2007-01-23 2008-07-02 삼성전자주식회사 측면패드를 구비하는 칩, 그 제조방법 및 그 칩을 이용한패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5872871U (ja) * 1981-11-11 1983-05-17 シャープ株式会社 電子部品
JPH0332096A (ja) * 1989-06-29 1991-02-12 Seiko Epson Corp 電子受動素子の実装構造
KR910013522A (ko) * 1989-12-02 1991-08-08 한형수 세라믹 리드레스 칩 캐리어(Ceramic Leadless Chip Carrier)
JPH04129290A (ja) * 1990-09-20 1992-04-30 Nec Corp 混成集積回路装置
JPH0637438A (ja) * 1992-07-16 1994-02-10 Sanyo Electric Co Ltd 混成集積回路
JPH0864938A (ja) * 1994-08-25 1996-03-08 Sharp Corp チップ型電子部品の接続方法
JPH08279532A (ja) * 1995-04-05 1996-10-22 Toshiba Corp リードレスチップキャリア型電子部品
JPH10209618A (ja) * 1997-01-16 1998-08-07 Sanken Electric Co Ltd 回路基板装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5872871U (ja) * 1981-11-11 1983-05-17 シャープ株式会社 電子部品
JPH0332096A (ja) * 1989-06-29 1991-02-12 Seiko Epson Corp 電子受動素子の実装構造
KR910013522A (ko) * 1989-12-02 1991-08-08 한형수 세라믹 리드레스 칩 캐리어(Ceramic Leadless Chip Carrier)
JPH04129290A (ja) * 1990-09-20 1992-04-30 Nec Corp 混成集積回路装置
JPH0637438A (ja) * 1992-07-16 1994-02-10 Sanyo Electric Co Ltd 混成集積回路
JPH0864938A (ja) * 1994-08-25 1996-03-08 Sharp Corp チップ型電子部品の接続方法
JPH08279532A (ja) * 1995-04-05 1996-10-22 Toshiba Corp リードレスチップキャリア型電子部品
JPH10209618A (ja) * 1997-01-16 1998-08-07 Sanken Electric Co Ltd 回路基板装置及びその製造方法

Also Published As

Publication number Publication date
KR20000065371A (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
EP1952440B1 (en) Metal cuboid semiconductor device and method
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US7176062B1 (en) Lead-frame method and assembly for interconnecting circuits within a circuit module
US6586834B1 (en) Die-up tape ball grid array package
JP2002170906A (ja) 半導体装置及び半導体装置の製造方法
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
JP5173758B2 (ja) 半導体パッケージの製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US6403460B1 (en) Method of making a semiconductor chip assembly
JP3660663B2 (ja) チップパッケージの製造方法
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
US20060006504A1 (en) Multilayer leadframe module with embedded passive component and method of fabricating the same
US20070267759A1 (en) Semiconductor device with a distributed plating pattern
KR101394647B1 (ko) 반도체 패키지 및 그 제조방법
KR100318317B1 (ko) 베어 칩 실장 인쇄회로기판
JP3549316B2 (ja) 配線基板
JP3912445B2 (ja) 半導体装置
JP3634709B2 (ja) 半導体モジュール
JP2722451B2 (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JP3576228B2 (ja) 表面実装型半導体装置
JPH06112395A (ja) 混成集積回路装置
JP2946361B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee