JP6589990B2

JP6589990B2 - プローブカード用積層配線基板およびこれを備えるプローブカード

Info

Publication number: JP6589990B2
Application number: JP2017543539A
Authority: JP
Inventors: 酒井　範夫; 範夫酒井; 川上　弘倫; 弘倫川上; 竹村　忠治; 忠治竹村; 喜人大坪
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2015-09-30
Filing date: 2016-09-29
Publication date: 2019-10-16
Anticipated expiration: 2036-09-29
Also published as: JPWO2017057542A1; WO2017057542A1

Description

本発明は、セラミック層を有する積層配線基板およびこの積層配線基板を用いたプローブカードに関する。

従来、半導体素子の電気的な検査に用いられるプローブカードでは、プローブピンとマザー基板の再配線を行うために積層配線基板が用いられる。この種の積層配線基板のなかに、複数のセラミック層が積層されてなるセラミック基板がある。また、近年の半導体素子の狭ピッチ化に伴い、セラミック基板上に薄膜配線部をさらに設け、微細な配線を形成するものがある。

例えば、図５に示すように、特許文献１に記載のセラミック配線基板１００は、複数のセラミック絶縁層１０１ａが積層されてなるセラミック層１０１と、複数の絶縁樹脂層１０２ａが積層されてなる樹脂層１０２とを備え、セラミック層１０１上に樹脂層１０２が積層された構造となる。樹脂層１０２は、絶縁樹脂層１０２ａと配線層１０３が交互に積層され、絶縁樹脂層１０２ａの上下に位置する各配線層１０３間がビア導体１０４で接続される。また、最下層の絶縁樹脂層１０２ａに形成されたビア導体１０４と、セラミック配線基板１００の上面に露出した内部配線１０５の端部とが電気的に接続される。

セラミック層１０１の上面に、ビア導体１０４と内部配線１０５との接続部を離間して取り囲むように凸部１０９が形成される。凸部１０９は、絶縁樹脂層１０２ａを形成する樹脂よりもヤング率の大きい材料で形成される。

このような配線基板によれば、ビア導体１０４と内部配線１０５の端部との接続部は、ヤング率が大きい材料で形成された凸部１０９によって周囲を取り囲まれて保護される。これにより、当該接続部に加わる熱応力が低減され、断線の可能性が低減され信頼性が高まる。

特開２０１１−１０８９５９号公報（段落００２７〜００３０、図１等参照）

プローブカードに用いられる積層配線基板は数ｍｍ程度の厚さが必要な場合がある。樹脂層は、ポリイミド等の樹脂を積層した薄膜状の層であり、この樹脂層を厚くすることはコストの面などから困難である。そのため、セラミック層を厚くして、積層配線基板を形成することが考えられる。

しかしながら、積層配線基板を所定の厚さに形成するためにセラミック層の積層数を増加させると、積層された上下のセラミックグリーンシート間で互いに位置がずれる、いわゆる積層ずれが発生したり、積層配線基板の平坦性が損なわれるリスクが高くなる。また、積層配線基板をカットする際に、セラミック層の厚さのためにカットが困難になり、チッピング等の不具合が発生する可能性がある。さらに、これらの積層配線基板を用いたプローブカードは、使用時に高周波電流が流れて発熱し、高温によりプローブカードが変形するおそれがある。

本発明は、上記した課題に鑑みてなされたものであり、セラミック層の厚さの増加に伴って生じうる積層ずれやチッピング等の不具合の発生を低減し、積層配線基板の放熱性の向上を図ることを目的とする。

上記した目的を達成するために、本発明の一態様に係るプローブカード用積層配線基板は、複数のプローブピンが接続されるプローブカード用積層配線基板において、複数のセラミック層が積層されてなるセラミック積層部を有し、一方主面に前記複数のプローブピンが接続されるコア基板と、前記コア基板の他方主面と反対面が平坦化および厚さ調整のために研磨され、前記コア基板の前記他方主面に積層された第１樹脂部と、前記第１樹脂部の内部に埋設され、前記複数のプローブピンと電気的に接続される金属ピンとを備えることを特徴とする。

この構成によると、第１樹脂部に厚さを持たせることで、積層配線基板は所定の厚さを維持しつつ、セラミック積層部を薄く形成することができる。なお、第１樹脂部はコア基板の他方主面と反対面の研磨により、厚さの調節が可能である。このため、セラミック積層部の厚さに起因する積層ずれの発生を低減することができるとともに、積層配線基板の焼成やカットが容易となる。また、ビア導体よりも熱伝導率の高い金属ピンを使用することで、積層配線基板の放熱性を向上させることができ、プローブカードの使用時の基板の温度上昇を防ぐことができる。さらにプローブカード用積層配線基板として重要な基板の平坦性も、金属ピンおよび第１樹脂部の研磨により確保する事が出来る。

また、前記コア基板は、前記セラミック積層部における前記第１樹脂部側の面と対向する面に積層された第２樹脂部をさらに備え、前記第２樹脂部において、前記第１樹脂部側の面と対向する面が、前記コア基板の前記一方主面をなすことを特徴としていてもよい。この場合、例えば、第２樹脂部を微細な配線形成が可能なポリイミドなどの樹脂で形成すると、配線の細線化が容易になる。また、プローブカードは検査対象の半導体素子に何度も接触させるが、セラミック積層部に第２樹脂部を積層することで、その応力や衝撃を緩和させることができ、積層配線基板の変形を防止することができる。

また、前記第１樹脂部に部品が内蔵されていてもよい。バイパスコンデンサ等の部品は検査中に発生するノイズの除去能力の向上を図る上で、プローブピンの近傍に配置することが望ましいが、従来では、このような部品が、プローブピンから離れたマザー基板上に配置されることが多かった。そこで、バイパスコンデンサ等の部品を前記コア基板に積層された第１樹脂部に内蔵することにより、従来よりもプローブピンに近い位置に部品を配置することができる。また、従来マザー基板へ実装していた部品を積層配線基板に内蔵させることで、マザー基板の実装領域を節約することができる。

また、前記コア基板の内部に形成されるビア導体を備え、前記金属ピンの軸心と垂直な方向の断面積が、前記ビア導体の軸心と垂直な方向の断面積よりも大きくてもよい。この場合、第１樹脂部に配設された金属ピンは、セラミック積層部に配設されたビア導体よりも太い柱状の導体であり、金属ピンの電気抵抗率はビア導体の電気抵抗率よりも小さい。したがって、第１樹脂部の配線を金属ピンで形成することで、積層配線基板全体の電気抵抗が下がり、マザー基板とプローブピンとを低抵抗で接続することができる。また、金属ピン周囲に樹脂を備えた構造により、プローブとして使用時に多層配線基板がＩＣに接触する際に接触によってかかる応力を緩和する事が出来る。

また、前記第１樹脂部における前記コア基板側の面と対向する面に形成され、前記金属ピンの前記一方の端面に接続されるパッド電極を備えていてもよい。この場合、積層配線基板とマザー基板は半田により接続されるが、金属ピンの端面にパッド電極を設けることで、金属ピンの端面に直接めっきを施すよりもパッド電極にめっきが付着し易いため、半田付け性が向上し、積層配線基板とマザー基板の接続信頼性が向上する。また、パッド電極を大きくすることで、積層配線基板をマザー基板と接続する際の位置合わせを容易に行うことができる。

また、上記の積層配線基板を、被検査物の電気検査を行うプローブカードに使用するのが好ましい。こうすると、耐久性が高く、かつ、マザー基板との接続信頼性の高いプローブカードを提供することができる。

本発明によれば、プローブカード用積層配線基板の全体の厚さを維持しつつ、セラミック積層部は薄く形成することができるため、セラミック積層部が厚いことによって発生する積層ずれを低減することができるとともに、積層配線基板のカット時や焼成時の問題を解決することができる。さらに、樹脂部に金属ピンを配置することにより、積層配線基板の放熱性が向上し、プローブカード使用時の基板の温度上昇を防ぐことができる。

本発明の第１実施形態にかかるプローブカードの断面図である。図１のプローブカード用積層配線基板の断面図である。本発明の第２実施形態にかかる積層配線基板の断面図である。本発明の第３実施形態にかかる積層配線基板の断面図である。従来の積層配線基板の断面図である。

＜第１実施形態＞
本発明の一実施形態にかかるプローブカード１について、図１、図２を参照して説明する。なお、図１はプローブカード１の断面図、図２は図１のプローブカード１に搭載される積層配線基板３ａの断面図である。

この実施形態にかかるプローブカード１は、図１に示すように、マザー基板２と、該マザー基板２の一方主面に実装された積層配線基板３ａと、一端が積層配線基板３ａに接続される複数のプローブピン５と、各プローブピン５を支持するプローブヘッド４と、プローブヘッド４を固定するカバー体３２とを備え、例えば、半導体素子などの被検査物５０の電気検査に使用される。

マザー基板２は、一方主面に積層配線基板３ａを実装するための複数の実装電極６が形成されるとともに、他方主面に外部接続用の複数の外部電極７が形成される。ここで、各実装電極６は、マザー基板の内部に形成された配線電極３０や複数のビア導体３１により所定の外部電極７に接続される。マザー基板２は、例えば、ガラスエポキシ樹脂などで形成されている。なお、各プローブピン５を保持するプローブヘッド４は、マザー基板２に固定されたカバー体３２に固定される。

積層配線基板３ａは、コア基板８と、コア基板８に積層された第１樹脂部９と、第１樹脂部９の内部に配設された複数の金属ピン１２とを備える。コア基板８は、第１樹脂部９側に配置されたセラミック積層部１０と、セラミック積層部１０におけるマザー基板２側の主面１４と反対側の主面１９に積層された第２樹脂部１８とを有する。このとき、セラミック積層部１０は、セラミック層１０ａと配線層１０ｂが交互に積層されて形成される。なお、各セラミック層１０ａは、例えば、ホウケイ酸系ガラスを含有するセラミック（たとえば、アルミナ）を主成分とする低温同時焼成セラミック（ＬＴＣＣ）、高温焼成セラミック（ＨＴＣＣ）など、種々のセラミックで形成することができる。また、この実施形態では、セラミック積層部１０が、４つのセラミック層１０ａと３つの配線層１０ｂとで形成されているが、これらの層数は適宜変更することができる。

セラミック積層部１０の各配線層１０ｂには、各種配線電極１５が形成されている。また、各セラミック層１０ａには、異なる配線層１０ｂに形成された配線電極１５同士を接続する複数のビア導体１６が形成される。各配線電極１５および各ビア導体１６はそれぞれ、Ｃｕ、Ａｇ、Ａｌ等の金属で形成される。各配線層１０ｂに形成される各種配線電極１５は、例えば、上記金属（Ｃｕ、Ａｇ、Ａｌ等）を含有する導電性ペーストを用いたスクリーン印刷などで形成される。

第２樹脂部１８は、複数の樹脂層１８ａからなる積層体であり、セラミック積層部１０のマザー基板２側と反対側の主面１９に積層される。ここで、セラミック積層部１０の主面１９と反対側に位置する、第２樹脂部１８の主面１１には、各プローブピン５が接続される複数の接続電極２１が形成される。なお、各接続電極２１は、例えば、Ｃｕ等で形成された下地電極と、該下地電極上にＮｉ／Ａｕめっきが施されてなる表面電極とでそれぞれ形成することができる。

各樹脂層１８ａには、各種配線電極２０および複数のビア導体２２が形成される。この場合、各配線電極２０は、例えば、樹脂層１８ａの主面に、下地電極としてのＴｉ膜をスパッタ等により成膜し、同じくスパッタ等によりＴｉ膜上にＣｕ膜を成膜する。そして、Ｃｕ膜上に、電解または無電解めっきにより、同じくＣｕ膜を成膜することで形成することができる。なお、セラミック積層部１０に形成された各配線電極１５は、スクリーン印刷などで形成されるため厚膜パターンとなるのに対して、第２樹脂部１８に形成された各配線電極２０は、スパッタ等で成膜されるため薄膜パターンとなる。また、第２樹脂部１８に形成された各配線電極２０は、フォトリソグラフィ加工で細線化される。

各接続電極２１は、マザー基板２の他方主面に形成された複数の外部電極７にそれぞれ電気的に接続される。具体的には、図１および図２に示すように、各接続電極２１は、それぞれ、第２樹脂部１８に形成された各配線電極２０および各ビア導体２２、セラミック積層部１０に形成された各配線電極１５および各ビア導体１６、マザー基板２に形成された配線電極３０および各ビア導体３１等を介して所定の各外部電極７に接続される。

第１樹脂部９は、コア基板８のマザー基板２側の主面１４に積層され、主面１４と対向する反対面１３を有する。第１樹脂部９は、各金属ピン１２をコア基板８の厚み方向に立設し、これらを固定した後、各金属ピン１２を覆うように樹脂を積層し、硬化した後、厚さの調整と金属ピン１２の頭出しのために、第１樹脂部９のうち主面１４との反対面１３を研磨して成形する。第１樹脂部９には、例えばエポキシ樹脂などの樹脂を使用することができる。また、第１樹脂部９の成形には、塗布方式、印刷方式、トランスファモールド方式、コンプレッションモールド方式などの技術を用いることができる。第１樹脂部９の反対面１３とマザー基板２とは、半田により接続される。

複数の金属ピン１２は、コア基板８のマザー基板２側の主面１４に設けられた複数の電極１７に接合するように第１樹脂部９に配設され、コア基板８の配線層１０ｂにより各プローブピン５と電気的に接続される。各金属ピン１２は、例えば、Ｃｕ、Ａｇ、Ａｌ等の金属で形成された線材をせん断加工するなどして形成することができる。また、第１樹脂部９の反対面１３における各金属ピン１２の露出部分である端面１２ａにはめっき処理が施されていてもよい。

また、この実施形態では各金属ピン１２の軸心（長さ方向）と垂直な方向の断面積が、各ビア導体１６の軸心と垂直な方向の断面積よりも大きく形成される。各電極１７は、各金属ピン１２の前記断面積の大きさに合わせてコア基板８の主面１４に形成され、各金属ピン１２は各電極１７に接合するように配設される。各電極１７は、Ｃｕ、Ａｇ、Ａｌ等の金属で形成される。なお、各金属ピン１２の断面積の大きさは、ビア導体１６の断面積と同じにする等、適宜変更が可能である。

したがって、上記した実施形態によれば、積層配線基板３ａに第１樹脂部９を設けることによって、積層配線基板３ａを所定の厚さで形成しつつ、セラミック積層部１０の厚さを抑えることができる。なお、図１、図２には、セラミック積層部１０よりも第１樹脂部９のほうが薄い構成が示されているが、セラミック積層部１０よりも第１樹脂部９のほうが厚く形成されていてもよい。または、セラミック積層部１０と第２樹脂部１８の合計厚みよりも、第１樹脂部９の厚みを大きくしてもよい。本実施形態によると、セラミック積層部１０の厚さを抑えることができるため、セラミック積層部１０の厚さが増加することに起因する積層ずれの発生を低減することができるとともに、積層配線基板３ａの焼成やカットが容易となるため、製造コストを下げることができる。また、積層配線基板３ａのマザー基板２との接続をマザー基板２との熱膨張係数の差が小さい第１樹脂部９側で行うことができるため、積層配線基板３ａとマザー基板２との接続信頼性の向上を図ることができる。さらに、第１樹脂部９を研磨することで積層配線基板３ａの厚さの調整を行うことができるため、セラミック積層部１０を研磨して厚さの調整を行う従来の方法よりも研磨加工が容易になる。

また、各金属ピン１２は、コア基板８内部の各ビア導体１６よりも熱伝導率が高いため、積層配線基板３ａの放熱性の向上を図ることができ、プローブカード使用時の積層配線基板３ａの温度上昇を防ぐことができる。さらに、各金属ピン１２の電気抵抗率は各ビア導体１６の電気抵抗率よりも小さいため、第１樹脂部９の配線をビア導体で形成する場合と比較して、積層配線基板３ａ全体の電気抵抗が下がり、マザー基板２と各プローブピン５とを低抵抗で接続することができる。また、各金属ピン１２の断面積を各ビア導体１６の断面積よりも大きく形成することで、積層配線基板３ａの電気抵抗をさらに下げることができる。

さらに、コア基板８に第２樹脂部１８を設けることで、配線の細線化が容易になるため、端子ピッチが狭い半導体素子の電気検査に対応可能な積層配線基板３ａを提供することができる。また、セラミック積層部１０の両主面１４、１９に第１樹脂部９および第２樹脂部１８を積層することで、両樹脂部９、１８を緩衝材として機能させ、プローブカード使用時の物理的接触による応力や衝撃を緩和させることができる。したがって、セラミック積層部１０の変形や破損を低減し、積層配線基板３ａの耐久性を向上させることができるとともに、各配線電極１５の断線の発生を低減することができる。

＜第２実施形態＞
本発明の第２実施形態にかかる積層配線基板３ｂについて、図３を参照して説明する。なお、図３は積層配線基板３ｂの断面図である。

この実施形態にかかる積層配線基板３ｂが、図１、図２を参照して説明した第１実施形態と異なるところは、図３に示すように、第１樹脂部９に部品２３が内蔵されていることである。その他の構成は第１実施形態の積層配線基板３ａと同じであるため同一符号を付すことにより説明を省略する。

この場合、コア基板８の一方の主面１４に部品２３が実装され、部品２３は第１樹脂部９に内蔵された構成となっている。部品２３は、例えば、チップコンデンサ、チップインダクタ、チップ抵抗、ヒューズチップ等で構成される。なお、この実施形態では、部品２３が、電源ラインとグランドとを接続するバイパスコンデンサ（チップコンデンサ）で構成されている。

このように、部品２３を第１樹脂部９に内蔵すると、従来のようにマザー基板２に実装するよりも、各プローブピン５に近い位置に部品２３を配置できるため、検査中に発生するノイズの除去能力の向上を図ることができる。また、従来はマザー基板２へ実装していた部品を積層配線基板３ｂに内蔵させることで、マザー基板２の実装領域を小さくすることができるため、プローブカード１の小型化を図ることができる。

＜第３実施形態＞
本発明の第３実施形態にかかる積層配線基板３ｃについて、図４を参照して説明する。なお、図４は積層配線基板３ｃの断面図である。

この実施形態にかかる積層配線基板３ｃが、図１、図２を参照して説明した第１実施形態と異なるところは、図４に示すように、各金属ピン１２の端面１２ａにパッド電極２４を設けたことである。その他の構成は第１実施形態の積層配線基板３ａと同じであるため同一符号を付すことにより説明を省略する。

この場合、第１樹脂部９の反対面１３の各金属ピン１２の端面１２ａを覆うように、複数のパッド電極２４が配置される。各パッド電極２４は、接続される各金属ピン１２の端面１２ａよりも大きく形成される。なお、各パッド電極２４は、めっきにより形成してもよいし、導電性ペーストにめっき処理を施したものでもよい。また、第１樹脂部９の反対面１３に他の電極が設けられていてもよい。

上記した実施形態によれば、各金属ピン１２の端面１２ａを各パッド電極２４で覆うことにより、各金属ピン１２の端面１２ａに直接めっきを施す場合と比較して、各パッド電極２４にめっきが付着し易いため、半田付け性の向上を図ることができる。また、各パッド電極２４を各金属ピン１２の端面１２ａよりも大きく形成することで、積層配線基板３ｃとマザー基板２の接続信頼性が向上するとともに、積層配線基板３ｃをマザー基板２と接続する際の位置合わせを容易に行うことができる。

なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した実施形態では、コア基板８はセラミック積層部１０と第２樹脂部１８とを有しているが、第２樹脂部１８の部分もセラミックで形成していてもよい。

本発明は、被検査物の電気検査に使用される種々のプローブカードに広く適用することができる。

１プローブカード
３ａ〜３ｃ積層配線基板
５プローブピン
８コア基板
９第１樹脂部
１０セラミック積層部
１０ａセラミック層
１２金属ピン
１８第２樹脂部
１８ａ樹脂層
２３部品
２４パッド電極

Claims

複数のプローブピンが接続されるプローブカード用積層配線基板において、
複数のセラミック層が積層されてなるセラミック積層部を有し、一方主面に前記複数のプローブピンが接続されるコア基板と、
前記コア基板の他方主面と反対面が平坦化および厚さ調整のために研磨され、前記コア基板の前記他方主面に積層された第１樹脂部と、
前記第１樹脂部の内部に埋設され、前記複数のプローブピンと電気的に接続される金属ピンと
を備えることを特徴とするプローブカード用積層配線基板。
前記コア基板は、前記セラミック積層部における前記第１樹脂部側の面と対向する面に積層された第２樹脂部をさらに備え、
前記第２樹脂部において、前記第１樹脂部側の面と対向する面が、前記コア基板の前記一方主面をなすことを特徴とする請求項１に記載のプローブカード用積層配線基板。
前記第１樹脂部に部品が内蔵されていることを特徴とする請求項１または２に記載のプローブカード用積層配線基板。
前記コア基板の内部に形成されるビア導体を備え、
前記金属ピンの軸心と垂直な方向の断面積が、前記ビア導体の軸心に垂直な方向の断面積よりも大きいことを特徴とする請求項１ないし３のいずれかに記載のプローブカード用積層配線基板。
前記第１樹脂部における前記コア基板側の面と対向する面に形成され、前記金属ピンの前記一方の端面に接続されるパッド電極を備えることを特徴とする請求項１ないし４のいずれかに記載のプローブカード用積層配線基板。
請求項１ないし５のいずれかに記載のプローブカード用積層配線基板を備え、被検査物の電気検査を行うことを特徴とするプローブカード。