JP2004228103A - 配線基板 - Google Patents

Abstract

【課題】第２主面側に突設する導電性のピンを狭ピッチで配置でき且つかかる接続ピンとコア基板を貫通するスルーホール導体との間の電気的特性を良好ならしめ得る配線基板を提供する。
【解決手段】セラミックからなる複数の絶縁層３，５，７を含み表面４および裏面９を有するコア基板２と、かかるコア基板２の表面４上方に形成したビルドアップ層ＢＵと、上記コア基板２における表面４と裏面９との間を貫通するスルーホール１０と、当該スルーホール１０に形成されたスルーホール導体１１と、を備え、かかるスルーホール導体１１におけるコア基板２の裏面９側の端部には配線層１５が形成されると共に、かかる配線層１５の裏面側に導電性のピン３０が上記スルーホール１０とほぼ同軸心にしてハンダ３６付けなどにより接続されている、配線基板１。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、コア基板の片面（表面）のみにビルドアップ層を有する配線基板に関する。
【０００２】
【従来の技術】
近年、図６（Ａ）に示すように、低コスト化の要請にてコア基板の片面（表面）にのみビルドアップ層を形成した配線基板８０が求められている。かかる配線基板８０は、図６（Ａ）に示すように、セラミック製の絶縁層８１ａ，８１ｂ，８１ｃおよびこれらの間の配線層８６，８７を含むコア基板８１と、その表面８２の上方に形成した配線層８８，９１，９４および樹脂絶縁層８９，９２，９５を交互に積層して形成したビルドアップ層と、コア基板８１の裏面８３の下方に形成した配線層９７および樹脂絶縁層（ソルダーレジスト層）９８と、を備えている。
上記コア基板８１は、その表面８２と裏面８３との間を貫通するスルーホール８５内にスルーホール導体８４を形成している。かかるスルーホール導体８４は、その上端において配線層８８と、その下端において配線層９７と、更にその中間において配線層８６，８７とそれぞれ個別に接続されている。
【０００３】
図６（Ａ）に示すように、コア基板８１の表面８２上方でビルドアップ層を形成している配線層８８，９１，９４間は、樹脂絶縁層８９，９２に形成したフィルドビア導体９０，９３により接続される。また、最上層の配線層９４上の所定の位置には、最上層の樹脂絶縁層（ソルダーレジスト層）９５を貫通し、且つ第１主面９５ａよりも高く突出するハンダバンプ９６が複数形成されている。これらのハンダバンプ９６は、第１主面９５ａ上に搭載する図示しないＩＣチップなどの接続端子と個別に接続される。
【０００４】
一方、図６（Ａ）に示すように、コア基板８１の裏面８３の下方に形成した樹脂絶縁層９８には、第２主面９８ａ側に開口する開口部９９が形成されている。
図６（Ｂ）に拡大して示すように、開口部９９の底面には配線層９７から延びた配線９７ａが露出する。かかる配線９７ａには、ハンダ１０６を介して導電性のピン（接続端子）１００が接続される。即ち、ピン１００の上端の大径部１０４を配線９７ａに接触した状態で、大径部１０４と配線９７ａとをハンダ１０６により接合している。円柱形の先端部１０２を有するピン１００は、配線基板８０自体を搭載する図示しないマザーボードやインターポーザとの接続に用いられる。
【０００５】
しかしながら、配線基板８０では、図６（Ｂ）に示すように、スルーホール導体８４とピン１００とを左右方向にずらして形成しているため、第２主面９８ａ側に配置すべき複数のピン１００同士間のピッチ（間隔）が制限される。この結果、所要数のピン１００を配置できない、という問題があった。
また、スルーホール導体８４とピン１００との間には、配線層９７から延びる配線９７ａが位置しているため、両者間の距離が長くなる。このため、スルーホール導体８４とピン１００との間で、抵抗やループインダクタンスが生じるなどの電気的特性の低下を招く、という問題もあった。
【０００６】
【発明が解決すべき課題】
本発明は、以上により説明した従来の技術における問題点を解決し、一方の面（第２主面）側に突設する導電性のピンを狭ピッチで配置でき且つかかるピンとコア基板を貫通するスルーホール導体との間の電気的特性を良好ならしめ得る配線基板を提供する、ことを課題とする。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するため、コア基板を貫通するスルーホール導体と第２主面側に突設する導電性のピンとの距離を可及的に縮小すること、に着想して成されたものである。
即ち、本発明の配線基板（請求項１）は、セラミックからなり且つ表面および裏面を有するコア基板と、上記コア基板の表面上方に形成したビルドアップ層と、上記コア基板における表面と裏面との間を貫通するスルーホールと、当該スルーホールに形成されたスルーホール導体と、を備え、かかるスルーホール導体におけるコア基板の裏面側の端部には配線層が形成されると共に、かかる配線層の裏面側に導電性のピンが上記スルーホールとほぼ同軸心にして接続されている、ことを特徴とする。
【０００８】
これによれば、平面視において、スルーホール導体と導電性のピンとがほぼ同軸心に位置し且つ最短距離で導通することになる。この結果、配線基板の第２主面側に所要数のピンを狭ピッチで配置できるため、配線の高密度化や高性能化の要請に容易に対応することが可能となる。また、スルーホール導体と導電性のピンとが最短距離により導通するため、両者間における抵抗やループインダクタンスが生じにくくなるなどの電気的特性を向上させることも可能となる。
【０００９】
尚、コア基板には、複数のセラミック絶縁層とこれらの間に位置する配線層とからなる多層配線基板の他、単一のセラミック絶縁層の形態なども含まれる。
また、導電性のピンは、大径部の頂面が球面状のものも含み、Ｃｕ−２．３ｗｔ％Ｆｅ−０．０３ｗｔ％Ｐなどの銅系合金または鉄系合金からなる。且つ、かかるピンの接続には、Ｓｎ−Ｓｂ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｐｂ−Ｓｎ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系などの低融点合金のハンダ（ロウ材）が用いられる。更に、本発明において、ビルドアップ層とは、コア基板の表面上方に交互に形成された複数の絶縁層および複数の配線層を指称する。かかるビルドアップ層における絶縁層は、樹脂を主成分とする素材からなる。
【００１０】
付言すれば、本発明には、前記導電性のピンは、その一端に大径部を有すると共に、かかる大径部が前記配線層にハンダ付けされている、配線基板を含めことも可能である。これによる場合、上記ピンと配線層とを広い面積で面接触させた状態でハンダ付けできるため、かかるピンを確実に配線層にハンダ付けなどで接続できると共に、ハンダ付け作業も少ないハンダなどにより容易に行うことが可能となる。
【００１１】
【発明の実施の形態】
以下において本発明の実施に好適な形態を図面と共に説明する。
図１は、本発明の配線基板１の主要部における断面を示す。
配線基板１は、図１に示すように、セラミック製の絶縁層３，５，７を含むコア基板２と、その表面４の上方に形成したビルドアップ層ＢＵと、コア基板２の裏面９の下方に形成した配線層１５および絶縁層１７と、を備えている。上記コア基板２は、主にアルミナ製で厚みが約０．２ｍｍの平面視にてほぼ正方形を呈する絶縁層３，５，７およびこれらの間に位置する配線層１２，１３からなる。かかる配線層１２，１３は、焼成したＡｇ、Ｃｕ、Ａｕ、ＭｏまたはＷなど（本実施形態ではＷ）からなる。
【００１２】
かかるコア基板２には、その表面４と裏面９との間を貫通する直径約２５０μｍの複数のスルーホール１０が穿孔され、かかるスルーホール１０に沿って、焼成したＡｇ、Ｃｕ、Ａｕ、ＭｏまたはＷなど（本実施形態ではＷ）からなるスルーホール導体１１が形成されている。かかるスルーホール導体１１は、その中間で配線層１２，１３と接続されている。
尚、コア基板２の絶縁層３，５，７を形成するセラミックには、シリカ、窒化アルミニウム、ガラスセラミック、ムライト、あるいは約１０００℃以下の比較的低温で焼成可能な低温焼成セラミックを用いることもできる。
【００１３】
図１に示すように、コア基板２の表面４には、焼成したＡｇ、Ｃｕ、Ａｕ、Ｍｏ、またはＷなど（本実施形態ではＷ）からなる所定パターンの配線層１４が形成され、かかる配線層１４はスルーホール導体１１の上端と接続されている。かかる配線層１４を含むコア基板２の表面４の上方には、シリカフィラなどの無機フィラを含むエポキシ樹脂からなる絶縁層１６，２２，２６と銅メッキからなる配線層２０，２５とが交互に積層され、このうち絶縁層２６以外はビルドアップ層ＢＵを形成している。尚、絶縁層１６，２２の厚みは約３０μｍ、最上層の絶縁層（ソルダーレジスト層）２６の厚みは約２５μｍ、配線層１４，２０，２５の厚みは約１５μｍである。
【００１４】
図１に示すように、絶縁層１６，２２には、配線層１４，２０，２５間を導通するフィルドビア導体１８，２４が形成されている。また、最上層の配線層２５の上には、絶縁層２６を貫通し且つ配線基板１の表面である第１主面２７よりも高く突出する複数のハンダバンプ（ＩＣ接続端子）２８が形成されている。かかるハンダバンプ２８は、第１主面２７上に実装するＩＣチップ（半導体素子）２９の底面に形成された図示しない接続端子と個別に接続される。かかる接続端子と各バンプ２８とは、図示しないアンダーフィル材により埋設され且つ保護される。尚、上記ハンダバンプ２８は、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｐｂ−Ｓｎ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系などの低融点合金（本実施形態では、Ｓｎ−Ａｇ系のハンダ）から形成される。
【００１５】
図１のように、コア基板２の裏面９には、焼成したＡｇ、Ｃｕ、Ａｕ、Ｍｏ、またはＷなど（本実施形態ではＷ）からなる所定パターンの配線層１５が形成され、かかる配線層１５はスルーホール導体１１の下端（端部）と接続されている。
かかる配線層１５を含むコア基板２の裏面９の下側には、シリカフィラなどの無機フィラを含むエポキシ樹脂からなり厚みが約２５μｍの絶縁層（ソルダーレジスト層）１７が形成される。
【００１６】
図１に示すように、絶縁層１７における各スルーホール導体１１の真下の位置には、第２主面１９側に開口する開口部２１がそれぞれ形成される。かかる開口部２１の底面には配線層１５が露出し、その表面には防錆のため図示しないＮｉおよびＡｕメッキ膜が被覆される。開口部２１の底面に露出する上記配線層１５の裏面側には、導電性のピン３０上端の大径部３４がハンダ３６によりハンダ付け（接続）される。かかるピン３０は、例えばＣｕ−２．３ｗｔ％Ｆｅ−０．０３ｗｔ％Ｐの銅系合金（いわゆる１９４合金）からなり、大径部３４（厚み０．２ｍｍ×直径０．６ｍｍ）および棒状の先端部３２（長さ３ｍｍ×直径０．４５ｍｍ）により構成される。また、ハンダ３６には、Ｓｎ−Ｓｂ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｐｂ−Ｓｎ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系などの低融点合金のハンダ（ロウ材）が用いられる。
【００１７】
図１に示すように、各ピン３０と各スルーホール１０とは、互いに同軸心にして配置（スルーホール１０の中心軸とピン３０の棒状の先端部３２の長手方向の中心軸とがほぼ同軸）され、且つ各ピン３０と各スルーホール導体１１の間には配線層１５のみが介在している。このため、各ピン３０と各スルーホール導体１１と最短距離で導通できるので、配線基板１の第２主面１９側に所要数のピン３０を狭ピッチで配置できる。しかも、スルーホール導体１１と導電性のピン３０とが最短距離にて導通するため、両者間における抵抗やループインダクタンスが生じにくくなるなどの電気的特性を向上させることも可能となる。
また、ピン３０やスルーホール導体１１を介して、コア基板２内の配線層１２などやビルドアップ層ＢＵの配線層２０などとマザーボードやインターポーザとの導通も容易となる。従って、配線基板１によれば、内部配線の高密度化や高性能化の要請に容易に対応することが可能となる。
【００１８】
以下において、配線基板１の製造方法を図２，３によって説明する。尚、以下においてグリーンシートの符合は、セラミック製の前記絶縁層と共通とする。
図２（Ａ）は、焼成による縮み代を含む厚みが約０．２ｍｍでアルミナを主成分とするグリーンシート３，５，７の断面を示す。
かかるグリーンシート３，５，７における所定の位置に対し、その厚み方向に沿って細径ドリルの挿入またはパンチング加工を行う。
その結果、図２（Ｂ）に示すように、グリーンシート３，５，７の表面と裏面との間を貫通する直径約２５０μｍのスルーホール１０が複数穿孔される。
次に、図２（Ｃ）に示すように、スクリーン印刷によりスキージを用いて、各スルーホール１０内にＷからなる金属粉末を含むメタライズインクを充填してスルーホール導体１１を形成する。
【００１９】
次いで、図２（Ｄ）に示すように、グリーンシート３の表面４、グリーンシート５の表面６、および、グリーンシート７の表面８と裏面９に上記同様のメタライズインクをスクリーン印刷により所定のパターンで印刷して、配線層１２〜１５を形成する。この状態で、グリーンシート３，５，７をプレスしつつ積層して図示しない焼成炉に挿入し、約１５００℃に数１０分間加熱して焼成する。
この結果、図３（Ａ）に示すように、アルミナ製の絶縁層３，５，７、焼結した配線層１２〜１５、およびビア導体１１を備えたコア基板２が形成される。
次に、図３（Ｂ）に示すように、コア基板２の表面４および裏面９に、シリカフィラなどの無機フィラを含むエポキシ樹脂フィルムを貼り付けて、絶縁層１６，１７を形成する。この際、セラミックと樹脂との密着性を得るため、コア基板２の表面４および裏面９に予めカップラー剤を塗布しておく。
【００２０】
更に、図３（Ｂ）に示すように、絶縁層１６，１７における所定の位置に、レーザ（例えば、炭酸ガスレーザ）を照射して、複数のビアホール１６ａ，開口部２１を形成する。これらのビアホール１６ａの底面には配線層１４が露出し、開口部２１の底面には、配線層１５が露出する。かかる状態で、ビアホール１６ａ内および絶縁層１６上の全面に、予めＰｄを含むメッキ触媒を被覆した後、無電界銅メッキおよび電解銅メッキを施す。
【００２１】
得られた銅メッキ層の上に、所定のパターンを有する図示しないエッチングレジストを形成した後、かかるレジストの隙間から露出する上記銅メッキ層をエッチングして除去する公知のサブトラクティブ法を施す。
その結果、図３（Ｃ）に示すように、ビアホール１６ａ内には、フィルドビア導体１８が、絶縁層１６の上には、上記レジストのパターンに倣った所定パターンを有する銅メッキの配線層２０がそれぞれ形成される。
以上と同様に、公知のビルトアップ技術（セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術など）にて、絶縁層１６および配線層２０の上に、絶縁層２２，２６および配線層２５を形成する。これにより、前記ビルドアップ層ＢＵが形成される。更に、前記ハンダバンプ（ＩＣ接続端子）２８を形成する。
【００２２】
一方、図３（Ｃ）に示すように、絶縁層１７の開口部２１に露出する配線層１５の裏面には、予めその表面にＮｉおよびＡｕメッキを施した後、溶融したＳｎ−Ｓｂ系合金からなるハンダ３６が載置される。かかるハンダ３６に対し、前記の銅系合金からなる導電性のピン３０の大径部３４を接近させ且つ挿入し、加熱処理する。その結果、前記図１に示したように、上記ピン３０は、ハンダ３６を介して配線層１５と直に接続される共に、直上のスルーホール導体１１と同軸心で且つ最短距離の位置に配置される。
以上の各工程により、前記図１に示した配線基板１を得ることができる。
尚、図３（Ａ）〜（Ｃ）に示した製造工程は、複数のコア基板２（製品単位）を多数個基板処理用治具上にセットした状態で行っても良い。
【００２３】
図４は、異なる形態の配線基板４０における主要部の断面を示す。
配線基板３０は、図４に示すように、第１〜第３の絶縁層４２，４５，４７を積層した多層基板のコア基板４１と、このコア基板４１における表面４３の上方に交互に形成され且つビルドアップ層ＢＵを含む配線層５６，６２，６５および絶縁層６０，６３，６６と、コア基板４１に形成した凹部４９とを備えている。
コア基板４１を形成する第１の絶縁層４２は、厚みが約２００〜３００μｍのガラスおよびアルミナを主成分とするガラスセラミックからなり、その中央付近には、直径約１５０μｍの複数のスルーホール５５が貫通し、かかるスルーホール５５に沿って、焼成したＡｇ、Ｃｕ、Ａｕ、Ｍｏ、またはＷなど（本実施形態ではＣｕ）からなるスルーホール導体５４が形成されている。
【００２４】
図４に示すように、第２、第３の絶縁層４５，４７は、厚みが約２００μｍのガラスおよびアルミナを主成分とするガラスセラミックからなり、その中央付近にはコア基板４１の裏面４８側に開口する凹部４９が穿設されている。かかる凹部４９は、平面視で縦・横約１４ｍｍずつのほぼ正方形を呈する。
図４の左右に示すように、凹部４９を除いた位置におけるコア基板４１の第１〜第３の絶縁層４２，４５，４７には、直径約１５０μｍで比較的長い複数のスルーホール５１が貫通し、各スルーホール５１に沿って焼成したＡｇ、Ｃｕ、Ａｕ、Ｍｏ、またはＷなど（本実施形態ではＣｕ）からなるスルーホール導体５０が形成されている。
【００２５】
また、図４に示すように、第１の絶縁層４２における裏面４４の左右には、所定パターンを有し上記同様の金属製で且つ厚みが約１５μｍの配線層５２が形成され、かかる配線層５２は、スルーホール導体５０の中間と接続している。上記裏面４４のうち凹部４９の底面に形成される配線層（電子部品接続端子）５７は、スルーホール導体５４の下端と接続される。更に、第２の絶縁層４５の裏面４６に形成される配線層５３も、スルーホール導体５０の中間と接続している。
【００２６】
また、図４に示すように、コア基板４１の表面４３には、所定パターンを有する前記同様の金属からなる配線層５６が形成され、スルーホール導体５０，５４の上端と個別に接続されている。
コア基板４１の表面４３および配線層５６の上には、シリカフィラを含むエポキシ系樹脂の絶縁層６０が形成され、且つ配線層５６上の所定の位置に銅メッキ製のフィルドビア導体６１が形成されている。絶縁層６０の上には、同様の絶縁層６３および上記ビア導体６１の上端と接続する銅メッキ製の配線層６２が形成され、かかる配線層６２上の所定の位置にフィルドビア導体６４が形成されている。同様にして、上記絶縁層６３の上には、絶縁層（ソルダーレジスト層）６６および上記ビア導体６４の上端と接続する配線層６５が形成される。以上のうち絶縁層６０，６３および配線層６２，６５は、ビルドアップ層ＢＵを形成する。
【００２７】
図４に示すように、配線層６５上の所定の位置には、第１主面（表面）６７よりも高く突出する複数のハンダバンプ（ＩＣ接続端子）６８が形成され、かかるバンプ６８は、第１主面６７上に実装するＩＣチップ（半導体素子）６９の底面における図示しない接続端子と個別に接続される。かかるバンプ６８は、前記同様の低融点合金からなり、複数のハンダバンプ６８とＩＣチップ６９の各接続端子とは、図示しないアンダーフィル材により埋設され且つ保護される。
【００２８】
また、図４に示すように、第２、第３の絶縁層４５，４７により形成される凹部４９には、複数のチップコンデンサ（電子部品）７０が挿入され且つハンダ５８を介して実装される。このコンデンサ７０は、両側面の上端に突出する電極５９を図４の前後方向に沿って複数有し、例えばチタン酸バリウムを主成分とする誘電層および内部電極となるＮｉ層を交互に積層したセラミックスコンデンサであり、３．２ｍｍ×１．６ｍｍ×０．７ｍｍのサイズを有する。かかるコンデンサ７０における上端の電極５９は、ハンダ５８を介してスルーホール導体５４の下端に位置し且つ凹部４９内に露出する配線層（電子部品接続端子）５７と接続される。尚、上記ハンダ５８も、低融点合金（Ｓｎ−Ｓｂ系ハンダなど）からなる。
【００２９】
更に、図４に示すように、コア基板４１の裏面４８および配線層７１の下方には、凹部４９の真下を除いて前記同様の厚みを有する絶縁層（ソルダーレジスト）７２が形成される。配線層７１は、スルーホール導体５０の下端（端部）と接続している。スルーホール導体５０および配線層７１のほぼ真下における絶縁層７２には、第２主面７３側に開口する開口部７４が形成され、その底面に配線層７１が露出する。かかる配線層７１の裏面には、図示しないＮｉおよびＡｕメッキ膜が被覆され、その表面には、前記同様の銅系合金からなる導電性のピン７５がハンダ付け（接続）される。具体的には、円柱形状の先端部７６を含むピン７５の上端に位置する大径部７７が、ハンダ７８によりハンダ付け（接続）される。
【００３０】
図４に示すように、各ピン７５と各スルーホール５１とは、互いに同軸心にして配置される共に、各ピン７５と各スルーホール導体５０との間には配線層７１のみが介在している。このため、各ピン７５および各スルーホール導体５０を最短距離にて導通できるので、配線基板４０の第２主面７３側に所要数のピン７５を狭ピッチで配置できる。しかも、各スルーホール導体５０とピン７５とが最短距離にて導通するため、両者間における抵抗やループインダクタンスが生じにくくなるなどの電気的特性を向上させることも可能となる。また、ピン７５やスルーホール導体５０を介して、コア基板４１内の配線層５２など、ビルドアップ層ＢＵを形成する配線層６２など、あるいは電子部品７０とマザーボードやインターポーザとの導通も容易となる。従って、配線基板４０によれば、内部配線の高密度化や高性能化の要請に容易に対応することが容易となる。
【００３１】
図５は、配線基板４０における前記コア基板４１の製造方法を模式的に示す。
図５（Ａ）に示すように、焼成による縮み代を含めた所要の厚みを有し且つガラスおよびアルミナを主成分とする３つのグリーンシート４２，４５，４７を予め用意する。
次いで、図５（Ｂ）に示すように、グリーンシート４２における所定の位置に、細径のドリルまたはパンチング加工によって表面４３と裏面４４との間を貫通するスルーホール５１，５５を穿孔する。また、グリーンシート４５，４７の中央には、パンチングにより平面視が正方形の透孔４９ａ，４９ｂを穿設し、且つその周囲にスルーホール５１を穿孔する。かかるシート４２，４５，４７に設けたスルーホール５１は、平面視で同じ位置にある。
【００３２】
次に、図５（Ｃ）に示すように、グリーンシート４２，４５，４７のスルーホール５１，５５内に、図示しないスキージを用いて、Ｃｕなどの金属粉末を含むメタライズインクを充填してスルーホール導体５０，５４を形成する。更に、グリーンシート４２の表面４３および裏面４４に、スクリーン印刷によって、上記メタライズインクからなり且つ所定パターンの配線層５６，５２，５７を、グリーンシート４５，４７の裏面４６，４８に、同様の配線層５３，７１を形成する。
【００３３】
そして、図５（Ｄ）に示すように、上記グリーンシート４２，４５，４７をプレスしつつ積層した後、前記同様に焼成することにより、ガラスセラミック製の絶縁層４２，４５，４７、配線層５２，５３，５６，７１、スルーホール導体５０，５４、および凹部４９を備えたコア基板４１を形成する。
尚、かかるコア基板４１の表面４３上方には、前記ビルドアップ技術によって前記ビルドアップ層ＢＵが形成される。更に、コア基板４１の裏面４８および配線層７１の下方には、前記絶縁層７２、開口部７４、およびかかる開口部７４の底面に露出する配線層７１にハンダ７８を介して接続されるピン７５が形成されるなどによって、前記図４に示した配線基板４０が得られる。
【００３４】
本発明は、以上において説明した各形態に限定されるものではない。
前記コア基板２，４１の絶縁層３，５，７，３２，３５，３７には、前記アルミナやガラスセラミックの他、シリカ、窒化アルミニウム、ムライト、あるいは約１０００℃以下の比較的低温で焼成可能な低温焼成セラミックを用いても良い。あるいは、前記コア基板２を単一のセラミック板から形成しても良い。
また、前記スルーホール導体１１，５０などや配線層１４などは、前記Ａｇなどの他、Ｃｕ、Ｎｉ、Ｎｉ−Ａｕ系などを用いても良く、配線層２０などは、これら金属を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
【００３５】
更に、前記絶縁層１６，６０などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性等を有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。また、絶縁層に混入するガラス布またはガラスフィラの組成は、Ｅガラス、Ｄガラス、Ｑガラス、Ｓガラスの何れか、またはこれらのうちの２種類以上を併用したものとしても良い。
また、ビア導体は、前記フィルドビア導体１８，６１などでなく、完全に導体で埋まってないコンフォーマルビア導体とすることもできる。あるいは、各ビア導体の軸心をずらしつつ積み重ねるスタッガードの形態でも良いし、途中で平面方向に延びる配線層が介在する形態としても良い。
【００３６】
また、前記凹部４９に実装する電子部品は、１つのみでも良い。あるいは、多数の配線基板（製品単位）４０を含む多数個処理用治具における製品単位１個内に、複数の凹部４９を形成し且つ各凹部４９内に所要数の電子部品を実装しても良い。更に、複数のチップ状電子部品を互いの側面間で予め接着したユニットとし、これを前記凹部４９内に実装などすることもできる。また、チップ状電子部品には、前記チップコンデンサ７０などの他、チップ状のインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ（ＬＮＡ）などの能動部品も含まれると共に、互いに異種の電子部品同士を配線基板４０の同じ凹部４９に併せて実装することも可能である。
尚、前記配線基板４０において、前記凹部４９の底部（天井面）に形成する配線層５７を除き、第１の絶縁層４２の裏面４４と第２の絶縁層４５の裏面４６とに配線層５２，５３を形成せずに、第１〜第３の絶縁層４２，４５，４７を直に積層することも可能である。
【００３７】
【発明の効果】
以上に説明した本発明の配線基板（請求項１）によれば、スルーホールと導電性のピンとがほぼ同軸心に位置し且つスルーホール導体と上記ピンとが最短距離で導通するので、配線基板の第２主面側に所要数のピンを狭ピッチで配置できる。このため、配線の高密度化や高性能化の要請に容易に対応することが可能となる。また、スルーホール導体と導電性のピンとが最短距離で導通するため、両者間における抵抗やループインダクタンスが生じにくくなるなどの電気的特性を向上させることも可能となる。
【図面の簡単な説明】
【図１】本発明の配線基板における主要部を示す断面図。
【図２】（Ａ）〜（Ｄ）は図１の配線基板の製造方法における主な工程を示す概略図。
【図３】（Ａ）〜（Ｃ）は図２（Ｄ）に続く上記製造方法における主な工程を示す概略図。
【図４】異なる形態の配線基板における主要部を示す断面図。
【図５】（Ａ）〜（Ｃ）は図４の配線基板の製造方法における一部の工程を示す概略図。
【図６】（Ａ）は従来の配線基板を示す断面図、（Ｂ）は（Ａ）中における部分拡大図。
【符号の説明】
１，４０……配線基板
２，４１……コア基板
４，４３……表面
９，４８……裏面
１０，５１…スルーホール
１１，５０…スルーホール導体
１５，７１…配線層
３０，７５…導電性のピン
ＢＵ…………ビルドアップ層

Claims (1)

1. セラミックからなり且つ表面および裏面を有するコア基板と、
   上記コア基板の表面上方に形成したビルドアップ層と、
   上記コア基板における表面と裏面との間を貫通するスルーホールと、当該スルーホールに形成されたスルーホール導体と、を備え、
   上記スルーホール導体におけるコア基板の裏面側の端部には配線層が形成されると共に、かかる配線層の裏面側に導電性のピンが上記スルーホールとほぼ同軸心にして接続されている、ことを特徴とする配線基板。

Images