JP2003046255A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003046255A
JP2003046255A JP2001232904A JP2001232904A JP2003046255A JP 2003046255 A JP2003046255 A JP 2003046255A JP 2001232904 A JP2001232904 A JP 2001232904A JP 2001232904 A JP2001232904 A JP 2001232904A JP 2003046255 A JP2003046255 A JP 2003046255A
Authority
JP
Japan
Prior art keywords
wiring
back surface
core substrate
wiring board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001232904A
Other languages
English (en)
Inventor
Sumio Ota
純雄 太田
Michihiro Matsushima
理浩 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001232904A priority Critical patent/JP2003046255A/ja
Publication of JP2003046255A publication Critical patent/JP2003046255A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15158Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159Side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】コア基板の裏面側に開口する凹部に電子部品を
実装または内蔵し且つ内部の電気的特性が安定する配線
基板を提供する。 【解決手段】表面3および裏面4を有するコア基板2
と、かかるコア基板2においてその裏面4側に開口する
凹部8と、この凹部8の底面に成形した電子部品接続配
線16に表面3側に突出する電極11を接続して実装さ
れるチップコンデンサ(電子部品)10と、上記コア基板
2の裏面4に形成した接続端子27と、を備え、上記チ
ップコンデンサ10の裏面4側に突出する電極12と上
記裏面4側の接続端子27とが配線基板1の厚み方向に
おいてほぼ同じ高さにある、配線基板1。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、コア基板の裏面側
に開口する凹部に電子部品を実装または内蔵する配線基
板に関する。
【0002】
【従来の技術】コア基板の裏面側に開口する凹部に電子
部品を実装する配線基板80が提案されている。かかる
配線基板80は、図6に示すように、表面82および裏
面83を有する第1の絶縁基材81と表面86および裏
面87を有する第2の絶縁基材85とを接着層84を介
して積層および接着したコア基板Kと、かかるコア基板
Kの表面82上方に形成したビルドアップ層BU1と、
コア基板Kの裏面87下方に形成したビルドアップ層B
U2と、を含む。コア基板Kは、その裏面87側に開口
する凹部88にチップコンデンサ(電子部品)90を実装
している。
【0003】図6中の左右に示すように、コア基板Kを
形成する第1の絶縁基材81の表面82と第2の絶縁基
材85の裏面87との間には、スルーホール91が貫通
し、その内側にはスルーホール導体92および充填樹脂
93が形成されている。また、図6の中央に示すよう
に、凹部88の真上に位置する第1の絶縁基材81に
は、その表面82と裏面83との間を貫通するスルーホ
ール94と、その内側に形成したスルーホール導体95
および充填樹脂96とが位置している。かかるスルーホ
ール導体95の下端に接続し且つ凹部88の底面(天井
面)に位置する電子部品接続配線89には、ハンダ11
9を介して上記コンデンサ90の図示しない電極が接続
され、これにより当該コンデンサ90を凹部88内に実
装している。
【0004】図6に示すように、コア基板Kの表面82
には、上記スルーホール導体92,95の上端と接続す
る所定パターンの配線層98が形成され、これらの上方
に絶縁層100,106,112と配線層104,11
0とを交互に積層したビルドアップ層BU1が形成され
ている。配線層98,104,110間には、これらを
接続するビア導体102,108が配置される。また、
最上層の絶縁層(ソルダーレジスト層)112には、第1
主面114に開口する複数の開口部116が形成され、
それらの底面に露出する配線層110から延びた配線
(パッド)上には、複数のハンダボール118が個別に配
置される。かかるハンダボール118は、図6に示すよ
うに、配線基板80の第1主面114の上方に実装され
る半導体素子120の図示しない接続端子と個別に接続
される。
【0005】図6に示すように、コア基板Kの裏面87
には、前記スルーホール導体92の下端と接続する所定
パターンの配線層97が形成され、その下方に絶縁層9
9,105,111と配線層103,109とを交互に
積層したビルドアップ層BU2が形成されている。配線
層97,103,109間には、これらを接続するビア
導体101,107が配置される。また、最下層の絶縁
層(ソルダーレジスト層)111には、第2主面113に
開口する開口部115が複数形成され、それらの底面に
露出する配線層109から延びた配線には、ハンダボー
ル117が個別に配置される。かかるハンダボール11
7は、当該配線基板80自体を搭載する図示しないマザ
ーボードなどのプリント基板との導通に活用される。以
上のような配線基板80では、凹部88に実装したチッ
プコンデンサ90と第1主面114の上に実装した半導
体素子120との距離が短くできるため、かかる導通経
路における電気的特性が安定し且つ半導体素子120の
同時スイッチングノイズを低減できる利点を有する。
【0006】
【発明が解決すべき課題】しかしながら、配線基板80
では、チップコンデンサ90は、図6に示すように、前
記配線89、スルーホール導体95、配線層98、スル
ーホール導体92、配線層97,103,109、ビア
導体101,107、およびハンダボール117などを
経るように長く迂回する経路を介して、前記マザーボー
ドなどと導通される。このため、前記チップコンデンサ
90に給電する際には、上記のような長い導通経路を経
るので、かかる経路における抵抗やインダクタンスが高
くなるなど電気的特性が不安定になる、という問題点が
あった。本発明は、以上に説明した従来の技術における
問題点を解決し、コア基板の裏面側に開口する凹部に電
子部品を実装または内蔵し且つ内部の電気的特性が安定
する配線基板を提供する、ことを課題とする。
【0007】
【課題を解決するための手段】本発明は、上記課題を解
決するため、コア基板の裏面側に開口する凹部に電子部
品を実装または内蔵する電子部品の電極を、マザーボー
ドなどと直に接続可能とする、ことに着想して成された
ものである。即ち、本発明の配線基板(請求項1)は、表
面および裏面を有するコア基板と、上記コア基板におい
てその裏面側に開口する凹部と、上記コア基板の凹部に
かかる凹部の底面に成形した電子部品接続配線に表面側
に突出する電極を接続して実装または内蔵される電子部
品と、上記コア基板の裏面またはかかる裏面側に形成し
た接続端子と、を備え、上記電子部品の裏面側に突出す
る電極と上記裏面側の接続端子とが配線基板の厚み方向
においてほぼ同じ高さにある、ことを特徴とする。
【0008】これによれば、コア基板の凹部に実装また
は内蔵された電子部品の裏面側に突出する電極とコア基
板の裏面などに形成した接続端子とが配線基板の厚み方
向においてほぼ同じ高さに位置する。この結果、上記電
子部品は、当該配線基板自体を搭載するマザーボード側
の接続端子と直に接続したり、ハンダバンプやハンダボ
ールなどのみを介する極めて短い距離で導通することが
できる。従って、上記電子部品に必要な電力をマザーボ
ードなどから直接的に給電できるため、かかる導通経路
の電気抵抗やインダクタンスを低減できるなどの電気的
特性を安定させることができると共に、上記電子部品を
確実に動作させることも可能となる。尚、本発明のコア
基板には、単一の絶縁基板からなる形態の他、後述する
ように、複数の絶縁基板を接着層で接着して積層した形
態や、複数の絶縁基板の間に配線層を配置して積層した
多層基板の形態も含まれる。また、前記電子部品には、
チップコンデンサ、チップ状のインダクタ、抵抗、フィ
ルタなどの受動部品や、トランジスタ、半導体素子、F
ET、ローノイズアンプ(LNA)などの能動部品も含ま
れ、あるいはSAWフィルタ、LCフィルタ、アンテナ
スイッチモジュール、カプラ、ダイプレクサなどが含ま
れる。
【0009】また、本発明には、前記コア基板の表面上
方および裏面下方の少なくとも一方に、複数の配線層お
よび複数の絶縁層を交互に積層したビルドアップ層が形
成されていると共に、前記コア基板の裏面側における接
続端子は上記裏面側のビルドアップ層の下方に形成され
ている、配線基板(請求項2)も含まれる。これによれ
ば、前記凹部に実装または内蔵された電子部品は、その
表面側の電極から前記電子部品接続配線を介して、コア
基板の表面上方のビルドアップ層と導通され、且つ上記
電子部品接続配線およびコア基板の表面に形成した配線
層などを介して裏面下方のビルドアップ層と導通され
る。しかも、当該電子部品への給電は前述したように、
その裏面側の電極を通じて直に行われるため、電子部品
と各ビルドアップ層内の配線層との導通を一層安定して
取ることが可能となる。
【0010】更に、本発明には、前記コア基板の裏面ま
たはかかる裏面側に形成した接続端子および前記電子部
品の裏面側に突出する電極には、先端の位置がほぼ同じ
となる導体ピンがそれぞれ接続されている、配線基板
(請求項3)も含まれる。これによれば、導体ピンを介し
てマザーボードのようなプリント配線基板の他、これら
との間を中継するインターポーザとも容易に接続して確
実に導通を取ることができる。尚、上記各導体ピンの先
端の位置は、配線基板の厚み方向においてほぼ同じ高さ
の位置させることが望ましい。また、かかる導体ピン
は、銅系または鉄系合金からなり、上記接続端子や電極
の表面とハンダなどの低融点合金を介して接続される。
【0011】付言すれば、本発明には、前記電子部品
は、埋込樹脂を介して前記コア基板の凹部に内蔵されて
いる、配線基板を含むことも可能である。これによる場
合、凹部に実装した電子部品を更に埋込樹脂に埋設して
強固に内蔵できるため、当該電子部品の動作を一層確実
に成さしめることが可能となる。尚、埋込樹脂は、その
表面に電子部品における裏面側の電極が突出するように
して、凹部に充填される。また、かかる埋込樹脂の表面
下方には、コア基板の裏面側に形成するソルダーレジス
ト層が位置し、電子部品における裏面側の電極は、上記
ソルダーレジスト層を貫通する開口部の底面に露出する
よう接続される。
【0012】加えて、本発明には、前記コア基板は、第
1の絶縁基板と予め凹部を有するかまたは追って凹部を
形成される第2の絶縁基板とを積層した接着したもので
ある、配線基板を含むことも可能である。これによる場
合、電子部品における表面側の電極と接続する前記電子
部品接続配線を第1の絶縁基板の裏面に容易に形成で
き、且つ追って凹部となる貫通孔を穿孔した第2の絶縁
基板と積層することにより、裏面側に開口する凹部を有
するコア基板を形成することが可能となる。また、第1
の絶縁基板と第2の絶縁基板と間にて接着層を挟んだ位
置に一対の配線層を配置して積層することにより、内部
配線の密度も高めることが可能となる。
【0013】
【発明の実施の形態】以下において、本発明の実施に好
適な形態を図面と共に説明する。図1は、本発明の1形
態である配線基板1における主要部の断面を示す。配線
基板1は、図1に示すように、コア基板2と、その表面
3および裏面4に形成した銅メッキ製の配線層18,1
7と、コア基板2の表面3上方に形成したビルドアップ
層BUと、コア基板2において、その裏面4側に開口す
る凹部8内に実装したチップコンデンサ(電子部品)10
と、を備えている。コア基板2は、約800μmの厚み
のガラス−エポキシ系樹脂からなり、その裏面4の中央
部をルータ(座ぐり)加工することにより、図1に示すよ
うに、平面視でほぼ正方形を呈し且つ縦14mm×横1
4mmで且つ深さ約500μmの凹部8を裏面4側に開
設している。
【0014】図1の左右に示すように、コア基板2にお
ける凹部8の周辺部には、その表面3と裏面4と間に直
径約150μmのスルーホール5が複数貫通し、その内
側に銅メッキ製で厚み数10μmの長いスルーホール導
体6およびエポキシ系樹脂にシリカフィラなどの無機フ
ィラを含有した充填樹脂7が形成されている。また、図
1の中央に示すように、コア基板2における凹部8の真
上の位置には、直径約100μmのスルーホール13が
複数貫通し、その内側に銅メッキ製で上記同様のスルー
ホール導体14および充填樹脂15が形成されている。
かかるスルーホール導体14の下端には、凹部8の底面
(天井面)に位置する電子部品接続配線16が形成されて
いる。
【0015】更に、図1に示すように、コア基板2の表
面3には、上記スルーホール導体6,14の上端と接続
する所定パターンの配線層18が形成され、これらの上
方に絶縁層20,26,30および銅メッキ製で所定パ
ターンの配線層24,32を交互に積層したビルドアッ
プ層BUが形成される。配線層18,24,32間に
は、これらを接続する銅メッキ製のフィルドビア導体2
2,28が絶縁層20,26に形成されている。尚、絶
縁層20,26は、厚みが約30μmでエポキシ系樹脂
にシリカフィラを含有した絶縁材で、最上層の絶縁層
(ソルダーレジスト層)30は厚みが約25μmの上記同
様の素材からなる絶縁材である。また、配線層18など
の厚みは、約15μmである。
【0016】また、図1に示すように、最上層の配線層
32には、最上層の絶縁層30の表面(第1主面)34に
開口する複数の開口部が形成され、それらの底面に露出
する配線(パッド)上には、複数のハンダバンプ36が第
1主面34よりも高く突出して個別に形成される。かか
るバンプ36は、図1に示すように、配線基板1の第1
主面34の上に実装されるICチップ(半導体素子)38
の底面に形成される図示しない複数の接続端子と個別に
接続される。尚、ハンダバンプ36は、Sn−Ag系、
Pb−Sn系、Sn−Ag−Cu系、Sn−Cu系、S
n−Zn系などの低融点合金からなる。また、複数のハ
ンダバンプ36とICチップ38の接続端子とは、図示
しないアンダーフィル材により埋設され且つ保護され
る。
【0017】更に、凹部8には、複数のチップコンデン
サ(電子部品)10が挿入され、且つハンダ9を介して前
記電子部品接続配線16に接続して実装される。かかる
コンデンサ10は、両側面の上端(表面3側)に突出する
電極11と下端(裏面4側)に突出する電極12を図1の
前後方向に沿って複数有し、例えばチタン酸バリウムを
主成分とする誘電体層および内部電極となるNi層を交
互に積層したセラミックスコンデンサで、その寸法は
3.2mm×1.6mm×0.7mmである。かかるコ
ンデンサ10における下端の電極12は、コア基板2の
裏面4に形成される配線層17と厚み方向においてほぼ
同じ高さの位置になるように、当該コンデンサ10がハ
ンダ9を介して電子部品接続配線16と接続される。か
かる裏面4側の電極12の表面には、図1に示すよう
に、ハンダバンプ31が個別に形成される。尚、上記ハ
ンダ9も低融点の合金(Sn−Sb系ハンダ)からなる。
【0018】また、図1に示すように、コア基板2の裏
面4で凹部8を除いた位置には、前記スルーホール導体
6の下端と接続し且つ所定パターンを有する銅メッキ製
の配線層17が形成されている。かかる配線層17の表
面は、前記チップコンデンサ10の裏面側の電極12の
表面と厚み方向でほぼ同じ高さの位置にある。配線層1
7および裏面4の下側には、凹部8の真下を除き、前記
同様の厚みを有する絶縁層(ソルダーレジスト)19が形
成され、且つ所定の位置には第2主面21側に開口する
開口部25が形成されている。かかる開口部25の底面
には、配線層17から延びた接続端子(配線)27が露出
する。
【0019】接続端子27は、表面にNiおよびAuメ
ッキが被覆され、当該配線基板1自体を搭載する図示し
ないマザーボードなどのプリント基板との接続に活用さ
れる。更に、かかる接続端子27の表面には、図1に示
すように、ハンダバンプ29が形成される。かかるハン
ダバンプ29は、前記ハンダバンプ31と、配線基板1
の厚み方向において、ほぼ同じ高さになり且つ第2主面
21よりも下側に突出して形成される。尚、接続端子2
7やチップコンデンサ10の電極12の表面には、後述
する銅系または鉄系合金からなる導体ピンを接合しても
良い。また、ハンダバンプ29,31も前記同様の低融
点合金からなる。
【0020】以上のような配線基板1によれば、凹部8
に実装された複数のチップコンデンサ10は、その裏面
4側に突出する電極12が、コア基板2の裏面4に位置
する接続端子27と、厚み方向でほぼ同じ高さにあるた
め、これらの表面に形成するハンダバンプ29,31の
高さがほぼ同じになる。このため、配線基板1を図示し
ないマザーボード上に搭載して実装した際、各チップコ
ンデンサ10は、電極12およびハンダバンプ31を介
した極めて短い距離で、かかるマザーボードと導通でき
る。この結果、かかる導通経路における抵抗やインダク
タンスを低減できるため、各チップコンデンサ10への
給電を確実に行うことができる。
【0021】また、第1主面34側のハンダバンプ36
は、チップコンデンサ10を経る導通経路およびスルー
ホール導体6を経る導通経路を介して、マザーボードな
どと接続できるため、そのピッチ(軸心間の距離)を小さ
くでき、多数の接続端子を有するICチップ38も容易
に実装することができる。しかも、チップコンデンサ1
0は、配線層18,24,32、ハンダバンプ36など
を介して、ICチップ38とも比較的短い距離で導通す
ることができる。従って、チップコンデンサ10の動作
を確実に成さしめ、且つ内部の電気的特性が安定した配
線基板1とすることができる。
【0022】図2は、配線基板1の応用形態である配線
基板1aの主要部の断面を示す。配線基板1aは、図2
に示すように、多層基板のコア基板Kと、その表面3お
よび裏面4に形成した銅メッキ製の配線層18,17
と、コア基板Kの表面3上方に形成したビルドアップ層
BUと、コア基板Kにおいて、その裏面4側に開口する
凹部8内に実装したチップコンデンサ(電子部品)10
と、を備えている。コア基板Kは、前記同様の材質から
なり厚みが約250μmで比較的薄肉の第1の絶縁基板
2aと、厚みが約500μmで比較的厚肉の第2の絶縁
基板2bとを、厚み約60μmのプリプレグ(接着層)2
3を介して、厚み方向に積層して接着した多層基板であ
る。図2に示すように、第1の絶縁基板2aの裏面3a
と第2の絶縁基板2bの表面4aには、上記プリプレグ
23を挟んだ位置に所定パターンの配線層33,35が
予め形成されている。かかる配線層33,35は、コア
基板Kを貫通するスルーホール導体6と、その中間で接
続される。
【0023】図2に示すように、コア基板Kの表面上方
は、前記配線基板1と同様に、配線層18、ビルドアッ
プ層BUを形成する絶縁層20,26,30、配線層2
4,32、およびビア導体22,28が形成されると共
に、第1主面34よりも高く突出する複数のハンダバン
プ36によりICチップ38を実装可能としている。ま
た、コア基板Kにおける第2の絶縁基板2bには、裏面
4側に開口する前記同様の凹部8が穿設され、その底面
に位置する電子部品接続配線16にハンダ9を介してチ
ップコンデンサ10が実装される。凹部8の真上におけ
る第1の絶縁基板2aには、前記同様のスルーホール導
体14などが形成され、凹部8を除いた周辺部には、前
記同様のスルーホール導体6などが形成されている。
尚、凹部8は、第2の絶縁基板2bに予め穿孔した同じ
寸法の貫通孔を活用することによって形成される。
【0024】更に、図2に示すように、コア基板Kの裏
面4には、前記同様の配線層17およびチップコンデン
サ10の電極12と同じ高さに位置する接続端子27が
形成され、かかる端子27は、前記同様に絶縁層19に
形成した開口部25の底部に露出する。接続端子27と
チップコンデンサ10の電極12の表面には、同じ高さ
のハンダバンプ29,31が第2主面21よりも突出し
て個別に形成される。以上のような配線基板1aによれ
ば、当該配線基板1aを図示しないマザーボード上に搭
載した際、各チップコンデンサ10は、電極12および
ハンダバンプ31を介した極めて短い距離で、かかるマ
ザーボードと導通できる。この結果、かかる導通経路に
おける抵抗やインダクタンスを低減できるため、各チッ
プコンデンサ10への給電を確実に行うことができる。
また、前記に加えて、ハンダバンプ29を介して、スル
ーホール導体6の中間と接続する配線層33,35とマ
ザーボードとを導通することもできる。しかも、チップ
コンデンサ10は、配線層18,24,32などを介し
て、ICチップ38とも比較的短い距離で導通すること
ができる。従って、チップコンデンサ10の動作が確実
に行え、且つ内部の電気的特性が安定した配線基板1a
となる。
【0025】図3は、配線基板1aの応用形態である配
線基板1bの主要部の断面を示す。配線基板1bも、図
3に示すように、多層基板のコア基板Kと、その表面3
および裏面4に形成した銅メッキ製の配線層18,17
と、コア基板Kの表面3上方に形成したビルドアップ層
BUと、コア基板Kにおいて裏面4側に開口する凹部8
内に実装したチップコンデンサ(電子部品)10と、を備
えている。コア基板Kは、前記同様の第1の絶縁基板2
aと第2の絶縁基板2bとを、プリプレグ(接着層)23
を介して、厚み方向に積層して接着した多層基板であ
り、厚み方向の中間に前記と同じ配線層33,35を内
設している。
【0026】図3に示すように、第2の絶縁基板2bの
凹部8には複数のチップコンデンサ10が前記同様に実
装され、各コンデンサ10は下端側の電極12を除いて
エポキシ系の埋込樹脂Mに埋設されることで、当該凹部
8に内蔵されている。前記同様に電極12の表面は、コ
ア基板Kの裏面4に形成した配線層17および接続端子
27の表面と厚み方向にてほぼ同じ高さの位置にある。
尚、埋込樹脂Mは、溶けた樹脂を凹部8に充填し且つ加
熱して固化た後、その表面を研磨されている。また、図
3に示すように、コア基板Kの表面3の上方には、前記
同様の配線層18やビルドアップ層BUなどが形成され
る。更に、コア基板Kの裏面4の下方には、前記同様の
配線層17、接続端子27、絶縁層(ソルダーレジスト
層)19などが形成されている。尚、絶縁層19は、埋
込樹脂Mの下側にも形成され、且つチップコンデンサ1
0の電極12を底部に露出する開口部25が形成され
る。
【0027】そして、チップコンデンサ10で裏面4側
に突出する電極12の表面に、接続端子27の表面に形
成したハンダバンプ29とほぼ同じ高さのハンダバンプ
31が第2主面21よりも下側に突出して形成される。
以上のような配線基板1bによれば、前記配線基板1a
の利点に加え、チップコンデンサ10を凹部8に埋込樹
脂Mを介して強固に内蔵でき、その動作を一層確実に発
揮させることが可能となる。尚、前記配線基板1,1a
の凹部8にも、上記と同様に埋込樹脂Mを充填してチッ
プコンデンサ10を内蔵させることもできる。
【0028】図4は、配線基板1aの応用形態である配
線基板1cの所要部の断面を示す。配線基板1cも、図
4に示すように、多層基板のコア基板Kと、その表面3
および裏面4に形成した銅メッキ製の配線層18,17
と、コア基板Kの表面3上方に形成したビルドアップ層
BUと、コア基板Kにおいて裏面4側に開口する凹部8
内に実装したチップコンデンサ(電子部品)10と、を備
えている。コア基板Kは、前記同様の第1の絶縁基板2
aと第2の絶縁基板2bとを、プリプレグ23を介して
接着した多層基板であり、前記と同じ配線層33,35
を内設している。
【0029】図4に示すように、コア基板Kの凹部8に
は複数のチップコンデンサ10が前記同様に実装され、
且つ各コンデンサ10の裏面4側に突出する電極12の
表面は、コア基板Kの裏面4に形成した配線層17およ
び接続端子27の表面と厚み方向においてほぼ同じ高さ
の位置にある。また、コア基板Kの表面3の上方には、
前記同様の配線層18やビルドアップ層BUなどが形成
され、且つコア基板Kの裏面4の下方には、前記同様の
配線層17、接続端子27、絶縁層(ソルダーレジスト
層)19などが形成されている。
【0030】図4に示すように、絶縁層19の開口部2
5の底部に露出する接続端子27の表面には、銅合金
(Cu−2.3wt%Fe−0.03wt%P)からなる導体ピ
ン39の基端部が、前記同様の低融点合金からなるハン
ダ37を介して厚み方向に沿って接続されている。ま
た、各チップコンデンサ10の下端(裏面4側)の電極1
2の表面にも、ハンダ37を介して導体ピン39が同様
に接続される。これらの導体ピン39は、先端を配線基
板1cの厚み方向において、ほぼ同じ位置に揃えられて
いる。
【0031】以上のような配線基板1cによれば、前記
配線基板1aの利点に加え、チップコンデンサ10の電
極12や接続端子27の表面に導体ピン39を接続して
いるため、これらを介してマザーボードのようなプリン
ト基板の他、かかるマザーボードとの間を中継するイン
ターポーザとも容易に接続して確実に導通を取ることが
できる。尚、配線基板1cのコア基板Kにおける凹部8
にも、上記と同様に埋込樹脂Mを充填してチップコンデ
ンサ10を内蔵させることもできる。
【0032】図5は、異なる形態の配線基板40におけ
る主要部の断面を示す。配線基板40は、図5に示すよ
うに、多層基板のコア基板Kと、その表面42および裏
面46に形成した銅メッキ製の配線層60,61と、コ
ア基板Kの表面42上方に形成したビルドアップ層BU
1と、コア基板Kの裏面46下方に形成したビルドアッ
プ層BU2と、を含む。コア基板Kは、前記同様の材質
からなり厚みが約250μmの比較的薄肉の第1の絶縁
基板41と、厚みが約500μmの比較的厚肉の第2の
絶縁基板44とを、厚み約60μmのプリプレグ(接着
層)47を介して、厚み方向に積層して接着した多層基
板である。図5に示すように、第1の絶縁基板41の裏
面43と第2の絶縁基板44の表面45には、上記プリ
プレグ47を挟んだ位置に所定パターンの配線層48,
49が予め形成されている。かかる配線層48,49
は、後述するスルーホール導体55と、その中間で接続
される。
【0033】また、コア基板Kにおける第2の絶縁基板
44は、図5に示すように、その裏面46側に開口し且
つビルドアップ層BU2を貫通して配線基板40の第2
主面75a側に開口する凹部Hが形成され、かかる凹部
H内に前記同様で複数のチップコンデンサ(電子部品)5
0が実装されている。かかるチップコンデンサ50も、
表面44側に突出する複数の電極51と裏面46側に突
出する複数の電極52とを有するセラミックコンデンサ
である。尚、かかる電極52の表面には、第2主面75
aよりも下側に突出するハンダバンプ79aが個別に形
成される。
【0034】図5の中央に示すように、コア基板Kにお
ける凹部Hの真上の位置には、直径約100μmのスル
ーホール57が複数貫通し、その内側に銅メッキ製のス
ルーホール導体58および充填樹脂59が形成されてい
る。かかるスルーホール導体58の下端には、凹部Hの
底面(天井面)に位置する電子部品接続配線53が接続さ
れている。かかる配線53にハンダ9を介して、チップ
コンデンサ50の電極51を接続することにより、かか
るコンデンサ50を凹部Hに実装している。また、図5
の左右に示すように、コア基板Kにおける凹部Hの周辺
部には、その表面42と裏面46と間に前記同様のスル
ーホール54が複数貫通し、その内側に銅メッキ製で前
記同様の長いスルーホール導体55および充填樹脂56
が形成されている。かかるスルーホール導体55の中間
には、前記配線層48,49が接続される。
【0035】更に、図5に示すように、コア基板Kの表
面42には、上記スルーホール導体55,58の上端と
接続する所定パターンの配線層60が形成され、これら
の上方に絶縁層62,68,74と銅メッキ製で所定パ
ターンの配線層66,72とを交互に積層したビルドア
ップ層BU1が形成されている。配線層60,66,7
2間には、これらを接続する銅メッキ製のフィルドビア
導体64,70が絶縁層62,68に形成されている。
【0036】また、図5に示すように、最上層の配線層
72には、最上層の絶縁層74の表面(第1主面)74a
に開口する複数の開口部が形成され、それらの底面に露
出する配線層72から延びた配線(パッド)上には、複数
のハンダバンプ76が第1主面74aよりも高く突出し
て個別に形成される。ハンダバンプ76は、図5に示す
ように、配線基板40の第1主面74a上に実装される
ICチップ(半導体素子)78の底面に形成される図示し
ない複数の接続端子と個別に接続される。尚、ハンダバ
ンプ76も、Sn−Ag系、Pb−Sn系、Sn−Ag
−Cu系、Sn−Cu系、Sn−Zn系などの低融点合
金からなる。また、複数のハンダバンプ76とのICチ
ップ78接続端子とは、図示しないアンダーフィル材に
より埋設され且つ保護される。
【0037】更に、図5に示すように、コア基板Kの裏
面46には、上記スルーホール導体55の下端と接続す
る所定パターンの配線層61が形成され、これらの下方
に絶縁層63,69,75と銅メッキ製で所定パターン
の配線層67,73とを交互に積層したビルドアップ層
BU2が形成される。配線層61,67,73間には、
これらを接続するフィルドビア導体65,71が絶縁層
63,69に形成されている。尚、絶縁層63,69
は、厚みが約30μmでエポキシ系樹脂にシリカフィラ
を含有した絶縁材で、最下層の絶縁層(ソルダーレジス
ト層)75は厚みが約25μmの上記同様の素材からな
る絶縁材である。
【0038】図5に示すように、絶縁層75には、第2
主面75a側に開口する開口部75bが形成され、その
底部に配線層73から延びた接続端子(配線)77が露出
する。かかる端子77は、表面にNiおよびAuメッキ
が被覆され、配線基板40自体を搭載する図示しないマ
ザーボードなどのプリント基板との接続に活用される。
かかる接続端子77の表面は、凹部Hに実装されたチッ
プコンデンサ50の裏面46側に突出する電極52の表
面と、厚み方向でほぼ同じ高さの位置にある。更に、接
続端子77の表面には、図5に示すように、ハンダバン
プ79が形成される。かかるバンプ79は、前記電極5
2に形成したハンダバンプ79aと、配線基板40の厚
み方向において、ほぼ同じ高さになり且つ第2主面75
aよりも下側に突出して形成される。尚、ハンダバンプ
79,79aも前記同様の低融点合金からなる。
【0039】尚、凹部Hは、コア基板Kの裏面46下方
にビルドアップ層BU2などを形成した後、第2主面7
5a側からコア基板Kにおける第2の絶縁基板44に向
けてルータ(座ぐり)加工を施して穿設される。あるい
は、第2の絶縁基板44に予め凹部(貫通孔)Hを穿設し
且つそこに図示しない充填樹脂を充填した後、かかる充
填樹脂の下方にビルドアップ層BU2などを形成してか
ら、上記同様のルータ加工を施すことにより形成しても
良い。以上のような配線基板40によれば、凹部Hに実
装した複数のチップコンデンサ50の下端に突出する電
極52と、コア基板Kの裏面46の下方で且つビルドア
ップ層BU2の第2主面75a寄りに位置する裏面46
側の接続端子27とは、厚み方向においてほぼ同じ高さ
にある。従って、これらの表面に形成されるハンダバン
プ79,79aの高さもほぼ同じになる。
【0040】このため、配線基板40を図示しないマザ
ーボード上に搭載して実装した際、各チップコンデンサ
50は、電極52およびハンダバンプ79aを介した極
めて短い距離で、かかるマザーボードと導通できる。こ
の結果、かかる導通経路における抵抗やインダクタンス
を低減できるため、各チップコンデンサ50への給電を
確実に行うことができる。更に、第1主面74a側のハ
ンダバンプ76は、チップコンデンサ50を経る導通経
路およびスルーホール導体55経る導通経路を介して、
マザーボードなどと接続できるため、そのピッチ(軸心
間の距離)を小さくでき、多数の接続端子を有するIC
チップ78を容易に実装できる。
【0041】しかも、チップコンデンサ50は、ビルド
アップ層BU1やハンダバンプ76などを介して、IC
チップ78と比較的短い距離で導通することができる。
従って、チップコンデンサ50の動作を確実に成さし
め、且つ内部の電気的特性が安定した配線基板40する
ことができる。尚、接続端子77やチップコンデンサ5
0の電極52の表面には、ハンダバンプ79,79aに
替えて、前述した銅系または鉄系合金からなる導体ピン
39を接合しても良い。また、凹部Hに前記埋込樹脂M
を充填し、上記コンデンサ50を当該凹部Hに内蔵して
も良い。
【0042】本発明は、以上において説明した各形態に
限定されるものではない。コア基板2やコア基板Kを形
成する絶縁基板2a,2bなどの材質は、前記ガラス−
エポキシ樹脂系の複合材料の他、ビスマレイミド・トリ
アジン(BT)樹脂、エポキシ樹脂、同様の耐熱性、機械
強度、可撓性、加工容易性などを有するガラス織布や、
ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミ
ド樹脂、またはBT樹脂などの樹脂との複合材料である
ガラス繊維−樹脂系の複合材料を用いても良い。あるい
は、ポリイミド繊維などの有機繊維と樹脂との複合材料
や、連続気孔を有するPTFEなど3次元網目構造のフ
ッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂
−樹脂系の複合材料などを用いることも可能である。ま
た、前記配線層18,24、スルーホール導体6などの
材質は、前記Cuの他、Ag、Ni、Ni−Au系など
にしても良く、あるいは、これら金属のメッキ層を用い
ず、導電性樹脂を塗布するなどの方法により形成しても
良い。
【0043】更に、ビア導体は、前記フィルドビア導体
22などでなく、内部が完全に導体で埋まってないコン
フォーマルビア導体とすることもできる。あるいは、各
ビア導体の軸心をずらしつつ積み重ねるスタッガードの
形態でも良いし、途中で平面方向に延びる配線層が介在
する形態としても良い。また、前記凹部8などに実装ま
たは内蔵する電子部品は、1つのみでも良い。逆に、多
数の配線基板1を含む多数個取りの基板(パネル)内にお
ける製品単位1個内に、複数の凹部を形成しても良い。
更に、複数のチップ状電子部品を互いの側面間で予め接
着した電子部品ユニットとし、これを前記凹部内に実装
または内蔵することもできるし、互いに異種の電子部品
同士を配線基板の同じ凹部内に併せて実装または内蔵す
ることも可能である。尚、凹部に前記埋込樹脂Mを充填
して電子部品を内蔵する形態では、かかる凹部の内壁や
底面に、シラン系、チタン系、またはアルミニウム系の
カップリング剤を予め塗布しておくことにより、上記樹
脂Mとの密着性を高められる。
【0044】
【発明の効果】以上のような本発明の配線基板(請求項
1)によれば、コア基板の凹部に実装または内蔵された
電子部品の裏面側に突出する電極とコア基板の裏面など
に形成した接続端子とが配線基板の厚み方向においてほ
ぼ同じ高さに位置する。この結果、かかる電子部品は、
マザーボード側の接続端子と直に接続したり、短い距離
で導通することができる。従って、電子部品に必要な電
力をマザーボードなどから直接的に給電できるため、か
かる導通経路の電気抵抗やインダクタンスを低減できる
など電気的特性を安定させ得、電子部品を確実に動作さ
せることができる。
【0045】また、請求項2の配線基板によれば、前記
凹部に実装または内蔵した電子部品は、その表面側の電
極からコア基板の表面上方のビルドアップ層と導通さ
れ、且つ上記電子部品接続配線およびコア基板の表面に
形成した配線層などを介して裏面下方のビルドアップ層
とも導通される。しかも、かかる電子部品への給電は前
述したように、その裏面側の電極を通じて直に行われる
ため、当該電子部品とビルドアップ層内の配線層との導
通を一層安定して取ることができる。更に、請求項3の
配線基板によれば、導体ピンを介してマザーボードのよ
うなプリント基板の他、これらとの間を中継するインタ
ーポーザとも容易に接続して確実に導通を取ることがで
きる。
【図面の簡単な説明】
【図1】本発明における1形態の配線基板における主要
部を示す断面図。
【図2】図1の配線基板の応用形態である配線基板の主
要部を示す断面図。
【図3】図2の配線基板の応用形態である配線基板の主
要部を示す断面図。
【図4】図2の配線基板の更に異なる応用形態である配
線基板の主要部を示す断面図。
【図5】本発明の異なる形態の配線基板における主要部
を示す断面図。
【図6】従来の配線基板における主要部を示す断面図。
【符号の説明】
1,1a〜1c,40…………………配線基板 2,K…………………………………コア基板 2a,41……………………………第1の絶縁基板 2b,44……………………………第2の絶縁基板 3,42………………………………表面 4,46………………………………裏面 8,H…………………………………凹部 10,50……………………………チップコンデンサ
(電子部品) 11,12,51,52………………電極 20,26,30,62,68,74…絶縁層 24,32,66,72………………配線層 27,77……………………………接続端子 39……………………………………導体ピン BU,BU1,BU2………………ビルドアップ層 M………………………………………埋込樹脂
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E346 AA06 CC04 CC09 CC32 DD22 DD32 EE33 FF07 GG15 GG17 GG25 HH02 HH07

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】表面および裏面を有するコア基板と、 上記コア基板においてその裏面側に開口する凹部と、 上記コア基板の凹部にかかる凹部の底面に成形した電子
    部品接続配線に表面側に突出する電極を接続して実装ま
    たは内蔵される電子部品と、 上記コア基板の裏面またはかかる裏面側に形成した接続
    端子と、を備え、 上記電子部品の裏面側に突出する電極と上記裏面側の接
    続端子とが配線基板の厚み方向においてほぼ同じ高さに
    ある、ことを特徴とする配線基板。
  2. 【請求項2】前記コア基板の表面上方および裏面下方の
    少なくとも一方に、複数の配線層および複数の絶縁層を
    交互に積層したビルドアップ層が形成されていると共
    に、前記コア基板の裏面側における接続端子は上記裏面
    側のビルドアップ層の下方に形成されている、ことを特
    徴とする請求項1に記載の配線基板。
  3. 【請求項3】前記コア基板の裏面またはかかる裏面側に
    形成した接続端子および前記電子部品の裏面側に突出す
    る電極には、先端の位置がほぼ同じとなる導体ピンがそ
    れぞれ接続されている、 ことを特徴とする請求項1または2に記載の配線基板。
JP2001232904A 2001-07-31 2001-07-31 配線基板 Withdrawn JP2003046255A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001232904A JP2003046255A (ja) 2001-07-31 2001-07-31 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001232904A JP2003046255A (ja) 2001-07-31 2001-07-31 配線基板

Publications (1)

Publication Number Publication Date
JP2003046255A true JP2003046255A (ja) 2003-02-14

Family

ID=19064750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001232904A Withdrawn JP2003046255A (ja) 2001-07-31 2001-07-31 配線基板

Country Status (1)

Country Link
JP (1) JP2003046255A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112135A1 (ja) * 2003-06-16 2004-12-23 Nihon Micron Co., Ltd. 半導体装置用基板および半導体装置
JP2006210748A (ja) * 2005-01-31 2006-08-10 Nec Corp ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7667315B2 (en) * 2005-03-02 2010-02-23 Oki Semiconductor Co., Ltd. Semiconductor device having a frame portion and an opening portion with mountable semiconductor chips therein
CN104851841A (zh) * 2014-02-13 2015-08-19 台湾积体电路制造股份有限公司 包括嵌入式表面贴装器件的半导体封装件及其形成方法
WO2018079328A1 (ja) * 2016-10-31 2018-05-03 オリンパス株式会社 撮像ユニット、及び内視鏡システム

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
WO2004112135A1 (ja) * 2003-06-16 2004-12-23 Nihon Micron Co., Ltd. 半導体装置用基板および半導体装置
US7348213B2 (en) 2003-06-16 2008-03-25 Nihon Micron Co., Ltd. Method for forming component mounting hole in semiconductor substrate
JP2006210748A (ja) * 2005-01-31 2006-08-10 Nec Corp ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
JP4617900B2 (ja) * 2005-01-31 2011-01-26 日本電気株式会社 ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
US7667315B2 (en) * 2005-03-02 2010-02-23 Oki Semiconductor Co., Ltd. Semiconductor device having a frame portion and an opening portion with mountable semiconductor chips therein
CN104851841A (zh) * 2014-02-13 2015-08-19 台湾积体电路制造股份有限公司 包括嵌入式表面贴装器件的半导体封装件及其形成方法
CN111613612A (zh) * 2014-02-13 2020-09-01 台湾积体电路制造股份有限公司 包括嵌入式表面贴装器件的半导体封装件及其形成方法
CN111613612B (zh) * 2014-02-13 2022-03-29 台湾积体电路制造股份有限公司 包括嵌入式表面贴装器件的半导体封装件及其形成方法
WO2018079328A1 (ja) * 2016-10-31 2018-05-03 オリンパス株式会社 撮像ユニット、及び内視鏡システム

Similar Documents

Publication Publication Date Title
JP5122932B2 (ja) 多層配線基板
US7102085B2 (en) Wiring substrate
TW522772B (en) Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board
US6400018B2 (en) Via plug adapter
JP4201436B2 (ja) 多層配線基板の製造方法
JPH11317582A (ja) 多層配線基板およびその製造方法
KR20090124916A (ko) 프린트 배선판의 제조방법 및 도전성 접합제
US20110266671A1 (en) Substrate for a semiconductor package and manufacturing method thereof
JP3930222B2 (ja) 半導体装置の製造方法
JP2003046255A (ja) 配線基板
JP2002151847A (ja) 配線基板およびその製造方法
JP4778148B2 (ja) 多層配線基板
JP2004241583A (ja) 配線基板
JP4851652B2 (ja) 配線基板及びその製造方法
JP3810296B2 (ja) 配線基板
JP2013004866A (ja) 部品内蔵基板
JP3727260B2 (ja) 配線基板
JP3945764B2 (ja) 配線基板
JP2003008219A (ja) 配線基板
JP2004228103A (ja) 配線基板
JP2003229661A (ja) 配線基板およびその製造方法
JP5066311B2 (ja) 配線基板
JP5779908B2 (ja) 部品内蔵配線板
JP2002290032A (ja) 配線基板の製造方法
JP2004031738A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007