CN108713354A - 探针卡用层叠布线基板以及具备它的探针卡 - Google Patents

探针卡用层叠布线基板以及具备它的探针卡 Download PDF

Info

Publication number
CN108713354A
CN108713354A CN201780014320.4A CN201780014320A CN108713354A CN 108713354 A CN108713354 A CN 108713354A CN 201780014320 A CN201780014320 A CN 201780014320A CN 108713354 A CN108713354 A CN 108713354A
Authority
CN
China
Prior art keywords
circuit board
resin portion
probe card
core substrate
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780014320.4A
Other languages
English (en)
Other versions
CN108713354B (zh
Inventor
竹村忠治
川上弘伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN108713354A publication Critical patent/CN108713354A/zh
Application granted granted Critical
Publication of CN108713354B publication Critical patent/CN108713354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在具有树脂层的层叠体的探针卡用层叠布线基板中，由树脂覆盖陶瓷基板，由此减少碎屑等不良状况的产生，压低制造成本。层叠布线基板(3a)具备：核心基板(7)；覆盖核心基板(7)的侧表面以及下表面(12)的树脂部(8)；以及配设于树脂部(8)的内部的多个金属销(11)。核心基板(7)具有：配置于母基板侧的陶瓷层叠部(9)；和在陶瓷层叠部(9)的与母基板相反一侧(13)的主面层叠的树脂层叠部(10)。在树脂部(8)配设有多个金属销(11)，并形成有在树脂部(8)的厚度方向上贯通的贯通孔(22)。通过使固定件(24)穿过贯通孔(22)，将层叠布线基板(3a)搭载于母基板。

Description

探针卡用层叠布线基板以及具备它的探针卡
技术领域
本发明涉及具有陶瓷层的层叠布线基板以及使用该层叠布线基板的探针卡。
背景技术
以往，在用于半导体元件的电检查的探针卡中，为了进行探针与母基板间的重新布线而使用层叠布线基板。这种层叠布线基板中有具有多个陶瓷层层叠而成的陶瓷层叠部的层叠布线基板。
例如，如图8所示，专利文献1所记载的陶瓷布线基板100具备：多个陶瓷绝缘层101a层叠而成的陶瓷层101；和多个绝缘树脂层102a层叠而成的树脂层102，陶瓷布线基板100成为在陶瓷层101之上层叠有树脂层102的构造。树脂层102交替层叠有绝缘树脂层102a和布线层103，通过导通导体104将位于绝缘树脂层102a之上和之下的各布线层103间连接。另外，在最下层的绝缘树脂层102a形成的导通导体104、与在陶瓷布线基板100的上表面暴露的内部布线105的端部电连接。
此时，在陶瓷层101的上表面形成有凸部109，该凸部109包围导通导体104与内部布线105间的连接部并与该连接部分开。凸部109由杨氏模量比形成绝缘树脂层102a的树脂的杨氏模量大的材料形成。
根据这样的布线基板，导通导体104与内部布线105的端部之间的连接部受从四周做包围的杨氏模量大的凸部109保护，因此通过凸部109使施加于该连接部的热应力减少，从而成为断线的可能性减少的高可靠性的布线基板。
专利文献1:日本特开2011-108959号公报(参照段落0027～0030、图1等)
然而，陶瓷基板加工较困难，因此例如在实施探针卡用的陶瓷基板的尺寸加工时，有时产生碎屑等不良情况。这种陶瓷基板有时需要数mm左右的厚度，但若陶瓷基板的厚度增加则导致加工时不良状况的风险进一步变高。另外，尺寸加工接近于最终工序，因此也存在若在该工序中产生加工不良状况则难以修复的问题。
发明内容
本发明是鉴于上述的课题而完成的，目的在于：在具备具有陶瓷层的核心基板的探针卡用的层叠布线基板中，通过利用树脂来覆盖核心基板的侧表面，从而减少外形加工、开孔加工时的碎屑等不良状况的产生。
为了实现上述的目的，本发明的探针卡用层叠布线基板的特征在于，在供多个探针做连接的探针卡用层叠布线基板中，具备：核心基板，其具有多个陶瓷层层叠而成的陶瓷层叠部，并在一个主面供上述多个探针做连接；和树脂部，其配置为覆盖上述核心基板的侧表面。
根据该结构，通过由树脂覆盖核心基板的侧表面，从而能够将开孔、外形切割等加工不是实施于核心基板而是实施于树脂部，因此能够减少在加工核心基板的情况下成为问题的碎屑等不良状况的产生。另外，即使产生加工不良状况，在加工不良为树脂的情况下也容易重制。另外，通过由树脂部覆盖核心基板的侧表面，从而能够不改变层叠布线基板的尺寸而缩小核心基板的尺寸，因此能够压低制造成本。
另外，也可以上述树脂部还覆盖上述核心基板的另一个主面，上述探针卡用层叠布线基板还具备：柱状导体，其在上述树脂部的对上述核心基板的上述另一个主面进行覆盖的部分配设，并用于与上述多个探针电连接，柱状导体的一个端面在上述树脂部的与上述核心基板的上述另一个主面对置的面暴露。
该情况下，由树脂覆盖探针卡用层叠布线基板的靠母基板侧的面，从而能够使之接近于母基板的热膨胀系数。另外，通过使探针卡用层叠布线基板的靠探针垫侧的面成为陶瓷基板，从而能够使之接近半导体晶圆的热膨胀系数。因此，能够减少因探针卡做检查时的热而使层叠布线基板的弯曲、形变这样的情况。并且，也能够通过对树脂部进行研磨而容易地确保作为探针卡用层叠布线基板较为重要的基板的平坦性。另外，若在覆盖核心基板的另一个主面的部分形成核心基板的一部分布线，则能够使核心基板进一步变小，因此能够压低制造成本。
另外，也可以在上述树脂部的对上述核心基板的上述侧表面进行覆盖的部分形成有在厚度方向上凹陷的孔部。探针卡用层叠布线基板存在为了组装探头或将层叠布线基板固定于母基板，而实施开孔加工的情况，但通过在树脂部设置孔部，从而不需要对核心基板做加工，能够防止碎屑等不良状况。此处，孔部也可以贯通树脂部。
另外，也可以上述核心基板还具备：在上述陶瓷层叠部的与上述树脂部侧的面对置的面层叠的树脂层叠部，在上述树脂层叠部中，与上述树脂部一侧的面对置的面成为上述核心基板的上述一个主面。该情况下，例如，通过能够形成细小布线的聚酰亚胺等树脂来形成树脂层叠部，从而布线的细线化变容易。另外，即使探针卡多次与检查对象的半导体元件接触，也通过在陶瓷层叠部层叠树脂层叠部，从而能够使其应力、冲击缓和，因此能够防止层叠布线基板的变形。
另外，优选将上述的层叠布线基板用于进行被检查物的电气检查的探针卡。由此，能够提供耐久性高且与母基板连接的连接可靠性高的探针卡。
根据本发明，由树脂部覆盖陶瓷基板而构成探针卡用层叠布线基板，从而能够将开孔、外形切割等加工不是实施于陶瓷基板而是实施于树脂部，因此能够避免加工陶瓷基板的情况下的碎屑等制造风险，采用能够重制的树脂，并且能够缩小陶瓷基板的尺寸，因此能够压低层叠布线基板的制造成本。
附图说明
图1是本发明的第一实施方式所涉及的探针卡的剖视图。
图2是图1的探针卡用层叠布线基板的剖视图。
图3是层叠布线基板的变形例。
图4是层叠布线基板的变形例。
图5是本发明的第一实施方式所涉及探针卡的剖视图。
图6是图5的探针卡用层叠布线基板的剖视图。
图7是层叠布线基板的变形例。
图8是现有的层叠布线基板的剖视图。
具体实施方式
＜第一实施方式＞
参照图1、图2对本发明的一实施方式所涉及的探针卡1a进行说明。此外，图1是探针卡1a的剖视图，图2是搭载于图1的探针卡1a的层叠布线基板3a的剖视图。
如图1所示，该实施方式所涉及的探针卡1a具备：母基板2；在该母基板2的一个主面安装的层叠布线基板3a；一端连接于层叠布线基板3a的多个探针5；支承各探针5的探头4；以及对探头4和层叠布线基板3a进行固定的固定件24，探针卡1a用于例如半导体元件等被检查物50的电气检查。
母基板2在一个主面形成有用于安装层叠布线基板3a的多个安装电极6。此处，各安装电极6通过形成于母基板的内部的布线电极(省略图示)、多个导通导体(省略图示)而连接于规定的外部电极(省略图示)。母基板2例如由玻璃环氧树脂等形成。此外，通过固定件24将保持各探针5的探头4、以及层叠布线基板3a固定于母基板。对于该实施方式的固定件24而言，端部以凸缘状形成，与长度方向平行的方向的剖面成为T字状。
如图2所示，层叠布线基板3a具备：核心基板7；对核心基板7的侧表面以及下表面12(母基板2侧的主面，相当于本发明的“核心基板的另一个主面”)进行覆盖的树脂部8；以及配设于树脂部8内部的多个金属销11(相当于本发明的“柱状导体”)。核心基板7具有：配置于母基板2侧的陶瓷层叠部9；和在该陶瓷层叠部9的上表面13(与母基板2侧的主面相反一侧的主面)层叠的树脂层叠部10。此时，陶瓷层叠部9通过陶瓷层9a与布线层9b交替层叠而形成。此外，各陶瓷层9a能够通过例如以含有硼硅酸系玻璃的陶瓷(例如氧化铝)作为主成分的低温同时烧制陶瓷(LTCC)、高温烧制陶瓷(HTCC)等各种陶瓷而形成。另外，在该实施方式中，陶瓷层叠部9由三个陶瓷层9a和两个布线层9b形成，但上述层数能够适当地变更。
在陶瓷层叠部9的各布线层9b形成有各种布线电极14。另外，在各陶瓷层9a形成有将形成于不同的布线层9b的布线电极14彼此连接的多个导通导体15。各布线电极14和各导通导体15分别由Cu、Ag、Al等金属形成。形成于各布线层9b的各种布线电极14例如由使用了含有上述金属(Cu、Ag、Al等)的导电性糊料的丝网印刷等形成。
树脂层叠部10由多个树脂层10a的层叠体构成，层叠于陶瓷层叠部9的上表面13。此处，在树脂层叠部10的上表面17(同与陶瓷层叠部9对置的对置面相反一侧的主面)形成有供各探针5连接的多个连接电极18。此外，各连接电极18分别能够通过例如由Cu等形成的基底电极、和在该基底电极上实施镀Ni/Au而成的表面电极形成。
在各树脂层10a形成有各种布线电极19以及多个导通导体20。该情况下，就各布线电极19而言，例如可以是如下方式形成：在树脂层10a的主面利用溅射等使作为基底电极的Ti膜成膜，同样利用溅射等在Ti膜上使Cu膜成膜。然后，在Cu膜上，利用电解电镀或者化学镀，同样地成膜Cu膜。此外，由于形成于陶瓷层叠部9的各布线电极14由丝网印刷等形成，所以成为厚膜图案，相对于此，由于形成于树脂层叠部10的各布线电极19由溅射等成膜，所以成为薄膜图案。另外，形成于树脂层叠部10的各布线电极19通过光刻加工而细线化。
各连接电极18分别与形成于母基板2的另一个主面的多个外部电极(省略图示)电连接。具体而言，如图1以及图2所示，各连接电极18分别经由形成于树脂层叠部10的各布线电极19和各导通导体20、形成于陶瓷层叠部9的各布线电极14和各导通导体15、形成于母基板2的布线电极(省略图示)和导通导体(省略图示)等，与规定的各外部电极(省略图示)连接。
树脂部8配置为覆盖核心基板7的侧表面和下表面12。换言之，核心基板7嵌合于树脂部8的凹部而配置。通过像这样形成树脂部8，从而能够确保作为层叠布线基板3a所需要的大小，并且能够缩小核心基板7的尺寸。并且，为了使将层叠布线基板3a固定于母基板2的固定件24穿过，在树脂部8的厚度方向上形成有贯通孔22(相当于本发明的“孔部”)。
树脂部8能够使用例如环氧树脂等树脂。另外，树脂部8的形成能够使用涂覆方式、印刷方式、传递成型方式，压缩成型方式等技术。树脂部8的同核心基板7对置的对置面的背面21与母基板2通过焊料等而连接。
多个金属销11(相当于本发明的“柱状导体”)配设于树脂部8，以与在核心基板7的靠母基板2侧的下表面12设置的多个电极23接合，通过核心基板7的布线层9b与各探针5电连接。各金属销11能够通过对例如由Cu、Ag、Al等金属形成的线材进行剪切加工等而形成。另外，也可以对各金属销11的在树脂部8的背面21上的暴露部分亦即端面11a，实施有镀敷处理。此外，在本实施方式中使用金属销，但也可以取代金属销，形成由导电性糊料等形成的导通导体、或柱电极。
此处，对层叠布线基板3a的制造方法简单地进行说明。首先，形成陶瓷层9a与布线层9b交替层叠而成的陶瓷层叠部9，在陶瓷层叠部9的上表面层叠树脂层叠部10，形成核心基板7，其中，该树脂层叠部10层叠有树脂层10a。在核心基板7的下表面12设置多个电极23，在电极23的位置立设金属销11。其后，由树脂覆盖核心基板7的侧表面以及下表面12，并使上述树脂固化而形成树脂部8。在形成了树脂部8后，为了确保金属销的露头和平坦性，对树脂部8的背面21进行研磨。另外，在树脂部8的厚度方向，通过钻孔加工、激光加工而形成用于使固定件24穿过的贯通孔22。最后，通过切割或者激光进行尺寸加工，使层叠布线基板3a以规定的尺寸成形。
因此，根据上述的实施方式，由树脂覆盖核心基板7的侧表面以及下表面12，由此用于将层叠布线基板3a向母基板2固定的加工能够不是实施于具有陶瓷层叠部9的核心基板7，而是实施于树脂部8。对树脂的加工比对陶瓷的加工容易，因此能够减少加工陶瓷基板时的碎屑等不良状况的产生，而且能够重制树脂部。
另外，层叠布线基板3a的靠母基板2侧的面被树脂部8覆盖，因此能够使该部分的热膨胀系数与母基板2的热膨胀系数一致。通过使热膨胀系数一致，从而能够减少因检查时的热而引起的层叠布线基板3a的弯曲、形变的产生。
另外，通过设置树脂部8，从而能够维持层叠布线基板3a的尺寸，且缩小核心基板7的尺寸。陶瓷基板比树脂基板高价，因此通过缩小陶瓷层叠部9，能够增加获取个数，从而能够压低制造成本。
另外，通过在核心基板7设置树脂层叠部10，从而布线的细线化变容易，因此能够提供可应对端子间距窄的半导体元件的电气检查的层叠布线基板3a。另外，通过在陶瓷层叠部9的下表面12、上表面13层叠树脂部8和树脂层叠部10，从而能够使树脂部8和树脂层叠部10作为对由探针卡使用时的物理接触引起的应力、冲击进行缓和的材料发挥功能。因此，能够减少陶瓷层叠部9的变形、破损，实现层叠布线基板3a的耐久性的提高，并且能够减少各布线电极14的断线。
(层叠布线基板的变形例)
在上述的实施方式中，在树脂部8的厚度方向设置贯通孔22，但也可以如图3的(a)所示，不设置贯通孔。该情况下，能够通过固定于母基板2的罩体等而将层叠布线基板3a固定于母基板。另外，在该结构中，也可以例如以将探头4固定于层叠布线基板3a作为目的，形成未贯通的孔部(有底凹部)。
另外，也可以如图3的(b)那样，贯通孔22的形状不同。该情况下，贯通孔22的与层叠布线基板3a的厚度方向平行的方向的端面(横截面)形成为T字状。这样，能够将固定件24的端部(凸缘部)收纳于贯通孔22。
另外，如图4所示，也可以在上述的层叠布线基板3a中，核心基板7仅由陶瓷层叠部9形成。核心基板7的探针侧也由陶瓷层叠部9形成，由此能够容易确保平坦性，而且能够减少由载荷引起的层叠布线基板3a的形变、弯曲。
＜第二实施方式＞
参照图5、图6对本发明的第二实施方式所涉及的探针卡1b进行说明。此外，图5是探针卡1b的剖视图，图6是搭载于探针卡1b的层叠布线基板3b的剖视图。
搭载于该实施方式所涉及的探针卡1b的层叠布线基板3b与参照图1、图2而说明的第一实施方式不同之处在于，如图5、图6所示，核心基板7的下表面12未被树脂部8覆盖。其他的结构与第一实施方式的层叠布线基板3a相同，因此通过标注相同附图标记而省略说明。
该情况下，树脂部8以覆盖核心基板7的侧表面的方式配置，为了使将层叠布线基板3b固定于母基板的固定件24穿过，在树脂部8的厚度方向形成有贯通孔22。在核心基板7的上表面17设置有供各探针5连接的多个连接电极18，并且在下表面12设置有用于将母基板2与探针5电连接的多个电极23。
根据该实施方式，能够获得与第一实施方式相同的效果。
(层叠布线基板的变形例)
如图7所示，也可以在上述的层叠布线基板3b中，核心基板7仅由陶瓷层叠部9形成。核心基板7的探针侧也由陶瓷层叠部9形成，由此能够容易确保平坦性，而且能够减少由载荷引起的层叠布线基板3b的形变、弯曲。
此外，本发明不限定于上述的各实施方式，只要不脱离其主旨，在上述以外能够进行各种变更。例如，也可以将各实施方式以及变形例的结构组合。
工业上的利用可能性
本发明能够在被检查物的电气检查所使用的各种探针卡以及用于上述探针卡的层叠布线基板中广泛应用。
附图标记的说明
1a、1b...探针卡；3a、3b...层叠布线基板；5...探针；7...核心基板；8...树脂部；9...陶瓷层叠部；9a...陶瓷层；10...树脂层叠部；10a...树脂层；11...金属销(柱状导体)；22...贯通孔(孔部)。

Claims (5)

1.一种探针卡用层叠布线基板，其特征在于，
在供多个探针做连接的探针卡用层叠布线基板中，具备：
核心基板，其具有多个陶瓷层层叠而成的陶瓷层叠部，并在一个主面供所述多个探针做连接；和
树脂部，其配置为覆盖所述核心基板的侧表面。
2.根据权利要求1所述的探针卡用层叠布线基板，其特征在于，
所述树脂部还覆盖所述核心基板的另一个主面，
还具备：柱状导体，其在所述树脂部的对所述核心基板的所述另一个主面进行覆盖的部分配设，并用于与所述多个探针电连接，柱状导体的一个端面在所述树脂部的与所述核心基板的所述另一个主面对置的面暴露。
3.根据权利要求1或2所述的探针卡用层叠布线基板，其特征在于，
在所述树脂部的对所述核心基板的所述侧表面进行覆盖的部分形成有在厚度方向上凹陷的孔部。
4.根据权利要求1～3中任一项所述的探针卡用层叠布线基板，其特征在于，
所述核心基板还具备：在所述陶瓷层叠部的与所述树脂部侧的面对置的面层叠的树脂层叠部，
在所述树脂层叠部中，与所述树脂部侧的面对置的面成为所述核心基板的所述一个主面。
5.一种探针卡，其特征在于，
具备权利要求1～4中任一项所述的探针卡用层叠布线基板，进行被检查物的电气检查。
CN201780014320.4A 2016-03-03 2017-02-20 探针卡用层叠布线基板以及具备它的探针卡 Active CN108713354B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016040950 2016-03-03
JP2016-040950 2016-03-03
PCT/JP2017/006049 WO2017150232A1 (ja) 2016-03-03 2017-02-20 プローブカード用積層配線基板およびこれを備えるプローブカード

Publications (2)

Publication Number Publication Date
CN108713354A true CN108713354A (zh) 2018-10-26
CN108713354B CN108713354B (zh) 2020-12-11

Family

ID=59743792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014320.4A Active CN108713354B (zh) 2016-03-03 2017-02-20 探针卡用层叠布线基板以及具备它的探针卡

Country Status (4)

Country Link
US (1) US11067600B2 (zh)
JP (1) JP6508416B2 (zh)
CN (1) CN108713354B (zh)
WO (1) WO2017150232A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112748268A (zh) * 2019-10-30 2021-05-04 巨擘科技股份有限公司 探针卡器件
TWI798027B (zh) * 2022-03-14 2023-04-01 巨擘科技股份有限公司 探針卡裝置
CN116811040A (zh) * 2023-08-26 2023-09-29 江苏鹏利芝达恩半导体有限公司 用于制造立式探针卡的陶瓷棒制造方法、设备及存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632376B (zh) * 2016-05-31 2018-08-11 巨擘科技股份有限公司 探針卡裝置
JPWO2021225055A1 (zh) * 2020-05-07 2021-11-11
TWI838772B (zh) 2022-06-20 2024-04-11 財團法人工業技術研究院 低熔點合金複材與複材結構

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299559A (ja) * 1999-04-12 2000-10-24 Fujitsu Ten Ltd パワーモジュール用基板
JP2004228103A (ja) * 2003-01-17 2004-08-12 Ngk Spark Plug Co Ltd 配線基板
CN1559163A (zh) * 2001-09-26 2004-12-29 ��Ī������ 使用分立电容器的集成电路用送电系统
CN201188722Y (zh) * 2008-04-30 2009-01-28 深圳市兴森快捷电路科技股份有限公司 印制线路板及其连接结构
JP2009222597A (ja) * 2008-03-17 2009-10-01 Ngk Spark Plug Co Ltd 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
US20100117673A1 (en) * 2008-11-11 2010-05-13 Samsung Electronics Co., Ltd. Interface structure of wafer test equipment
JP2011228427A (ja) * 2010-04-19 2011-11-10 Kyocera Corp プローブカードおよびプローブ装置
CN102348332A (zh) * 2010-07-22 2012-02-08 安森美半导体贸易公司 电路装置及其制造方法
JP2013077751A (ja) * 2011-09-30 2013-04-25 Dainippon Printing Co Ltd コネクタ接続用配線基板、コネクタ接続用配線基板の製造方法、及び基板／配線基板の接続構造
CN203661413U (zh) * 2013-11-26 2014-06-18 洛阳隆盛科技有限责任公司 一种阶梯式印制板
CN103891425A (zh) * 2011-10-21 2014-06-25 株式会社村田制作所 多层布线基板、探针卡以及多层布线基板的制造方法
WO2016024534A1 (ja) * 2014-08-11 2016-02-18 株式会社村田製作所 プローブカードおよびこのプローブカードが備える積層配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US7501839B2 (en) * 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
JP4689375B2 (ja) * 2005-07-07 2011-05-25 富士通株式会社 積層基板および該積層基板を有する電子機器
TWI271525B (en) * 2006-01-17 2007-01-21 Chipmos Technologies Inc Probe head with vertical probes, method for manufacturing the probe head, and probe card using the probe head
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
JP5550280B2 (ja) * 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板
JP5383447B2 (ja) 2009-11-20 2014-01-08 京セラ株式会社 配線基板およびプローブカードならびに電子装置
KR101089936B1 (ko) * 2010-01-13 2011-12-05 삼성전기주식회사 다층 세라믹 회로 기판 및 제조방법
WO2013031822A1 (ja) * 2011-08-29 2013-03-07 京セラ株式会社 薄膜配線基板およびプローブカード用基板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299559A (ja) * 1999-04-12 2000-10-24 Fujitsu Ten Ltd パワーモジュール用基板
CN1559163A (zh) * 2001-09-26 2004-12-29 ��Ī������ 使用分立电容器的集成电路用送电系统
JP2004228103A (ja) * 2003-01-17 2004-08-12 Ngk Spark Plug Co Ltd 配線基板
JP2009222597A (ja) * 2008-03-17 2009-10-01 Ngk Spark Plug Co Ltd 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
CN201188722Y (zh) * 2008-04-30 2009-01-28 深圳市兴森快捷电路科技股份有限公司 印制线路板及其连接结构
US20100117673A1 (en) * 2008-11-11 2010-05-13 Samsung Electronics Co., Ltd. Interface structure of wafer test equipment
JP2011228427A (ja) * 2010-04-19 2011-11-10 Kyocera Corp プローブカードおよびプローブ装置
CN102348332A (zh) * 2010-07-22 2012-02-08 安森美半导体贸易公司 电路装置及其制造方法
JP2013077751A (ja) * 2011-09-30 2013-04-25 Dainippon Printing Co Ltd コネクタ接続用配線基板、コネクタ接続用配線基板の製造方法、及び基板／配線基板の接続構造
CN103891425A (zh) * 2011-10-21 2014-06-25 株式会社村田制作所 多层布线基板、探针卡以及多层布线基板的制造方法
CN203661413U (zh) * 2013-11-26 2014-06-18 洛阳隆盛科技有限责任公司 一种阶梯式印制板
WO2016024534A1 (ja) * 2014-08-11 2016-02-18 株式会社村田製作所 プローブカードおよびこのプローブカードが備える積層配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112748268A (zh) * 2019-10-30 2021-05-04 巨擘科技股份有限公司 探针卡器件
TWI798027B (zh) * 2022-03-14 2023-04-01 巨擘科技股份有限公司 探針卡裝置
CN116811040A (zh) * 2023-08-26 2023-09-29 江苏鹏利芝达恩半导体有限公司 用于制造立式探针卡的陶瓷棒制造方法、设备及存储介质
CN116811040B (zh) * 2023-08-26 2023-11-10 江苏鹏利芝达恩半导体有限公司 用于制造立式探针卡的陶瓷棒制造方法、设备及存储介质

Also Published As

Publication number Publication date
JP6508416B2 (ja) 2019-05-08
US20180364280A1 (en) 2018-12-20
US11067600B2 (en) 2021-07-20
WO2017150232A1 (ja) 2017-09-08
CN108713354B (zh) 2020-12-11
JPWO2017150232A1 (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
CN108713354A (zh) 探针卡用层叠布线基板以及具备它的探针卡
US8449339B2 (en) Connector assembly and method of manufacture
TW440962B (en) Semiconductor device
EP1843391A1 (en) Stacked electronic component, electronic device and method for manufacturing stacked electronic component
CN102543913A (zh) 布线衬底、电子装置和制造布线衬底的方法
JP6589990B2 (ja) プローブカード用積層配線基板およびこれを備えるプローブカード
KR101550484B1 (ko) 전자부품 검사장치용 배선기판 및 그 제조방법
CN105359632B (zh) 布线基板以及电子装置
US20190261514A1 (en) Wiring substrate for inspection apparatus
CN104412722B (zh) 布线基板、电子装置以及发光装置
JP5777997B2 (ja) 電子部品検査装置用配線基板およびその製造方法
EP3364194B1 (en) Kelvin test probe, kelvin test probe module, and manufacturing method therefor
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
JP2012198190A5 (zh)
JP4960854B2 (ja) 電子部品検査装置用配線基板
JP5980554B2 (ja) 電気的接続部材、検査方法及び電気的接続部材の製造方法
JP2005136232A (ja) 配線基板
JP6597886B2 (ja) 電子デバイス
JP6392630B2 (ja) 回路基板および回路装置
JP5078441B2 (ja) 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージ及び電子装置、並びにこれらの判別方法
US20240114629A1 (en) Wiring substrate
JP7237474B2 (ja) セラミック配線基板およびプローブ基板
JP5400993B2 (ja) 多層セラミック配線基板およびその製造方法
JP2011249575A (ja) 配線基板および電子装置
JP3466398B2 (ja) 配線基板とその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant