JPH11121675A - 変換基板及び半導体装置 - Google Patents
変換基板及び半導体装置Info
- Publication number
- JPH11121675A JPH11121675A JP9293635A JP29363597A JPH11121675A JP H11121675 A JPH11121675 A JP H11121675A JP 9293635 A JP9293635 A JP 9293635A JP 29363597 A JP29363597 A JP 29363597A JP H11121675 A JPH11121675 A JP H11121675A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- heat transfer
- electrodes
- insulating substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
Landscapes
- Structure Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】半導体装置の信頼性を向上させ得る変換基板及
び信頼性の高い半導体装置を実現し難かつた。 【解決手段】半導体素子の電極配列を変換する変換基板
において、絶縁基板の他面側に外部接続用のダミー電極
を形成すると共に、絶縁基板の一面側の所定位置に固着
される半導体素子から放出される熱をダミー電極に伝達
する熱伝達手段を設けるようにした。また変換基板の一
面側に半導体素子が実装されてなる半導体装置におい
て、変換基板の絶縁基板の他面側に外部接続用のダミー
電極を形成すると共に、絶縁基板の一面側の所定位置に
固着される半導体素子から放出される熱をダミー電極に
伝達する熱伝達手段を設けるようにした。
び信頼性の高い半導体装置を実現し難かつた。 【解決手段】半導体素子の電極配列を変換する変換基板
において、絶縁基板の他面側に外部接続用のダミー電極
を形成すると共に、絶縁基板の一面側の所定位置に固着
される半導体素子から放出される熱をダミー電極に伝達
する熱伝達手段を設けるようにした。また変換基板の一
面側に半導体素子が実装されてなる半導体装置におい
て、変換基板の絶縁基板の他面側に外部接続用のダミー
電極を形成すると共に、絶縁基板の一面側の所定位置に
固着される半導体素子から放出される熱をダミー電極に
伝達する熱伝達手段を設けるようにした。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図４） 発明が解決しようとする課題（図４） 課題を解決するための手段（図１〜図３） 発明の実施の形態 （１）本実施の形態による半導体装置の構成（図１） （２）本実施の形態による半導体装置の製造手順（図
２） （３）本実施の形態の動作及び効果（図１〜図３） （４）他の実施の形態（図１〜図３） 発明の効果
２） （３）本実施の形態の動作及び効果（図１〜図３） （４）他の実施の形態（図１〜図３） 発明の効果
【０００３】
【発明の属する技術分野】本発明は変換基板及び半導体
装置に関し、例えばＣＳＰ（Chip Size Package）に適
用して好適なものである。
装置に関し、例えばＣＳＰ（Chip Size Package）に適
用して好適なものである。
【０００４】
【従来の技術】従来、この種の半導体装置１において
は、図４に示すように、半導体素子２を電極再配列用の
変換基板（以下、これをインターポーザと呼ぶ）３上に
実装すると共に、当該半導体素子２を封止樹脂材４によ
り封止することにより構成されている。
は、図４に示すように、半導体素子２を電極再配列用の
変換基板（以下、これをインターポーザと呼ぶ）３上に
実装すると共に、当該半導体素子２を封止樹脂材４によ
り封止することにより構成されている。
【０００５】この場合インターポーザ３においては、絶
縁基板５の一面５Ａ側に半導体素子２の各電極（図示せ
ず）にそれぞれ対応させて複数の第１の電極６が所定パ
ターンで形成されると共に、絶縁基板５の他面５Ｂ側に
各第１の電極６とそれぞれ対応させて複数の第２の電極
７が形成され、これら第１及び第２の電極６、７のう
ち、対応するもの同士がスルーホール８を介して導通接
続されている。
縁基板５の一面５Ａ側に半導体素子２の各電極（図示せ
ず）にそれぞれ対応させて複数の第１の電極６が所定パ
ターンで形成されると共に、絶縁基板５の他面５Ｂ側に
各第１の電極６とそれぞれ対応させて複数の第２の電極
７が形成され、これら第１及び第２の電極６、７のう
ち、対応するもの同士がスルーホール８を介して導通接
続されている。
【０００６】そして半導体素子２は、このインターポー
ザ３の一面５Ａ側に回路面を上向きにして固着され、各
電極が例えば金材からなるワイヤ９を介してインターポ
ーザ３の対応する第１の電極６と導通接続されるように
して当該インターポーザ３上に実装されている。
ザ３の一面５Ａ側に回路面を上向きにして固着され、各
電極が例えば金材からなるワイヤ９を介してインターポ
ーザ３の対応する第１の電極６と導通接続されるように
して当該インターポーザ３上に実装されている。
【０００７】これによりこの半導体装置１においては、
インターポーザ３の各第２の電極７をそれぞれ外部接続
用の電極として、これら各第２の電極７をそれぞれマザ
ー基板の対応する電極と接合するようにして、マザー基
板上に実装することができるようになされている。
インターポーザ３の各第２の電極７をそれぞれ外部接続
用の電極として、これら各第２の電極７をそれぞれマザ
ー基板の対応する電極と接合するようにして、マザー基
板上に実装することができるようになされている。
【０００８】
【発明が解決しようとする課題】ところがこの種の半導
体装置１においては、マザー基板上に実装された状態に
おいて、当該マザー基板への熱の伝達経路がインターポ
ーザ３の各第２の電極７だけに制限されるためにマザー
基板への放熱性が悪く、このため例えば半導体素子２と
して発熱量の多いものを用いた場合にはその熱により半
導体素子２自身が破壊するおそれがあるなど、製品とし
ての信頼性が低くなる問題があつた。
体装置１においては、マザー基板上に実装された状態に
おいて、当該マザー基板への熱の伝達経路がインターポ
ーザ３の各第２の電極７だけに制限されるためにマザー
基板への放熱性が悪く、このため例えば半導体素子２と
して発熱量の多いものを用いた場合にはその熱により半
導体素子２自身が破壊するおそれがあるなど、製品とし
ての信頼性が低くなる問題があつた。
【０００９】またかかる構成の半導体装置１では、マザ
ー基板にインターポーザ３の各第２の電極７のみを介し
て接合される場合に、インターポーザ３とマザー基板と
の熱膨張率の違いに起因する外部応力や熱疲労に対して
十分に対応できるだけの接続の信頼性が得られない問題
があつた。
ー基板にインターポーザ３の各第２の電極７のみを介し
て接合される場合に、インターポーザ３とマザー基板と
の熱膨張率の違いに起因する外部応力や熱疲労に対して
十分に対応できるだけの接続の信頼性が得られない問題
があつた。
【００１０】本発明は以上の点を考慮してなされたもの
で、半導体装置の信頼性を向上させ得る変換基板及び信
頼性の高い半導体装置を提案しようとするものである。
で、半導体装置の信頼性を向上させ得る変換基板及び信
頼性の高い半導体装置を提案しようとするものである。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、変換基板において、絶縁基板の他
面側に外部接続用のダミー電極を形成すると共に、絶縁
基板の一面側の所定位置に固着される半導体素子から放
出される熱をダミー電極に伝達する熱伝達手段を設ける
ようにした。
め本発明においては、変換基板において、絶縁基板の他
面側に外部接続用のダミー電極を形成すると共に、絶縁
基板の一面側の所定位置に固着される半導体素子から放
出される熱をダミー電極に伝達する熱伝達手段を設ける
ようにした。
【００１２】この結果この変換基板では、マザー基板上
に実装された状態において、半導体素子から放出される
熱を熱伝達手段及びダミー電極を順次介してマザー基板
に効率良く放出することができるため、例えば半導体素
子として発熱量が多いものを用いた場合においてもその
放出熱により半導体素子自身が破壊するのを未然に防止
することができる。
に実装された状態において、半導体素子から放出される
熱を熱伝達手段及びダミー電極を順次介してマザー基板
に効率良く放出することができるため、例えば半導体素
子として発熱量が多いものを用いた場合においてもその
放出熱により半導体素子自身が破壊するのを未然に防止
することができる。
【００１３】また本発明においては、変換基板の一面側
に半導体素子が実装されてなる半導体装置において、変
換基板の絶縁基板の他面側に外部接続用のダミー電極を
設けると共に、当該絶縁基板の一面側の所定位置に固着
される半導体素子から放出される熱をダミー電極に伝達
する熱伝達手段を設けるようにした。
に半導体素子が実装されてなる半導体装置において、変
換基板の絶縁基板の他面側に外部接続用のダミー電極を
設けると共に、当該絶縁基板の一面側の所定位置に固着
される半導体素子から放出される熱をダミー電極に伝達
する熱伝達手段を設けるようにした。
【００１４】この結果この半導体装置では、マザー基板
上に実装された状態において、半導体素子から放出され
る熱を熱伝達手段及びダミー電極を順次介してマザー基
板に効率良く放出することができるため、例えば半導体
素子として発熱量が多いものを用いた場合においてもそ
の放出熱により半導体素子自身が破壊するのを未然に防
止することができる。
上に実装された状態において、半導体素子から放出され
る熱を熱伝達手段及びダミー電極を順次介してマザー基
板に効率良く放出することができるため、例えば半導体
素子として発熱量が多いものを用いた場合においてもそ
の放出熱により半導体素子自身が破壊するのを未然に防
止することができる。
【００１５】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
施の形態を詳述する。
【００１６】（１）本実施の形態による半導体装置の構
成 図４との対応部分に同一符号を付して示す図１（Ａ）及
び（Ｂ）において、１０は全体として本実施の形態によ
る半導体装置を示し、インターポーザ１１の構成を除い
て図４の半導体装置１とほぼ同様に形成されている。
成 図４との対応部分に同一符号を付して示す図１（Ａ）及
び（Ｂ）において、１０は全体として本実施の形態によ
る半導体装置を示し、インターポーザ１１の構成を除い
て図４の半導体装置１とほぼ同様に形成されている。
【００１７】すなわちこの半導体装置１０の場合、イン
ターポーザ１１においては、図１（Ａ）及び（Ｂ）から
も明らかなように、絶縁基板５の一面５Ａ側に半導体素
子２の各電極（図示せず）にそれぞれ対応させて複数の
第１の電極６が設けられると共に、当該絶縁基板５の他
面５Ｂ側に各第１の電極６にそれぞれ対応させて複数の
第２の電極７が設けられ、これら第１及び第２の電極
６、７のうちの対応するもの同士がスルーホール８を介
して導通接続されている。
ターポーザ１１においては、図１（Ａ）及び（Ｂ）から
も明らかなように、絶縁基板５の一面５Ａ側に半導体素
子２の各電極（図示せず）にそれぞれ対応させて複数の
第１の電極６が設けられると共に、当該絶縁基板５の他
面５Ｂ側に各第１の電極６にそれぞれ対応させて複数の
第２の電極７が設けられ、これら第１及び第２の電極
６、７のうちの対応するもの同士がスルーホール８を介
して導通接続されている。
【００１８】また絶縁基板５の一面５Ａ側には、半導体
素子２の固着位置に対応させて半導体素子２とほぼ同じ
大きさ及び形状の高熱伝導率材（例えば銅）からなる伝
熱層１２が積層形成されると共に、絶縁基板５の他面５
Ｂ側には、伝熱層１２と絶縁基板５を介して対向するよ
うに、伝熱層１２とほぼ同じ大きさの高熱伝導率材（例
えば銅）からなるダミー電極１３が各第２の電極と同じ
厚みで積層形成されている。
素子２の固着位置に対応させて半導体素子２とほぼ同じ
大きさ及び形状の高熱伝導率材（例えば銅）からなる伝
熱層１２が積層形成されると共に、絶縁基板５の他面５
Ｂ側には、伝熱層１２と絶縁基板５を介して対向するよ
うに、伝熱層１２とほぼ同じ大きさの高熱伝導率材（例
えば銅）からなるダミー電極１３が各第２の電極と同じ
厚みで積層形成されている。
【００１９】さらにインターポーザ１１の伝熱層１２及
びダミー電極１３はスルーホール１４を介して接続され
ると共に、当該伝熱層１２上にダイペースト剤等の高熱
伝導率の接着剤１５を用いて半導体素子２が固着されて
いる。
びダミー電極１３はスルーホール１４を介して接続され
ると共に、当該伝熱層１２上にダイペースト剤等の高熱
伝導率の接着剤１５を用いて半導体素子２が固着されて
いる。
【００２０】これによりこの半導体装置１０において
は、半導体素子２から放出される熱を、インターポーザ
１１の各第２の電極７を含む各経路以外の経路として接
着剤１５、インターポーザ１１の伝熱層１２及び各スル
ーホール１４を順次介してインターポーザ１１のダミー
電極１３に伝達し、これを当該ダミー電極１３を介して
外部に放出し得るようになされている。
は、半導体素子２から放出される熱を、インターポーザ
１１の各第２の電極７を含む各経路以外の経路として接
着剤１５、インターポーザ１１の伝熱層１２及び各スル
ーホール１４を順次介してインターポーザ１１のダミー
電極１３に伝達し、これを当該ダミー電極１３を介して
外部に放出し得るようになされている。
【００２１】（２）本実施の形態による半導体装置の製
造手順 ここでこのような半導体装置１０は、図２（Ａ）〜
（Ｆ）に示す以下の手順により製造することができる。
造手順 ここでこのような半導体装置１０は、図２（Ａ）〜
（Ｆ）に示す以下の手順により製造することができる。
【００２２】すなわち、まず図２（Ａ）のような絶縁基
板５の両面にそれぞれ銅箔２１、２２が被着されてなる
両面銅張積層板２０の対応する位置に、ドリル等を用い
てスルーホール用の孔を穿設した後これら孔の内側面に
無電界銅めつき等の手法を用いて導体層を形成すること
により、図２（Ｂ）のようにスルーホール８、１４を形
成する。
板５の両面にそれぞれ銅箔２１、２２が被着されてなる
両面銅張積層板２０の対応する位置に、ドリル等を用い
てスルーホール用の孔を穿設した後これら孔の内側面に
無電界銅めつき等の手法を用いて導体層を形成すること
により、図２（Ｂ）のようにスルーホール８、１４を形
成する。
【００２３】続いて図２（Ｃ）に示すように、絶縁基板
５の一面５Ａ側の各所定位置にそれぞれ第１の電極６及
び伝熱層１２を形成し、かつ絶縁基板５の他面５Ｂ側の
各所定位置にそれぞれ第２の電極７及びダミー電極１３
を形成するように各銅箔２１、２２をそれぞれパターニ
ングする。
５の一面５Ａ側の各所定位置にそれぞれ第１の電極６及
び伝熱層１２を形成し、かつ絶縁基板５の他面５Ｂ側の
各所定位置にそれぞれ第２の電極７及びダミー電極１３
を形成するように各銅箔２１、２２をそれぞれパターニ
ングする。
【００２４】実際上このパターニングは、銅箔２１、２
２上にフオトレジストを塗布した後、このフオトレジス
トを露光し、現像し、この後この銅箔２１、２２上に残
存するフオトレジストをマスクとして銅箔２１、２２を
エツチングすることにより行うことができ、これにより
本実施の形態によるインターポーザ１１を得ることがで
きる。
２上にフオトレジストを塗布した後、このフオトレジス
トを露光し、現像し、この後この銅箔２１、２２上に残
存するフオトレジストをマスクとして銅箔２１、２２を
エツチングすることにより行うことができ、これにより
本実施の形態によるインターポーザ１１を得ることがで
きる。
【００２５】次いで図２（Ｄ）に示すように、このイン
ターポーザ１１の一面側（すなわち絶縁基板５の一面５
Ａ側）の伝熱層１２上に接着剤１５を介して半導体素子
２をその回路面が表向きになるように固着し、この後図
２（Ｅ）に示すように、この半導体素子２の各電極と、
インターポーザ１１の対応する第１の電極６とをワイヤ
９を介して導通接続する。
ターポーザ１１の一面側（すなわち絶縁基板５の一面５
Ａ側）の伝熱層１２上に接着剤１５を介して半導体素子
２をその回路面が表向きになるように固着し、この後図
２（Ｅ）に示すように、この半導体素子２の各電極と、
インターポーザ１１の対応する第１の電極６とをワイヤ
９を介して導通接続する。
【００２６】さらにこの後図２（Ｆ）に示すように、こ
のインターポーザ１１の一面上に固着された半導体素子
２及び各ワイヤ９を封止樹脂材４を用いて一体に封止す
る。これにより図１に示す本実施の形態による半導体装
置１０を得ることができる。
のインターポーザ１１の一面上に固着された半導体素子
２及び各ワイヤ９を封止樹脂材４を用いて一体に封止す
る。これにより図１に示す本実施の形態による半導体装
置１０を得ることができる。
【００２７】（３）本実施の形態の動作及び効果 以上の構成において、この半導体装置１０では、図３に
示すように、インターポーザ１１の各第２の電極７及び
ダミー電極１３をそれぞれ外部接続用の電極として、こ
れら各第２の電極７及びダミー電極１３をそれぞれマザ
ー基板３０の対応する電極３１、３２とはんだ等の接合
材３３を用いて接合することにより当該マザー基板３０
上に実装することができる。
示すように、インターポーザ１１の各第２の電極７及び
ダミー電極１３をそれぞれ外部接続用の電極として、こ
れら各第２の電極７及びダミー電極１３をそれぞれマザ
ー基板３０の対応する電極３１、３２とはんだ等の接合
材３３を用いて接合することにより当該マザー基板３０
上に実装することができる。
【００２８】そしてこのときこの半導体装置１０では、
半導体素子２から放出される熱を、接着剤１５、インタ
ーポーザ１１の伝熱層１２、各スルーホール１４、ダミ
ー電極１３及び当該ダミー電極１３と接合されたマザー
基板３０の電極３２を順次介してマザー基板３０に放出
することができる。
半導体素子２から放出される熱を、接着剤１５、インタ
ーポーザ１１の伝熱層１２、各スルーホール１４、ダミ
ー電極１３及び当該ダミー電極１３と接合されたマザー
基板３０の電極３２を順次介してマザー基板３０に放出
することができる。
【００２９】従つてこの半導体装置１０では、例えば半
導体素子２として発熱量の多いものを用いた場合におい
ても、当該半導体素子２から放出される熱を効率良く当
該半導体装置１０の外部に放出することができるため、
半導体素子２が自分自身が放出した熱により破壊するの
を未然に防止することができる。
導体素子２として発熱量の多いものを用いた場合におい
ても、当該半導体素子２から放出される熱を効率良く当
該半導体装置１０の外部に放出することができるため、
半導体素子２が自分自身が放出した熱により破壊するの
を未然に防止することができる。
【００３０】またこの半導体装置１０では、インターポ
ーザ１１のダミー電極１３をも外部電極としてマザー基
板３０の対応する電極３２と接合するため、マザー基板
３０との接合面積を大きくとることができることによ
り、外部応力や熱疲労による接合部の破損を未然に防止
でき、その分マザー基板３０との接続の信頼性を向上さ
せることができる。
ーザ１１のダミー電極１３をも外部電極としてマザー基
板３０の対応する電極３２と接合するため、マザー基板
３０との接合面積を大きくとることができることによ
り、外部応力や熱疲労による接合部の破損を未然に防止
でき、その分マザー基板３０との接続の信頼性を向上さ
せることができる。
【００３１】以上の構成によれば、インターポーザ１１
の一面側に熱伝導率の高い材料を用いて伝熱層１２を形
成すると共に、当該インターポーザ１１の他面側に伝熱
層１２に対応させてダミー電極１３を形成し、これら伝
熱層１２及びダミー電極１３をスルーホール１４を介し
て接続すると共に、伝熱層１２上に半導体素子２を固着
するようにして半導体装置１０を形成するようにしたこ
とにより、半導体素子２から放出される熱をインターポ
ーザ１１の伝熱層１２、各スルーホール１４及びダミー
電極１３を順次介して効率良く外部に放出することがで
き、かくして半導体装置の信頼性を向上させ得る変換基
板及び信頼性の高い半導体装置を実現できる。
の一面側に熱伝導率の高い材料を用いて伝熱層１２を形
成すると共に、当該インターポーザ１１の他面側に伝熱
層１２に対応させてダミー電極１３を形成し、これら伝
熱層１２及びダミー電極１３をスルーホール１４を介し
て接続すると共に、伝熱層１２上に半導体素子２を固着
するようにして半導体装置１０を形成するようにしたこ
とにより、半導体素子２から放出される熱をインターポ
ーザ１１の伝熱層１２、各スルーホール１４及びダミー
電極１３を順次介して効率良く外部に放出することがで
き、かくして半導体装置の信頼性を向上させ得る変換基
板及び信頼性の高い半導体装置を実現できる。
【００３２】（４）他の実施の形態 なお上述の実施の形態においては、本発明をＣＳＰ型の
半導体装置１０に適用するようにした場合について述べ
たが、本発明はこれに限らず、この他ＱＦＰ（Quad Fla
t Package ）や、ＳＯＰ（Small Outline Package ）等
の種々のパケージＩＣに広く適用することができる。
半導体装置１０に適用するようにした場合について述べ
たが、本発明はこれに限らず、この他ＱＦＰ（Quad Fla
t Package ）や、ＳＯＰ（Small Outline Package ）等
の種々のパケージＩＣに広く適用することができる。
【００３３】また上述の実施の形態においては、インタ
ーポーザ１１のダミー電極１３を絶縁基板５の他面５Ｂ
側の中央部に大きく正方形状に形成するようにした場合
について述べたが、本発明はこれに限らず、この他種々
の形状を適用でき、また形成位置としてもこの他種々の
位置を適用できる。この場合、例えばダミー電極１３を
大きな正方形状に形成するのではなく、例えば各スルー
ホール１４にそれぞれ対応させて複数に分割して形成す
るようにしても良く、このようにしても本実施の形態の
場合と同様の効果を得ることができる。
ーポーザ１１のダミー電極１３を絶縁基板５の他面５Ｂ
側の中央部に大きく正方形状に形成するようにした場合
について述べたが、本発明はこれに限らず、この他種々
の形状を適用でき、また形成位置としてもこの他種々の
位置を適用できる。この場合、例えばダミー電極１３を
大きな正方形状に形成するのではなく、例えば各スルー
ホール１４にそれぞれ対応させて複数に分割して形成す
るようにしても良く、このようにしても本実施の形態の
場合と同様の効果を得ることができる。
【００３４】さらに上述の実施の形態においては、半導
体素子２をインターポーザ１１の伝熱層１２上に例えば
銀ペースト等のダイペースト剤からなる接着剤１５を用
いて固着するようにした場合について述べたが、本発明
はこれに限らず、接着剤１５としては、高熱伝導率を有
するこの他種々の接着剤を適用でき、また接着剤１５を
用いる方法以外の方法により半導体素子２をインターポ
ーザ１１の伝熱層１２上に固着するようにしても良い。
体素子２をインターポーザ１１の伝熱層１２上に例えば
銀ペースト等のダイペースト剤からなる接着剤１５を用
いて固着するようにした場合について述べたが、本発明
はこれに限らず、接着剤１５としては、高熱伝導率を有
するこの他種々の接着剤を適用でき、また接着剤１５を
用いる方法以外の方法により半導体素子２をインターポ
ーザ１１の伝熱層１２上に固着するようにしても良い。
【００３５】さらに上述の実施の形態においては、イン
ターポーザ１１の伝熱層１２を半導体素子２とほぼ同じ
大きさ及び形状に形成するようにした場合について述べ
たが、本発明はこれに限らず、この他種々の大きさ及び
形状を広く適用することができる。
ターポーザ１１の伝熱層１２を半導体素子２とほぼ同じ
大きさ及び形状に形成するようにした場合について述べ
たが、本発明はこれに限らず、この他種々の大きさ及び
形状を広く適用することができる。
【００３６】さらに上述の実施の形態においては、半導
体素子２から放出された熱をインターポーザ１１の他面
側に形成されたダミー電極１３に伝達する熱伝達手段
を、接着剤１５、インターポーザ１１の伝熱層１２、イ
ンターポーザ１１の対応する各スルーホール１４及びイ
ンターポーザ１１のダミー電極１３で構成するようにし
た場合について述べたが、本発明はこれに限らず、要
は、半導体素子２から放出された熱をインターポーザ１
１のダミー電極１３に伝達することができるのであれ
ば、熱伝達手段の構成としてはこの他種々の構成を広く
適用することができる。
体素子２から放出された熱をインターポーザ１１の他面
側に形成されたダミー電極１３に伝達する熱伝達手段
を、接着剤１５、インターポーザ１１の伝熱層１２、イ
ンターポーザ１１の対応する各スルーホール１４及びイ
ンターポーザ１１のダミー電極１３で構成するようにし
た場合について述べたが、本発明はこれに限らず、要
は、半導体素子２から放出された熱をインターポーザ１
１のダミー電極１３に伝達することができるのであれ
ば、熱伝達手段の構成としてはこの他種々の構成を広く
適用することができる。
【００３７】さらに上述の実施の形態においては、両面
銅張積層板２０の各銅箔２１、２２をパターニングし
て、インターポーザ１１の第１及び第２の電極６、７を
形成する際に伝熱層１２及びダミー電極１３をも同時に
形成するようにした場合について述べたが、本発明はこ
れに限らず、インターポーザ１１の伝熱層１２及びダミ
ー電極１３の形成方法としては、この他スパツタ法や、
ＣＶＤ（Chemical VaporDeposition ）法若しくはスク
リーン印刷法などの各種成膜方法や、又は高熱伝導率材
を貼り付けるなどの方法を広く適用することができる。
またこの場合、インターポーザ１１の伝熱層にダミー電
極の材質として、銅以外の金属又は金属以外の高熱伝導
率材を広く適用する。
銅張積層板２０の各銅箔２１、２２をパターニングし
て、インターポーザ１１の第１及び第２の電極６、７を
形成する際に伝熱層１２及びダミー電極１３をも同時に
形成するようにした場合について述べたが、本発明はこ
れに限らず、インターポーザ１１の伝熱層１２及びダミ
ー電極１３の形成方法としては、この他スパツタ法や、
ＣＶＤ（Chemical VaporDeposition ）法若しくはスク
リーン印刷法などの各種成膜方法や、又は高熱伝導率材
を貼り付けるなどの方法を広く適用することができる。
またこの場合、インターポーザ１１の伝熱層にダミー電
極の材質として、銅以外の金属又は金属以外の高熱伝導
率材を広く適用する。
【００３８】
【発明の効果】上述のように本発明によれば、半導体素
子の電極配列を変換する変換基板において、絶縁基板の
他面側に外部接続用のダミー電極を形成すると共に、絶
縁基板の一面側の所定位置に固着される半導体素子から
放出される熱をダミー電極に伝達する熱伝達手段を設け
るようにしたことにより、半導体素子から放出される熱
を熱伝達手段及びダミー電極を順次介してマザー基板に
効率良く放出することができる。かくするにつき例えば
半導体素子として発熱量が多いものを用いた場合におい
てもその放出熱により半導体素子自身が破壊するのを未
然に防止することができ、かくして半導体装置の信頼性
を向上させ得る変換基板を実現できる。
子の電極配列を変換する変換基板において、絶縁基板の
他面側に外部接続用のダミー電極を形成すると共に、絶
縁基板の一面側の所定位置に固着される半導体素子から
放出される熱をダミー電極に伝達する熱伝達手段を設け
るようにしたことにより、半導体素子から放出される熱
を熱伝達手段及びダミー電極を順次介してマザー基板に
効率良く放出することができる。かくするにつき例えば
半導体素子として発熱量が多いものを用いた場合におい
てもその放出熱により半導体素子自身が破壊するのを未
然に防止することができ、かくして半導体装置の信頼性
を向上させ得る変換基板を実現できる。
【００３９】また本発明においては、変換基板の一面側
に半導体素子が実装されてなる半導体装置において、変
換基板の絶縁基板の他面側に外部接続用のダミー電極を
形成すると共に、絶縁基板の一面側の所定位置に固着さ
れる半導体素子から放出される熱をダミー電極に伝達す
る熱伝達手段を設けるようにしたことにより、半導体素
子から放出される熱を熱伝達手段及びダミー電極を順次
介してマザー基板に効率良く放出することができる。か
くするにつき例えば半導体素子として発熱量が多いもの
を用いた場合においてもその放出熱により半導体素子自
身が破壊するのを未然に防止することができ、かくして
信頼性の高い半導体装置を実現できる。
に半導体素子が実装されてなる半導体装置において、変
換基板の絶縁基板の他面側に外部接続用のダミー電極を
形成すると共に、絶縁基板の一面側の所定位置に固着さ
れる半導体素子から放出される熱をダミー電極に伝達す
る熱伝達手段を設けるようにしたことにより、半導体素
子から放出される熱を熱伝達手段及びダミー電極を順次
介してマザー基板に効率良く放出することができる。か
くするにつき例えば半導体素子として発熱量が多いもの
を用いた場合においてもその放出熱により半導体素子自
身が破壊するのを未然に防止することができ、かくして
信頼性の高い半導体装置を実現できる。
【図１】本実施の形態による半導体装置の構成を示す断
面図及び下面図である。
面図及び下面図である。
【図２】本実施の形態による半導体装置の製造手順の説
明に供する断面図である。
明に供する断面図である。
【図３】本実施の形態による半導体装置をマザー基板上
に実装した状態を示す側面図である。
に実装した状態を示す側面図である。
【図４】従来のＣＳＰ型半導体装置の構成を示す断面図
である。
である。
２……半導体素子、４……封止樹脂材、５……絶縁基
板、５Ａ……一面、５Ｂ……他面、６、７……電極、
８、１４……スルーホール、１０……半導体装置、１１
……インターポーザ、１２……伝熱層、１３……ダミー
電極、１５……接着剤。
板、５Ａ……一面、５Ｂ……他面、６、７……電極、
８、１４……スルーホール、１０……半導体装置、１１
……インターポーザ、１２……伝熱層、１３……ダミー
電極、１５……接着剤。
Claims (5)
- 【請求項１】一面側に半導体素子の各電極にそれぞれ対
応させて複数の第１の電極が形成されると共に、他面側
に各上記第１の電極にそれぞれ対応させて、対応する上
記第１の電極と導通接続された外部接続用の複数の第２
の電極が形成された、上記半導体素子の上記電極配列を
変換する変換基板において、 一面側に各上記第１の電極が形成されると共に、他面側
に各上記第２の電極が形成された絶縁材からなる絶縁基
板と、 上記絶縁基板の上記他面側に形成された外部接続用のダ
ミー電極と、 上記絶縁基板の上記一面側の所定位置に固着される上記
半導体素子から放出される熱を上記ダミー電極に伝達す
る熱伝達手段とを具えることを特徴とする変換基板。 - 【請求項２】上記熱伝達手段は、 上記絶縁基板の上記一面の上記半導体素子が固着される
上記所定位置上に積層形成された高熱伝導率材からなる
伝熱層と、 上記絶縁基板に設けられた、上記伝熱層及び上記ダミー
電極間を接続するスルーホールとを具えることを特徴と
する請求項１に記載の変換基板。 - 【請求項３】一面側に半導体素子の各電極にそれぞれ対
応させて複数の第１の電極が形成されると共に、他面側
に各上記第１の電極にそれぞれ対応させて、対応する上
記第１の電極と導通接続された外部接続用の複数の第２
の電極が形成された変換基板の上記一面側に上記半導体
素子が実装されてなる半導体装置において、 上記変換基板は、 一面側に各上記第１の電極が形成されると共に、他面側
に各上記第２の電極が形成された絶縁材からなる絶縁基
板と、 上記絶縁基板の上記他面側に形成された外部接続用のダ
ミー電極と、 上記絶縁基板の上記一面側の所定位置に固着される上記
半導体素子から放出される熱を上記ダミー電極に伝達す
る熱伝達手段とを具えることを特徴とする半導体装置。 - 【請求項４】上記熱伝達手段は、 上記絶縁基板の上記一面の上記半導体素子が固着される
上記所定位置上に積層形成された高熱伝導率材からなる
伝熱層と、 上記絶縁基板に設けられた、上記伝熱層及び上記ダミー
電極間を接続するスルーホールとを具えることを特徴と
する請求項３に記載の半導体装置。 - 【請求項５】上記半導体素子は、上記変換基板の上記伝
熱層上に高熱伝導率の接着剤を用いて固着されたことを
特徴とする請求項３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9293635A JPH11121675A (ja) | 1997-10-11 | 1997-10-11 | 変換基板及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9293635A JPH11121675A (ja) | 1997-10-11 | 1997-10-11 | 変換基板及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121675A true JPH11121675A (ja) | 1999-04-30 |
Family
ID=17797271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9293635A Pending JPH11121675A (ja) | 1997-10-11 | 1997-10-11 | 変換基板及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121675A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101353184B1 (ko) * | 2011-11-22 | 2014-01-17 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조방법 |
| US9674940B2 (en) | 2014-08-14 | 2017-06-06 | Samsung Electronics Co., Ltd. | Electronic device and semiconductor package with thermally conductive via |
-
1997
- 1997-10-11 JP JP9293635A patent/JPH11121675A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101353184B1 (ko) * | 2011-11-22 | 2014-01-17 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조방법 |
| US9674940B2 (en) | 2014-08-14 | 2017-06-06 | Samsung Electronics Co., Ltd. | Electronic device and semiconductor package with thermally conductive via |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100537972B1 (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| US6803257B2 (en) | Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board | |
| JPH08213510A (ja) | 熱伝導性を強化した半導体チップ・パッケージ | |
| JP2003101243A (ja) | 多層配線基板および半導体装置 | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JPH1050734A (ja) | チップ型半導体 | |
| TWI380419B (en) | Integrated circuit package and the method for fabricating thereof | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JPH0193198A (ja) | 回路基板の製造方法 | |
| KR100693168B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JPH11121675A (ja) | 変換基板及び半導体装置 | |
| JP2003224228A (ja) | 半導体装置用パッケージ並びに半導体装置及びその製造方法 | |
| JPH07115281A (ja) | プリント配線板 | |
| JP3024596B2 (ja) | フィルムキャリアテープを用いたｂｇａ型半導体装置 | |
| JP2001118951A (ja) | 半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
| JPH09246416A (ja) | 半導体装置 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JP2686156B2 (ja) | 熱放散型半導体パッケージ | |
| JPH10326849A (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3039485B2 (ja) | 表面実装用の半導体パッケージ及びその製造方法 | |
| JP2000306956A (ja) | 半導体デバイス及びその製造方法 | |
| JPH1065048A (ja) | キャリア基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050311 |