KR970018447A - 반도체패키지의 제조방법 - Google Patents
반도체패키지의 제조방법 Download PDFInfo
- Publication number
- KR970018447A KR970018447A KR1019960040840A KR19960040840A KR970018447A KR 970018447 A KR970018447 A KR 970018447A KR 1019960040840 A KR1019960040840 A KR 1019960040840A KR 19960040840 A KR19960040840 A KR 19960040840A KR 970018447 A KR970018447 A KR 970018447A
- Authority
- KR
- South Korea
- Prior art keywords
- cavity
- wiring pattern
- semiconductor package
- circuit board
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 배선패턴의 본딩부의 접속성을 향상시켜, 신뢰성이 높은 반도체패키지를 확실히 얻을 수 있도록 한다.
캐비티(26)를 형성하는 구멍과 상기 구멍의 둘레부에 본딩부를 갖는 배선패턴(16)이 구비된 복수의 회로기판(10a)을 접착시트(14)를 사용하여 적층함과 동시에, 이들의 회로기판의 최외층에 캐비티를 밀폐하는 기판(10b)을 접착시트로 적층함으로서 적층체를 형성하고, 적층체에 상기 배선패턴과 외부접속단자를 접속하기 위한 관통구멍을 구비하여, 관통구멍에 도금을 행한후, 상기 캐비티(26)의 상면을 밀폐하고 있는 기판(10b)에 캐비티를 형성하기 위한 개구를 형성하는 반도체패키지의 제조방법에 있어서, 상기 각 회로기판(10a)에 구비된 상기 배선패턴(16)의 본딩부에 보호피막(30a)을 피복한 후 상기 회로기판(10a)을 적층하여, 상기 캐비티(26)를 개구한 후 상기 보호피막(30a)을 제거하는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 기판을 적층한 적층체의 단면도.
Claims (4)
- 캐비티를 형성하는 구멍과 상기 구멍의 둘레부에 본딩부를 갖는 배선패턴이 구비된 복수의 회로기판을 각 회로기판사이에 접착시트를 개재시켜 적층함과 동시에, 이들의 회로기판의 최외층에 상기 복수층이 회로기판에 의해서 형성된 캐비터를 밀페하는 기판을 접착시트를 거쳐서 적층함으로서 적층체를 형성하고, 상기 적층체에 상기 배선패턴과 외부접속단자를 접속하기 위한 관통구멍을 구비하고, 관통구멍에 도금을 행한후, 상기 캐비티의 상면을 밀폐하고 있는 기판에 캐비티를 형성하기 위한 개구를 형성하는 반도체패키지의 제조방법에 있어서, 상기 각 회로기판에 구비된 상기 배선패턴의 본딩부에 보호피막을 피복한후, 상기 회로기판을 적층하고, 상기 캐비티를 개구한, 후 상기 보호피막을 제거하는 것을 특징으로 하는 반도체패키지의 제조방법.
- 제1항에 있어서, 캐비티의 상면 및 하면을 밀폐하고 있는 기판에 캐비티를 형성하기 위한 개구를 형성하는 것을 특징으로 하는 반도체패키지의 제조방법.
- 제1항 또는 제2항에 있어서, 배선패턴의 본딩부에 보호피막을 피복하고, 회로기판의 표면에 레지스트를 도포하여회로기판의 표면을 평탄면으로 형성한 후, 접착시트를 사용하여 회로기판을 적층하는 것을 특징으로 하는 반도체패키지의 제조방법.
- 제1항 내지 제3항중 어느 한항에 있어서, 보호피막은 감솽성레지스트인 것을 특징으로 하는 반도체패키지의 제조방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-241475 | 1995-09-20 | ||
JP7241475A JPH0982837A (ja) | 1995-09-20 | 1995-09-20 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970018447A true KR970018447A (ko) | 1997-04-30 |
KR100230658B1 KR100230658B1 (ko) | 1999-11-15 |
Family
ID=17074873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960040840A KR100230658B1 (ko) | 1995-09-20 | 1996-09-19 | 반도체패키지의 제조방법 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH0982837A (ko) |
KR (1) | KR100230658B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3427011B2 (ja) * | 1999-07-19 | 2003-07-14 | 日本メクトロン株式会社 | 可撓性多層回路基板の製造法 |
JP5034289B2 (ja) * | 2006-03-28 | 2012-09-26 | 大日本印刷株式会社 | 多層プリント配線板及びその製造方法 |
JP4935139B2 (ja) * | 2006-03-28 | 2012-05-23 | 大日本印刷株式会社 | 多層プリント配線板 |
-
1995
- 1995-09-20 JP JP7241475A patent/JPH0982837A/ja active Pending
-
1996
- 1996-09-19 KR KR1019960040840A patent/KR100230658B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100230658B1 (ko) | 1999-11-15 |
JPH0982837A (ja) | 1997-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100430001B1 (ko) | 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법 | |
US7152314B2 (en) | Method of manufacturing circuit board | |
KR100760603B1 (ko) | 프린트 배선 기판의 제조 방법 | |
CA2320064A1 (en) | Method of making microwave, multifunction modules using fluoropolymer composite substrates | |
JPH06334279A (ja) | 多層フレキシブル電装基板 | |
KR100298897B1 (ko) | 인쇄회로기판제조방법 | |
US4052787A (en) | Method of fabricating a beam lead flexible circuit | |
JP2006229115A (ja) | 配線基板製造用金属部材と、それを用いた配線基板の製造方法 | |
KR970018447A (ko) | 반도체패키지의 제조방법 | |
KR940001773A (ko) | 다층 인쇄배선판 및 그 제조방법 | |
KR100366411B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
KR970018448A (ko) | 반도체 패키지의 제조방법 | |
KR101147343B1 (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 | |
KR200297074Y1 (ko) | Mdf 스위칭 보드용 다층기판에서의 접속핀 접촉불량방지장치 | |
KR930024549A (ko) | 다층 인쇄배선판 및 그 제조방법 | |
JPH05145235A (ja) | 多層プリント配線板の製造方法および積層基板 | |
CN112492777B (zh) | 电路板及其制作方法 | |
JPH0278253A (ja) | 多層プラスチックチップキャリア | |
KR100388564B1 (ko) | 고성능 비지에이 기판 및 이의 제조방법 | |
KR200215059Y1 (ko) | 다층인쇄회로기판용 내층기판의 본딩영역 구조 | |
JPH05183272A (ja) | 多層電子部品搭載用基板の製造方法 | |
CN115915649A (zh) | 多层电路板及其制作方法 | |
KR101067134B1 (ko) | 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법 | |
JPS63255996A (ja) | 半導体チツプ実装用多層基板 | |
JP2013187486A (ja) | 多層フレキシブル配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040809 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |