TWI625075B - Printed wiring board - Google Patents

Printed wiring board Download PDF

Info

Publication number
TWI625075B
TWI625075B TW104132021A TW104132021A TWI625075B TW I625075 B TWI625075 B TW I625075B TW 104132021 A TW104132021 A TW 104132021A TW 104132021 A TW104132021 A TW 104132021A TW I625075 B TWI625075 B TW I625075B
Authority
TW
Taiwan
Prior art keywords
adhesive layer
printed wiring
layer
wiring board
end portion
Prior art date
Application number
TW104132021A
Other languages
English (en)
Other versions
TW201633865A (zh
Inventor
Kazutoshi Matsumura
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of TW201633865A publication Critical patent/TW201633865A/zh
Application granted granted Critical
Publication of TWI625075B publication Critical patent/TWI625075B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

提供印刷配線板(1)，包括絕緣性薄板(11)、在絕緣性薄板(11)的一主面上形成的導電層(17)、以及形成導電層(17)的上述第1絕緣性基材的主面上以黏接層(16)介於其間疊合的絕緣性薄膜(15)；其中，絕緣性薄膜(15)的端部(15E)的位置，比黏接層(16)的端部(16E)的位置更外側。

Description

印刷配線板
本發明係關於印刷配線板。
關於被承認參照文獻編入的指定國，2014年9月30日在日本國申請的專利申請第2014-199682號記載的內容由於參照編入本說明書，作為本說明書記載的一部分。
用以黏貼補強板至基板本體的黏接層，比補強板更往外側露出的構造之印刷基板係已知的(專利文件1)。
[先行技術文件] [專利文件]
[專利文件1]專利第2010-287595號公開公報
不過，露出的黏接層與其他的物體接觸破損，有其碎片作為異物附著在印刷基板上的問題。
本發明所欲解決的課題係防止黏接層的破損，防止起因於黏接層破損的異物產生，提供可靠性高的印刷配線板。
[1]本發明藉由提供以下印刷配線板，解決上述課題，印刷配線板包括第1絕緣性基材；導電層，在上述第1絕緣性基材的一主面上形成；以及第2絕緣性基材，在形成上述導電層的上述第1絕緣性基材的主面上以黏接層介於其間疊合；其中，上述第2絕緣性基材的端部位置，比上述黏接層的端部位置更外側。
[2]上述發明中，使上述黏接層的端部到上述第2絕緣性基材的距離為上述黏接層的厚度的0.8倍以上20倍以下，藉此解決上述課題。
[3]上述發明中，使上述黏接層的端部到上述第2絕緣性基材的距離為10[μm(微米)]以上且500[μm]以下，藉此解決上述課題。
[4]上述發明中，上述第1絕緣性基材的一主面上形成的導電層，具有連接上述導電層的上述第1絕緣性基材之第1面的相反側的面之第2面，上述第2面在比上述黏接層的端部位置更外側的區域中包含露出的露出面而構成，藉此解決上述課題。
[5]上述發明中，使上述導電層與其他印刷配線板中設置的其他導電層電性連接，藉此解決上述課題。
[6]上述發明中，上述導電層與其他導電層之間，配置非等向性導電層，藉此解決上述課題。
根據本發明，因為可以提供黏接層的破損不易產生的結構之印刷配線板，防止起因於黏接層的碎片產生，可以 提供可靠性高的印刷配線板。
1、2、2’、3’‧‧‧印刷配線板
10‧‧‧基材
10、10a‧‧‧兩面銅貼基材
10b‧‧‧單面銅貼基材
11‧‧‧絕緣性薄板
11E‧‧‧絕緣性薄板的端部
12a‧‧‧(一主面側的)金屬層
12b‧‧‧(另一主面側的)金屬層
13‧‧‧配線
13a‧‧‧(一主面側的)配線
13b‧‧‧(另一主面側的)配線
14、14’‧‧‧覆蓋層
15、15’‧‧‧絕緣性薄膜
15E‧‧‧絕緣性薄膜的端部
15E’‧‧‧絕緣性薄膜的端部
16、16’‧‧‧黏接層
16E‧‧‧黏接層的端部
16E’‧‧‧黏接層的端部
17、17’‧‧‧導電層
17a、17a’‧‧‧表面處理層(鍍金層)
17Q‧‧‧露出面
17R‧‧‧黏接面
18、18’‧‧‧導電性黏接層
100、100’‧‧‧印刷配線板
200‧‧‧印刷配線板
d‧‧‧距離
S‧‧‧空間
[第1A圖]第1A圖係本發明的一實施例中印刷配線板的剖面圖；[第1B圖]第1B圖係放大顯示第1A圖所示的1B區域圖；[第2圖]第2A~2C圖係用以說明第1圖所示的印刷配線板的製造方法；[第3圖]第3A及3B圖係用以說明本實施例的印刷配線板的使用例圖；[第4圖]第4A及4B圖係用以說明比較例的印刷配線板的使用例圖；以及[第5圖]第5A~5F圖係用以說明本發明的一實施例中多層構造的印刷配線板的製造方法圖。
[第一實施例]
以下，根據圖面說明本發明的第一實施例。
第1A圖係本發明的一實施例中印刷配線板1的剖面圖，第1B圖係放大顯示第1A圖所示的1B區域圖。
如第1A圖所示，本實施例的印刷配線板1，包括基材10、以及其一主面(圖中+Z側的主面)及另一主面(圖中一Z側的主面)上分別疊合的覆蓋層14。
基材10，包括絕緣性薄板11、在此絕緣性薄板11的一方或兩方的主面上形成的導電層17。本實施例的基材10， 包括絕緣性薄板11的一主面(圖中上側面)上形成的配線13a、以及另一主面(圖中下側面)上形成的配線13b。
本實施例的絕緣性薄板11具有可撓性。絕緣性薄板11以絕緣樹脂形成。絕緣樹脂，例如聚亞醯胺、聚酯、聚萘二甲酸乙二酯。絕緣性薄板11的厚度係10~60[μm]，理想是12.5~50[μm]，更理想是20~30[μm]。本實施例的絕緣性薄板11的厚度係25[μm]。
本實施例的絕緣性薄板11的主面上，形成導電層17、配線13a、13b。本實施例的導電層17，包含露出面17Q，為了具有與其他的印刷配線板的導電層電氣連接的功能而露出。導電層17、配線13a、13b是銅、銀、金、碳等的導電性材料。導電層17、配線13a、13b的厚度係5~40[μm]，理想是10~33[μm]，更理想是15~20[μm]。本實施例的導電層17、配線13a、13b的厚度係18[μm]。
本實施例的絕緣性薄板11的一主面上形成的導電層17，具有與導電層17的絕緣性薄板11連接的第1面、以及其相反側的面之第2面。此導電層17的第2面，包含比黏接層16的端部16E的位置更外側的區域(第1A、1B圖中端部16E的右側)中露出的露出面17Q。此導電層17的第2面，包含比黏接層16的端部16E的位置更內側的區域(第1A、1B圖中端部16E的左側)的區域中黏接層16覆蓋的黏接面17R。
本實施例的配線13a、13b，以覆蓋層14覆蓋。如上述，導電層17，因為與其他的印刷配線板的導電層電氣連接，具有覆蓋層14未覆蓋的部分(露出面17Q)。本實施例中， 為了提高導電層17的耐久性，導電層17未覆蓋的部分的表面上，形成表面處理層17a。表面處理層17a，可以以鍍金層、鍍銀層、鍍鉑層等構成。不限定表面處理層17a的形態，先以鎳、鉻等的金屬覆蓋後，再以金、銀、鉑等的貴金屬覆蓋也可以。導電層17未被覆蓋層14覆蓋的部分的表面上形成表面處理層17a時，表面處理層17a的一主面(未與導電層17連接的面)成為露出面17Q。
覆蓋層14，具有絕緣性薄膜15、以及在此絕緣性薄膜15的一主面上疊合的黏接層16。覆蓋層14，疊合在基材10上，其黏接層16覆蓋配線13a、13b。本實施例中，2片覆蓋層14、14’分別疊合在基材10的一主面及另一主面上。
絕緣性薄膜15，以相同於絕緣性薄板11的樹脂製作也可以，以不同的樹脂製作也可以。絕緣性薄膜15的厚度是5~30[μm]，理想是10~25[μm]。本實施例的樹脂性薄膜15，係厚度12.5[μm]的聚亞醯胺薄膜。
黏接層16，可以從聚亞醯胺、聚酯、聚萘二甲酸乙二酯等的樹脂材料得到。黏接層16的材料，最好與絕緣性薄膜15同種的樹脂。黏接層16的厚度係10~50[μm]，理想是15~40[μm]，更理想是20~35[μm]。本實施例的黏接層16的厚度是25[μm]。又，黏接層16的厚度，在製造過程中不怎麼變化。本實施例中，製造步驟中，形成黏接層16時的黏接層16的厚度，與製造的印刷配線板1中的黏接層16的厚度之差，不到在製造步驟中的黏接層16的厚度的10%。
本實施例的印刷配線板1的製作中使用的材料， 不特別限定，可以適當使用本申請書在申請時已知的材料。
如第1A及1B圖所示，本實施例的印刷配線板1中，構成覆蓋層14的絕緣性薄膜15的端部15E的位置，比黏接層16的端部16E的位置更外側。印刷配線板1中的「外側」，係從印刷配線板1的中央區域對外緣側隔離的方向。第1A及1B圖中，顯示以+Y方向為外側的範例。從印刷配線板1的中央區域對外緣側隔離的方向，係-Y方向時，-Y方向為外側。從印刷配線板1的中央區域對外緣側隔離的方向，係+/-X方向時，+/-X方向為外側。本實施例的印刷配線板1中的外側，係表示印刷配線板1的外緣的方向。
在此，絕緣性薄膜15的「端部15E」，不只是指絕緣性薄膜15露出的端面(圖中指示線指示的面)，而是包含端面，也包含連接端面的上面(+Z側的面)及下面(-Z側的面)。關於黏接層16的「端部16E」也相同。本實施例中的「端部15E」的位置與「端部16E」相對的位置關係，可以以沿著圖中Y方向的位置定義。「端部15E」的位置與「端部16E」相對的位置關係，可以根據既定的基準定義。例如，「端部15E」的外延中(或「端部16E」的外延中)，以往最外側(+Y側)突出的位置為基準也可以，以最內側(-Y側)的位置為基準也可以。以往最外側(+Y側)突出的位置與最內側(-Y側)的位置的中央位置為基準也可以。
第1B圖中顯示，從黏接層16的端部16E到絕緣性薄膜15的端部15E的距離d，最好是黏接層16的厚度t的0.8倍以上20倍以下。從黏接層16的端部16E到絕緣性薄膜 15的端部15E的距離d與黏接層16的厚度t顯示如此的關係時，可以有效抑制黏接層16的損傷產生。
不過，一般的印刷配線板的製造步驟中，為了不剝去印刷配線板的端部中覆蓋層的絕緣性薄膜，黏接材料比薄片材料的端面往外側露出。如此的習知印刷配線板中，從覆蓋層的端面露出的黏接材料，成為在外部露出的狀態。不過，製造步驟中，受到某些外力時，黏接材料的表面受傷，黏接材料的碎片、粉末經常飛散。順便一提，黏接材料對於絕緣性薄板是相對柔軟的。因此，黏接材料，即使只是接觸相對硬度高的絕緣性薄板，也受傷、破損。如此的黏接材料或粉末一附著至製造中的印刷配線板，就成為不良的原因。尤其，飛散的黏接材料的碎片或粉末一附著至導電層的露出面(相當於本實施例的露出面17Q的部分)，就成為不良的原因。
本實施例中，覆蓋層14的絕緣性薄膜15的端部15E的位置，比黏接層16的端部16E的位置更外側而構成印刷配線板1。根據本實施例的印刷配線板1，絕緣性薄膜15覆蓋在黏接層16上，不使黏接層16露出。即使加上來自外部的衝擊或應力，因為絕緣性薄膜15保護黏接層16，製造步驟中可以防止黏接層16破損。因為黏接層16沒破損，本身可以抑制成為印刷配線板1不良的原因之黏接層16的碎片產生。
其次，根據第2圖，說明本實施例的印刷配線板1的製造方法。
首先，如第2(A)圖所示，準備成為基材10的兩面銅貼基材10。兩面銅貼基材10具有聚對苯二甲酸乙二酯(PET)、 聚萘二甲酸乙二酯(PEN)、聚亞醯胺(PI)等樹脂構成的絕緣性薄板11、在其兩面上形成的Cu、Au、Ag等的金屬層12a、12b。金屬層12a、12b以黏貼金屬箔構成也可以。蒸鍍或濺鍍銅及其他的金屬後鍍銅形成也可以。
如第2(B)圖所示，一般使用微影蝕刻技術，蝕刻金屬層12a、12b的既定區域，形成所希望的配線13a、13b及導電層17。
如第2(C)圖所示，在基材10的一主面側上疊合覆蓋層14。在一主面側上形成導電層17。本例的覆蓋層14，包括具有上述的聚亞醯胺等的絕緣性之樹脂構成的絕緣性薄膜15、以及有耐熱性之熱可塑性聚亞醯胺等構成的黏接層16。覆蓋層14，以黏接層16覆蓋配線13a，疊合在基材10上。此時覆蓋配線13a的黏接層16，其端部16E比絕緣性薄膜15的端部15E更往配線13a側，除去其端部，只加工除去的緣部的部分縮小面積。預先除去黏接層16的緣部也可以，疊層後除去也可以。
覆蓋層14的黏接層16的端部16E的位置，比絕緣性薄膜15的端部15E更內側。絕緣性薄膜15的端部15E，成為比黏接層16的端部16E更往外側突出的構造。導電層17及形成此的絕緣性薄板11也成為比黏接層16的端部16E更往外側突出的構造。黏接層16的端部16E，在突出的絕緣性薄膜15與絕緣性薄板11之間被上下夾住，藉此受保護。導電層17的第2面(圖中上側的面)，在比黏接層16的端部16E的位置更外側的區域(第2(C)圖中端部16E的右側)中包含露出的露 出面17Q。導電層17的第2面，在比黏接層16的端部16E的位置更內側的區域(第2(C)圖中端部16E的左側)中包含與黏接層16連接的黏接面17R。此黏接面17R以黏接層16覆蓋。
如第2(C)圖所示，另一覆蓋層14’在基材10的另一主面側上疊合。覆蓋層14’與前述的覆蓋層14是同一材料。覆蓋層14’疊合在基材10上，其黏接層16’覆蓋絕緣性薄板11的另一主面上形成的配線13b。另一主面側中，覆蓋層14’的黏接層16’的端部16E’的位置，與絕緣性薄膜15’的端部15E’的位置是相同的位置。於是，關於未形成導電層17的主面側上疊合的覆蓋層14’，不往內側位移黏接層16’的端部16E’也可以。當然，另一主面側中，也與一主面側相同，絕緣性薄板11的另一主面側上設置導電層17’(未圖示)，覆蓋層14’的黏接層16’的端部位置比絕緣性薄膜15’的端部位置更內側也可以。
順便一提，因為絕緣性薄膜15比黏接層16更硬(剛性高)，絕緣性薄膜15因外力破損的可能性，比黏接層16因外力破損的可能性更低。本實施例中，以絕緣性薄膜15保護黏接層16，降低黏接層16的碎片產生的可能性，防止黏接層16的碎片附著在印刷配線板1上。形成與外部電氣連接的導電層17(包含露出面17Q)之主面側上疊合的覆蓋層14中，黏接層16的端部16E的位置，比絕緣性薄膜15的端部15E的位置更內側而構成。由於與導電層17在一主面上形成的黏接層16的碎片，具有容易附著於導電層17的露出面17Q上之傾向。
又，第1A、1B圖所示的範例中，絕緣性薄板11的另一主面(圖中下側(-Z方向側))上疊合的覆蓋層14’的黏接層16’ 的端部16E’的+Y方向位置，與絕緣性薄膜15’的端部15E’的+Y方向位置相同，但絕緣性薄膜15’的端部15E’比黏接層16’的端部16E’成為更往外側突出的狀態而構成也可以。
尤其，形成導電層17的絕緣性薄板11上疊合的覆蓋層14的黏接層16破損時，其碎片附著於導電層17的露出面17Q上的可能性高。如本實施例，絕緣性薄板11的同一主面上形成導電層17與黏接層16時，即，導電層17與黏接層16連接時，其可能性變高。尤其，如本實施例，導電層17的露出面17Q與黏接層16連接(鄰接)時，黏接層16破損時產生的碎片附著於露出面17Q上的可能性變更高。黏接層16的碎片附著於導電層17或導電層17的露出面17Q上時，印刷配線板1的性能中產生不良的可能性提高。
本實施例中，絕緣性薄膜15，因為保護覆蓋層14的黏接層16的端部16E，可以防止黏接層16的破損以及黏接層16的碎片附著於導電層17上的不良。尤其，形成絕緣性薄板11的導電層17的主面上疊合的覆蓋層14的黏接層16的端部16E藉由以絕緣性薄膜15保護，可以防止黏接層16的破損，可以防止黏接層16的碎片附著於導電層17的露出面17Q上的不良。又，黏接層16的端部16E與絕緣性薄膜15，只要在端部16E的上端部分等的一部分中接觸即可。根據黏接層16的形狀，黏接層16與絕緣性薄膜15接觸的形態(接觸位置、接觸範圍)不同。
覆蓋層14，黏貼至基材10之前，黏接層16的端部加工成為比絕緣性薄膜15的端部更內側，黏接層16的加工 手法，不特別限定，可以使用以模型或刃型切斷的手法、以雷射切斷的手法、蝕刻除去端部的手法。除去黏接層16的緣部之後，再黏貼至絕緣性薄膜15上也可以，黏貼至絕緣性薄膜15上之後，再除去黏接層16的緣部也可以。本實施例中，使用YAG雷射除去黏貼至絕緣性薄膜15上的黏接層16的緣部，加工使黏接層16的端部的位置比絕緣性薄膜15的端部更內側。如前述，印刷配線板1的製造步驟中覆蓋層14的黏接層16的厚度t的變化是微小的。
最後，與其他印刷配線板電氣連接的導電層17的表面上，形成表面處理層17a，得到第1A圖所示的印刷配線板1。
[第二實施例]
以下，根據第3、4圖，說明關於第二實施例。
如第3(A)圖所示，本實施例的印刷配線板1，與其他的印刷配線板2電氣連接。具體而言，本實施例的印刷配線板1的導電層17，與其他的印刷配線板2的其他導電層17電氣連接。印刷配線板2，包括絕緣性薄板11、導電層17、黏接層16以及絕緣性薄膜15。本實施例的印刷配線板1的導電層17的黏接層16未覆蓋的部分的表面上，根據需要形成表面處理層17a。此時表面處理層17a的露出面(圖中上側的面)成為露出面17Q。各構成，因為與第一實施例中說明的印刷配線板1的各構成共通，附上相同的符號說明。
本例中，如第3(A)圖所示，導電層17的第2面(與絕緣性薄板11連接的面相反側的面)，在比黏接層16的端部16E的位置更外側的區域(圖中印刷配線板1的右側區域)中包含露出 的露出面17Q。導電層17的第2面，在比黏接層16的端部16E的位置更內側(圖中印刷配線板1的左側區域)的區域中包含黏接層16覆蓋的黏接面17R。
如第3(A)圖所示，印刷配線板1的導電層17，與其他印刷配線板2的其他導電層17對向配置。電性黏接層18介於對向配置的導電層17之間，從上下按壓，根據需要進行硬化處理。
本實施例的導電性黏接層18，以非等向性導電膜(ACF：Anisotropic Conductive Film)形成。非等向性導電膜，在面方向上具有絕緣性，在厚度方向上具有導電性。如第3(A)圖所示，使對向配置的2導電層17導通時或組裝電子組件時等使用。不特別限定，但本實施例的非等向性導電層18，薄化成型樹脂材料中使導電性粒子分散的材料。導電性粒子(導電性填充物)，可以使用金屬粒子、摻雜銦的氧化錫等的半導體粒子、碳粒子。樹脂材料，可以使用矽膠系列材料、聚氨酯系列樹脂材料、環氧基樹脂系列樹脂材料、苯酚系列樹脂材料、聚酯系列樹脂材料等。取代非等向性導電膜，使用非等向性導電膏材(Anisotropic Conductive Paste)也可以。
此時露出的導電層17的露出面17Q上附著異物時，因導電性填充物基材之間不導通時，有可能變成接觸不良。又，包含導電性填充物的非等向性導電層18飛散，在其他配線上附著導電性填充物時，有互串的可能。習知的方法中，兩印刷配線板1、2疊合之際，流出非等向性導電層18，經常黏著於印刷配線板1、2的表面上，在製造步驟內有可能 作為異物帶入。
如第3(A)圖所示，本實施例中黏接層16的端部16E，比絕緣性薄膜15的端部15E更往內側位移(縮入)。黏接層16的端部16E、絕緣性薄膜15的另一主面、及導電層17的表面處理層17a，這些形成三方包圍的空間S。
第3(B)圖，係黏貼個別的印刷配線板1與印刷配線板2之印刷配線板100的剖面構造圖。對向配置的導電層17之間導電性黏接層18介於其間，從上下按壓之際，導電性黏接層18，流入由於黏接層16的端部16E比絕緣性薄膜15的端部15E更往內側後退而產生的空間S。又，導電性黏接層18的體積再多，突出的絕緣性薄膜15的端部15E連接的另一主面(圖中下側面)也成為堤壩(堤防)，防止導電性黏接層18觸到基材的表面。藉此，製造步驟中，可以防止導電性黏接層18附著於印刷配線板1、2的表面。結果，防止在製造步驟內作為異物帶入導電性黏接層18，可以防止印刷配線板1被污染。
為了與本實施例的印刷配線板100比較，第4(A)、(B)圖中顯示作為比較例的印刷配線板100’。印刷配線板100’，經由導電性黏接層18’，使印刷配線板2’與印刷配線板3’電氣連接。印刷配線板3’的黏接層16’的端部16E’的位置，比絕緣性薄膜15’的端部15E’的外置更外側。即，不同於第3(B)圖所示的本實施例的印刷配線板100，黏接層16’露出。
比較例中，印刷配線板3’與印刷配線板2’貼合之際，露出的黏接層16’的端部16E’容易受到外力。即，黏接層16’的端部16E’缺損(破損)，其碎片有可能飛散。又，因為導 電性黏接層18’也是柔軟的材料，容易產生損傷，其碎片有可能飛散。又，第4(A)、(B)圖所示的印刷配線板3’中，沒有如第3(A)、(B)圖所示之黏接層16的端部16E與絕緣性薄膜15的另一主面之間形成的空間S，從上下按壓的導電性黏接層18’，會有沿著印刷配線板3’與印刷配線板2’之間的界面往外漏出的情況。往外漏出的導電性黏接層18’，附著於印刷配線板100’的表面上。因為導電性黏接層18’包含導電性粒子，成為印刷配線板100’不良的原因。
對於此，本實施例的印刷配線板100，使黏接層16的端部16E位於比絕緣性薄膜15的端部15E更內側。因此，黏接層16的端部16E的外側存在空間S。此空間S內收容導電性黏接層18，可以抑制導電性黏接層18往外漏出。結果，可以防止第4(A)、(B)圖所示的構造的印刷配線板100’中產生的不良。
如本實施例的印刷配線板100，因為連接．貼合基板之間的導電性黏接層18沒有越過絕緣性薄膜15，可以防止印刷配線板100的污染或互串。根據本實施例，可以提供可靠性高的印刷配線板100。
為了確認本實施例的印刷配線板1的效果，進行試驗，說明如下。
[實施例]
第一~五實施例及比較例1、2，利用第3A圖所示的印刷配線板1與印刷配線板2，製作具有第3B圖所示的構造之印刷配線板100。印刷配線板100，具有印刷配線板1與印刷配線板2之間分別的導電層17經由導電性黏接層18電氣連接之構造。
首先，製作第3A圖所示的印刷配線板1與印刷配線板2。為了製作印刷配線板1與印刷配線板2，與第一實施例相同，作為基材10的材料，25[μm]的聚亞醯胺板的兩面使用貼上銅箔的兩面銅貼基材10。使用微影蝕刻技術，形成厚度18[μm]的配線13a、13b及導電層17。覆蓋層14，係使用厚度12.5[μm]的聚亞醯胺板(絕緣性薄膜15)上形成厚度25[μm]的黏接層16之物。第一~五實施例的印刷配線板1，如第3A圖所示，覆蓋層14預先照射YAG雷射加工，使黏接層16的端部16E的位置比絕緣性薄膜15的端部15E更內側。介於印刷配線板1的導電層17及印刷配線板2的導電層17之間的導電性黏接層18，使用厚度50[μm]的非等向性導電膜。
關於第一~五實施例及比較例1、2，從黏接層16的端部16E到絕緣性薄膜15的端部15E的距離為d(參照第1B圖)，此距離d除以黏接層16的厚度t(參照第1B圖)的比例，成為以下揭示的表1的數值「距離d/厚度t」，設定距離d。黏接層16的厚度t統一為25[μm]。在此記載的黏接層16的厚度t，與第3B圖所示的印刷配線板100中的黏接層16的厚度共通。又，製造步驟中，覆蓋層14的黏接層16的厚度的變化是微小的。
進行以下3點的評估。
評估1：貼合印刷配線板1、2(印刷配線板3’、2’)時，評估介於其間的導電性黏接層18是否漏出。導電性黏接層18漏出，附著於印刷配線板100的表面上時，成為不良的原因。換言之，導電性黏接層18不漏出的話，可以判斷為導 電性粒子混入的危險性低。根據目視，導電性黏接層18未附著於印刷配線板100、比較例的印刷配線板100’的表面的情況下，顯示其評估為「良好(Good)：○」，根據目視，導電性黏接層18附著於印刷配線板100、比較例的印刷配線板100’的表面的情況下，顯示其評估為「不良(Not Good)：×」。
評估2：評估導電層17的表面上是否已形成鍍金層。絕緣性薄膜15的端部15E比黏接層16的端部16E更往外側超出時，絕緣性薄膜15與導電層17之間鍍金時產生的氣泡留下，具有電鍍液連端部16E附近的導電層17都沒完全巡迴之不良。在此情況下，導電層17表面上產生未形成鍍金層的部分。換言之，如果導電層17表面上可以形成鍍金層的話，可以評估為絕緣性薄膜15比黏接層16更往外側突出的情況下不產生製造上的不良。根據目視，導電層17的表面上可以形成鍍金層的情況下，顯示其評估為「良好(Good)：○」。根據目視，導電層17的表面上不能形成鍍金層的情況下，顯示其評估為「不良(Not Good)：×」。
評估3：貼合印刷配線板1、2(印刷配線板3’、2’)之際，以目視評估導電層17的表面(露出面17Q)上是否未附著起源於黏接層16的異物。本說明書中，導電層17的表面中，包含表面處理層17a的表面。導電層17的表面上形成表面處理層17a的情況下，「導電層17的表面」，成為表面處理層17a的表面。即，導電層17的表面上形成表面處理層17a的情況下，露出面17Q在表面處理層17a的表面上形成。實施例一~五及比較例1、2中，因為形成表面處理層17a，在評估3 中，確認表面處理層17的露出面17Q上是否附著異物。
第3(A)圖所示的印刷配線板1、2、第4(A)圖所示的印刷配線板2’、3’中，以目視評估起源於黏接層16的異物是附著於表面處理層17a的表面(露出面17Q)上。製造步驟中，黏接層16損傷，附著於表面處理層17a上時，成為不良的原因。黏接層16未損傷的話，可以評估為異物附著的危險性低。
首先，關於實施例的印刷配線板100及比較例的印刷配線板100’，分別準備樣品100個。根據目視，確認印刷配線板100的表面處理層17a’的表面(對應實施例的露出面17Q)上是否附著起源於黏接層16的異物。關於實施例的印刷配線板100，100個樣品中，根據目視，起源於黏接層16的異物附著於表面處理層17的露出面17Q上之印刷配線板100的個數在10個以下的情況下，顯示其評估為「良好(Good)：○」。其個數多於10個的情況下，顯示其評估為「不良(Not Good)：×」。關於比較例的印刷配線板100’，也根據同樣的基準進行評估。
關於評估1、評估2、評估3，歸納其結果於表1。
如表1所示的比較例1，從黏接層16的端部16E到絕緣性薄膜15的端部15E的距離d(參照第1B圖)為零時，即，黏接層16的端部16E與絕緣性薄膜15的端部15E的位置相同時，評估1中，判斷導電性黏接層18的漏出。又，評估3中，比較例1的印刷配線板100’中判斷為起源於黏接層16’的異物附著於導電層17’或表面處理層17a’之印刷配線板100’在比較例1的全樣品100個中超過10個。明白根據比較例1的印刷配線板100’是容易產生起源於黏接層16’的異物的構造。
同樣地如比較例2，從黏接層16的端部16E到絕緣性薄膜15的端部15E的距離d(參照第1B圖)除以黏接層16的厚度t(參照第1B圖)的比例為0.4以下時，評估1中，判斷導電性黏接層18漏出，即導電性黏接層18觸到其他基材的上面的現象。因此，評估為根據比較例2的絕緣性薄膜15的端部15E的突出量不足。
又，如比較例3所示，評估2中，到絕緣性薄膜15的端部15E的距離d(參照第1B圖)除以黏接層16的厚度t的比例為100倍以上時，因為鍍金層不能形成，評估為絕緣性薄膜15的端部15E的突出量過大。絕緣性薄膜15的端部15E的突出量過大時，明白即使可以抑制導電性黏接層18的漏出，也會阻礙鍍金層的形成。
第一~五實施例，在評估1、評估2及評估3中是良好的結果。即，到絕緣性薄膜15的端部15E為止的距離d(參照第1B圖)除以黏接層16的厚度t的比例為0.8以上、20以下的情況下，疊合時不判斷導電性黏接層18漏出，可以形成 鍍金層。又，根據第一~五實施例的印刷配線板100的表面處理層17a的表面上附著起源於黏接層16的異物之樣品數，在樣品100個中10個以下。
又，距離d的長度超過黏接層16的厚度t的20倍時，判斷為阻礙導電性黏接層18形成的傾向。
本發明的第2絕緣性基材，係包含基材10的絕緣性薄板11、覆蓋層14的絕緣性薄膜15之概念。本實施例中，基材10的絕緣性薄板11，對應第1絕緣性基材，覆蓋層14的絕緣性薄膜15對應第2絕緣性基材。本發明的範圍內包含的其他實施例中，基材10的絕緣性薄板11對應第2絕緣性基材也可以。
[第三實施例]
以下，根據第5圖，說明關於第三實施例。
第三實施例，係應用本發明的多層構造的印刷配線板200。
第一、二實施例中，說明覆蓋層14的絕緣性薄膜15對應本發明的第2絕緣性基材之範例，第三實施例中，說明基材10的絕緣性薄板11，對應本發明的第2絕緣性基材之範例。
第5(A)~5(F)圖係用以說明第三實施例中多層構造的印刷配線板200的製造方法步驟圖。按照本製造步驟，說明關於本實施例的印刷配線板200。
首先，如第5(A)圖所示，準備兩面銅貼基材10a。兩面銅貼基材10a，包括絕緣性薄板11、在絕緣性薄板11的兩面上形成的金屬層12a、12b。兩面銅貼基材10a，與第一實施例中使用的兩面銅貼基材10相同。如第5(B)圖所示，以微 影蝕刻技術，除去一主面側的金屬層12a的既定區域，形成所希望的配線13a及導電層17。
其次，準備單面銅貼基材10b。單面銅貼基材10b，包括絕緣性薄板11、及只在其絕緣性薄板11的一主面上形成的金屬層12a。單面銅貼基材10b的絕緣性薄板11的材料、金屬層12a的材料與兩面銅貼基材10a相同。
於是，如第5(C)圖所示，單面銅貼基材10b，經由黏接層16疊合在兩面銅貼基材10a的一主面側上。黏接層16以印刷形成也可以，黏貼至單面銅貼基材10b的另一主面側也可以。
如同圖所示，本實施例的黏接層16的端部16E的位置，比單面銅貼基材10b的絕緣性薄板11的端部11E的位置更內側。即，單面銅貼基材10b的絕緣性薄板11的端部11E的位置，比本例的黏接層16的端部16E的位置更外側。如第5(C)圖所示，導電層17的第2面(與絕緣性薄板11連接的面的相反側的面)，在比黏接層16的端部16E的位置更外側的區域(同圖中，右側的區域)中包含露出的露出面17Q。導電層17的第2面，在比黏接層16的端部16E的位置更內側(同圖中，左側的區域)的區域中包含黏接層16覆蓋的黏接面17R。如第5(D)圖所示，蝕刻單面銅貼基材10b的金屬層12a的既定區域，形成配線13a。
又，如第5(E)圖所示，覆蓋層14，經由黏接層16疊合至單面銅貼基材10b的一主面側。同樣地，覆蓋層14，經由黏接層16疊合至兩面銅貼基材10a的另一主面側。
最後，如第5(F)圖所示，導電層17的表面上形成表面處理層17a，得到多層構造的印刷配線板200。
於是，多層構造的印刷配線板200中，也可以實現，第一及二實施例中說明的構造，即絕緣性薄板11的端部11E的位置比黏接層16的端部16E的位置更外側之特徵的構造。第三實施例的多層構造的印刷配線板200中，也達到第一及第二實施例中說明的作用效果。
尤其，多層構造的印刷配線板200，製造步驟數多，製造中的印刷配線板受外力的可能性高，但藉由絕緣性薄板11的端部11E的位置比黏接層16的端部16E的位置更外側，可以防止黏接層16的破損。
導電層17具有露出面17Q而構成的印刷配線板200中，也達到第一及二實施例中說明的作用效果。
以上說明的實施例，係為了容易理解本發明而記載，並非為了限定本發明而記載。因此，上述實施例揭示的各要素，係包含屬於本發明技術範圍的全部設計變更、均等物之主旨。

Claims (5)

  1. 一種印刷配線板，包括：第1絕緣性基材；導電層，在上述第1絕緣性基材的一主面上形成；黏接層，形成在形成有上述導電層的上述第1絕緣性基材的主面上；以及第2絕緣性基材，以上述黏接層介於其間，疊合於上述第1絕緣性基材的上述主面側；其中，上述第2絕緣性基材的端部的端面的位置，比上述黏接層的端部的端面的位置更外側，上述導電層有一第2面，上述第2面為上述導電層之與上述第1絕緣性基材鄰接之第1面為相反側之面，上述導電層的上述第2面在比上述黏接層的端面位置更外側的區域中形成露出上述導電層的露出面，將上述導電層的露出面、上述黏接層的端面與上述第2絕緣性基材的另一個主面，以三方包圍一空間的方式配置，且上述黏接層的端面曝露於上述空間中。
  2. 如申請專利範圍第1項所述的印刷配線板，其中，使上述黏接層的端部到上述第2絕緣性基材的端部的距離為上述黏接層的厚度的0.8倍以上20倍以下。
  3. 如申請專利範圍第2項所述的印刷配線板，其中，使上述黏接層的端部到上述第2絕緣性基材的端部的距離為10[μm(微米)]以上且500[μm]以下。
  4. 如申請專利範圍第1至3項中任一項所述的印刷配線板， 進一步具備設置在其他印刷配線板上之其他導電層，使上述導電層與上述其他導電層電氣連接。
  5. 如申請專利範圍第4項所述的印刷配線板，其中，在包含上述空間，上述導電層與其他導電層之間，配置非等向性導電層。
TW104132021A 2014-09-30 2015-09-30 Printed wiring board TWI625075B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014199682A JP6053190B2 (ja) 2014-09-30 2014-09-30 プリント配線板

Publications (2)

Publication Number Publication Date
TW201633865A TW201633865A (zh) 2016-09-16
TWI625075B true TWI625075B (zh) 2018-05-21

Family

ID=55630383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104132021A TWI625075B (zh) 2014-09-30 2015-09-30 Printed wiring board

Country Status (6)

Country Link
US (1) US10123411B2 (zh)
JP (1) JP6053190B2 (zh)
KR (1) KR102017511B1 (zh)
CN (1) CN106797703B (zh)
TW (1) TWI625075B (zh)
WO (1) WO2016052346A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123389A (ja) * 2016-01-06 2017-07-13 富士通株式会社 リジッドフレキシブル基板及びその製造方法
CN206442588U (zh) * 2017-02-27 2017-08-25 深圳市柯达科电子科技有限公司 一种fpc连接头、触摸屏及液晶屏
US11307706B2 (en) * 2018-03-23 2022-04-19 Shenzhen Startek Electronic Technology Co., Ltd. FPC connector, touch-sensitive screen and display device
US10638616B1 (en) * 2018-10-30 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit carrier and manifacturing method thereof
CN109587945B (zh) * 2018-12-26 2024-03-01 珠海超群电子科技有限公司 一种fpc板及其制作工艺
CN112242476B (zh) * 2019-07-16 2022-03-18 佛山市国星光电股份有限公司 一种led显示单元组及显示面板
CN112752402B (zh) * 2019-10-29 2022-10-18 群创光电股份有限公司 可挠性电路板以及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169688A (ja) * 2012-06-15 2012-09-06 Sumitomo Electric Printed Circuit Inc 多層プリント配線板の製造方法
TW201330727A (zh) * 2011-07-08 2013-07-16 Panasonic Corp 配線基板及立體配線基板之製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58131650U (ja) * 1982-02-27 1983-09-05 日本メクトロン株式会社 可撓性回路基板
JPS642453U (zh) 1987-06-25 1989-01-09
JPH0477134U (zh) * 1990-11-15 1992-07-06
JPH09148731A (ja) * 1995-11-17 1997-06-06 Fujitsu Ltd 配線基板間の接続構造の製造方法
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
JP3574308B2 (ja) * 1997-09-02 2004-10-06 アルプス電気株式会社 積層基板およびこれを用いたデータ入力装置
JP3039507B2 (ja) * 1998-03-06 2000-05-08 日本電気株式会社 液晶表示装置及びその製造方法
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure
JP3205548B2 (ja) * 1999-10-01 2001-09-04 ソニーケミカル株式会社 多層フレキシブル配線板
JP2001284794A (ja) * 2000-03-29 2001-10-12 Sumitomo Bakelite Co Ltd フレキシブルプリント配線板の製造方法
US6495053B1 (en) * 2000-08-30 2002-12-17 Visteon Global Tech, Inc. Electrical circuit board and a method for making the same
JP4060179B2 (ja) * 2001-12-27 2008-03-12 シャープ株式会社 加熱接続装置及び加熱接続方法並びに軟質基板と硬質基板との接続構造
JP2004235459A (ja) * 2003-01-30 2004-08-19 Fujikura Ltd フレキシブルプリント配線板の製造方法
JP2005268416A (ja) * 2004-03-17 2005-09-29 Fujikura Ltd プリント配線基板およびその製造方法
US20070137141A1 (en) * 2005-11-30 2007-06-21 Hirschmann Car Communication Gmbh Integration of functional layers in or on transparent plastic parts for vehicle manufacture
JP2008277717A (ja) * 2007-03-30 2008-11-13 Fujifilm Corp 金属層付き樹脂フイルム、その製造方法及びそれを用いたフレキシブルプリント基板の製造方法
JP5151721B2 (ja) * 2008-06-18 2013-02-27 ソニー株式会社 フレキシブルプリント配線板、タッチパネル、表示パネルおよび表示装置
JP2010129803A (ja) * 2008-11-28 2010-06-10 Nitto Denko Corp 配線回路基板およびその製造方法
EP2412519A4 (en) 2009-03-25 2012-10-03 Mitsui Du Pont Polychemical FILM WITH METAL LAYER USED THEREFOR FOR ELECTRONIC COMPONENTS, METHOD FOR THE PRODUCTION THEREOF AND APPLICATIONS THEREOF
JP5376653B2 (ja) * 2009-06-09 2013-12-25 株式会社フジクラ フレキシブルプリント基板およびその製造方法
JP5258729B2 (ja) * 2009-10-27 2013-08-07 日東電工株式会社 配線回路基板およびその製造方法
JP5509480B2 (ja) * 2010-05-26 2014-06-04 住友電工プリントサーキット株式会社 フレキシブルプリント配線板の接続構造、その製造方法、および電子機器
TWI616121B (zh) * 2014-06-26 2018-02-21 軟性電路板的溢膠導流結構

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201330727A (zh) * 2011-07-08 2013-07-16 Panasonic Corp 配線基板及立體配線基板之製造方法
JP2012169688A (ja) * 2012-06-15 2012-09-06 Sumitomo Electric Printed Circuit Inc 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
US10123411B2 (en) 2018-11-06
JP2016072410A (ja) 2016-05-09
TW201633865A (zh) 2016-09-16
CN106797703B (zh) 2019-03-29
CN106797703A (zh) 2017-05-31
KR102017511B1 (ko) 2019-09-03
JP6053190B2 (ja) 2016-12-27
KR20170056606A (ko) 2017-05-23
WO2016052346A1 (ja) 2016-04-07
US20170231087A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
TWI625075B (zh) Printed wiring board
TWI532142B (zh) Manufacturing method of semiconductor device
TWI484875B (zh) 電路板及電路板製作方法
TWI497535B (zh) 具有軟性材料層之微電阻元件及其製造方法
KR20140068761A (ko) 쉴드 필름, 쉴드 프린트 배선판 및 쉴드 프린트 배선판의 제조 방법
TW201536123A (zh) 印刷電路板
JP2016162835A (ja) 多層配線板
TWI530240B (zh) 電路板及其製作方法
TWM570577U (zh) Cavity printed circuit board rubber structure
TWI531291B (zh) 承載板及其製作方法
TWI539870B (zh) Built-in components of the substrate
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
KR102621168B1 (ko) 연성 회로기판 및 이를 포함하는 전자 디바이스
JP5358928B2 (ja) 立体プリント配線板
JP7379893B2 (ja) 支持基板付配線基板、配線基板、素子付配線基板積層体、および素子付配線基板
KR20130033851A (ko) 다층 인쇄회로기판 및 그 제조방법
TWI692279B (zh) 複合電路板及其製造方法
TWI442844B (zh) 軟硬複合線路板及其製作方法
KR102570727B1 (ko) 인쇄회로기판, 이를 포함하는 패키지 기판
WO2021056427A1 (zh) 中介板、中介板的制作方法及电路板组件
JP6180500B2 (ja) シールドフィルム、シールドプリント配線板及びシールドプリント配線板の製造方法
JP6205834B2 (ja) 樹脂多層基板
JP2018067641A (ja) 配線基板、半導体装置、およびそれらの製造方法
KR101376750B1 (ko) 연성 인쇄회로기판 및 그 제조방법
JPWO2011024469A1 (ja) 基板製造方法および樹脂基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees