JPWO2011062252A1 - 部品内蔵モジュールの製造方法および部品内蔵モジュール - Google Patents

部品内蔵モジュールの製造方法および部品内蔵モジュール Download PDF

Info

Publication number
JPWO2011062252A1
JPWO2011062252A1 JP2011541958A JP2011541958A JPWO2011062252A1 JP WO2011062252 A1 JPWO2011062252 A1 JP WO2011062252A1 JP 2011541958 A JP2011541958 A JP 2011541958A JP 2011541958 A JP2011541958 A JP 2011541958A JP WO2011062252 A1 JPWO2011062252 A1 JP WO2011062252A1
Authority
JP
Japan
Prior art keywords
thick film
film pad
component built
conductive thick
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011541958A
Other languages
English (en)
Other versions
JP5354224B2 (ja
Inventor
重夫 西村
重夫 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011541958A priority Critical patent/JP5354224B2/ja
Publication of JPWO2011062252A1 publication Critical patent/JPWO2011062252A1/ja
Application granted granted Critical
Publication of JP5354224B2 publication Critical patent/JP5354224B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

はんだ等の接合材のスプラッシュの発生を抑えることができる、部品内蔵モジュールの製造方法を提供する。本発明に係る部品内蔵モジュールの製造方法は、金属薄板11を用意する工程と、金属薄板11の一方の主面上に、導電性ペーストを塗布して硬化させることで導電性厚膜パッド12を設ける工程と、導電性厚膜パッド12上に接合材13を設ける工程と、接合材13を介してチップ部品14を導電性厚膜パッド12上に実装する工程と、前記一方の主面上に、チップ部品14を覆うように樹脂層17を設ける工程と、金属薄板11をパターニングして、表面電極21を形成する工程と、を備えることを特徴としている。

Description

本発明は、樹脂層の内部にチップ部品が埋設された部品内蔵モジュールの製造方法に関する。また、本発明は、樹脂層の内部にチップ部品が埋設された部品内蔵モジュールに関する。
近年、電子機器の小型化に伴い、積層コンデンサ等のチップ部品を実装するための回路基板の小型化が求められている。これを受けて、回路基板内部にチップ部品を埋設してモジュールを作製することにより、回路基板の実装面積を削減し、回路基板の小型化を図ることが行なわれている。中でも、樹脂層の内部にチップ部品が埋設された部品内蔵モジュールは、軽量であり、かつセラミック基板のように高温焼成を伴わないため、内蔵するチップ部品に制約が少ないという利点がある。
この部品内蔵モジュールは、例えば特許文献1のように製造される。特許文献1には、金属薄板上にはんだを介してチップ部品を実装し、チップ部品を覆うように樹脂層を形成した後で、金属薄板をパターニングする部品内蔵モジュールの製造方法が開示されている。
特開2005−26573号公報
特許文献1では、チップ部品を固定するためのはんだを、絶縁層に設けられた開口部に充填しており、多くのはんだが必要である。そして、内蔵されたチップ部品の底面は絶縁層と接しているが、この底面と絶縁層との界面には微妙な隙間が生じやすい。そしてこの隙間に、溶融、膨張したはんだが流れる、いわゆるはんだのスプラッシュ現象が発生する可能性が高くなるという問題が生じていた。
本発明は、かかる課題に鑑みなされたものであり、はんだ等の接合材のスプラッシュの発生を抑えることができる、部品内蔵モジュールの製造方法、および部品内蔵モジュールを提供することを目的とする。
本発明に係る部品内蔵モジュールの製造方法は、金属薄板を用意する工程と、前記金属薄板の一方の主面上に、導電性ペーストを塗布して硬化させることで導電性厚膜パッドを設ける工程と、前記導電性厚膜パッド上に接合材を設ける工程と、前記接合材を介してチップ部品を前記導電性厚膜パッド上に実装する工程と、前記一方の主面上に、前記チップ部品を覆うように樹脂層を設ける工程と、前記金属薄板をパターニングして、表面電極を形成する工程と、を備えることを特徴としている。
本発明では、導電性厚膜パッドを設けることにより、導電性厚膜パッドを介して対向するチップ部品と金属薄板との距離を大きくすることができる。そのため、チップ部品と金属薄板との間に樹脂層が充填されやすくなり、はんだ等の接合材のスプラッシュを抑えることができる。
また、本発明に係る部品内蔵モジュールの製造方法では、前記導電性厚膜パッドを設ける工程において、前記導電性ペーストを硬化させた後に、前記導電性厚膜パッドの表面を研磨して平坦化することが好ましい。
この場合、チップ部品を導電性厚膜パッド上に実装する際に、チップ部品が傾きにくくなる。また、導電性厚膜パッドを研磨することでその中の金属粒子を露出させて、導電性厚膜パッドに対する接合材の濡れ性を向上させることができる。
また、本発明に係る部品内蔵モジュールの製造方法では、前記金属薄板を用意する工程において、あらかじめ前記一方の主面が粗面化された前記金属薄板を用意することが好ましい。
この場合、粗面化された部分には、接合材が濡れ広がりにくくなる。したがって、はんだ等の接合材のスプラッシュの発生をさらに抑えることが可能になる。
また、本発明に係る部品内蔵モジュールの製造方法では、前記表面電極を形成する工程において、前記表面電極と前記導電性厚膜パッドの接する部分が、前記表面電極と前記樹脂層とが接する部分で囲まれるように前記金属薄膜をパターニングすることが好ましい。
この場合、接合材が溶融、膨張したとしても、接合材を導電性厚膜パッド上に留めることができる。したがって、接合材の流出を抑え、はんだ等の接合材のスプラッシュの発生をさらに抑えることができる。
また、本発明に係る部品内蔵モジュールの製造方法では、前記樹脂層を設ける工程の後に、前記樹脂層にビアホールを形成し前記ビアホールに導電性材料を充填することで、一端が前記接合材と電気的に接続されているビア導体を形成する工程を備えることが好ましい。
この場合、3次元的な配線が可能である。
また、本発明に係る部品内蔵モジュールの製造方法では、前記ビア導体を形成する工程において、前記導電性厚膜パッドを底面としてビアホールを形成することが好ましい。
この場合、ビアホール形成時に、金属薄板へのダメージを防止することができる。また、導電性厚膜パッドの高さ分だけビア導体の高さを抑えることができる。したがって、ビア導体の小径化が可能である。
また、本発明に係る部品内蔵モジュールの製造方法では、前記ビア導体を形成する工程において、前記接合材を底面としてビアホールを形成することが好ましい。
この場合、導電性厚膜パッドと接合材の高さ分だけビア導体の高さを抑えることができる。したがって、ビア導体の更なる小径化が可能である。
また、本発明に係る部品内蔵モジュールは、一対の主面を有する平板状の樹脂層と、樹脂層内に配置されたチップ部品とを備え、樹脂層の少なくとも一方の主面上に表面電極が形成され、その表面電極の樹脂層側の表面上に導電性厚膜パッドが形成され、その導電性厚膜パッドの表面電極と反対側の表面上に、チップ部品が接合材により実装されていることを特徴としている。
また、本発明に係る部品内蔵モジュールでは、前記導電性厚膜パッドが導電性樹脂であることが好ましい。
本発明に係る部品内蔵モジュールの製造方法、および本発明に係る部品内蔵モジュールは、導電性厚膜パッドを設けることにより、導電性厚膜パッドを介して対向するチップ部品と金属薄板との距離を大きくすることができる。その結果、チップ部品の下部に樹脂層が充填されやすくなり、はんだ等の接合材のスプラッシュの発生を抑えることができる。
本発明に係る部品内蔵モジュールの製造方法を示す断面図である。 本発明に係る部品内蔵モジュールの製造方法を示す断面図である。 本発明に係る部品内蔵モジュールの製造方法を示す断面図である。 本発明に係る部品内蔵モジュールの実装例を示す断面図である。 本発明に係る部品内蔵モジュールの拡大断面図である。
以下において、本発明を実施するための形態について説明する。
(実施形態1)
図1、2は実施形態1の部品内蔵モジュールの製造方法を示す断面図である。
まず、図1(A)のように、金属薄板11を用意する。金属薄板11の材質としては、例えば、Cu、Ag、Au、Ag−Pt,Ag−Pd等の金属を用いることができる。金属薄板11の厚みは、9〜100μmであることが好ましい。
また、あらかじめ一方の主面が粗面化された金属薄板11を用意することが好ましい。この場合、粗面化された部分には、接合材が濡れ広がりにくくなる。したがって、はんだ等の接合材のスプラッシュの発生を抑えることが可能になる。粗面化された部分の表面粗さは、JISB0601−2001に準拠して測定した場合に、Ra=3μm〜10μmとなることが好ましい。
次に、図1(B)のように、金属薄板11の一方の主面上に、導電性ペーストを塗布して硬化させることで導電性厚膜パッド12を設ける。導電性ペーストは、例えば印刷等で塗布することができる。そして、例えば熱処理によりペーストを硬化させることができる。導電性厚膜パッド12の材質は、例えばAg−エポキシ系導電性ペースト等の導電性樹脂を用いることができる。導電性厚膜パッド12の厚みは5μm〜50μmが好ましい。
導電性厚膜パッド12は印刷等の厚膜工法で形成される。めっき工法で同様のパッドを設ける場合には、めっきを部分的に成長させる必要があり、工程が煩雑化して、パッドの厚みを増やす場合に時間がかかる。また、めっき工程は環境負荷が大きい問題もあるためである。
また、図示していないが、導電性ペーストを硬化させた後に、導電性厚膜パッドの表面を研磨して平坦化することが好ましい。この場合、チップ部品を導電性厚膜パッドに実装する際に、チップ部品が傾きにくくなる。また、導電性厚膜パッドを研磨することでその中の金属粒子を露出させて、導電性厚膜パッドに対する接合材の濡れ性を向上させることができる。接合材の濡れ性の向上は、チップ部品と導電性厚膜パッドとの導通の信頼性の向上につながる。
そして、図1(C)のように、導電性厚膜パッド12上に、接合材13を設ける。接合材13の例としてははんだが挙げられる。接合材13を設ける方法としては、スクリーン印刷によりはんだペーストを印刷する方法や、ディスペンサによりクリームはんだを塗布する方法などが挙げられる。
そして、図2(D)のように、接合材13を介してチップ部品14を導電性厚膜パッド12上に実装する。具体的には、チップ部品14を接合材13上に設置した後に、接合材13を加熱し溶融させる。チップ部品14は、積層体15と端子電極16とを備えている。接合材13は加熱による溶融により、チップ部品14の端子電極16の全面に濡れ上がる。
そして、図2(E)のように、金属薄板11のチップ部品14が実装されている一方の主面上に、チップ部品14を覆うように樹脂層17を設ける。導電性厚膜パッド12の高さを確保することで、導電性厚膜パッド12を介して対向する金属薄板11とチップ部品14の距離を大きくすることができる。そのため、チップ部品14の下部にも樹脂層17を充填させることができ、はんだ等の接合材のスプラッシュの発生を抑えることができる。
樹脂層17は、次のように設けることができる。例えば無機フィラーと熱硬化性樹脂とを含有する未硬化のシート状のプリプレグを金属薄板11上に配置し、位置合わせをする。そして、金属薄板11とチップ部品14の上にプリプレグを重ねて圧着することで、樹脂中にチップ部品14を埋設した樹脂層17を設けることができる。プリプレグを圧着する際には、加熱することが好ましい。これにより、プリプレグに含有される熱硬化性樹脂が硬化し、樹脂層17と金属薄板11やチップ部品14との接合状態を良好にすることができる。なお、本実施例では、チップ部品14を覆う側と逆側のプリプレグの主面にも、金属薄板11が接合されている。プリプレグに含有される熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、シアネート樹脂等を用いることができる。また、プリプレグに含有される無機フィラーとしては、シリカ粉末、アルミナ粉末等の無機粉末を用いることができる。
そして、金属薄板をパターニングして、図2(F)のように表面電極21を形成する。金属薄板のパターニングの方法としては、フォトリソグラフィーやエッチング等が挙げられる。
そして、図3(G)のように、表面電極21と樹脂層17にビアホール18を形成する。本実施形態では、ビアホール18は、接合材13が底面となるように形成される。ビアホールの形成方法としては、レーザーやドリルなどが挙げられる。そして、図3(H)のように、ビアホール18に導電性材料を充填することで、一端が接合材13と電気的に接続されているビア導体19を形成する。ビア導体19により、三次元的な配線が可能となる。
図4は部品内蔵モジュール1の実装例を示す断面図である。部品内蔵モジュール1は、コア基板31上にはんだ等で固定されて実装される。コア基板31は単層または多層の基板である。また、コア基板31はマザーボード32上にはんだ等で固定されて実装される。部品内蔵モジュール1は、コア基板31を介さずに直接マザーボード32に実装されても良い。
図5に、図4の(A)と(B)に対応した部分の部品内蔵モジュールの拡大断面図を示す。
図5(A)は、導電性厚膜パッド12上にチップ部品14が実装された例である。図5(A)のように、表面電極21と導電性厚膜パッド12の接する部分が、表面電極21と樹脂層17とが接する部分で囲まれるように金属薄膜をパターニングすることが好ましい。この場合、表面電極21は、導電性厚膜パッド12の表面電極21と接する面の全面を覆うようにパターニングされている。また、表面電極21の導電性厚膜パッド12と接する面の面積が、導電性厚膜パッド12の表面電極21と接する面の面積よりも大きくなる。この構造によれば、接合材13が溶融、膨張したとしても、接合材13を表面電極21の領域内に留めることができる。
また、図5(A)では、表面電極21の主面上で導電性厚膜パッド12が設けられる部分は平坦化されている。そして、導電性厚膜パッド12が設けられる部分以外の部分が粗面化されている。接合材13が溶融、膨張して表面電極21上に流れ出た場合でも、粗面化された部分の存在により接合材13が表面電極21上に濡れ広がりにくくなる。したがって、接合材13の流出を抑えることができ、はんだ等の接合材のスプラッシュの発生を抑えることができる。
図5(B)は、導電性厚膜パッド12上に形成された接合材13を底面としてビアホール18を形成し、導電性材料を充填してビア導体19を形成した例である。この場合、ビア導体19と表面電極21との間には導電性厚膜パッド12と接合材13が存在することになる。したがって、例えばレーザーでビアホールを形成した場合には、表面電極21のダメージを小さくすることができる。また、ビア導体19の高さを導電性厚膜パッド12と接合材13の分だけ抑えることができる。そのため、例えばレーザーでビアホールを形成した場合には、ビア導体19の小径化が可能である。
なお、導電性厚膜パッド12を底面としてビア導体19を形成しても良い。この場合でも、図5(B)と同様の効果が得られる。
以上、本発明の部品内蔵モジュールの製造方法がこの内容に限定されることはなく、発明の趣旨を損なわない範囲で、適宜工程に変更を加えることができる。
1 部品内蔵モジュール
11 金属薄板
12 導電性厚膜パッド
13 接合材
14 チップ部品
15 積層体
16 端子電極
17 樹脂層
18 ビアホール
19 ビア導体
21 表面電極
31 コア基板
32 マザーボード

Claims (9)

  1. 金属薄板を用意する工程と、
    前記金属薄板の一方の主面上に、導電性ペーストを塗布して硬化させることで導電性厚膜パッドを設ける工程と、
    前記導電性厚膜パッド上に接合材を設ける工程と、
    前記接合材を介してチップ部品を前記導電性厚膜パッド上に実装する工程と、
    前記一方の主面上に、前記チップ部品を覆うように樹脂層を設ける工程と、
    前記金属薄板をパターニングして、表面電極を形成する工程と、
    を備える、部品内蔵モジュールの製造方法。
  2. 前記導電性厚膜パッドを設ける工程において、前記導電性ペーストを硬化させた後に、前記導電性厚膜パッドの表面を研磨して平坦化する、請求項1に記載の部品内蔵モジュールの製造方法。
  3. 前記金属薄板を用意する工程において、あらかじめ前記一方の主面が粗面化された前記金属薄板を用意する、請求項1または2に記載の部品内蔵モジュールの製造方法。
  4. 前記表面電極を形成する工程において、前記表面電極と前記導電性厚膜パッドの接する部分が、前記表面電極と前記樹脂層とが接する部分で囲まれるように前記金属薄膜をパターニングする、請求項1〜3のいずれか1項に記載の部品内蔵モジュールの製造方法。
  5. 前記樹脂層を設ける工程の後に、前記樹脂層にビアホールを形成し前記ビアホールに導電性材料を充填することで、一端が前記接合材と電気的に接続されているビア導体を形成する工程を備える、請求項1〜4のいずれか1項に記載の部品内蔵モジュールの製造方法。
  6. 前記ビア導体を形成する工程において、前記導電性厚膜パッドを底面としてビアホールを形成する、請求項5に記載の部品内蔵モジュールの製造方法。
  7. 前記ビア導体を形成する工程において、前記接合材を底面としてビアホールを形成する、請求項5に記載の部品内蔵モジュールの製造方法。
  8. 一対の主面を有する平板状の樹脂層と、
    前記樹脂層内に配置されたチップ部品とを備えた部品内蔵モジュールであって、
    前記樹脂層の少なくとも一方の主面上に表面電極が形成され、当該表面電極の前記樹脂層側の表面上に導電性厚膜パッドが形成され、当該導電性厚膜パッドの前記表面電極と反対側の表面上に、前記チップ部品が接合材により実装されている部品内蔵モジュール。
  9. 前記導電性厚膜パッドが導電性樹脂である、請求項8に記載の部品内蔵モジュール。
JP2011541958A 2009-11-19 2010-11-19 部品内蔵モジュールの製造方法 Expired - Fee Related JP5354224B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011541958A JP5354224B2 (ja) 2009-11-19 2010-11-19 部品内蔵モジュールの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009263477 2009-11-19
JP2009263477 2009-11-19
JP2011541958A JP5354224B2 (ja) 2009-11-19 2010-11-19 部品内蔵モジュールの製造方法
PCT/JP2010/070648 WO2011062252A1 (ja) 2009-11-19 2010-11-19 部品内蔵モジュールの製造方法および部品内蔵モジュール

Publications (2)

Publication Number Publication Date
JPWO2011062252A1 true JPWO2011062252A1 (ja) 2013-04-11
JP5354224B2 JP5354224B2 (ja) 2013-11-27

Family

ID=44059724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011541958A Expired - Fee Related JP5354224B2 (ja) 2009-11-19 2010-11-19 部品内蔵モジュールの製造方法

Country Status (3)

Country Link
US (1) US20120218721A1 (ja)
JP (1) JP5354224B2 (ja)
WO (1) WO2011062252A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
CN104584210B (zh) 2012-12-21 2017-09-26 松下知识产权经营株式会社 电子部件封装件及其制造方法
CN104584207A (zh) 2012-12-21 2015-04-29 松下知识产权经营株式会社 电子部件封装以及其制造方法
KR102281458B1 (ko) * 2014-06-23 2021-07-27 삼성전기주식회사 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
WO2018079046A1 (ja) 2016-10-28 2018-05-03 株式会社村田製作所 電子部品装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234986A (ja) * 1988-07-25 1990-02-05 Sony Chem Corp 透光表示部を有する配線回路基板の製造方法
JP4137389B2 (ja) * 2001-02-16 2008-08-20 イビデン株式会社 半導体素子を内蔵する多層プリント配線板の製造方法
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP4181778B2 (ja) * 2002-02-05 2008-11-19 ソニー株式会社 配線基板の製造方法
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2005026573A (ja) * 2003-07-04 2005-01-27 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
JP4766049B2 (ja) * 2005-09-20 2011-09-07 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
TWI455672B (zh) * 2007-07-06 2014-10-01 Murata Manufacturing Co A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component
JP5209938B2 (ja) * 2007-11-01 2013-06-12 上村工業株式会社 回路形成方法

Also Published As

Publication number Publication date
WO2011062252A1 (ja) 2011-05-26
JP5354224B2 (ja) 2013-11-27
US20120218721A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
JP5367331B2 (ja) 電子部品組込み型印刷回路基板及びその製造方法
US20090052150A1 (en) Wiring board, method of manufacturing the same, and semiconductor device having wiring board
JP5354224B2 (ja) 部品内蔵モジュールの製造方法
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2008226945A (ja) 半導体装置およびその製造方法
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
JP5106197B2 (ja) 半導体装置およびその製造方法
JP5093104B2 (ja) 受動部品内蔵インターポーザ
JP4184396B2 (ja) 電子部品を内蔵した配線基板の製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009135391A (ja) 電子装置およびその製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP5108253B2 (ja) 部品実装モジュール
JP2001274555A (ja) プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
TWI420989B (zh) 印刷電路板及其製造方法
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130813

R150 Certificate of patent or registration of utility model

Ref document number: 5354224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees