JPH01128892A - 半導体ｉｃ装置 - Google Patents
半導体ｉｃ装置Info
- Publication number
- JPH01128892A JPH01128892A JP62288022A JP28802287A JPH01128892A JP H01128892 A JPH01128892 A JP H01128892A JP 62288022 A JP62288022 A JP 62288022A JP 28802287 A JP28802287 A JP 28802287A JP H01128892 A JPH01128892 A JP H01128892A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- leads
- semiconductor
- lead frame
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229920005989 resin Polymers 0.000 claims abstract description 20
- 239000011347 resin Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 238000000465 moulding Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 230000017525 heat dissipation Effects 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical class [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004734 Polyphenylene sulfide Substances 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000069 polyphenylene sulfide Polymers 0.000 description 1
- -1 polysal 7t Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 150000003457 sulfones Chemical class 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１技術分野］
本発明は、ＩＣカードなどに組み込んで用いられる半導
体ＩＣＶＣ置に関するものである。
体ＩＣＶＣ置に関するものである。
［背量技術Ｉ
ＩＣカードなどに組み込んで使用する半導体ＩＣ装置は
薄く形成することが要求されるものであり、従来から例
えば第３図に示すようにプリント配線板１１を基板とし
、これにＩＣチップ１を実装すると共に封止樹脂１２で
封止することによって製造されたものが提供されている
。しかしこのものでは、スルーホール１３の加工やＩＣ
チップ１を搭載する凹所１４の座ぐり加工、ＩＣチップ
１とスルーホール１３とを導通させる回路１５の形成、
ＩＣチップ１の搭載及びＩＣチップ１と回路１５との間
のワイヤー２２のボンディング、など多くの製造工数を
必要とするという問題があり、また外部に露出させる端
子１６はプリント配＃Ｉ叛１１に積層される銅箔とその
表面のわずかのメツキ層によって形成されることになり
、この端子１６への接点の作用頻度が多くなると摩耗さ
れ易く、外部への接続の信頼性に問題が生じるおそれが
ある。
薄く形成することが要求されるものであり、従来から例
えば第３図に示すようにプリント配線板１１を基板とし
、これにＩＣチップ１を実装すると共に封止樹脂１２で
封止することによって製造されたものが提供されている
。しかしこのものでは、スルーホール１３の加工やＩＣ
チップ１を搭載する凹所１４の座ぐり加工、ＩＣチップ
１とスルーホール１３とを導通させる回路１５の形成、
ＩＣチップ１の搭載及びＩＣチップ１と回路１５との間
のワイヤー２２のボンディング、など多くの製造工数を
必要とするという問題があり、また外部に露出させる端
子１６はプリント配＃Ｉ叛１１に積層される銅箔とその
表面のわずかのメツキ層によって形成されることになり
、この端子１６への接点の作用頻度が多くなると摩耗さ
れ易く、外部への接続の信頼性に問題が生じるおそれが
ある。
［発明の目的１
本発明は、上記の点に鑑みて為されたものであり、加エ
エ敗を低減することができ、また端子の摩耗による外部
への接続の［１性に問題が生じるおそれがなく、加えて
ＩＣチップの放熱に優れた半導体ＩＣ装置を提供するこ
とを特徴とする特許である。
エ敗を低減することができ、また端子の摩耗による外部
への接続の［１性に問題が生じるおそれがなく、加えて
ＩＣチップの放熱に優れた半導体ＩＣ装置を提供するこ
とを特徴とする特許である。
［発明の開示］
しかして本発明に係る半導体ＩＣ装置は、金属リードフ
レーム２の複数本の各リード３，３・・・に形成したチ
ップ搭載片５．５・・・の片側表面にＩＣチップ１を搭
載して直接実装すると共にＩＣチップ１をリード３とと
もに成形樹脂４内に封入し、成形樹脂４の表面にチップ
搭載片５の他方の片側表面を端子６として露出させて成
ることを特徴とするものであり、以下本発明を実施例に
より詳述する。
レーム２の複数本の各リード３，３・・・に形成したチ
ップ搭載片５．５・・・の片側表面にＩＣチップ１を搭
載して直接実装すると共にＩＣチップ１をリード３とと
もに成形樹脂４内に封入し、成形樹脂４の表面にチップ
搭載片５の他方の片側表面を端子６として露出させて成
ることを特徴とするものであり、以下本発明を実施例に
より詳述する。
リード７レー、＋４２は４２アａイ（Ｎｉ４２％のＮｉ
−Ｆｅ合會）やアルミニウム、銅などの金属帯板をプレ
ス加工などすることによって形成されるものであり、第
２図に示すように左右一対の７レーム１７．１７を連結
片１８で接続して長尺に形成しである。隣合う連結片１
８．１８間の部分が半導体ＩＣ装置を作成するための一
つの単位となるものであり、この各隣合う連結片１８．
１８間の部分においてそれぞれ７レーム１７．１７から
複数本づつリード３，３・・・が延出しである。この各
リード３の先部は屈曲部１９及び幅広のチップ搭載片５
としで形成しである。ｔＪＩＪ２図において２３はリー
ドフレーム２を自動送りするために７レーム１７に形成
した送り孔である。
−Ｆｅ合會）やアルミニウム、銅などの金属帯板をプレ
ス加工などすることによって形成されるものであり、第
２図に示すように左右一対の７レーム１７．１７を連結
片１８で接続して長尺に形成しである。隣合う連結片１
８．１８間の部分が半導体ＩＣ装置を作成するための一
つの単位となるものであり、この各隣合う連結片１８．
１８間の部分においてそれぞれ７レーム１７．１７から
複数本づつリード３，３・・・が延出しである。この各
リード３の先部は屈曲部１９及び幅広のチップ搭載片５
としで形成しである。ｔＪＩＪ２図において２３はリー
ドフレーム２を自動送りするために７レーム１７に形成
した送り孔である。
このリードフレーム２を用いて半導体ＩＣ装置を製造す
るのであるが、まずＩＣチップ１の実装をおこなう。Ｉ
Ｃチップ１の実装は第２図にＩＡｍで示すように各チッ
プ搭載片５，５・・・の上面にＩＣチップ１を直接重ね
、ワイヤーレスで搭載する直接実装によっておこなう。
るのであるが、まずＩＣチップ１の実装をおこなう。Ｉ
Ｃチップ１の実装は第２図にＩＡｍで示すように各チッ
プ搭載片５，５・・・の上面にＩＣチップ１を直接重ね
、ワイヤーレスで搭載する直接実装によっておこなう。
この直接実装としては例えば７リツプチツプ実装でおこ
なうことができる。すなわち、ＩＣチップ１の電極に半
田などのバンプ２０を形成し、このバンブ２０とチップ
搭載片５とを半田付は接合するのである。このように直
接実装することによって、リード３へのＩＣチップ１の
固定と電気的接続とを同時におこなうことがでさること
になる。そしてこのようにＩＣチップ１を搭載したのち
に成形をおこない、ＩＣチップ１を各リード３，３・・
・とともに成形樹脂４内に埋入して封止する。この成形
は長尺のリードフレーム２を連続的にトランスファー成
形装置や圧縮成形装置などに送り込むことによっておこ
なうことができる。またこの成形に用いる樹脂としては
特に限定されるものではないが、フェノール、エポキシ
、シリコン、ポリイミドなどの熱硬化性樹脂、ポリフェ
ニレンサルファイド、ポリサル７ｔン、ポリエーテルス
ルホン、ボリアリールスルホンなどの熱可塑性樹脂を用
いることができる。このように成形して成形樹脂４にＩ
Ｃチップ１とリード３，３・・・とを封止するｌごあた
って、チップ搭載片５の裏側の面をｆｊＩＪ１図に示す
ように成形樹脂４の下側の表面から露出させるようにし
てあり、このチップ搭載片５の露出面で外部への接続端
子６が形成されるようにしである。そして各リード３，
３・・・を７レーム１７から切り離すことによって、リ
ードフレーム２から第１図のように形成される半導体Ｉ
Ｃ！ｌ置Ａを得る。
なうことができる。すなわち、ＩＣチップ１の電極に半
田などのバンプ２０を形成し、このバンブ２０とチップ
搭載片５とを半田付は接合するのである。このように直
接実装することによって、リード３へのＩＣチップ１の
固定と電気的接続とを同時におこなうことがでさること
になる。そしてこのようにＩＣチップ１を搭載したのち
に成形をおこない、ＩＣチップ１を各リード３，３・・
・とともに成形樹脂４内に埋入して封止する。この成形
は長尺のリードフレーム２を連続的にトランスファー成
形装置や圧縮成形装置などに送り込むことによっておこ
なうことができる。またこの成形に用いる樹脂としては
特に限定されるものではないが、フェノール、エポキシ
、シリコン、ポリイミドなどの熱硬化性樹脂、ポリフェ
ニレンサルファイド、ポリサル７ｔン、ポリエーテルス
ルホン、ボリアリールスルホンなどの熱可塑性樹脂を用
いることができる。このように成形して成形樹脂４にＩ
Ｃチップ１とリード３，３・・・とを封止するｌごあた
って、チップ搭載片５の裏側の面をｆｊＩＪ１図に示す
ように成形樹脂４の下側の表面から露出させるようにし
てあり、このチップ搭載片５の露出面で外部への接続端
子６が形成されるようにしである。そして各リード３，
３・・・を７レーム１７から切り離すことによって、リ
ードフレーム２から第１図のように形成される半導体Ｉ
Ｃ！ｌ置Ａを得る。
このように形成される半導体ＩＣ４＆置Ａにあって、Ｉ
Ｃチップ１はリードフレーム２のリード３に接続されて
いるために、プリント配線板１１を基板として用いる第
３図の従来例のようにスルーホール加工や回路加工など
をするような必要はなく、またＩＣチップ１は直接実装
でチップ搭載片５に搭載されているために、固定と電気
的接続とを同時におこなうことができてワイヤーボンデ
ィングなどの必要がな（、従って製造にあたっての加エ
エ敗を少なくすることができるものである。
Ｃチップ１はリードフレーム２のリード３に接続されて
いるために、プリント配線板１１を基板として用いる第
３図の従来例のようにスルーホール加工や回路加工など
をするような必要はなく、またＩＣチップ１は直接実装
でチップ搭載片５に搭載されているために、固定と電気
的接続とを同時におこなうことができてワイヤーボンデ
ィングなどの必要がな（、従って製造にあたっての加エ
エ敗を少なくすることができるものである。
また基板は金型成形した成形樹脂４によって形成するこ
とができるために、基板を積層成形で得られるプリント
配線板１１で形成する場合よりも厚みの寸法精度良く形
成することができ、ＩＣ−カードに組み込む場合など薄
さが要求されるパッケージとして好適であり、またＩＣ
チップ１は直接実装でチップ搭載片５に搭載されている
ためにＩＣチップ１とチップ搭載片５との間に介在され
るものがなく、半導体ＩＣ装置ＦｊＡの全体の厚みをよ
り薄く形成することができることになる。さらに、ＩＣ
チップ１は金型成形され材料密度が高い成形樹脂４中に
封止されているために、高い酎湿性能でＩＣチップ１を
封止できると共に、また機械的外力から有効にＩＣチッ
プ１を保護することができる。
とができるために、基板を積層成形で得られるプリント
配線板１１で形成する場合よりも厚みの寸法精度良く形
成することができ、ＩＣ−カードに組み込む場合など薄
さが要求されるパッケージとして好適であり、またＩＣ
チップ１は直接実装でチップ搭載片５に搭載されている
ためにＩＣチップ１とチップ搭載片５との間に介在され
るものがなく、半導体ＩＣ装置ＦｊＡの全体の厚みをよ
り薄く形成することができることになる。さらに、ＩＣ
チップ１は金型成形され材料密度が高い成形樹脂４中に
封止されているために、高い酎湿性能でＩＣチップ１を
封止できると共に、また機械的外力から有効にＩＣチッ
プ１を保護することができる。
このように形成される半導体ＩＣ装置ｆｆＡは、例えば
ＩＣカードに用いられるものであり、リード３のチップ
搭載片５の露出面で形成される端子６をＩＣカードの表
面から露出させた状態で半導体ＩＣ装置ＡをＩＣカード
内に一体に埋め込んで使用することができる。ここで、
端子６はり、−ド３の露出面で形成されるために、接点
などとの接触頻度が高（て摩耗があっても金属箔よりも
厚みのあるリード３が摩滅したりするようなおそれはほ
とんどなく、外部への接続の信頼性が低下することはな
いものである。またこの端子６として露出するチップ搭
載片５にはＩＣチップ１が直接後して実装されているも
のであり、ＩＣチップ１の発熱をこの部分から外部に効
率良く放熱することができ、熱が成形樹脂４中にこもる
ことを防止することができるものである。特に第２図の
実施例のようにチップ搭載片５を幅広く形成しておくこ
とによって放熱性を高めることができる。尚、第１図の
実施例ではリード３の外側端部３ａも成形樹脂４から突
出させであるが、半導体ＩＣ装ｒａＡをＩＣカードに組
み込むときなどにこのリード３の突出する端部３ａを位
置決めとしで利用したり、また静電気を逃がすためのア
ース端子として利用したりすることがで軽る。
ＩＣカードに用いられるものであり、リード３のチップ
搭載片５の露出面で形成される端子６をＩＣカードの表
面から露出させた状態で半導体ＩＣ装置ＡをＩＣカード
内に一体に埋め込んで使用することができる。ここで、
端子６はり、−ド３の露出面で形成されるために、接点
などとの接触頻度が高（て摩耗があっても金属箔よりも
厚みのあるリード３が摩滅したりするようなおそれはほ
とんどなく、外部への接続の信頼性が低下することはな
いものである。またこの端子６として露出するチップ搭
載片５にはＩＣチップ１が直接後して実装されているも
のであり、ＩＣチップ１の発熱をこの部分から外部に効
率良く放熱することができ、熱が成形樹脂４中にこもる
ことを防止することができるものである。特に第２図の
実施例のようにチップ搭載片５を幅広く形成しておくこ
とによって放熱性を高めることができる。尚、第１図の
実施例ではリード３の外側端部３ａも成形樹脂４から突
出させであるが、半導体ＩＣ装ｒａＡをＩＣカードに組
み込むときなどにこのリード３の突出する端部３ａを位
置決めとしで利用したり、また静電気を逃がすためのア
ース端子として利用したりすることがで軽る。
［発明の効果１
上述のように本発明にあっては、金属リードフレームの
複数本の各リードに形成したチップ搭載片の片側表面に
ＩＣチップを搭載して直接実装すると共にＩＣチップを
リードとともに成形樹脂内に封入するようにしであるの
で、ＩＣチップは成形樹脂を基板としリードフレームの
リードに接続された状態で搭載されるものであり、プリ
ント配線板を基板として用いる従来例のようにスルーホ
ール加工や回路加工などをするような必要はなく、しか
もＩＣチップは直接実装でチップ搭載片に搭載されでい
るために、固定と電気的接続とを同時におこなうことが
できてワイヤーポンディングなどの必要がなく、製造に
あたっての加工エ敗を少な（することができるものであ
る。また、成形樹脂の表面にチップ搭載片の他方の片側
表面を端子として露出させるようにしたので、端子に摩
耗があっても金属箔よりも厚みのあるリードのチップ搭
載片が摩滅するようなおそれはほとんどなく、外部への
接続の信頼性が低下することはないものであり、さらに
端子として露出するチップ搭載片にはＩＣチップが直接
後して実装されているものであって、ＩＣチップの発熱
をこの部分から外部に効率良く放熱することができるも
のである。
複数本の各リードに形成したチップ搭載片の片側表面に
ＩＣチップを搭載して直接実装すると共にＩＣチップを
リードとともに成形樹脂内に封入するようにしであるの
で、ＩＣチップは成形樹脂を基板としリードフレームの
リードに接続された状態で搭載されるものであり、プリ
ント配線板を基板として用いる従来例のようにスルーホ
ール加工や回路加工などをするような必要はなく、しか
もＩＣチップは直接実装でチップ搭載片に搭載されでい
るために、固定と電気的接続とを同時におこなうことが
できてワイヤーポンディングなどの必要がなく、製造に
あたっての加工エ敗を少な（することができるものであ
る。また、成形樹脂の表面にチップ搭載片の他方の片側
表面を端子として露出させるようにしたので、端子に摩
耗があっても金属箔よりも厚みのあるリードのチップ搭
載片が摩滅するようなおそれはほとんどなく、外部への
接続の信頼性が低下することはないものであり、さらに
端子として露出するチップ搭載片にはＩＣチップが直接
後して実装されているものであって、ＩＣチップの発熱
をこの部分から外部に効率良く放熱することができるも
のである。
第１図は本発明の一実施例の断面図、第２図は同上に用
いるリードフレームの一部の斜視図、第３図は従来例の
断面図である。 １はＩＣチップ、２はリードフレーム、３はリード、４
は成形樹脂、５はチップ搭載片、６は端子である。
いるリードフレームの一部の斜視図、第３図は従来例の
断面図である。 １はＩＣチップ、２はリードフレーム、３はリード、４
は成形樹脂、５はチップ搭載片、６は端子である。
Claims (1)
- （１）金属リードフレームの複数本の各リードに形成し
たチップ搭載片の片側表面にＩＣチップを搭載して直接
実装すると共にＩＣチップをリードとともに成形樹脂内
に封入し、成形樹脂の表面にチップ搭載片の他方の片側
表面を端子として露出させて成ることを特徴とする半導
体ＩＣ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288022A JPH01128892A (ja) | 1987-11-14 | 1987-11-14 | 半導体ｉｃ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62288022A JPH01128892A (ja) | 1987-11-14 | 1987-11-14 | 半導体ｉｃ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128892A true JPH01128892A (ja) | 1989-05-22 |
Family
ID=17724798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62288022A Pending JPH01128892A (ja) | 1987-11-14 | 1987-11-14 | 半導体ｉｃ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128892A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4748425B2 (ja) * | 2005-07-07 | 2011-08-17 | 康一 川上 | 水処理機器 |
-
1987
- 1987-11-14 JP JP62288022A patent/JPH01128892A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4748425B2 (ja) * | 2005-07-07 | 2011-08-17 | 康一 川上 | 水処理機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11605609B2 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing thereof | |
| US7261596B2 (en) | Shielded semiconductor device | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US5311407A (en) | Printed circuit based for mounted semiconductors and other electronic components | |
| US6998702B1 (en) | Front edge chamfer feature for fully-molded memory cards | |
| US6168975B1 (en) | Method of forming extended lead package | |
| JP2651427B2 (ja) | 半導体装置の製造方法 | |
| JPH01128892A (ja) | 半導体ｉｃ装置 | |
| JP2794262B2 (ja) | 電子回路パッケージ | |
| JP2654033B2 (ja) | 半導体ｉｃ装置 | |
| JP2654035B2 (ja) | 半導体ｉｃ装置 | |
| KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
| US7019387B1 (en) | Lead-frame connector and circuit module assembly | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| JP2654032B2 (ja) | 半導体ｉｃ装置の製造方法 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2654034B2 (ja) | 半導体ｉｃ装置 | |
| JPH01128895A (ja) | 半導体ｉｃ装置 | |
| JPH01128887A (ja) | 半導体ｉｃ装置 | |
| JPH01128896A (ja) | 半導体ｉｃ装置 | |
| KR100639700B1 (ko) | 칩 스케일 적층 칩 패키지 | |
| JPH01128897A (ja) | 半導体ｉｃ装置 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 |