JP2654034B2 - 半導体ic装置 - Google Patents

半導体ic装置

Info

Publication number
JP2654034B2
JP2654034B2 JP62288021A JP28802187A JP2654034B2 JP 2654034 B2 JP2654034 B2 JP 2654034B2 JP 62288021 A JP62288021 A JP 62288021A JP 28802187 A JP28802187 A JP 28802187A JP 2654034 B2 JP2654034 B2 JP 2654034B2
Authority
JP
Japan
Prior art keywords
chip
mounting
lead
molding resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62288021A
Other languages
English (en)
Other versions
JPH01128891A (ja
Inventor
篤臣 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP62288021A priority Critical patent/JP2654034B2/ja
Publication of JPH01128891A publication Critical patent/JPH01128891A/ja
Application granted granted Critical
Publication of JP2654034B2 publication Critical patent/JP2654034B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 [技術分野] 本発明は、薄型の半導体IC装置に関するものである。
[背景技術] 半導体ICパッケージとして従来からDIP(Dual Inline
Package)やSOP(Small Outline Package)などが提供
されているが、これらを例えばプリント配線板などに実
装するにあたっては、そのリードの形態に応じて挿入実
装にするか表面実装にするかが限定されるものであり、
いずれの実装方法を採用するかを選択することはできな
いという問題があった。またこれらの半導体ICパッケー
ジはICチップを樹脂中に封止して形成されているために
ICチップの発熱が内部にこもり易く、そこで金属片など
放熱体をその表面を露出させた状態で埋め込んで、放熱
体からICチップの発熱を放散させるようにしているが、
このものでは放熱体を樹脂にインサートしなければなら
ず製造工数が増加するという問題があった。
[発明の目的] 本発明は、上記の点に鑑みて為されたものであり、挿
入実装あるいは表面実装のいずれでも実装をおこなうこ
とができ、しかも製造工数を増加させることなくICチッ
プの放熱性を高めることができる半導体IC装置を提供す
ることを目的とするものである。
[発明の開示] しかして本発明に係る半導体IC装置は、ICチップ1を
金属リードフレーム2の複数本のリード3,3…の一方の
端部にそれぞれ形成したチップ搭載片5に搭載し、ICチ
ップ1をリード3とともに成形樹脂4内に封入し、成形
樹脂4の表面にICチップ搭載片5のICチップ1を搭載し
た部分の裏側の面を露出させると共に各リード3の他方
の端部を成形樹脂4の側端面から突出させて成ることを
特徴とするものであり、以下本発明を実施例により詳述
する。
リードフレーム2は42アロイ(Ni42%のNi−Fe合金)
やアルミニウム、銅などの金属帯板をプレス加工などす
ることによって形成されるものであり、第3図に示すよ
うに左右一対のフレーム17,17を連結片18で接続して長
尺に形成してある。隣合う連結片18,18間の部分が半導
体IC装置を作成するための一つの単位となるものであ
り、この各隣合う連結片18,18間の部分においてそれぞ
れフレーム17,17から複数本づつリード3,3…が延出して
ある。この各リード3の先部は屈曲部19及び幅広のチッ
プ搭載片5として形成してある。第3図において23はリ
ードフレーム2を自動送りするためにフレーム17に形成
した送り孔である。
このリードフレーム2を用いて半導体IC装置を製造す
るのであるが、まず一次成形をおこなう。一次成形によ
って各チップ搭載片5,5…の先端部間に板状のチップ受
け21を一体に成形して設ける。そしてこのチップ受け21
の上面にICチップ1を搭載すると共にICチップ1と各チ
ップ搭載片5,5…との間に金線などのワイヤー22をボン
ディングすることによって、ICチップ1と各リード3,3
…とを電気的に接続しつつチップ搭載片5,5…の上面側
にICチップ1を搭載することができる。このようにICチ
ップ1を搭載したのちに二次成形をおこない、ICチップ
1を各リード3,3…とともに成形樹脂4内に埋入して封
止する。これら一次成形や二次成形は長尺のリードフレ
ーム2を連続的にトランスファー成形装置や圧縮成形装
置などに送り込むことによっておこなうことができる。
一次成形や二次成形において用いる樹脂としては特に限
定されるものでないが、フェノール、エポキシ、シリコ
ン、ポリイミドなどの熱硬化性樹脂、ポリフェニレンサ
ルファイド、ポリサルフォン、ポリエーテルスルホン、
ポリアリールスルホンなどの熱可塑性樹脂を用いること
ができる。
上記のように二次成形して成形樹脂4にICチップ1と
リード3,3…とを封止するにあたって、リード3,3…のう
ちICチップ1を実装した部分であるチップ搭載片5の裏
側の面を第1図に示すように成形樹脂4の下側の表面か
ら露出させるようにしてあり、このチップ搭載片5の露
出面が外部への接続端子20となるものである。そして各
リード3,3…をフレーム17から切り離すことによって、
リードフレーム2から半導体IC装置Aを得ることができ
る。ここで、各リード3はその端部が成形樹脂4の側端
面から側方へ突出する状態で切断するものであり、従っ
て各リード3の突出端部3aも外部端子20とすることがで
きる。
この半導体IC装置Aをプリント配線板25などに実装す
るにあたって、挿入実装をおこなう場合には、第1図に
示すようにリード3の突出端部3aを折り曲げ、この折り
曲げた部分を端子20としてプリント配線板25のスルーホ
ール26などに挿入して半田付けすることによっておこな
うことができる。また表面実装をおこなう場合には、第
2図に示すようにプリント配線板25の表面に半導体IC装
置Aを直接載せ、チップ搭載片5の露出面を端子20とし
てプリント配線板25の回路のランドに半田付けすること
によっておこなうことができる。ここで、第2図の鎖線
で示すようにリード3の突出端部3aをL型に折り曲げて
折り曲げ片27を形成し、この折り曲げ片27を用いて表面
実装をおこなうことも可能ではあるが、このようにする
とプリント配線板25のランドの間隔W1が大きくなって実
装密度を高くすることができない。このために本発明で
はチップ搭載片5の露出面を表面実装用の端子20として
用いることによってランドの間隔W2を小さくして実装密
度を高くできるようにしているのである。またこのよう
に表面実装をおこなう場合でも、リード3の端部は成形
樹脂4から突出させてあり、半導体IC装置Aを例えばIC
カード等に組み込むときなどにこのリード3の突出端部
3aを位置決めとして利用したり、また静電気を逃がすた
めのアース端子として利用したりすることができる。そ
して、ICチップ1を搭載している部分であるリード3の
チップ搭載片5の表面は成形樹脂4の表面に露出されて
いるために、ICチップ1の発熱をこの部分から外部に効
率良く放熱することができ、熱が内部にこもることを防
止することができるものである。特に第3図の実施例の
ようにチップ搭載片5を幅広く形成しておくことによっ
て、放熱性をさらに高めることができる。
[発明の効果] 上述のように本発明にあっては、ICチップを金属リー
ドフレームの複数本のリードの一方の端部にそれぞれ形
成したチップ搭載片に搭載し、ICチップをリードととも
に成形樹脂内に封入し、成形樹脂の表面にチップ搭載片
のICチップを搭載した部分の裏側の面を露出させると共
に各リードの他方の端部を成形樹脂の側端面から突出さ
せるようにしたので、リードのチップ搭載面の露出面を
端子として用いることによって表面実装を、リードの突
出端部を端子として用いることによって挿入実装をそれ
ぞれおこなうことができ、いずれの方法でも実装をおこ
なうことができるものである。またICチップを搭載する
部分であるリードのチップ搭載片の表面は成形樹脂の表
面に露出されているために、ICチップの発熱をこの部分
から外部に効率良く放熱することができ、放熱体を用い
るような必要なく放熱性が優れているものである。
【図面の簡単な説明】
第1図は本発明の挿入実装用の実施例の断面図、第2図
は同上の表面実装用の実施例の断面図、第3図は同上に
用いるリードフレームの一部の斜視図である。 1はICチップ、2はリードフレーム、3はリード、4は
成形樹脂、5はチップ搭載片である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ICチップを金属リードフレームの複数本の
    リードの一方の端部にそれぞれ形成したチップ搭載片に
    搭載し、ICチップをリードとともに成形樹脂内に封入
    し、成形樹脂の表面にチップ搭載片のICチップを搭載し
    た部分の裏側の面を露出させると共に各リードの他方の
    端部を成形樹脂の側端面から突出させて成ることを特徴
    とする半導体IC装置。
JP62288021A 1987-11-14 1987-11-14 半導体ic装置 Expired - Lifetime JP2654034B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62288021A JP2654034B2 (ja) 1987-11-14 1987-11-14 半導体ic装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62288021A JP2654034B2 (ja) 1987-11-14 1987-11-14 半導体ic装置

Publications (2)

Publication Number Publication Date
JPH01128891A JPH01128891A (ja) 1989-05-22
JP2654034B2 true JP2654034B2 (ja) 1997-09-17

Family

ID=17724785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62288021A Expired - Lifetime JP2654034B2 (ja) 1987-11-14 1987-11-14 半導体ic装置

Country Status (1)

Country Link
JP (1) JP2654034B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3103741B2 (ja) * 1995-02-03 2000-10-30 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP4676196B2 (ja) * 2004-12-16 2011-04-27 富士通株式会社 Rfidタグ
US7821116B2 (en) 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge

Also Published As

Publication number Publication date
JPH01128891A (ja) 1989-05-22

Similar Documents

Publication Publication Date Title
US6566164B1 (en) Exposed copper strap in a semiconductor package
US6777819B2 (en) Semiconductor package with flash-proof device
US6559525B2 (en) Semiconductor package having heat sink at the outer surface
US5172214A (en) Leadless semiconductor device and method for making the same
US7547583B2 (en) Light emitting diode package with direct leadframe heat dissipation
US5065281A (en) Molded integrated circuit package incorporating heat sink
KR0127873B1 (ko) 연부-장착된 반도체 집적 회로 디바이스용 표면-장착 팩키지
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
EP0687007A2 (en) Electronic surface mount device and method for making
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
US6255135B1 (en) Quad flat pack integrated circuit package
KR100226335B1 (ko) 플라스틱 성형회로 패키지
KR100575216B1 (ko) 발광소자용 패캐지 베이스
KR20010056618A (ko) 반도체패키지
JP2654034B2 (ja) 半導体ic装置
JP2651427B2 (ja) 半導体装置の製造方法
US6717822B1 (en) Lead-frame method and circuit module assembly including edge stiffener
JP2001237353A (ja) 電子部品の放熱構造および電子部品の製造方法
JPH09312372A (ja) 半導体装置の製造方法
JP2654035B2 (ja) 半導体ic装置
KR100291511B1 (ko) 멀티 칩 패키지
JP2001135767A (ja) 半導体装置およびその製造方法
JP2654033B2 (ja) 半導体ic装置
US7951651B2 (en) Dual flat non-leaded semiconductor package
JP2654032B2 (ja) 半導体ic装置の製造方法