JP2781018B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2781018B2
JP2781018B2 JP1231134A JP23113489A JP2781018B2 JP 2781018 B2 JP2781018 B2 JP 2781018B2 JP 1231134 A JP1231134 A JP 1231134A JP 23113489 A JP23113489 A JP 23113489A JP 2781018 B2 JP2781018 B2 JP 2781018B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit pattern
bonding
metal base
step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1231134A
Other languages
Japanese (ja)
Other versions
JPH0394431A (en
Inventor
克哉 深瀬
正人 田中
Original Assignee
新光電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新光電気工業株式会社 filed Critical 新光電気工業株式会社
Priority to JP1231134A priority Critical patent/JP2781018B2/en
Publication of JPH0394431A publication Critical patent/JPH0394431A/en
Application granted granted Critical
Publication of JP2781018B2 publication Critical patent/JP2781018B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体チップ及所要の回路部品等が一体的に樹脂封止されて提供される半導体装置およびその製造方法に関する。 DETAILED DESCRIPTION OF THE INVENTION (INDUSTRIAL FIELD) The present invention relates to a semiconductor device and a manufacturing method thereof a semiconductor chip 及 required circuit parts and the like is provided to airtightly integrally resin.

(従来技術) 半導体装置は電子装置をはじめきわめて多種類の製品にひろく用いられており、ICカードといった小形商品にも利用されるようになっている。 The (prior art) semiconductor device has been used widely in the beginning very many kinds of products electronic devices, and is also used for small products such IC card.

これら製品で用いられる半導体装置の実装方式としては、パッケージに半導体チップを搭載してパッケージごと回路基板に実装するパッケージ方式と、回路基板に半導体チップをじかに接続するベアチップ方式とがある。 The mounting method of a semiconductor device used in these products, there are a packaging method for mounting on a circuit board each package by mounting a semiconductor chip package, the bare chip scheme to directly connect the semiconductor chip to the circuit board.

前記のパッケージ方式の場合は、パッケージ内に半導体チップが封止されて保護されているので、取り扱いがきわめて容易であり、実装が容易にでき、また耐環境性に優れている等の特徴がある。 If the package system, since the semiconductor chip is protected sealed in a package, handling is extremely easy, implementation can be easily, also there is a feature such that environmental resistance .

これに対して、ベアチップ方式は回路基板にじかに半導体チップを接続するから、小面積で実装でき、高密度実装が可能になるといる特徴がある。 In contrast, since the bare chip scheme to connect directly semiconductor chip on a circuit board, can be implemented in a small area, it is characterized am with enabling high-density mounting.

(発明が解決しようとする課題) しかしながら、上記ベアチップ方式は装置の小型化が図れるものの、半導体チップが露出するので耐環境性に劣るという問題は避けられない。 (Problems to be Solved) However, although the bare chip scheme can be miniaturized devices, inevitably inferior environmental resistance because the semiconductor chip is exposed.

そこで、本発明は上記問題点を解消すべくなされたものであり、その目的とするところは、小型化が図れると共に、耐環境性にも優れる半導体装置およびその製造方法を提供するにある。 The present invention has been made to solve the above problems, and an object, the size reduction can be achieved is to provide a semiconductor device and a manufacturing method thereof excellent in environmental resistance.

(課題を解決するための手段) 本発明は上記目的を達成するため次の構成を備える。 (Means for Solving the Problems) The present invention has the following configuration to achieve the above object.

すなわち、本発明に係る半導体装置は、ダイボンディング部の一方に面に半導体チップが接合され、前記ダイボンディング部の周囲に設けられた回路パターンの一方の面と前記半導体チップとがワイヤボンディングによって電気的に接続され、前記回路パターンの一方の面側に、前記半導体チップ、ボンディングワイヤおよび回路パターンが封止樹脂により一体に封止され、前記回路パターンおよび前記ダイボンディング部の他方の面側が、 That is, the semiconductor device according to the present invention, a semiconductor chip on one the surfaces of the die bonding portion are bonded, the electrical one surface of the circuit pattern provided around the die bonding portion and by the semiconductor chip and the wire bonding to be connected, on one surface side of the circuit pattern, the semiconductor chip, the bonding wires and the circuit patterns are sealed together by a sealing resin, the other surface side of the circuit pattern and the die bonding portion,
外部接続用の端子部等の所要個所を除いて、電気的絶縁性を有する保護コーティングによって被覆されていることを特徴としている。 Except for the predetermined position of the terminal portion or the like for external connection, it is characterized in that it is covered by a protective coating having an electrical insulating property.

半導体チップ、回路パターン等が一体に樹脂封止されていることさら小型化が達成できると共に、回路パターン等の他方の面側も、端子部等の所要個所を除いて保護コーティングによって被覆されているから耐環境性に優れる。 Semiconductor chip, together with a circuit pattern or the like can be achieved deliberately compact is sealed with resin together, also other surface such as a circuit pattern, because they are covered by a protective coating except for the predetermined position, such as the terminal portions excellent environmental resistance.

また本発明に係る半導体装置の製造方法では、金属ベース上に金属層により回路パターンを形成する工程と、 In the method of manufacturing a semiconductor device according to this embodiment, a step of forming a circuit pattern by a metal layer on a metal base,
前記金属ベースの回路パターンが形成された一方の面側に半導体チップを接合する工程と、該半導体チップと前記回路パターンとをワイヤボンディングによって電気的に接続する工程と、前記金属ベースの半導体チップが搭載された一方の面側に、前記半導体チップ、ボンディングワイヤおよび回路パターンを一体に樹脂封止する工程と、前記金属ベースを除去する工程と、前記回路パターンの露出する面側を、外部接続用の端子部等の所要個所を除いて、電気的絶縁性を有する保護コーティングによって被覆する工程とを含むことを特徴としている。 And bonding the semiconductor chip on one surface side of said metal base circuit pattern is formed, a step of electrically connecting the circuit pattern and the semiconductor chip by wire bonding, the metal base of the semiconductor chip the on-board one surface side of said semiconductor chip, a step of resin-sealing together the bonding wires and the circuit pattern, removing the metal base, the side of the surface exposure of the circuit pattern, an external connection except for the predetermined position, such as the terminal portions, it is characterized by comprising the step of coating with a protective coating having an electrical insulating property.

この方法によれば小型で耐環境性に優れる半導体装置を容易に提供できる。 The semiconductor device excellent in compact and environmental resistance according to this method can be easily provided.

さらに本発明に係る半導体装置の製造方法では、金属ベース上に半導体チップを接合する工程と、該半導体チップと前記金属ベース上のボンディング部とをワイヤボンディングによって電気的に接続する工程と、前記金属ベースの半導体チップが搭載された一方の面側に、前記半導体チップ、ボンディングワイヤおよびボンディング部を一体に樹脂封止する工程と、前記金属ベースの所要部位をエッチングして回路パターンを形成する工程と、 The method of manufacturing a semiconductor device according to the present invention, the step of electrically connecting and bonding the semiconductor chip on the metal base, the bonding portion on the metal base and the semiconductor chip by wire bonding, the metal on one surface side of the base of the semiconductor chip is mounted, the semiconductor chip, a step of resin-sealing together the bonding wire and the bonding portion, and forming a circuit pattern by etching the predetermined portions of the metal base ,
該回路パターンの露出する面側を、外部接続用の端子部等の所要個所を除いて、電気的絶縁性を有する保護コーティングによって被覆する工程とを含むことを特徴としている。 The side exposed to the circuit pattern, except for the predetermined position of the terminal portion or the like for external connection, it is characterized by comprising the step of coating with a protective coating having an electrical insulating property.

本発明方法では、小型で耐環境性に優れる半導体装置を容易に提供でき、特に金属ベースをそのまま回路パターンに形成できるからコストの低減化も図れる。 In the method of the present invention can provide a semiconductor device which is excellent in environmental resistance small easily, thereby also reducing the cost because especially formed as the circuit pattern of the metal base.

(実施例) 以下本発明の好適な実施例を添付図面に基づいて詳細に説明する。 It will be described in detail with reference to preferred EXAMPLES The following examples present invention with reference to the accompanying drawings.

〔第1実施例〕 第1図(a)〜(e)は本発明に係る半導体装置の製造方法を示す説明図である。 First Embodiment] FIG. 1 (a) ~ (e) are explanatory views showing a manufacturing method of a semiconductor device according to the present invention.

第1図(a)は金属ベース10に金めっきを施し、金めっき層によって所要の回路パターンを形成する工程を示す。 Figure 1 (a) is subjected to gold plating to the metal base 10, a process of forming a desired circuit pattern by gold plating layer. なお、金属ベース10は薄平板状に形成した金属板であるが、後工程においてエッチング除去する。 The metal base 10 is a metal plate which is formed into a thin flat plate shape, is removed by etching in a subsequent step. したがって、金属ベース10にはエッチングによって溶解除去しやすい金属、たとえば銅等を用いる。 Therefore, the metal easily dissolved and removed by etching the metal base 10, used, for example copper.

11は金属ベース10上に所定の回路パターンにしたがって設けたレジストパターンである。 11 is a resist pattern which is provided in accordance with a predetermined circuit pattern on the metal base 10. 12は金めっきによって形成されたダイボンディング部、13は回路パターンである。 12 die bonding portion formed by gold plating, 13 is a circuit pattern.

レジストパターン11を除去した後、第1図(b)に示すようにダイボンディングペーストあるいは金−シリコン共晶合金等により、ダイボンディング部12に半導体チップ14を接合し、回路パターン13と半導体チップ14とをワイヤボンディングする。 After removing the resist pattern 11, the die bonding paste or gold as shown in FIG. 1 (b) - a silicon eutectic alloy, etc., and bonding the semiconductor chip 14 to the die bonding portion 12, the circuit pattern 13 and the semiconductor chip 14 the door wire bonding. 15はボンディングワイヤである。 15 is a bonding wire.

また、所要の回路部位16を回路パターン13の所定位置に接続する。 Moreover, to connect the required circuit parts 16 to a predetermined position of the circuit pattern 13.

次に、半導体チップ14および回路部品16、回路パターン13等を樹脂封止する(第1図(c))。 Next, the semiconductor chip 14 and the circuit components 16, the circuit pattern 13 or the like to resin-sealed (FIG. 1 (c)). 17は封止樹脂である。 17 is a sealing resin. なお、この樹脂封止の際には図のように金属ベース10の片面側のみを封止する。 Incidentally, to seal only one side of the metal base 10, as shown, during this resin sealing.

次に、金属ベース10全体をエッチングして除去する。 Then removed by etching the entire metal base 10.
金属ベース10上にあらかじめ設けておいた金めっき層はこのエッチング処理によっては除去されないから、金めっき層、すなわちダイボンディング部12、回路パターン Since the gold plating layer which has been previously provided on the metal base 10 is not removed by this etching process, a gold plating layer, namely the die bonding portion 12, the circuit pattern
13はそのまま封止樹脂17に接合されて残る。 13 remains as is, bonded to the sealing resin 17. こうして、 In this way,
第1図(d)に示す半導体装置が得られる。 The semiconductor device is obtained as shown in FIG. 1 (d).

なお、回路パターン13等は金めっき層に限らず、上記製造方法からわかるように、金属ベース10をエッチング除去する際に侵されない金属、すなわち非エッチング金属層によって形成すればよい。 Incidentally, the circuit pattern 13 or the like is not limited to the gold-plated layer, as can be seen from the above manufacturing method, the metal is not attacked metal base 10 in etching removal, i.e. may be formed by a non-etching the metal layer.

上記方法によって得られた半導体装置は半導体チップ The semiconductor device obtained by the above method a semiconductor chip
14および回路部品16等が樹脂封止され、ダイボンディング部12および回路パターン13等に金めっき層部分が露出している。 14 and the circuit components 16 and the like are resin-sealed, gold-plated layer portion is exposed to the die bonding portion 12 and the circuit pattern 13 or the like. そこで、第1図(e)のように、外部接続用の端子部18等を除いて保護コーティング19によって回路パターン13等を被覆して保護するようにする。 Therefore, as in the FIG. 1 (e), so as to cover and protect the circuit pattern 13 or the like by a protective coating 19 except for a terminal portion 18 or the like for external connection.

〔第2実施例〕 第2図(a)〜(e)は半導体装置の他の製造方法を示す説明図である。 Second Embodiment] FIG. 2 (a) ~ (e) are explanatory views showing another method of manufacturing the semiconductor device.

図で10は金属ベースで、上記例と同様に銅の薄平板を用いる。 10 is a metal base in the figure, similarly to the above example using a thin flat plate of copper. 第2図(a)は金属ベース10の所定位置に半導体チップ14を接合した状態である。 Figure 2 (a) is a state in which bonding the semiconductor chip 14 at a predetermined position of the metal base 10. 半導体チップ14はダイボンディングペーストを用いる方法、あるいは金−シリコン共晶合金による方法等によって接合できる。 The semiconductor chip 14 is the method or gold, using a die bonding paste - can be joined by a method such as a silicon eutectic alloy. 金− Gold -
シリコン共晶合金による場合はあらがじめ金属ベース10 Aragajime metal base 10 in the case of silicon eutectic alloy
に金めっきを施す。 Subjected to a gold plating.

次に、第2図(b)に示すように、半導体チップ14と金属ベース10とをワイヤボンディングする。 Next, as shown in FIG. 2 (b), the semiconductor chip 14 and the metal base 10 are wire-bonded. 15はボンディングワイヤである。 15 is a bonding wire. ボンディングワイヤ15が接合される金属ベース10のボンディング部20には、金めっき等を施して確実なボンディング性が得られるようにする。 The bonding portion 20 of the metal base 10 to which the bonding wire 15 is bonded, to ensure bondability and plated with gold or the like is obtained.

なお、回路部品16も金属ベース10の所定位置に接合する。 Also the circuit component 16 is joined to a predetermined position of the metal base 10.

次に、前記半導体チップ12および回路部品20等を樹脂封止する。 Next, the semiconductor chip 12 and the circuit components 20 such as resin sealing. この樹脂封止の際には、半導体チップ14が搭載されている金属ベース10の片面側のみ樹脂封止し、前記ボンディングワイヤ15等もすべて封止する(第2図(c))。 At the time of resin sealing, seals one side only with resin of the metal base 10 on which the semiconductor chip 14 is mounted, all also sealing the bonding wires 15 and the like (FIG. 2 (c)). この状態で、封止体の下面に金属ベース10が露出する。 In this state, the metal base 10 is exposed to the lower surface of the sealing body.

次に、金属ベース10の下面にレジストを塗布し、露光してレジストパターン21を形成する。 Next, a resist is applied to the lower surface of the metal base 10, to form a resist pattern 21 is exposed. (第1図(d))。 (FIG. 1 (d)). このレジストパターン21は金属ベース10をエッチングすることによって、ダイボンディング部22、回路パターン23を形成するためのものである。 The resist pattern 21 by etching the metal base 10, a die bonding portion 22 is for forming a circuit pattern 23.

したがって、レジストパターン21は前記ボンディング部20および回路部品16等の配置位置に合わせて形成する必要がある。 Accordingly, the resist pattern 21 must be formed in accordance with the position of such a bonding portion 20 and the circuit components 16.

金属ベース10をエッチングしてダイボンディング部22 The metal base 10 is etched die bonding portion 22
および回路パターン23を形成した後、回路パターン23を保護するための保護コーティング19を施す。 And after forming the circuit pattern 23, apply a protective coating 19 to protect the circuit pattern 23. 保護コーティング19は外部接続用の端子部18を露出させてコーティングするものとし、この後、端子部18に金めっきを施して端子部18を被覆する(第2図(e))。 The protective coating 19 is assumed to be coated by exposing the terminal portions 18 for external connection, and thereafter, subjected to gold plating to the terminal portion 18 for covering the terminal portion 18 (FIG. 2 (e)).

なお、ダイボンディング部22および回路パターン23の耐環境性を得るため、上記方法とは逆に、ダイボンディング部22および回路パターン23に金めっきを施してから保護コーティング19を施すようにしてもよい。 Incidentally, for obtaining the environmental resistance of the die bonding portion 22 and the circuit pattern 23, contrary to the above method, may be from plated with gold on the die bonding portion 22 and the circuit pattern 23 to apply a protective coating 19 .

また、上記方法で用いる金属ベース10としては電解銅箔が有効に使用できる。 Further, as the metal base 10 for use in the above method the electrolytic copper foil can be used effectively. この電解銅箔はその表面が複雑な凹凸形状を有する粗面として形成されるもので、粗面を封止樹脂との接合側とすることにより、アンカー効果によって回路パターン23と強固に接合させることができる。 The electrolytic copper foil in which the surface thereof is formed as a rough surface having a complicated uneven shape, the rough surface by a joining side of the sealing resin, thereby firmly bonded to the circuit pattern 23 by the anchor effect can. この場合、金属ベース10のワイヤボンディング部20 In this case, the wire bonding portion 20 of the metal base 10
にはあらかじめ平滑処理および金めっき等を施しておくとよい。 It may preliminarily subjected to a smoothing processing and gold plating or the like to.

こうして、半導体チップおよび所要な回路部品等が一体的に封止された半導体装置が得られる。 Thus, the semiconductor chip and required circuit components and the like is obtained a semiconductor device encapsulated integrally.

上記実施例で得られた半導体装置は、各種製品、用途に応じて所要の回路パターンを形成し、所要の回路部品を搭載することにより、必要な機能を有するモジュールとして設計して製造でき、各種機器に搭載して効果的に利用することができる。 The semiconductor device obtained in the above embodiment, various products, depending on the application to form a required circuit pattern, by mounting the required circuit components, can be prepared by designing a module having the required functionality, various it can be effectively utilized in installed in the equipment. また、第1図、第2図に示したように半導体チップは回路パターンに接続されているだけで、回路基板を要しないから、装置の小形化、薄形化にきわめて効果的である。 Further, FIG. 1, a semiconductor chip as shown in FIG. 2 only connected to the circuit pattern, do not require the circuit board, downsizing of the apparatus is very effective in thinning. これによって、ICカードのような小形商品にも容易に応用利用することが可能となる。 Thus, it becomes possible to readily apply to use in small products, such as IC card.

また、上記製造方法ではワイヤボンディング法によっているから、製造上の信頼性が高いと共に、製造も容易であるという利点がある。 Further, in the above-described manufacturing method because by the wire bonding method, with high reliability in production, there is an advantage that the manufacturing is easy. さらに、リードフレームを用いる場合等とくらべて、回路パターンを高密度に形成することができ、高集積化された半導体チップを容易に搭載することが可能となる。 Furthermore, compared to the case of using a lead frame, it is possible to form a circuit pattern with high density, it is possible to easily mount the highly integrated semiconductor chips.

以上、本発明について好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんのことである。 While there have been various described with reference to a preferred embodiment for the present invention, the present invention is not limited to this embodiment, the can subjected to many modifications without departing from the scope and spirit of the invention as well it is.

(発明の効果) 本発明に係る半導体装置では、半導体チップ、回路パターン等が一体に樹脂封止されていることから小型化が達成できると共に、回路パターン等の他方の面側も、端子部等の所要個所を除いて保護コーティングによって被覆されているから耐環境性に優れる。 In the semiconductor device according to the present invention (the effect of the invention), the semiconductor chip, together with a circuit pattern or the like can be achieved downsizing since it is resin-sealed together, also other surface such as a circuit pattern, the terminal portion or the like excellent environmental resistance because of being covered by a protective coating except for the predetermined position.

また本発明方法では、小型で耐慣用性に優れる半導体装置を容易に提供でき、特に金属ベースをそのまま回路パターンに形成すれば、コストの低減化も図れる。 In the present invention method, compact and easy to provide a semiconductor device excellent in 耐慣-resistant, especially when formed as the circuit pattern of the metal base, thereby also reducing the cost.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

第1図は本発明に係る半導体装置の製造方法を示す説明図、第2図は他の製造方法を示す説明図である。 Explanatory views showing a manufacturing method of the first figure semiconductor device according to the present invention, FIG. 2 is an explanatory view showing another manufacturing process. 10……金属ベース、11……レジストパターン、12……ダイボンディング部、13……回路パターン、14……半導体チップ、15……ボンディングワイヤ、16……回路部品、 10 ...... metal base, 11 ...... resist pattern, 12 ...... die bonding portion, 13 ...... circuit pattern, 14 ...... semiconductor chip, 15 ...... bonding wire, 16 ...... circuit components,
17……封止樹脂、18……端子部、19……保護コーティング、20……ボンディング部、21……レジストパターン、 17 ...... sealing resin, 18 ...... terminal portion 19 ...... protective coating, 20 ...... bonding unit, 21 ...... resist pattern,
22……ダイボンディング部、23……回路パターン、24… 22 ...... die bonding portion, 23 ...... circuit pattern, 24 ...
…金めっき。 ... gold plating.

Claims (3)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】ダイボンディング部の一方の面に半導体チップが接合され、 前記ダイボンディング部の周囲に設けられた回路パターンの一方の面と前記半導体チップとがワイヤボンディングによって電気的に接続され、 前記回路パターンの一方の面側に、前記半導体チップ、 1. A semiconductor chip is bonded to one surface of the die bonding portion, one surface of the circuit pattern provided on the periphery of the die bonding portion and said semiconductor chip are electrically connected by wire bonding, on one surface of the circuit pattern, the semiconductor chip,
    ボンディングワイヤおよび回路パターンが封止樹脂により一体に封止され、 前記回路パターンおよび前記ダイボンディング部の他方の面側が、外部接続用の端子部等の所要個所を除いて、 Bonding wires and the circuit patterns are sealed together by a sealing resin, the other surface side of the circuit pattern and the die bonding portion, except the predetermined position of the terminal portion or the like for external connection,
    電気的絶縁性を有する保護コーティングによって被覆されていることを特徴とする半導体装置。 The semiconductor device characterized by being coated with a protective coating having an electrical insulating property.
  2. 【請求項2】金属ベース上に金属層により回路パターンを形成する工程と、 前記金属ベースの回路パターンが形成された一方の面側に半導体チップを接合する工程と、 該半導体チップと前記回路パターンとをワイヤボンディングによって電気的に接続する工程と、 前記金属ベースに半導体チップが搭載された一方の面側に、前記半導体チップ、ボンディングワイヤおよび回路パターンを一体に樹脂封止する工程と、 前記金属ベースを除去する工程と、 前記回路パターンの露出する面側を、外部接続用の端子部等の所要個所を除いて、電気的絶縁性を有する保護コーティングによって被覆する工程と を含むことを特徴とする半導体装置の製造方法。 Wherein a step of forming a circuit pattern by a metal layer on a metal base, and bonding the semiconductor chip on one side of which a circuit pattern is formed of the metal base, the with the semiconductor chip circuit pattern a step of electrically connecting by wire bonding bets, on one surface side of the semiconductor chip is mounted on the metal base, the semiconductor chip, a step of resin-sealing together the bonding wires and the circuit pattern, the metal removing the base, the exposed surface side of the circuit pattern, and characterized in that it comprises a step of coating with a protective coating having except predetermined position of the terminal portion or the like for external connection, an electrical insulation the method of manufacturing a semiconductor device to be.
  3. 【請求項3】金属ベース上に半導体チップを接合する工程と、 該半導体チップと前記金属ベース上のボンディング部とをワイヤボンディングによって電気的に接続する工程と、 前記金属ベースの半導体チップが搭載された一方の面側に、前記半導体チップ、ボンディングワイヤおよびボンディング部を一体に樹脂封止する工程と、 前記金属ベースの所要部位をエッチングして回路パターンを形成する工程と、 該回路パターンの露出する面側を、外部接続用の端子部等の所要個所を除いて、電気的絶縁性を有する保護コーティングによって被覆する工程とを含むことを特徴とする半導体装置の製造方法。 3. A process for bonding a semiconductor chip on a metal base, a step of electrically connecting the bonding portion on the metal base and the semiconductor chip by wire bonding, the metal base of the semiconductor chip is mounted and on one surface side of said semiconductor chip, a step of resin-sealing together the bonding wire and the bonding portion, and forming a circuit pattern by etching the predetermined portion of the metal base, exposed of the circuit pattern the side, except for the predetermined position of the terminal portion or the like for external connection, a method of manufacturing a semiconductor device which comprises a step of coating with a protective coating having an electrical insulating property.
JP1231134A 1989-09-06 1989-09-06 Semiconductor device and manufacturing method thereof Expired - Fee Related JP2781018B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1231134A JP2781018B2 (en) 1989-09-06 1989-09-06 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1231134A JP2781018B2 (en) 1989-09-06 1989-09-06 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH0394431A JPH0394431A (en) 1991-04-19
JP2781018B2 true JP2781018B2 (en) 1998-07-30

Family

ID=16918815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1231134A Expired - Fee Related JP2781018B2 (en) 1989-09-06 1989-09-06 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2781018B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042087B2 (en) 2000-06-08 2006-05-09 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US7091606B2 (en) 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
US7125798B2 (en) 2000-01-31 2006-10-24 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821821B2 (en) 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
KR100214555B1 (en) * 1997-02-14 1999-08-02 구본준 Method for manufacture of semiconductor package
US6583444B2 (en) 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP3706533B2 (en) 2000-09-20 2005-10-12 三洋電機株式会社 A semiconductor device and semiconductor module
JP2008215498A (en) * 2007-03-05 2008-09-18 Nsk Warner Kk Wet multi-disc frictional engaging device
CN102376672B (en) * 2011-11-30 2014-10-29 江苏长电科技股份有限公司 No-exposed ball grid array package structure and a manufacturing method
CN102683315B (en) * 2011-11-30 2015-04-29 江苏长电科技股份有限公司 Barrel-plating four-side pinless packaging structure and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0447977B2 (en) * 1983-05-12 1992-08-05 Sony Corp

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091606B2 (en) 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
US7125798B2 (en) 2000-01-31 2006-10-24 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US7042087B2 (en) 2000-06-08 2006-05-09 Sanyo Electric Co., Ltd. Hybrid integrated circuit device

Also Published As

Publication number Publication date
JPH0394431A (en) 1991-04-19

Similar Documents

Publication Publication Date Title
US6730544B1 (en) Stackable semiconductor package and method for manufacturing same
US6576993B2 (en) Packages formed by attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip
JP2552822B2 (en) Semiconductor package and a method of manufacturing the same
US5854512A (en) High density leaded ball-grid array package
US5089878A (en) Low impedance packaging
KR100260997B1 (en) Semiconductor package
CN1095201C (en) Electronic package with thermally conductive support member and manufacturing method thereof
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US20040178499A1 (en) Semiconductor package with multiple sides having package contacts
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
KR100498174B1 (en) Chip support substrate for semiconductor, package semiconductor and a process for preparing the semiconductor package
US20020195692A1 (en) Semiconductor device having an improved structure for preventing cracks, improved small sized semiconductor and method of manufacturing the same
US6025650A (en) Semiconductor device including a frame terminal
KR0169820B1 (en) Chip scale package with metal wiring substrate
US7615871B2 (en) Method and apparatus for attaching microelectronic substrates and support members
JP4476482B2 (en) Low profile ball grid array semiconductor package, integrated circuit, printed circuit board, processor system, a method of manufacturing a low profile ball grid array semiconductor package, and a method for mounting a semiconductor die
US6291271B1 (en) Method of making semiconductor chip package
EP1855316B1 (en) Stackable integrated circuit package
US5814877A (en) Single layer leadframe design with groundplane capability
JP3691993B2 (en) Semiconductor device and manufacturing method thereof, and a carrier substrate and a manufacturing method thereof that

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees