JPH11121646A - 半導体パッケ−ジおよびその製造方法 - Google Patents
半導体パッケ−ジおよびその製造方法Info
- Publication number
- JPH11121646A JPH11121646A JP9280792A JP28079297A JPH11121646A JP H11121646 A JPH11121646 A JP H11121646A JP 9280792 A JP9280792 A JP 9280792A JP 28079297 A JP28079297 A JP 28079297A JP H11121646 A JPH11121646 A JP H11121646A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal layer
- semiconductor package
- semiconductor chip
- wiring electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 コストが安く、小型軽量化した半導体パッケ
−ジ、およびそのような半導体パッケ−ジの製造方法を
提供する。 【解決手段】 仮の支持体となる基板１１の上に、剥離
し得る金属層１２を形成し、同じ面上に半導体チップ２
を仮に固定し、半導体チップ２の配線電極パッド５と金
属層１２の端子部４をボンディングワイア６で接続し、
半導体チップ２の片面をボンディングワイア６とともに
封止レジン９に封入した後、基板１１を封止レジン９か
ら剥離して、端子部の金属層４及び半導体チップ２を封
止レジン９の一面に露出させる。
−ジ、およびそのような半導体パッケ−ジの製造方法を
提供する。 【解決手段】 仮の支持体となる基板１１の上に、剥離
し得る金属層１２を形成し、同じ面上に半導体チップ２
を仮に固定し、半導体チップ２の配線電極パッド５と金
属層１２の端子部４をボンディングワイア６で接続し、
半導体チップ２の片面をボンディングワイア６とともに
封止レジン９に封入した後、基板１１を封止レジン９か
ら剥離して、端子部の金属層４及び半導体チップ２を封
止レジン９の一面に露出させる。
Description
【０００１】
【発明が属する技術分野】本発明は半導体パッケ−ジお
よびその製造方法に関し、特に、コストを安く、小型軽
量化した、ランドグリッドアレイ半導体パッケ−ジおよ
びその製造方法に関する。
よびその製造方法に関し、特に、コストを安く、小型軽
量化した、ランドグリッドアレイ半導体パッケ−ジおよ
びその製造方法に関する。
【０００２】
【従来の技術】従来の半導体パッケ−ジは、特別の場合
を除いて、絶縁物から成る配線基板の上に半導体チップ
を接着固定し、配線基板の上に設けられた配線と半導体
チップの配線電極パッドとをボンディングワイアで接続
し、配線基板を貫通するフィルムビア孔に、端子とする
ためのはんだボ−ルを形成し、配線基板上に、半導体チ
ップを金属部と共にレジンで封止する構造のものであっ
た。このような構造の半導体パッケ−ジは、例えば、特
開平6-236940号に記載されている。
を除いて、絶縁物から成る配線基板の上に半導体チップ
を接着固定し、配線基板の上に設けられた配線と半導体
チップの配線電極パッドとをボンディングワイアで接続
し、配線基板を貫通するフィルムビア孔に、端子とする
ためのはんだボ−ルを形成し、配線基板上に、半導体チ
ップを金属部と共にレジンで封止する構造のものであっ
た。このような構造の半導体パッケ−ジは、例えば、特
開平6-236940号に記載されている。
【０００３】図６は、従来の半導体パッケ−ジの典型的
な構造を示す。配線基板６１の上に半導体チップ６２が
接着剤６３で固定（搭載）され、配線基板６１の上に設
けられた配線６４と半導体チップ６２上のアルミ配線電
極パッド６５がボンディングワイア６６で接続されてい
る。配線基板６１を貫通して設けたフィルムビア孔６７
に、はんだボ−ル６８を形成して端子とし、配線基板６
１の上に搭載された半導体チップ６２は、ボンディング
ワイア６６及び配線６４と共に封止レジン６９で封止さ
れている。
な構造を示す。配線基板６１の上に半導体チップ６２が
接着剤６３で固定（搭載）され、配線基板６１の上に設
けられた配線６４と半導体チップ６２上のアルミ配線電
極パッド６５がボンディングワイア６６で接続されてい
る。配線基板６１を貫通して設けたフィルムビア孔６７
に、はんだボ−ル６８を形成して端子とし、配線基板６
１の上に搭載された半導体チップ６２は、ボンディング
ワイア６６及び配線６４と共に封止レジン６９で封止さ
れている。
【０００４】従来の半導体パッケ−ジの他の例として、
金属の基板を用いたものが特開平３−94459 号に記載さ
れている。図７は特開平３−94459 号に記載された半導
体パッケ−ジと、その製造過程を示す。図７(a) は、半
導体パッケ−ジの構造を示す。金属基板７１の上に半導
体チップ７２が接着剤で固定（搭載）され、金属基板７
１のエッチングされずに残った一部で構成される金属端
子部７４と半導体チップ７２上のアルミ配線電極パッド
７５とがボンディングワイア７６で接続されている。半
導体チップ７２はボンディングワイア７６と共に封止レ
ジン７９で金属基板７１の片面に封止されている。
金属の基板を用いたものが特開平３−94459 号に記載さ
れている。図７は特開平３−94459 号に記載された半導
体パッケ−ジと、その製造過程を示す。図７(a) は、半
導体パッケ−ジの構造を示す。金属基板７１の上に半導
体チップ７２が接着剤で固定（搭載）され、金属基板７
１のエッチングされずに残った一部で構成される金属端
子部７４と半導体チップ７２上のアルミ配線電極パッド
７５とがボンディングワイア７６で接続されている。半
導体チップ７２はボンディングワイア７６と共に封止レ
ジン７９で金属基板７１の片面に封止されている。
【０００５】図７(b) は、半導体パッケ−ジの製造過程
での断面を示す。金属基板７１の、半導体チップ７２等
が封止されている面と反対側の面に、レジストパタ−ン
７７が設けられている。このレジストパタ−ン７７が存
在する状態で金属基板７１にエッチングを施すと、レジ
ストパタ−ン７７が存在しない部分の金属基板７１はエ
ッチされる。エッチングの後レジストパタ−ン７７を除
去すると、半導体チップ７２が搭載された部分と、金属
端子部７４になる部分のみ、金属基板７１が残り、図７
(a) に示す構造となる。
での断面を示す。金属基板７１の、半導体チップ７２等
が封止されている面と反対側の面に、レジストパタ−ン
７７が設けられている。このレジストパタ−ン７７が存
在する状態で金属基板７１にエッチングを施すと、レジ
ストパタ−ン７７が存在しない部分の金属基板７１はエ
ッチされる。エッチングの後レジストパタ−ン７７を除
去すると、半導体チップ７２が搭載された部分と、金属
端子部７４になる部分のみ、金属基板７１が残り、図７
(a) に示す構造となる。
【０００６】しかし、従来の半導体パッケ−ジのこの構
造には、主として次の二つの欠点があった。 (1) 配線基板の価格が高いために、パッケ−ジ全体のコ
ストが高いこと。 (2) 配線基板の厚さのために、パッケ−ジ全体の高さが
増し、重量も増す。 (3) 配線基板をエッチングするため、生産性が低い。
造には、主として次の二つの欠点があった。 (1) 配線基板の価格が高いために、パッケ−ジ全体のコ
ストが高いこと。 (2) 配線基板の厚さのために、パッケ−ジ全体の高さが
増し、重量も増す。 (3) 配線基板をエッチングするため、生産性が低い。
【０００７】
【発明が解決しようとする課題】本発明の目的は、配線
基板の価格を低下して全体のコストを低下させるととも
に、パッケ−ジ全体の高さと重量を小さくして、小型軽
量化し、かつ生産性を高めた半導体パッケ−ジを提供す
ることにある。
基板の価格を低下して全体のコストを低下させるととも
に、パッケ−ジ全体の高さと重量を小さくして、小型軽
量化し、かつ生産性を高めた半導体パッケ−ジを提供す
ることにある。
【０００８】本発明の他の目的は、コストが安く、小型
軽量化した半導体パッケ−ジの製造方法を提供すること
にある。
軽量化した半導体パッケ−ジの製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明は、上記目的を達
成するために、一面に配線電極パッドを有する半導体チ
ップ、外部回路への接続用の端子として用いられる金属
層、配線電極パッドと金属層を接続するボンディングワ
イア、および半導体チップとボンディングワイアを封止
する板状の封止レジンから成る半導体パッケ−ジにおい
て、金属層は、外部回路への接続のために少なくとも一
部が封止レジンの一面に露出して設けられていることを
特徴とする、半導体パッケ−ジを提供する。
成するために、一面に配線電極パッドを有する半導体チ
ップ、外部回路への接続用の端子として用いられる金属
層、配線電極パッドと金属層を接続するボンディングワ
イア、および半導体チップとボンディングワイアを封止
する板状の封止レジンから成る半導体パッケ−ジにおい
て、金属層は、外部回路への接続のために少なくとも一
部が封止レジンの一面に露出して設けられていることを
特徴とする、半導体パッケ−ジを提供する。
【００１０】また本発明は、上記目的を達成するため、
一面に配線電極パッドを有する半導体チップ、外部回路
への接続用の端子として用いられる金属層、半導体チッ
プの配線電極パッドと金属層を接続するボンディングワ
イア、及び半導体チップとボンディングワイアを封止す
る板状の封止レジンから成る半導体パッケ−ジの製造方
法において、仮の支持体となる基板の第一の面上に、こ
の基板から剥離し得る金属層を形成し、この基板の第一
の面上に半導体チップを、配線電極パッドを有する第一
の面と反対側の第二の面で仮に固定し、半導体チップの
配線電極パッドと金属層をボンディングワイアで接続
し、半導体チップの第一の面及びボンディングワイアを
封止レジンに封入し、基板を金属層、半導体チップ、及
び封止レジンから剥離して、金属層の少なくとも一部を
外部回路への接続のために露出させることを特徴とす
る、半導体パッケ−ジの製造方法を提供する。
一面に配線電極パッドを有する半導体チップ、外部回路
への接続用の端子として用いられる金属層、半導体チッ
プの配線電極パッドと金属層を接続するボンディングワ
イア、及び半導体チップとボンディングワイアを封止す
る板状の封止レジンから成る半導体パッケ−ジの製造方
法において、仮の支持体となる基板の第一の面上に、こ
の基板から剥離し得る金属層を形成し、この基板の第一
の面上に半導体チップを、配線電極パッドを有する第一
の面と反対側の第二の面で仮に固定し、半導体チップの
配線電極パッドと金属層をボンディングワイアで接続
し、半導体チップの第一の面及びボンディングワイアを
封止レジンに封入し、基板を金属層、半導体チップ、及
び封止レジンから剥離して、金属層の少なくとも一部を
外部回路への接続のために露出させることを特徴とす
る、半導体パッケ−ジの製造方法を提供する。
【００１１】金属層は半導体パッケ−ジの端子となるも
ので、銅、銅合金、ニッケル、クロム等から成り、電気
めっき、無電解めっき、蒸着、スパッタリング等により
形成してもよい。これら金属層は、基板の第一の面上
に、所要のパタ−ンのめっきマスクを介してめっきによ
り、あるいは蒸着マスクを介して蒸着により、形成する
ことができる。金属層として、基板の第一の面上に予め
ラミネ−ションにより形成された圧延銅箔もしくは銅合
金箔、電解銅箔もしくは銅合金箔等を用いてもよい。所
要のパタ−ンのめっきマスクを介して、金、銀、ロジウ
ム等でこれらの金属層の表面にめっきした後、銅箔等の
エッチングを行なってもよい。
ので、銅、銅合金、ニッケル、クロム等から成り、電気
めっき、無電解めっき、蒸着、スパッタリング等により
形成してもよい。これら金属層は、基板の第一の面上
に、所要のパタ−ンのめっきマスクを介してめっきによ
り、あるいは蒸着マスクを介して蒸着により、形成する
ことができる。金属層として、基板の第一の面上に予め
ラミネ−ションにより形成された圧延銅箔もしくは銅合
金箔、電解銅箔もしくは銅合金箔等を用いてもよい。所
要のパタ−ンのめっきマスクを介して、金、銀、ロジウ
ム等でこれらの金属層の表面にめっきした後、銅箔等の
エッチングを行なってもよい。
【００１２】半導体チップの配線電極パッドの代表的な
材料は、アルミニウムである。ボンディングワイアの代
表的な材料は金である。封止レジンの代表的な材料はエ
ポキシ樹脂、ポリイミド樹脂等であり、封止は、液状エ
ポキシ樹脂やポリイミド樹脂のポッティング封止、これ
ら固形樹脂のモ−ルド金型によるトランスファ−モ−ル
ディング等により行なうことができる。
材料は、アルミニウムである。ボンディングワイアの代
表的な材料は金である。封止レジンの代表的な材料はエ
ポキシ樹脂、ポリイミド樹脂等であり、封止は、液状エ
ポキシ樹脂やポリイミド樹脂のポッティング封止、これ
ら固形樹脂のモ−ルド金型によるトランスファ−モ−ル
ディング等により行なうことができる。
【００１３】本発明の半導体パッケ−ジの製造方法にお
いて、仮の支持体として用いる基板の材料は、ガラスエ
ポキシ樹脂基板、ポリイミド樹脂基板、フェノ−ル樹脂
基板等の有機材料、ステンレス鋼、アルミニウム、クロ
ムめっきされた金属、ガラス、石英等の無機材料から選
ぶことができる。基板を封止レジンから剥離するには、
僅かに曲げ変形を与えればよい。超音波振動を用いて剥
離することもできる。
いて、仮の支持体として用いる基板の材料は、ガラスエ
ポキシ樹脂基板、ポリイミド樹脂基板、フェノ−ル樹脂
基板等の有機材料、ステンレス鋼、アルミニウム、クロ
ムめっきされた金属、ガラス、石英等の無機材料から選
ぶことができる。基板を封止レジンから剥離するには、
僅かに曲げ変形を与えればよい。超音波振動を用いて剥
離することもできる。
【００１４】
【発明の実施の形態】以下に、本発明の半導体パッケ−
ジの実施の形態を詳細に説明する。図１は本発明の半導
体パッケ−ジの典型的な断面構造を示す。半導体チップ
２は、その一面にアルミ配線電極パッド５を有し、反対
側の面が露出するように封止レジン９に封入されてい
る。半導体チップ２の反対側の面は封止レジン９の表面
に露出している。封止レジン９の半導体チップ２が露出
している面にはランド４、すなわち所定のパタ−ンを有
する金属層が設けられ、ランド４と半導体チップ２上の
アルミ配線電極パッド５とはボンディングワイア６で接
続されている。このボンディングワイア６は封止レジン
９中に封止されている。
ジの実施の形態を詳細に説明する。図１は本発明の半導
体パッケ−ジの典型的な断面構造を示す。半導体チップ
２は、その一面にアルミ配線電極パッド５を有し、反対
側の面が露出するように封止レジン９に封入されてい
る。半導体チップ２の反対側の面は封止レジン９の表面
に露出している。封止レジン９の半導体チップ２が露出
している面にはランド４、すなわち所定のパタ−ンを有
する金属層が設けられ、ランド４と半導体チップ２上の
アルミ配線電極パッド５とはボンディングワイア６で接
続されている。このボンディングワイア６は封止レジン
９中に封止されている。
【００１５】図２は本発明の半導体パッケ−ジの平面構
造の一例を示す。半導体チップ２が封止レジン９の中央
部に搭載され、その周りに、露出したランド４が４列に
配置されている。
造の一例を示す。半導体チップ２が封止レジン９の中央
部に搭載され、その周りに、露出したランド４が４列に
配置されている。
【００１６】以下に、本発明の半導体パッケ−ジの製造
方法の実施の形態を詳細に説明する。図３は、本発明の
半導体パッケ−ジの製造方法の一例を示す一連の断面図
で、その過程を(a) から(g) まで順に示した。仮支持体
となる基板１１は、厚さ0.3mmのガラスエポキシ板であ
る。基板１１の上に厚さ５０μｍの圧延銅箔１２をラミ
ネ−トする(a) 。その全面に感光性レジストインク１３
を塗布し(b) 、露光現像して、めっきマスク１３ａを形
成(c) した後、その開口部１３ｂに電気めっき法により
厚さ２μｍのニッケルめっき（図３では省略）、厚さ0.
８μｍの金めっき１４を施す(d) 。めっきされていない
部分の銅箔１２を、塩化第二鉄を用いたケミカルエッチ
ングにより除去して、円形のパタ−ンを有する金属層４
を残す(e) 。この金属層４が図１のランド４に相当す
る。アルミ配線電極パッド５を片面に有する半導体チッ
プ２を、基板１１の上に銀ペ−ストで接着する。ランド
４とアルミ配線電極パッド５をボンディングワイア６で
接続した後、封止レジン９で封止する(f) 。封止レジン
９は、液状のエポキシ封止剤を硬化させたものである。
最後に、基板１１に曲げ変形を与えて、半導体パッケ−
ジ１０を基板１１から剥離する(g) 。
方法の実施の形態を詳細に説明する。図３は、本発明の
半導体パッケ−ジの製造方法の一例を示す一連の断面図
で、その過程を(a) から(g) まで順に示した。仮支持体
となる基板１１は、厚さ0.3mmのガラスエポキシ板であ
る。基板１１の上に厚さ５０μｍの圧延銅箔１２をラミ
ネ−トする(a) 。その全面に感光性レジストインク１３
を塗布し(b) 、露光現像して、めっきマスク１３ａを形
成(c) した後、その開口部１３ｂに電気めっき法により
厚さ２μｍのニッケルめっき（図３では省略）、厚さ0.
８μｍの金めっき１４を施す(d) 。めっきされていない
部分の銅箔１２を、塩化第二鉄を用いたケミカルエッチ
ングにより除去して、円形のパタ−ンを有する金属層４
を残す(e) 。この金属層４が図１のランド４に相当す
る。アルミ配線電極パッド５を片面に有する半導体チッ
プ２を、基板１１の上に銀ペ−ストで接着する。ランド
４とアルミ配線電極パッド５をボンディングワイア６で
接続した後、封止レジン９で封止する(f) 。封止レジン
９は、液状のエポキシ封止剤を硬化させたものである。
最後に、基板１１に曲げ変形を与えて、半導体パッケ−
ジ１０を基板１１から剥離する(g) 。
【００１７】図４は基板の機械的剥離方法を示す。半導
体チップ２等が搭載された基板１１を、ロ−ラ−２１の
上を滑らせながら下方に押し曲げると、半導体チップ２
等が封止された半導体パッケ−ジ１０は基板１１から剥
離し、トレイ２２中に落下する。
体チップ２等が搭載された基板１１を、ロ−ラ−２１の
上を滑らせながら下方に押し曲げると、半導体チップ２
等が封止された半導体パッケ−ジ１０は基板１１から剥
離し、トレイ２２中に落下する。
【００１８】図３の方法の他の実施形態では、基板とし
てガラスエポキシの代わりにポリイミドフィルムを、銅
箔として蒸着銅膜を用いる。ポリイミドは、ガラス転移
点（２２℃）がガラスエポキシ（１５０℃）より低く、
高温での弾性係数が大きいので、ワイアボンディングが
容易である。また、蒸着銅は純度が99.99 重量％以上あ
り、ケミカルエッチングによるパタ−ン形成が容易であ
る。
てガラスエポキシの代わりにポリイミドフィルムを、銅
箔として蒸着銅膜を用いる。ポリイミドは、ガラス転移
点（２２℃）がガラスエポキシ（１５０℃）より低く、
高温での弾性係数が大きいので、ワイアボンディングが
容易である。また、蒸着銅は純度が99.99 重量％以上あ
り、ケミカルエッチングによるパタ−ン形成が容易であ
る。
【００１９】図３の方法の変形として、基板にガラス板
を用い、圧延銅箔の選択的エッチングの代わりに銅を蒸
着マスクを介して部分蒸着して、端子部を形成し、一部
を金めっきする。
を用い、圧延銅箔の選択的エッチングの代わりに銅を蒸
着マスクを介して部分蒸着して、端子部を形成し、一部
を金めっきする。
【００２０】図５は本発明の半導体パッケ−ジの製造方
法の他の例を示す一連の断面図で、その過程を(a) から
(g) まで順に示す。仮支持体となる基板３１はステンレ
ス鋼板で(a) 、レジスト３２を塗布し(b) 、次にめっき
マスク３２ａを形成する(c)。めっきマスク３２ａを介
して厚さ１０μｍの銅めっき３３、厚さ２μｍのニッケ
ルめっき（図５では省略）、厚さ0.８μｍの金めっき３
４を順次施す(d) 。めっきの際には、基板３１を一方の
電極として用いる。めっきマスク３２ａを剥離、除去す
ると、めっき部分はランド４、すなわち導電端子となる
(e) 。その後の工程は図３と同じである。すなわち、ア
ルミ配線電極パッド５を有する半導体チップ２を、基板
１１の上に接着する。ランド４とアルミ配線電極パッド
５とをボンディングワイア６で接続した後、封止レジン
９で封止する(f) 。最後に、基板１１に曲げ変形を与え
て、基板１１以外の部分、すなわち半導体パッケ−ジ１
０を基板１１から剥離する(g) 。ケミカルエッチングを
用いる図３の方法と比べて、工程が簡単で、コストがさ
らに安い。
法の他の例を示す一連の断面図で、その過程を(a) から
(g) まで順に示す。仮支持体となる基板３１はステンレ
ス鋼板で(a) 、レジスト３２を塗布し(b) 、次にめっき
マスク３２ａを形成する(c)。めっきマスク３２ａを介
して厚さ１０μｍの銅めっき３３、厚さ２μｍのニッケ
ルめっき（図５では省略）、厚さ0.８μｍの金めっき３
４を順次施す(d) 。めっきの際には、基板３１を一方の
電極として用いる。めっきマスク３２ａを剥離、除去す
ると、めっき部分はランド４、すなわち導電端子となる
(e) 。その後の工程は図３と同じである。すなわち、ア
ルミ配線電極パッド５を有する半導体チップ２を、基板
１１の上に接着する。ランド４とアルミ配線電極パッド
５とをボンディングワイア６で接続した後、封止レジン
９で封止する(f) 。最後に、基板１１に曲げ変形を与え
て、基板１１以外の部分、すなわち半導体パッケ−ジ１
０を基板１１から剥離する(g) 。ケミカルエッチングを
用いる図３の方法と比べて、工程が簡単で、コストがさ
らに安い。
【００２１】この方法では、基板３１として銅等と密着
の悪い材料を用いる必要がある。ステンレス鋼は銅、ニ
ッケル、アルミニウムと密着の悪い性質をもち、実際に
電解銅箔の製造に利用されている。すなわち、ステンレ
ス鋼の円筒ドラムに銅を電気めっきし、ドラムから剥離
する方法で、銅箔を製造する。
の悪い材料を用いる必要がある。ステンレス鋼は銅、ニ
ッケル、アルミニウムと密着の悪い性質をもち、実際に
電解銅箔の製造に利用されている。すなわち、ステンレ
ス鋼の円筒ドラムに銅を電気めっきし、ドラムから剥離
する方法で、銅箔を製造する。
【００２２】本発明の別の実施形態では、図５の方法で
ランド４として銅めっきの代わりにニッケルめっきを用
いる。また別の実施形態では、銅箔の代わりに２重量％
のジルコニウムを含む銅−ジルコニウム合金を用いる。
ランド４として銅めっきの代わりにニッケルめっきを用
いる。また別の実施形態では、銅箔の代わりに２重量％
のジルコニウムを含む銅−ジルコニウム合金を用いる。
【００２３】図５の方法の他の実施形態では、基板とし
てステンレス鋼の代わりにアルミニウムを用いる。この
場合、電気銅めっきにはアルカリ性でなく、酸性の硫酸
銅めっき液を用いる。
てステンレス鋼の代わりにアルミニウムを用いる。この
場合、電気銅めっきにはアルカリ性でなく、酸性の硫酸
銅めっき液を用いる。
【００２４】
【実施例】以下に実施例を示し、本発明をさらに具体的
に説明する。 ［実施例１］図３に示した半導体パッケ−ジの製造方法
において、基板１１として厚さ0.3mm、縦500 mm、横450
mmのガラスエポキシ板を用いた。基板１１の上に厚さ
５０μｍの圧延銅箔１２（純度９９．９％）をラミネ−
トし、その全面に感光性レジストインク１３を塗布し、
常法により露光現像して、めっきマスク１３ａを形成し
た。その開口部１３ｂに電気めっき法により厚さ２μｍ
のニッケルめっき（図３では省略）、厚さ0.８μｍの金
めっき１４を施した。めっきされていない部分の銅箔１
２を、塩化第二鉄を用いたケミカルエッチングにより除
去して、直径0.2 mmの円形のパタ−ンを有するランド４
を形成した。基板１１上の10 mm 角の区画毎に、１４４
個のランド４を、その４辺に沿って３６個ずつ、後に搭
載する半導体チップ２の周りに４列に配置した。10 mm
角の区画は、500 mm×450 mmの基板１１上に合計４１×
３７＝1517個配列された。
に説明する。 ［実施例１］図３に示した半導体パッケ−ジの製造方法
において、基板１１として厚さ0.3mm、縦500 mm、横450
mmのガラスエポキシ板を用いた。基板１１の上に厚さ
５０μｍの圧延銅箔１２（純度９９．９％）をラミネ−
トし、その全面に感光性レジストインク１３を塗布し、
常法により露光現像して、めっきマスク１３ａを形成し
た。その開口部１３ｂに電気めっき法により厚さ２μｍ
のニッケルめっき（図３では省略）、厚さ0.８μｍの金
めっき１４を施した。めっきされていない部分の銅箔１
２を、塩化第二鉄を用いたケミカルエッチングにより除
去して、直径0.2 mmの円形のパタ−ンを有するランド４
を形成した。基板１１上の10 mm 角の区画毎に、１４４
個のランド４を、その４辺に沿って３６個ずつ、後に搭
載する半導体チップ２の周りに４列に配置した。10 mm
角の区画は、500 mm×450 mmの基板１１上に合計４１×
３７＝1517個配列された。
【００２５】１０ mm 角の区画の中央部に、片面にアル
ミ配線電極パッド５を有する5.5 mm角の半導体チップ２
を基板１１の銀ペ−ストで接着した。１４４個のランド
４とアルミ配線電極パッド５を、直径 25 μｍの金のボ
ンディングワイア６で接続した後、これらを封止レジン
９で封止した。最後に、図４に示した方法で基板１１に
曲げ変形を与えて、半導体パッケ−ジ１０を基板１１か
ら剥離した。500 mm×450 mmの一枚の基板１１を用い
て、一度に1517個のランドグリッドアレ−半導体パッケ
−ジが得られた。
ミ配線電極パッド５を有する5.5 mm角の半導体チップ２
を基板１１の銀ペ−ストで接着した。１４４個のランド
４とアルミ配線電極パッド５を、直径 25 μｍの金のボ
ンディングワイア６で接続した後、これらを封止レジン
９で封止した。最後に、図４に示した方法で基板１１に
曲げ変形を与えて、半導体パッケ−ジ１０を基板１１か
ら剥離した。500 mm×450 mmの一枚の基板１１を用い
て、一度に1517個のランドグリッドアレ−半導体パッケ
−ジが得られた。
【００２６】１枚の基板から約１５００個のランドグリ
ッドアレ−半導体パッケ−ジを得ることができ、基板は
何回でも反復使用できるので、１個当たりの材料費は実
質ゼロに等しい。１４４ピンの製品の場合に導電配線形
成までの基板単価は約７円であった。従来の製法及び構
造の場合にはこれが約７０円であり、本発明により基板
単価が約１／１０になった。
ッドアレ−半導体パッケ−ジを得ることができ、基板は
何回でも反復使用できるので、１個当たりの材料費は実
質ゼロに等しい。１４４ピンの製品の場合に導電配線形
成までの基板単価は約７円であった。従来の製法及び構
造の場合にはこれが約７０円であり、本発明により基板
単価が約１／１０になった。
【００２７】［実施例２］実施例１の通りにランドグリ
ッドアレ−半導体パッケ−ジを作り、ランド４の上に高
さ２００μｍのはんだボ−ルを、以下の方法で形成させ
た。錫６３部、鉛３７部の組成の共晶はんだペ−スト
を、厚さ２５０μｍのメタルマスクを用いてランドに印
刷し、温度２５０℃で１０秒間加熱する。
ッドアレ−半導体パッケ−ジを作り、ランド４の上に高
さ２００μｍのはんだボ−ルを、以下の方法で形成させ
た。錫６３部、鉛３７部の組成の共晶はんだペ−スト
を、厚さ２５０μｍのメタルマスクを用いてランドに印
刷し、温度２５０℃で１０秒間加熱する。
【００２８】
【発明の効果】本発明の半導体パッケ−ジによると、仮
の支持体として剥離可能な基板を用いるだけで、パッケ
−ジ自体に配線基板を有しないため、基板を用いない
分、コストが安く、またパッケ−ジ全体の高さと重量を
小さくし、小型軽量化した半導体パッケ−ジが得られ
る。
の支持体として剥離可能な基板を用いるだけで、パッケ
−ジ自体に配線基板を有しないため、基板を用いない
分、コストが安く、またパッケ−ジ全体の高さと重量を
小さくし、小型軽量化した半導体パッケ−ジが得られ
る。
【００２９】本発明の半導体パッケ−ジの製造方法によ
ると、剥離可能な基板を仮の支持体として用いるだけ
で、基板を繰り返し用いることができるため、パッケ−
ジ一個ごとに基板を用いない分、コストが安く、基板を
省いた分、小型軽量化された半導体パッケ−ジを製造す
ることができる。
ると、剥離可能な基板を仮の支持体として用いるだけ
で、基板を繰り返し用いることができるため、パッケ−
ジ一個ごとに基板を用いない分、コストが安く、基板を
省いた分、小型軽量化された半導体パッケ−ジを製造す
ることができる。
【００３０】従来の半導体パッケ−ジの製造方法では、
ガラスエポキシ等の、弾性係数の低い有機材料の基板を
用いるため、半導体パッケ−ジの製造工程で超音波によ
るワイアボンディングを行なう際、超音波エネルギ−の
吸収が大きく、圧着不良やピ−ル強度の低下が生ずるだ
けでなく、ボンディング作業の能率が著しく低かった。
本発明の半導体パッケ−ジ又はその製造方法によると、
弾性係数の大きい金属又はガラスの基板を仮の支持体と
して用いることができるため、超音波エネルギ−の吸収
の減少により、ボンディング作業の能率を向上し、圧着
不良やピ−ル強度の低下を防ぐことができる。
ガラスエポキシ等の、弾性係数の低い有機材料の基板を
用いるため、半導体パッケ−ジの製造工程で超音波によ
るワイアボンディングを行なう際、超音波エネルギ−の
吸収が大きく、圧着不良やピ−ル強度の低下が生ずるだ
けでなく、ボンディング作業の能率が著しく低かった。
本発明の半導体パッケ−ジ又はその製造方法によると、
弾性係数の大きい金属又はガラスの基板を仮の支持体と
して用いることができるため、超音波エネルギ−の吸収
の減少により、ボンディング作業の能率を向上し、圧着
不良やピ−ル強度の低下を防ぐことができる。
【図１】 本発明の半導体パッケ−ジの断面図
【図２】 本発明の半導体パッケ−ジの平面図
【図３】 本発明の半導体パッケ−ジの製造方法の断面
による説明図
による説明図
【図４】 基板の剥離方法の説明図
【図５】 本発明の半導体パッケ−ジの製造方法の断面
による説明図
による説明図
【図６】 従来の半導体パッケ−ジの断面図
【図７】 従来の半導体パッケ−ジ及びその製造方法の
断面説明図
断面説明図
【符号の説明】 ２ 半導体チップ ４ ランド、金属層 ５ アルミ配線電極パッド ６ ボンディングワイア ９ 封止レジン １０ 半導体パッケ−ジ １１ 基板 １２ 圧延銅箔 １３ 感光性レジストインク １３ａ めっきマスク １３ｂ 開口部 １４ 金めっき ２１ ロ−ラ− ２２ トレイ ３１ 基板 ３２ レジスト ３２ａ めっきマスク ３３ 銅めっき ３４ 金めっき ６１ 配線基板 ６２ 半導体チップ ６３ 接着剤 ６４ 配線 ６５ アルミ配線電極パッド ６６ ボンディングワイア ６７ フィルムビア孔 ６８ はんだボ−ル ６９ 封止レジン ７１ 金属基板 ７２ 半導体チップ ７４ 金属端子部 ７５ アルミ配線電極パッド ７６ ボンディングワイア ７９ 封止レジン
Claims (8)
- 【請求項１】 一面に配線電極パッドを有する半導体チ
ップ、外部回路への接続用の端子として用いられる金属
層、前記配線電極パッドと前記金属層を接続するボンデ
ィングワイア、及び前記半導体チップと前記ボンディン
グワイアを封止する封止レジンから成る半導体パッケ−
ジにおいて、 前記金属層は、前記外部回路への接続のために少なくと
も一部が前記封止レジンの一面に露出して設けられてい
ることを特徴とする、半導体パッケ−ジ。 - 【請求項２】 前記半導体チップは、前記配線電極パッ
ドを有する第一の面とは反対側の第二の面が、前記封止
レジンの前記一面に露出して設けられている、請求項１
の半導体パッケ−ジ。 - 【請求項３】 前記金属層は、前記少なくとも一部が前
記外部回路への接続のためのはんだボ−ルと接続されて
いる、請求項１の半導体パッケ−ジ。 - 【請求項４】 一面に配線電極パッドを有する半導体チ
ップ、外部回路への接続用の端子として用いられる金属
層、前記半導体チップの配線電極パッドと前記金属層を
接続するボンディングワイア、及び前記半導体チップと
前記ボンディングワイアを封止する封止レジンから成る
半導体パッケ−ジの製造方法において、 仮の支持体となる基板の第一の面上に、この基板から剥
離し得る金属層を形成し、前記基板の前記第一の面上に
前記半導体チップを、その前記配線電極パッドを有する
第一の面とは反対側の第二の面で仮に固定し、前記半導
体チップの前記配線電極パッドと前記金属層を前記ボン
ディングワイアで接続し、前記半導体チップの前記第一
の面及び前記ボンディングワイアを前記封止レジンに封
入し、前記基板を前記金属層、前記半導体チップ、及び
前記封止レジンから剥離して、前記金属層の少なくとも
一部を前記外部回路への接続のために露出させることを
特徴とする、半導体パッケ−ジの製造方法。 - 【請求項５】 前記基板は、ガラスエポキシ樹脂基板、
ポリイミド樹脂基板、及びフェノ−ル樹脂基板から選ば
れた有機材料、又はステンレス鋼、アルミニウム、クロ
ムめっきされた金属、ガラス、及び石英から選ばれた無
機材料から成る、請求項４の半導体パッケ−ジの製造方
法。 - 【請求項６】 前記金属層は、銅、銅合金、ニッケル、
又はクロムから成り、電気めっき、無電解めっき、蒸
着、又はスパッタリングによって形成される、請求項４
の半導体パッケ−ジの製造方法。 - 【請求項７】 前記金属層は、前記基板の前記第一の面
上に、予めラミネ−ションにより形成された圧延銅箔も
しくは銅合金箔、又は電解銅箔もしくは銅合金箔であ
る、請求項４の半導体パッケ−ジの製造方法。 - 【請求項８】 前記金属層は、前記基板の前記第一の面
上に、めっきマスクを介してめっきにより又は蒸着マス
クを介して蒸着により形成される、請求項４又は６の半
導体パッケ−ジの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9280792A JPH11121646A (ja) | 1997-10-14 | 1997-10-14 | 半導体パッケ−ジおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9280792A JPH11121646A (ja) | 1997-10-14 | 1997-10-14 | 半導体パッケ−ジおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121646A true JPH11121646A (ja) | 1999-04-30 |
Family
ID=17630034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9280792A Pending JPH11121646A (ja) | 1997-10-14 | 1997-10-14 | 半導体パッケ−ジおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121646A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020009316A (ko) * | 2000-07-26 | 2002-02-01 | 듀흐 마리 에스. | 박형 반도체 패키지의 제조 방법 |
| JP2004031388A (ja) * | 2002-06-21 | 2004-01-29 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6855577B2 (en) | 2000-01-24 | 2005-02-15 | Nec Electronics Corporation | Semiconductor devices having different package sizes made by using common parts |
| US7235888B2 (en) | 2002-07-26 | 2007-06-26 | Nitto Denko Corporation | Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device |
| JP2008047830A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
| US7449367B2 (en) | 2003-02-19 | 2008-11-11 | Hitachi Chemical Company, Ltd. | Adhesive film for semiconductor, metal sheet with such adhesive film, wiring substrate with adhesive film, semiconductor device, and method for manufacturing semiconductor device |
| JP2010010275A (ja) * | 2008-06-25 | 2010-01-14 | Hitachi Chem Co Ltd | 半導体装置、半導体装置搭載配線板及びそれらの製造法 |
| JP2011205130A (ja) * | 2011-06-13 | 2011-10-13 | Dainippon Printing Co Ltd | 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法 |
| JP2015216292A (ja) * | 2014-05-13 | 2015-12-03 | 日立化成株式会社 | 半導体装置の製造方法、半導体装置及び半導体装置製造用部材 |
| JP2016225430A (ja) * | 2015-05-29 | 2016-12-28 | 日立マクセル株式会社 | 半導体装置用基板及びその製造方法、半導体装置及びその製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPH0394459A (ja) * | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0394431A (ja) * | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0399456A (ja) * | 1989-09-06 | 1991-04-24 | Motorola Inc | 半導体装置およびその製造方法 |
| JPH05129473A (ja) * | 1991-11-06 | 1993-05-25 | Sony Corp | 樹脂封止表面実装型半導体装置 |
| JPH06188333A (ja) * | 1992-12-17 | 1994-07-08 | Fujitsu Ltd | 半導体装置 |
| JPH09252014A (ja) * | 1996-03-15 | 1997-09-22 | Nissan Motor Co Ltd | 半導体素子の製造方法 |
-
1997
- 1997-10-14 JP JP9280792A patent/JPH11121646A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
| JPH0394459A (ja) * | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0394431A (ja) * | 1989-09-06 | 1991-04-19 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH0399456A (ja) * | 1989-09-06 | 1991-04-24 | Motorola Inc | 半導体装置およびその製造方法 |
| JPH05129473A (ja) * | 1991-11-06 | 1993-05-25 | Sony Corp | 樹脂封止表面実装型半導体装置 |
| JPH06188333A (ja) * | 1992-12-17 | 1994-07-08 | Fujitsu Ltd | 半導体装置 |
| JPH09252014A (ja) * | 1996-03-15 | 1997-09-22 | Nissan Motor Co Ltd | 半導体素子の製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855577B2 (en) | 2000-01-24 | 2005-02-15 | Nec Electronics Corporation | Semiconductor devices having different package sizes made by using common parts |
| KR20020009316A (ko) * | 2000-07-26 | 2002-02-01 | 듀흐 마리 에스. | 박형 반도체 패키지의 제조 방법 |
| JP2004031388A (ja) * | 2002-06-21 | 2004-01-29 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7235888B2 (en) | 2002-07-26 | 2007-06-26 | Nitto Denko Corporation | Method for manufacturing semiconductor device, adhesive sheet for use therein and semiconductor device |
| US7449367B2 (en) | 2003-02-19 | 2008-11-11 | Hitachi Chemical Company, Ltd. | Adhesive film for semiconductor, metal sheet with such adhesive film, wiring substrate with adhesive film, semiconductor device, and method for manufacturing semiconductor device |
| JP2008047830A (ja) * | 2006-08-21 | 2008-02-28 | Hamamatsu Photonics Kk | 半導体装置および半導体装置製造方法 |
| JP2010010275A (ja) * | 2008-06-25 | 2010-01-14 | Hitachi Chem Co Ltd | 半導体装置、半導体装置搭載配線板及びそれらの製造法 |
| JP2011205130A (ja) * | 2011-06-13 | 2011-10-13 | Dainippon Printing Co Ltd | 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法 |
| JP2015216292A (ja) * | 2014-05-13 | 2015-12-03 | 日立化成株式会社 | 半導体装置の製造方法、半導体装置及び半導体装置製造用部材 |
| JP2016225430A (ja) * | 2015-05-29 | 2016-12-28 | 日立マクセル株式会社 | 半導体装置用基板及びその製造方法、半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8230588B2 (en) | Method of making an electronic device and electronic device substrate | |
| JP4842812B2 (ja) | 半導体装置用基板の製造方法 | |
| US20010013647A1 (en) | Flexible substrate based ball grid array (BGA) package | |
| JP2002016181A (ja) | 半導体装置、その製造方法、及び電着フレーム | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| KR100563177B1 (ko) | 리드프레임,그제조방법,반도체장치및그제조방법 | |
| US8487192B2 (en) | Printed wiring board and method for manufacturing the same | |
| JPH11121646A (ja) | 半導体パッケ−ジおよびその製造方法 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| JP2019057590A (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
| JP2002043467A (ja) | 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法 | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| KR101001876B1 (ko) | 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법 | |
| JPH025014B2 (ja) | ||
| JP2001160661A (ja) | ファインピッチ両面フィルム基板の製造方法と表示装置 | |
| JP4663172B2 (ja) | 半導体装置の製造方法 | |
| JP7339231B2 (ja) | 半導体装置用基板、半導体装置 | |
| JP2002176267A (ja) | 電子部品、回路装置とその製造方法並びに半導体装置 | |
| JP2000332146A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP2022189979A (ja) | 半導体装置用基板、半導体装置 | |
| JPH1117059A (ja) | ボールグリッドアレイ基板及びその連続体 | |
| JP2846456B2 (ja) | チップキャリア | |
| CN114883292A (zh) | 用于芯片封装的ic载板及其制备方法和芯片封装结构 | |
| JP2501168B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06244337A (ja) | 電子回路素子搭載用リードフレームおよびこれを用いた電子回路 |