JP2004031388A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004031388A
JP2004031388A JP2002180846A JP2002180846A JP2004031388A JP 2004031388 A JP2004031388 A JP 2004031388A JP 2002180846 A JP2002180846 A JP 2002180846A JP 2002180846 A JP2002180846 A JP 2002180846A JP 2004031388 A JP2004031388 A JP 2004031388A
Authority
JP
Japan
Prior art keywords
post
semiconductor
semiconductor device
plate member
posts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002180846A
Other languages
English (en)
Other versions
JP3536105B2 (ja
Inventor
Akio Nakamura
中村　彰男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002180846A priority Critical patent/JP3536105B2/ja
Priority to US10/345,226 priority patent/US6706558B2/en
Publication of JP2004031388A publication Critical patent/JP2004031388A/ja
Application granted granted Critical
Publication of JP3536105B2 publication Critical patent/JP3536105B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/976—Temporary protective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半田ボールと該半田ボールが形成されるための接合面との剥離の恐れと、半田ボールと被装着装置の装着面との剥離の恐れとを低減し得る半導体装置およびその製造方法を提供することにある。
【解決手段】被装着装置に装着するための接続端子を形成するためのポスト１２が設けられた板部材１１の一方の面に、被装着装置の熱伸縮に応じて伸縮する緩衝層１４が形成され、所定の位置に半導体ペレット１７が配置されてワイヤ１８が接続されて樹脂部２０により樹脂封止された後、前記緩衝層１４および前記ポスト１２から板部材１１が分離される。
【選択図】　　　　図１１

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばＢＧＡ（ボール・グリッド・アレイ）あるいはＣＳＰ（チップ・サイズ・パッケージ）のような格子状にエリア配列された接続端子が、ガラス繊維を含むマザー基板の如き被装着装置に装着されるエリアアレイパッケージと称される半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
集積回路が組込まれた半導体ペレットを樹脂封止することで形成される半導体装置の一つに、エリアアレイパッケージと称される半導体装置がある。
エリアアレイパッケージの製造方法として、例えば特開２０００−２５２３８８公報、特開２０００−２５２３８９公報及び特開２０００−２５２３９０公報に記載された方法がある。これら従来技術によれば、半導体ペレットを樹脂部材により封止するための鋳型に金属箔を配置し、接続端子となる前記金属箔の所定の位置と前記半導体ペレットの電極とをボンディングワイヤで接続した後、樹脂部材が前記鋳型に加圧して注入され、これにより樹脂部により封止される。
【０００３】
前記樹脂部材を加圧注入するとき、特開２０００−２５２３８８公報および特開２０００−２５２３９０公報では、前記金属箔が前記鋳型に沿って凹所が形成されることを、特開２０００−２５２３８９公報では、前記金属箔が前記鋳型に沿って凸部が形成されることを示している。その後、前記樹脂材料が硬化すると、樹脂部の底面から露出する前記金属箔は、高圧ジェット水あるいはレーザ光を用いて、各凹所または各凸部毎に、多数のエリアに分断される。そして、特開２０００−２５２３８８公報および特開２０００−２５２３９０公報では、分断された各エリアの凹所に接続端子として半田ボールが設けられ、特開２０００−２５２３８９公報では、分断された各凸部を接続端子とすることを示している。
【０００４】
【発明が解決しようとする課題】
ところで、前記した従来技術によれば、各エリアに分断された金属箔は、厚さの大きな樹脂部に密着されることから、樹脂材料の熱膨張係数に基づいて、膨張または収縮を繰り返す。
他方、半導体装置の接続端子が装着される被装着装置は、ガラス繊維を含むエポキシ系樹脂で形成されているため、半導体装置の樹脂部とは異なる熱膨張係数で膨張または収縮を繰り返す。
【０００５】
このため金属箔と被装着装置との間で、伸縮差が生じ、金属箔および被装着装置の強度の弱い箇所でひずみが生じる。
従って、特開２０００−２５２３８８公報および特開２０００−２５２３９０公報に示される従来の半導体装置では、金属箔および被装着装置の装着面に接合する接続端子にひずみ応力が加わり、接続端子が金属箔又は装着面より剥離する恐れがある。また、特開２０００−２５２３８９公報に示される従来の半導体装置では、接続端子の装着される被装着装置の装着面からひずみ応力が加わり、接続端子が装着面から剥離する恐れがある。
【０００６】
更に、前記した従来の半導体装置では、薄い金属箔を樹脂部材の加圧注入により鋳型に沿って変形させることから、この変形により金属箔に接続されたワイヤ同士が接触する恐れがある。
【０００７】
また、上記従来の半導体装置では、樹脂部に密着する金属箔を分断するための切削加工が行われることから、切削加工時に樹脂部材から金属箔が剥離し、金属箔に接続されているワイヤが断線する恐れがある上に、切削加工に多大な時間を要していた。
【０００８】
また、特に特開２０００−２５２３８８公報および特開２０００−２５２３９０公報に示される従来の半導体装置では、ワイヤのボンディング工程および樹脂封止工程における熱により、金属箔に酸化膜が形成されるため、半田ボールの接合不良を生じる恐れがある。
【０００９】
従って、本発明の目的は、前記した各課題を解決する半導体装置の製造方法を提供することにある。
本発明のさらに他の目的は、本発明に係る前記製造方法を利用して新規な半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明は、以上の点を解決するために、次の構成を採用する。
本発明に係る半導体装置の製造方法は、集積回路が組み込まれかつ該集積回路の入出力を行うための複数の電極を有する半導体ペレットと、前記各電極に電気的に接続されて被装着装置に固定される複数の接続端子とを備え、前記半導体ペレットが樹脂封止される半導体装置の製造方法であって、板部材の一方の面に、複数の導電性のポストを設けること、前記板部材の一方の面に、前記被装着装置の熱伸縮に応じて伸縮して、前記ポストを保持する緩衝層を形成すること、
前記緩衝層から突出するポストの先端に、半導体ペレットを配置し、かつ前記各電極と該電極に対応する前記各ポストの先端とをワイヤで電気的に接続すること、前記複数のポストと前記ワイヤならびに半導体ペレットを樹脂封止すべく、前記緩衝層上に樹脂部を形成すること、前記板部材を取り除き、前記各ポストの他端に前記接続端子を設けることを特徴とする。
【００１１】
本発明の製造方法では、前記板部材は、導電性を有する部材を用いることができる。
本発明の製造方法では、前記半導体ペレットが配置されるポストは、その他のポストより低く形成することができる。
本発明の製造方法では、前記ポストは、前記半導体ペレットから離れるに従って、前記ワイヤの直径以上の差を有して高く形成することができる。
【００１２】
本発明の製造方法では、前記板部材は、該板部材の他方の面から前記緩衝層および前記ポストに達するまで研磨されることにより、取り除くことができる。
本発明の製造方法では、前記板部材は、前記ポストより低い温度で溶融する材料から成り、その溶融により、前記ポストから取り除くことができる。
本発明の製造方法では、樹脂部により複数の半導体ペレットを封止することができる。
本発明の製造方法では、複数の半導体ペレットが順に積層され、積層された複数のペレットが前記ポスト上端の所定の位置に配置することができる。
【００１３】
本発明の半導体装置では、集積回路が組み込まれかつ該集積回路の入出力を行うための複数の電極を有する半導体ペレットと、前記各電極に電気的に接続されて被装着装置に固定される複数の接続端子とを備え、前記半導体ペレットが樹脂封止される半導体装置であって、前記各電極とワイヤを介して一端側が接続され、他端に前記接続端子が設けられる導電性の複数のポストと、前記ポストの一端側と前記半導体ペレットおよび前記ワイヤを一体的に封止する樹脂部との底面で、前記複数のポストを保持して前記被装着装置の熱伸縮に応じて伸縮する緩衝層と、を備えることを特徴とする。
【００１４】
本発明の半導体装置では、前記半導体ペレットを指示するための他のポストを備え、該ポストは前記ポストより低く形成することができる。
本発明の半導体装置では、前記ポストは、前記半導体ペレットから離れるに従って、前記ワイヤの直径以上の差を有して高く形成することができる。
本発明の半導体装置では、前記半導体装置は、樹脂部により複数の半導体ペレットを封止することができる。
本発明の半導体装置では、複数の半導体ペレットが順に積層され、積層された複数のペレットを他のポストの一端側の所定の位置に配置することができる。
【００１５】
【発明の実施の形態】
以下、本発明を図示の実施の形態に基づいて説明する。
〈具体例１〉
図１〜図１０は、例えばＢＧＡもしくはＣＳＰのような格子状にエリア配列された接続端子を有する半導体装置１０の製造工程を示す。
本発明により製造される半導体装置１０は、マザー基板と称されるガラス繊維を含むエポキシ系の樹脂部材から成る被装着装置の装着面に、半田スクリーンと称される方法で装着される。
【００１６】
図１（ａ）の平面図および図１（ｂ）の断面図に示されるように、本発明の製造方法では、先ず、銅を主成分とする導電性の板部材１１の一方の面に、導電性のポスト１２を格子状に形成する。
【００１７】
板部材１１およびポスト１２は、次のようにして形成される。例えば５０μｍ〜４００μｍの均等の厚さ寸法を有し、かつ銅を主成分とする導電性の板材の一方の面に対し、円形のマスクを格子状に形成する。次にマスク処理が行われた前記板材に対し、従来から知られるエッチング処理を施す。このエッチング処理により、円柱のポスト１２及び板部材１１が形成される。
ポスト１２の高さ寸法１３は、該ポスト１２が形成される板部材の厚さ寸法の約１／３に設定されている。
【００１８】
ポスト１２を形成した後、図２（ａ）の平面図および図２（ｂ）の断面図に示されるように、格子状に形成されたポスト１２が立つ板部材１１の一方の面に、ポスト１２の上端部を突出させた状態で、後述する被装着装置と同様なガラス繊維を含む絶縁性の緩衝層１４を形成する。
この緩衝層１４は、ガラス繊維が含まれるエポキシ系の樹脂から形成される。
【００１９】
このように緩衝層１４を形成した後、図３で示されるように、研磨剤の含まれる洗浄液により緩衝層１４および該緩衝層１４から露出するポスト１２を洗浄する。
この洗浄により緩衝層１４を形成するときに付着した異物が除去される。
【００２０】
異物を除去した後には、図４で示されるように、ポスト１２の上端を、金を主成分とする合金によりメッキ処理し、メッキ層１５を形成する。
【００２１】
メッキ層１５が形成されることにより、後述するワイヤボンディング処理において、ワイヤを容易にポスト１２の上端に固定することができ、かつポスト１２の上端とワイヤとの電気的な損失を低減することができる。
【００２２】
メッキ層１５を形成した後、図５（ａ）の平面図および図５（ｂ）の断面図で示されているように、電極１６を有する半導体ペレット１７をポスト１２上端の所定の位置に配置し、それらの半導体ペレット１７を接着剤で固定する。
【００２３】
半導体ペレット１７を固定した後、図６に示されるように、半導体ペレット１７の複数の電極１６と、各電極１６に対応する各ポスト１２上端のメッキ層１５とを導電性のワイヤ１８で電気的に接続し、ワイヤボンディング処理を行う。
【００２４】
ワイヤボンディング処理が施された複数の半導体ペレットは、図７に示されるように、樹脂部封止を行うための金型１９に板部材１１と共に配され、ポスト１２の上部、ワイヤ１８および半導体ペレット１７を樹脂部２０で封止する。これにより複数の半導体ペレットを樹脂封止した樹脂封止体を形成する。
【００２５】
樹脂封止後には、金型１９から半導体ペレットおよび板部材１１を取り出し、図８に示すように、板部材１１を除去するため、その板部材１１の他方の面から、ポスト１２の下端２１に達するまで砥石２２を用いて研磨する。この研磨により板部材１１が除去されて、各ポスト１２が電気的に分離される。
【００２６】
研磨処理の後、図９に示されるように、各ポスト１２の下端２１に、半田ボール２３を接合する。尚、半田スクリーン印刷により半田層を形成してもよい。これにより被装着装置に装着するための複数の接続端子が形成される。
【００２７】
半田ボール２３をポスト１２の下端２１に形成した後、図１０に示されるように、高速回転鋸３０を用いて樹脂封止体を切断、分離し複数の半導体装置１０を形成する。
【００２８】
従って、本発明の製造方法によれば、封止圧によりポスト１２が変形されないことから、該ポスト１２の上端に接続されるワイヤ１８同士が接触する恐れを低減することができる。また、金属箔に代えて、接続端子を各ポストに設けるため、切削加工が不要である。
更に、エッチング処理の後、研磨処理により各ポスト１２が電気的に分離されることから、作業時間を短縮することができる。
板部材１１の他方の面からポスト１２の下端２１に達するまで研磨することから、各ポスト１２の下端２１は酸化膜の無い半田ボール２３を接合するに適した接合面を形成することができる。
【００２９】
更に、本発明の製造方法によれば、樹脂部２０は、半導体ペレット１７、ワイヤ１８およびポスト１２の上部を封止するに適した従来から知られる絶縁性樹脂材であり、他方緩衝層１４は前記した被装着装置と同様なガラス繊維を含むエポキシ系の絶縁性樹脂部材である。従って、ガラス繊維を含むことにより、緩衝層１４は被装着装置の熱膨張系数と同じとなり、被装着装置と同調して膨張または収縮を行うことができる。
【００３０】
前記した製造方法により作成される半導体装置１０の断面図を図１１に示す。図１１に示される半導体装置１０は、上端にメッキ層１５が設けられ下端に接続端子として半田ボール２３が設けられた複数のポスト１２と、該ポスト上に配置される複数の電極１６を有する半導体ペレット１７と、該半導体ペレットの各電極１６と該電極１６に対応する各ポスト１２とを電気的に接続するワイヤ１８と、半導体ペレット１７、ワイヤ１８およびポスト１２の上部を樹脂封止する樹脂部２０と、該樹脂部２０の底面で、半田ボール２３が固着されているポスト１２を覆う緩衝層１４とを備える。
【００３１】
ガラス繊維を含む緩衝層１４は、被装着装置と同調して膨張または収縮を行うことから、熱膨張係数の違いによるひずみが、ポスト１２の下端２１の半田ボール２３が接続される接続面と、半田ボール２３が接続される被装着装置の装着面とにおいて発生することがなく、従って、ポスト１２の下端２１の接続面又は被装着装置の装着面から半田ボール２３が剥離する恐れが無くなる。
【００３２】
本発明の他の半導体装置を図１２および図１３に示す。
図１２は、図１１に示した半導体装置１０と異なり、半導体ペレット１７が配置されるポスト１２が、その他のポスト１２より低く形成された半導体装置１０を示す断面図である。
半導体ペレット１７が配置される低いポストは、上記ポスト製作工程において、従来から知られるハーフエッチング処理により形成される。
【００３３】
半導体ペレット１７を配置するポスト１２を他のポストより低く形成することにより、前記した本発明に係る半導体装置１０の効果に加えて、半導体装置１０の樹脂部２０の厚みを低減することができ、半導体装置１０を小型化することができる。
【００３４】
更に、図１３は、半導体ペレット１７から離れるに従って、ワイやの直径より高く形成されたポスト１２を備える半導体装置１０を示す断面図である。
多段に形成されるポスト１２は、ポスト製作工程において、前記したと同様に従来から知られるハーフエッチング処理により形成される。
【００３５】
半導体ペレット１７から離れるに従って、ポスト１２をワイヤ１８の直径以上の差を有して高く形成することにより、前記した半導体装置１０の効果に加えて、ポスト１２に接続されるワイヤ１８自身の重さにより垂れ下がりが生じても、隣のポスト１２ならびにワイヤ１８に接触する恐れを低減することができる。
【００３６】
〈具体例２〉
図１〜図１０に示した具体例１では、板部材１１の他方の面から該板部材１１を研磨することにより各ポスト１２が電気的に分離された半導体装置１０の製造方法を示した。次に、板部材の溶融により各ポスト１２が分離される半導体装置１０の製造方法を図１４〜図１９に示す。
【００３７】
図１４に示されているように、均一の厚さ寸法を有する半田板２４と、該半田板２４の一方の面に、具体例１と同様に格子状に配置された円柱状のポスト１２と、該ポスト１２の上端にメッキ処理により形成したメッキ層１５と、半田板２４の一方の面でポスト１２上端部が突出する状態で緩衝層１４とを形成する。
【００３８】
図１４に示されるポスト１２は、溶融した銅を主成分とする合金が複数の円筒を有する金型に流し込まれた後、硬化して形成される。ポスト１２を形成した後、該ポスト１２の下端に、銅の溶融温度より低い温度（２２０℃〜２４０℃）で溶融する半田を主成分とする合金を溶融形成する。この形成した合金が硬化することによりポスト１２の下端に半田板２４が形成される。半田板２４を形成した後、ポスト１２が配置された半田板２４の一方の面に、ポスト１２上端部が突出する状態に、ガラス繊維を含む緩衝層１４を形成する。緩衝層１４を形成した後、緩衝層１４および該緩衝層１４から露出するポスト１２を研磨剤を含む洗浄液を用いて洗浄する。洗浄したポスト１２の上端にメッキ処理を施してメッキ層１５を形成する。
【００３９】
メッキ層１５を形成した後、図１５に示されているように、電極１６を有する半導体ペレット１７をポスト１２上端の所定の位置に配置し、接着剤により固定する。
【００４０】
半導体ペレット１７を固定した後、図１６に示されているように、半導体ペレット１７の複数の電極１６と、それらの電極１６に対応するポスト１２上端のメッキ層１５とを導電性のワイヤ１８で電気的に接続し、ワイヤボンディング処理を行う。
【００４１】
ワイヤボンディング処理が施された半導体ペレット１７は、次に図１７に示されるように、樹脂封止を行うための金型１９に半田板２４と共に配置され、ポスト１２の上部、ワイヤ１８および半導体ペレット１７を樹脂封止すべく、樹脂部２０を形成する。これにより複数の半導体ペレット１７が樹脂部２０で封止され樹脂封止体が形成される。
【００４２】
樹脂部２０を形成した後、図１８に示されるように、半田板２４を加熱する。この加熱で半田板２４のみが溶融すると、図示しない治具により、樹脂封止体を持ち上げる。これによりポスト１２および緩衝層１４から半田板２４が取り除かれ、各ポスト１２が分離する。この時、溶融した合金が表面張力によりポスト１２の下端２１に残り、半田層２５が形成される。
【００４３】
ポスト１２の下端２１に半田層２５を形成した後、図１９に示されるように、高速回転鋸３０を用いて樹脂封止体を切断、分離し複数の半導体装置１０を形成する。
【００４４】
従って、本発明の製造方法によれば、前記した具体例１と同様な効果に加え、ポスト１２の下端２１は、半導体装置１０の製造工程中、常に半田板２４の一方の面に接していることから、ポスト１２の下端２１の酸化を防ぐことができる。また、ポスト１２の下端２１と半田層２５との接合を向上させることができる。
更に、ポスト１２および緩衝層１４から半田板２４が分離するとき、ポスト１２の下端２１に接続端子としての半田層２５が自動的に形成されることから、接続端子を形成する工程を省くことができ製造時間を短縮することができる。
【００４５】
本発明の他の半導体装置１０を、図２０および図２１に示す。図２０および図２１は、半導体装置１０に複数の半導体ペレット１７が封止された断面図が示されている。
【００４６】
図２０に示される半導体装置１０は、図１１に示した半導体装置１０の効果に加えて、複数の半導体ペレット１７に対してのワイヤボンディング処理および複数の半導体ペレット１７を樹脂封止する処理を一括的に行うだけで形成することができることから、低コストでもって集積回路の規模を拡大することができる。
更に、本発明の半導体装置１０は、半導体ペレット１７を個々にパッケージしたサイズよりも、パッケージサイズが小さいことから、被装着装置に対する装着面積を低減することができる。
【００４７】
図２０には互いに重なり合うことなく複数の半導体ペレット１７を配置した後、樹脂封止した半導体装置１０を示した。これに代えて図２１は、複数の半導体ペレット１７を寸法の大きい半導体ペレット１７から順に積層し、積層した複数の半導体ペレット１７を樹脂封止する半導体装置１０を示す。
【００４８】
図２１に示す半導体装置１０は、図１２に示した半導体装置１０の効果に加えて、半導体ペレット間の接続に用いるワイヤ１８の長さが短いことから、ワイヤ１８の長さによる動作遅延を低減することができ、各半導体ペレット１７を高周波数で動作させることができる。
【００４９】
本具体例においては、ポストの形状は円柱であるが、この円柱に限ることなく立方体などの形状でもよい。またポストの横断面の形状は円形であるが、この円形に限ることなく、半導体装置１０が装着される被装着装置の装着面の形状に合わせて、ポストの断面形状を適宜変更してもよい。
本具体例においては、金を主成分とするメッキ層１５を形成したが、この金に代えて、銀などの電気的損失の低い金属を用いてメッキ層１５を形成することができる。
【００５０】
具体例１に用いた板部材１１は、銅を主成分とする合金であったが、これに代えて、金を主成分とする合金または鉄アロイと称される合金を用いてもよい。
具体例２では、半田を主成分とする板部材と、銅を主成分とするポストとを用いた例を示したが、これに限ることは無く、導電性を有しかつポストを形成する部材の溶融温度より板部材の溶融温度が低い部材であればよい。例えば金を主成分とするポストと、半田を主成分とする板部材とを用いてもよい。
【００５１】
【発明の効果】
本発明に係る製造方法では、前記したように導電性の板部材の一方の面に、接続端子のための導電性の複数のポストを設け、該ポストが設けられた板部材の一方の面に、半導体装置が装着される被装着装置の熱伸縮に応じて伸縮する緩衝層を前記ポストの上端が突出する状態で形成し、前記ポストの上端の所定の位置に複数の電極を有する半導体ペレットを配置して固定した後、半導体ペレットの各電極と該電極に対応するポストとをワイヤで接続し、更にワイヤを接続した後、前記緩衝層上に樹脂部を形成し、前記緩衝層および前記ポストから板部材を取り除き、緩衝層の底面側でポスト下端に接続端子を形成する。
【００５２】
従って、本発明によれば、ポストが樹脂封止圧で変形されないことから、ポスト上端に接続されるワイヤ同士がポストの変形で接触する恐れを防ぐことができる。
また、本発明によれば、ポストから板部材を分けることにより、各ポストを電気的に分離することができることから、切削加工の必要が無く、従って、切削加工で生じたワイヤの断線が発生せず、かつ作業時間を短縮することができる。
また、本発明によれば、ポストの下端に酸化膜が形成されることが無い、従ってポストから接続端子が剥離する恐れがない。
【００５３】
更に、本発明によれば、被装着装置と同調して熱伸縮する緩衝層を設けることにより、ポスト下端の接続面又は被装着装置の装着面から半田ボールが剥離することもない。
【図面の簡単な説明】
【図１】図１（ａ）は板部材の一方の面に形成されたポストを示す平面図であり、図１（ｂ）はその断面である。
【図２】図２（ａ）はポストが設けられた板部材の一方の面に形成された緩衝層を示す平面図であり、図２（ｂ）はその断面図である。
【図３】洗浄液により洗浄されるポストおよび緩衝層を示す断面図である。
【図４】ポスト上端にメッキ層が形成された断面図および緩衝層に含まれるガラス繊維を示す断面図である。
【図５】図５（ａ）はポスト上端の所定の位置に配置されて固定された半導体ペレットを示す平面図であり、図５（ｂ）はその断面図である。
【図６】半導体ペレットの電極と、該電極に対応するポストの上端とを接続するワイヤが示された断面図である。
【図７】金型を用いた樹脂封止を示す断面図である。
【図８】砥石により緩衝層およびポストから板部材が分離された半導体装置を示す断面図である。
【図９】緩衝層の底面で露出するポストに半田ボールが設けられた半導体装置を示す断面図である。
【図１０】外周歯により分離される各半導体装置を示す断面図である。
【図１１】具体例１により形成された半導体装置を示す断面図である。
【図１２】半導体ペレットが配置されるポストが低く形成された半導体装置を示す断面図である。
【図１３】半導体ペレットから離れるに従って、高くポストが形成された半導体装置を示す断面図である。
【図１４】具体例２において、半田板の一方の面上のポストおよび緩衝層を示す断面図である。
【図１５】具体例２において、ポスト上端の所定の位置に配置されて固定された半導体ペレットを示す平面図である。
【図１６】具体例２において、半導体ペレットの電極と、該電極に対応するポストの上端とを接続するワイヤが示された断面図である。
【図１７】具体例２において、金型を用いた樹脂封止を示す断面図である。
【図１８】具体例２において、緩衝層およびポストから溶融した板部材が分離され、該分離により緩衝層の底面で露出するポストの下端に半田層が形成された半導体装置を示す断面図である。
【図１９】具体例２において、外周歯により分離される各半導体装置を示す断面図である。
【図２０】複数の半導体ペレットが互いに重なり合うことなく所定の位置に配置され樹脂封止された半導体装置を示す断面図である。
【図２１】積層された複数の半導体ペレットが所定の位置に配置され樹脂封止された半導体装置を示す断面図である。
【符号の説明】
１０　半導体装置
１１　板部材
１２　ポスト
１３　ポストの高さ寸法
１４　緩衝層
１５　メッキ層
１６　電極
１７　半導体ペレット
１８　ワイヤ
１９　金型
２０　樹脂部
２１　ポストの下端（接合面）
２２　砥石
２３　半田ボール
２４　半田板
２５　半田層

Claims (13)

  1. 集積回路が組み込まれかつ該集積回路の入出力を行うための複数の電極を有する半導体ペレットと、前記各電極に電気的に接続されて被装着装置に固定される複数の接続端子とを備え、前記半導体ペレットが樹脂封止される半導体装置の製造方法であって、
    板部材の一方の面に、複数の導電性のポストを設けること、
    前記板部材の一方の面に、前記被装着装置の熱伸縮に応じて伸縮して、前記ポストを保持する緩衝層を形成すること、
    前記緩衝層から突出するポストの先端に、半導体ペレットを配置し、かつ前記各電極と該電極に対応する前記各ポストの先端とをワイヤで電気的に接続すること、
    前記複数のポストと前記ワイヤならびに半導体ペレットを樹脂封止すべく、前記緩衝層上に樹脂部を形成すること、
    前記板部材を取り除き、前記各ポストの他端に前記接続端子を設けることを特徴とする半導体装置の製造方法。
  2. 前記板部材は、導電性であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記半導体ペレットが配置されるポストは、その他のポストより低く形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記ポストは、前記半導体ペレットから離れるに従って、前記ワイヤの直径以上の差を有して高く形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記板部材は、該板部材の他方の面から前記緩衝層および前記ポストに達するまで研磨されることにより、取り除かれることを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記板部材は、前記ポストより低い温度で溶融する材料から成り、その溶融により、前記ポストから取り除かれることを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記半導体装置は、樹脂部により複数の半導体ペレットを封止することを特徴とする請求項１記載の半導体装置の製造方法。
  8. 前記複数の半導体ペレットは、順に積層され、積層された複数のペレットが前記ポスト上端の所定の位置に配置されることを特徴とする請求項７記載の半導体装置の製造方法。
  9. 集積回路が組み込まれかつ該集積回路の入出力を行うための複数の電極を有する半導体ペレットと、前記各電極に電気的に接続されて被装着装置に固定される複数の接続端子とを備え、前記半導体ペレットが樹脂封止される半導体装置であって、
    前記各電極とワイヤを介して一端側が接続され、他端に前記接続端子が設けられる導電性の複数のポストと、
    前記ポストの一端側と前記半導体ペレットおよび前記ワイヤを一体的に封止する樹脂部との底面で、前記複数のポストを保持して前記被装着装置の熱伸縮に応じて伸縮する緩衝層と、を備えることを特徴とする半導体装置。
  10. 前記半導体ペレットを指示するための他のポストを備え、該ポストは前記ポストより低く形成されることを特徴とする請求項９記載の半導体装置。
  11. 前記ポストは、前記半導体ペレットから離れるに従って、前記ワイヤの直径以上の差を有して高く形成されることを特徴とする請求項９記載の半導体装置。
  12. 前記半導体装置は、樹脂部により複数の半導体ペレットを封止することを特徴とする請求項９記載の半導体装置。
  13. 複数の半導体ペレットが順に積層され、積層された複数のペレットが他のポストの一端側の所定の位置に配置されることを特徴とする請求項９記載の半導体装置。
JP2002180846A 2002-06-21 2002-06-21 半導体装置およびその製造方法 Expired - Lifetime JP3536105B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002180846A JP3536105B2 (ja) 2002-06-21 2002-06-21 半導体装置およびその製造方法
US10/345,226 US6706558B2 (en) 2002-06-21 2003-01-16 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002180846A JP3536105B2 (ja) 2002-06-21 2002-06-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004031388A true JP2004031388A (ja) 2004-01-29
JP3536105B2 JP3536105B2 (ja) 2004-06-07

Family

ID=29728272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002180846A Expired - Lifetime JP3536105B2 (ja) 2002-06-21 2002-06-21 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6706558B2 (ja)
JP (1) JP3536105B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055015A (ja) * 2007-07-31 2009-03-12 Seiko Epson Corp 基板及びその製造方法、並びに半導体装置及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050068757A1 (en) * 2003-09-30 2005-03-31 Saikumar Jayaraman Stress compensation layer systems for improved second level solder joint reliability
US7846775B1 (en) * 2005-05-23 2010-12-07 National Semiconductor Corporation Universal lead frame for micro-array packages
TWI462192B (zh) * 2007-06-06 2014-11-21 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2009302095A (ja) * 2008-06-10 2009-12-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US7955942B2 (en) * 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JP2001024135A (ja) * 1999-07-07 2001-01-26 Mitsui High Tec Inc 半導体装置の製造方法
JP2003037345A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003133506A (ja) * 2001-10-26 2003-05-09 Hitachi Ltd 半導体装置及びその製造方法
JP2003229514A (ja) * 2002-01-31 2003-08-15 Hitachi Metals Ltd 積層体および樹脂封止パッケージの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
US6365976B1 (en) 1999-02-25 2002-04-02 Texas Instruments Incorporated Integrated circuit device with depressions for receiving solder balls and method of fabrication
KR20000071375A (ko) 1999-02-25 2000-11-25 윌리엄 비. 켐플러 땜납 볼을 모방한 융기를 갖는 집적 회로 소자 및 그 제조방법
KR100960739B1 (ko) 1999-02-26 2010-06-01 텍사스 인스트루먼츠 인코포레이티드 열적으로 향상된 반도체 볼 그리드 어레이 디바이스 및 그제조 방법
US20020100165A1 (en) * 2000-02-14 2002-08-01 Amkor Technology, Inc. Method of forming an integrated circuit device package using a temporary substrate
US6261864B1 (en) * 2000-01-28 2001-07-17 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
KR100347706B1 (ko) * 2000-08-09 2002-08-09 주식회사 코스타트반도체 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JP2001024135A (ja) * 1999-07-07 2001-01-26 Mitsui High Tec Inc 半導体装置の製造方法
JP2003037345A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2003133506A (ja) * 2001-10-26 2003-05-09 Hitachi Ltd 半導体装置及びその製造方法
JP2003229514A (ja) * 2002-01-31 2003-08-15 Hitachi Metals Ltd 積層体および樹脂封止パッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055015A (ja) * 2007-07-31 2009-03-12 Seiko Epson Corp 基板及びその製造方法、並びに半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6706558B2 (en) 2004-03-16
US20030235940A1 (en) 2003-12-25
JP3536105B2 (ja) 2004-06-07

Similar Documents

Publication Publication Date Title
US6258632B1 (en) Molded packaging for semiconductor device and method of manufacturing the same
TWI336912B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP5378781B2 (ja) 半導体装置の製造方法および半導体装置
KR100480543B1 (ko) 반도체 장치의 수지밀봉방법
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JPH1154658A (ja) 半導体装置及びその製造方法並びにフレーム構造体
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2000058711A (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
JPH0870081A (ja) Ｉｃパッケージおよびその製造方法
JP3660854B2 (ja) 半導体装置の製造方法
JP2004031388A (ja) 半導体装置およびその製造方法
JP2001237258A (ja) 半導体装置の製造方法
JP2013197263A (ja) 半導体装置の製造方法
JP3666749B2 (ja) 半導体装置
KR20020026854A (ko) 반도체 장치 제조 방법
JP3217046B2 (ja) Ｂｇａ型ｉｃパッケージ
JP2000114426A (ja) 片面樹脂封止型半導体装置
KR100692325B1 (ko) 반도체 장치 및 그 제조 방법
US20020048851A1 (en) Process for making a semiconductor package
JP2003243598A (ja) 半導体装置及びその半導体装置の製造方法
JP4140580B2 (ja) 半導体装置
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPH06209071A (ja) 樹脂封止半導体装置およびその製造方法
KR100348862B1 (ko) 반도체 패키지 제조방법
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040223

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 9