KR100692325B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100692325B1
KR100692325B1 KR1020040011115A KR20040011115A KR100692325B1 KR 100692325 B1 KR100692325 B1 KR 100692325B1 KR 1020040011115 A KR1020040011115 A KR 1020040011115A KR 20040011115 A KR20040011115 A KR 20040011115A KR 100692325 B1 KR100692325 B1 KR 100692325B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
lead frame
semiconductor device
exposed
Prior art date
Application number
KR1020040011115A
Other languages
English (en)
Other versions
KR20040075761A (ko
Inventor
사이또히로시
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20040075761A publication Critical patent/KR20040075761A/ko
Application granted granted Critical
Publication of KR100692325B1 publication Critical patent/KR100692325B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본딩 패드(7)에 의해 둘러싸인 반도체 칩의 규정된 중앙 영역보다 그 크기가 작고, 전극 지지부(17)에 의해 지지되는 전극(20)과 접속되고, 외부 프레임(11, 13) 및 리드 프레임의 중간 프레임(15)에 본딩 와이어(8)를 통해 상호 접속되는 리드 프레임(10)을 이용하여 반도체 장치(1)가 제조된다. 일련의 볼록부(14) 및 오목부(16)가 외부 프레임 상에 형성되고, 전극 지지부는 외부 프레임의 오목부와 각각 상호 접속된다. 리드 프레임과 접합된 반도체 칩은 전극 표면만이 외부에 노출되는 상태로 수지(2) 내에 완전하게 밀봉되어, 수지 패키지가 형성된다. 그 후, 전극에 위치되는 전극 지지부는 절단되고 부분적으로 제거되어 전극들은 서로 전기적으로 독립적이 된다.
수지, 리드 프레임, 전극 지지부, 본딩 패드, 반도체 칩

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR}
도 1은 본 발명의 양호한 실시예에 따른 반도체 장치의 외관을 도시하는 사시도.
도 2는 도 1의 선 A-A'에 따른 단면도.
도 3은 본 발명의 반도체 장치의 제조 방법을 나타내는 순서도.
도 4는 본 발명의 반도체 장치의 제조시 사용되는 리드 프레임을 도시하는 평면도.
도 5는 도 4의 쇄선으로 둘러싸인 리드 프레임의 일부를 확대한 확대 사시도.
도 6은 도 4의 선 C-C'에 따른 단면도.
도 7a는 도 4의 선 D-D'에 따른 단면도.
도 7b는 도 4의 선 D-D'에 따른 단면도.
도 8은 도 7a 및 도 7b의 다른 각도에서의 구조를 정면에서 바라본 단면도.
도 9는 리드 프레임과 반도체 칩을 정합시킨 상태를 도시하는 평면도.
도 10은 도 9의 쇄선 E로 둘러싼 영역을 확대하여 도시하는 확대 사시도.
도 11은 절단 공정 중의 반도체 장치의 일부를 도시하는 확대 사시도.
도 12는 절단후의 반도체 장치의 일부를 도시하는 확대 사시도.
도 13은 도 9에 도시된 중간 프레임의 하로에 형성된 절삭구의 측벽을 개략적으로 도시하는 도 9의 선 G-G'를 따른 단면도.
도 14는 도 9의 선 F-F'에 따른 단면도.
도 15는 도 9에 도시된 리드 프레임의 외부 프레임을 따라 형성된 절삭구를 도시하는 평면도.
도 16은 도 15의 선 H-H'에 따른 단면도.
도 17은 반도체 장치를 제조할 때에 이용되는 리드 프레임의 종래예를 도시하는 평면도.
도 18은 도 17의 리드 프레임을 이용하여 제조된 반도체 장치의 주요부를 도시하는 단면도.
도 19a는 전극면과 단자면을 연속적으로 피복하는 땜납 필렛이 형성된 반도체 장치의 주요부를 도시하는 단면도.
도 19b는 땜납 필렛이 형성되어 인접 단자들에 놓인 브릿지가 생성된 반도체 장치의 주요부를 도시하는 단면도.
도 19c는 단자들이 외부의 힘에 의해 인입된 패키지로부터 분리된 반도체 장치의 주요부를 도시하는 단면도.
도 19d는 단자와 패키지간의 접착력을 증가시키기 위해 리드-인 부분이 단자의 측면으로부터 돌출되어 형성된 반도체 장치의 주요부를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 장치
2 : 밀봉용 수지
3 : 땜납 범프
5 : 반도체 칩
7 : 본딩 패드
8 : 본딩와이어
10 : 리드 프레임
13 : 외부 프레임
14 : 볼록부
15 : 중간 프레임
17 : 전극 지지부
20 : 전극
105 : 프레임
151 : 단자 지지부
본 발명은 반도체 장치에 관한 것으로, 특히, 패키지의 사이즈가 반도체 칩과 거의 동일한 정도까지 소형화된 LGA(Land Grid Array) 타입의 반도체 장치에 관한 것이다. 또한, 본 발명은 납땜 시의 안정성을 확보하여 패키지가 외부 회로와 접속된 전극으로부터 거의 박리되지 않는 LGA 타입의 반도체 장치에 관한 것이다. 또한, 본 발명은 LGA 타입의 반도체 장치의 제조 방법에 관한 것이다.
일반적으로, 반도체 장치는, 반도체 칩 및 그 전극이 수지 패키지내에 완전하게 밀봉(또는 캡슐화)되고, 전극들은 부분적으로 외부에 노출되는 방식으로 설계된다. 종래, 반도체 장치는, 그 전극이 패키지의 측면에서 부분적으로 수평 방향으로 돌출하도록 구성되었고, 그 일례가 일본특허공개공보 제2000-286375(특히, 도 2)에 개시되어 있다. 패키지의 소형화 및 반도체 칩의 외부로 연장되는 단자수의 증대화에 대한 최근의 개발 및 요구에 대응하여, 패키지 하우징의 이면(또는 실장면)에 다수의 전극이 배치되는, 소위 LGA(Land Grid Array) 타입이 이용되었다.
이 LGA 타입(Land Grid Array)의 반도체 칩의 전형적인 예는 이하와 같이 제조된다.
도 17은 종래의 반도체 장치를 제조할 때에 이용되는 프레임의 일례를 도시하고, 도 18은 상기 리드 프레임을 이용하여 제조된 반도체 장치의 주요부의 단면을 도시한다.
도 17에 도시하는 리드 프레임(105)은 단자 지지부(151)(외부 프레임으로 작용함)를 갖고, 이 단자 지지부(151)에는 내측에 배치된 복수의 내측 단자(102a) 및 외측에 배치된 복수의 외측 단자(102b)가 있다. 또한, 스테이지(152)가 리드 프레임(105)의 중앙에 배치되고, 리드 프레임(105)의 4 코너에서 내측으로 연장되는 4개의 스테이지 지지부(153)에 의해 지지된다.
리드 프레임(105)의 스테이지(152)상에 반도체 칩(101)을 장착하여 고정한다. 도 18에 도시된 바와 같이, 반도체 칩(101)을 페이스-업(face-up) 모드로 장착하는 경우에는, 반도체 칩(101)의 패드(101a)가 접속 세선(fine line)(103)을 통해 단자(102)(전술한 단자(102a 및 102b)를 나타냄)의 이면에 접속된다. 이와 대조적으로, 반도체 칩(101)이 페이스 다운(face-down) 모드로 장착되는 경우에는(구체적으로 도시되지 않음), 반도체 칩(101)의 패드(101a)와 각 단자(102)가 땜납 범프 또는 땜납 볼에 의해 직접 접속된다.
전술한 바와 같이, 반도체 칩(101)과 리드 프레임(105)이 접속되고 함께 조립되어 리드 프레임 조립물을 형성하고, 이것은 외부 회로(도시되지 않음)와 접속되는 단자(102)의 전극면(121)이 외부에 노출되는 방식으로, 수지로 이루어지는 패키지(104)내에 밀봉(또는 캡슐화)된다. 다음에, 단자(102)의 전극면(121)과 수지 패키지(104)의 외부에 노출되는 단자 지지부(151)의 일부가 다이싱(dicing) 시에 연삭 제거되어, 내측 단자(102a)는 외측 단자(102b)와 분리된다. 실제로, 제조업자는 복수의 유닛의 리드 프레임이 함께 상호 연결된, 소위 다연결 리드 프레임 조립물을 이용한다. 따라서, 외측 단자(102b)의 외연부(outer peripheral portion)가 다이싱됨으로써, 각각의 반도체 장치가 서로 분리된다. 부호 DG는 단자 지지부(151)를 연삭 제거한 후에 남게 되는 절삭구(cutting groove)를 나타낸다.
전술한 바와 같은 LGA 타입의 반도체 장치에서, 단자(102)가 반도체 칩(102)의 외측에 부분적으로 연장되어 있다. 이와 같은 이유로 인해, 반도체 장치의 전체 크기는 반도체 칩(101)의 크기보다도 훨씬 커지게 된다. 이것은 전술한 바와 같은 반도체 장치의 소형화에 대한 요구를 충족시키지 못한다.
전술한 반도체 장치를 외부 회로와 접속하기 위해서는, 반도체 장치의 하면(또는 실장면)이 땜납 배스(bath)에 담가져, 단자(102)의 전극면(121)에 필렛(fillet)이 형성되고, 외부 회로의 단자와 밀착하여 접촉되었다. 이러한 땜납에서, 종래의 반도체 장치는 다음과 같은 문제가 있었다.
즉, 패키지(104)의 면상에 형성된 절단면(141)에 단자면(123)이 노출되고, '노출된' 단자면(123)이 전극면(121)에 연속적으로 결합하도록 배치된다. 따라서, 반도체 장치가 땜납 배스에 담가졌을 때, 도 19a에 도시하는 바와 같이, 땜납은 단자면(123)의 주위에 연속적으로 형성되어 전극면(121)을 연속적으로 결합하여, 전극면(121)으로부터 연속적으로 연장하는 땜납 필렛 F가 형성된다. 이에 따라, 전극면(121)에 부착되는 땜납의 양이 일정하지 않게 되고, 따라서 외부 회로와의 결합 강도에 변동이 발생한다. 또한, 땜납 소비량이 일정하지 않기 때문에 생산관리에 문제를 발생시킨다. 또한, 도 19b에 도시한 바와 같이, 납땜 시, 땜납 필렛 F는 내측 단자(102a)와 외측 단자(102b) 사이에 브릿지가 형성되도록 연장된다. 또는, 사용되는 땜납양의 과다함으로 인해, 반도체 장치와 접합되는 외부 회로의 단자들 사이에 땜납 브릿지(들)가 형성될 수 있다. 게다가, 도 19c에 도시된 바와 같이, 반도체 장치가 외부 회로(120)와 결합된 후에 인장될 때, 단자(102)가 패키지(104)와 분리되기 쉽다는 문제도 있었다.
실제로, 단자는 금속으로 제조되고 패키지(104)는 수지로 제조되기 때문에, 단자(102)와 패키지(104) 간의 결합력은 비교적 약하다. 이것은, 다이싱에 의해 발생되는 충격에 기인하여 단자(102)와 패키지(104) 간에 원치 않는 분리가 발생할 수 있게 한다. 이 문제에 관한 해결책으로서, 상술한 일본특허공개공보 제2000-286375호 공보는, 도 19d에 도시된 바와 같이, 단자 지지부(상기 공보에서는 "커플링 바디(coupling body)라고 칭함)가 패키지의 이면으로부터 제거되어, 단자(또는 "접속편(connecting pieces)")(110)가 개개로 분리되고, 패키지(또는 "수지 밀봉체")와의 밀착성을 향상시키기 위해 단자(110) 사이의 분리된 영역에 대향하여 단자(110)의 측면에 리드-인 부분(124)이 배치되는 기술 내용을 개시하고 있다. 그러나, 이 방법으로는, 단자의 '노출된' 단부면이 전극면에 연속하여 형성되어 있기 때문에, 전극면 등에 부착되는 땜납 필렛 F의 양이 일정하지 않는 문제, 땜납에 의한 브릿지(들)가 발생하는 문제 등은 여전히 해결할 수 없다. 또한, 전술한 공보는, 서로 별개로 분리된 단자(110) 사이의 분리된 영역에 위치한 절단면(141)의 페이스-투-페이스(face-to-face) 측면상에 리드-인 부분이 형성되는 것에 대해서는 개시하고 있지 않다. 이것은, 단자(110)와 패키지(104) 간의 접합력을 충분하게 마련하지 못하기 때문에, 반도체 장치가 외부 회로와 접합한 후에 반도체 장치가 인장될 때, 단자(110)와 패키지(104) 간의 분리 가능성을 배제할 수 없었다.
본 발명의 목적은, 외부 회로와 접속하기 위한 단자 및 전극을 포함하는 반도체 장치의 크기가 반도체 칩 크기와 거의 동일하고, 최근의 전자 부품의 소형화의 요구에 응할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은, 단자 및 전극면에서의 이용되는 땜납의 부착량을 일정화할 수 있고, 땜납에 의한 브릿지의 발생을 방지할 수 있고, 충분한 내-분리성(anti-separation durability)을 가져서, 반도체 장치가 외부 회로와 접합된 후 인장될 때에도, 단자가 분리되는 것을 방지할 수 있는 반도체 장치를 제공하는 것이다.
또한, 본 발명의 목적은 전술한 바와 같은 반도체 장치를 제조하는 방법을 제공하는 것이다.
본 발명의 반도체 장치는, 복수의 전극과 전기적으로 접속된 반도체 칩이 수지 패키지에 의해 밀봉(캡슐화)되고, 전극에 형성된 전극면이 수지 패키지의 표면에 노출되고, 상기 전극면은 반도체 칩의 외측 주변부에 배열된 복수의 본딩 패드의 내측에 배치된다.
이러한 설계 및 구조에 의해, 반도체 장치의 크기를 반도체 칩의 크기와 거의 동일한 크기로 할 수 있게 되어, 반도체 장치의 소형화가 가능해진다.
또한, 땜납 범프가 반도체 장치의 '노출된' 전극면에 부착되어, 전극면에 행해지는 땜납의 전체 양이 일정화될 수 있고, 반도체 칩이 수지 패키지로부터 뜻밖에 분리되는 것을 신뢰성 있게 방지할 수 있게 된다.
또한, 전극면이 노출된 수지 패키지의 면 상에 하프(half) 다이싱에 의해 절삭구가 형성될 수 있고, 리드 프레임의 전극 지지부의 절단면이 예컨대 절삭구의 측벽에 노출될 수 있다.
전술한 바에서, 전극 지지부의 절단면은 적어도 하나의 절삭구의 측벽에 '대향 배치'되어 노출될 수 있다. 또한, 리드 프레임의 외측 프레임에 형성된 볼록부 및/또는 오목부의 절단면은 적어도 하나의 절삭구의 저부에 노출될 수 있다.
전술한 절삭구는, 전극들을 상호 접속하는 전극 지지부를 부분적으로 절단함으로써 형성되고, 이에 따라, 각각의 전극은 서로 전기적으로 독립된다. 각각의 절삭구의 측벽에 노출되는 전극 지지부의 절단면의 각각은 수지로 피복되고, 전극면보다 낮은 위치에서 노출된다. 이것은, 전극면에 땜납 범프가 형성될 때, 땜납이 전극 지지부의 절단면에 뜻밖에 유입되어 접합하는 것을 신뢰성 있게 방지한다. 즉, 전극 및 그 주변부에 브릿지가 형성되는 것이 신뢰성 있게 방지된다. 따라서, 소비되는 땜납의 전체 량이 일정하게 되어 제조업자의 생산관리가 용이해지고, 제조 시의 땜납의 낭비를 방지할 수 있다. 전극 지지부가 절단 및 일부 제거된 후, 전술한 절삭구에 절연성, 내습성의 수지 등을 매립할 수 있다.
본 발명의 반도체 장치의 제조 방법은, 외부 프레임과, 외부 프레임의 내측에 형성된 복수의 전극과, 전극 지지부를 포함하는 리드 프레임을 형성하기 위해 프레스 성형하는 단계와, 상기 전극 지지부를 상기 외부 프레임과 전극면에 비해 낮은 위치에 인입하는 단계와, 상기 전극 지지부에 상호 접속된 전극들과 상기 반도체 칩을 전기적으로 접속하는 리드 프레임 조립물을 생산하는 단계와, 상기 리드 프레임 조립물을 상기 전극면이 노출된 상태에서 밀봉하는 밀봉(캡슐화) 단계와, 전극 지지부를 부분적으로 절단하여 전극들이 서로 분리되게 하는 단계를 포함한다.
따라서, 제조업자는, 그 크기가 반도체 칩과 거의 동일하여, 반도체 장치의 소형화에 기여할 수 있는 반도체 장치를 용이하게 제조할 수 있다.
또한, 상기 제조 방법은 상기 '노출된' 전극면에 금속 도금하는 도금 단계와, 상기 반도체 장치의 '금속 도금된' 전극면에 땜납 범프를 형성하는 단계를 더 포함할 수 있고, 상기 땜납 범프 형성 후에는, 상기 전극들을 서로 분리시키기 위해 상기 전극 지지부의 적어도 일부를 절단한다.
전술한 반도체 장치의 제조 방법에 의하면, 소비되는 땜납의 전체 양을 일정화시킬 수 있게 되고, 반도체 칩과 수지 패키지 간의 원치 않는 분리가 신뢰성 있게 방지되는 반도체 장치를 용이하게 제조할 수 있다.
전술한 프레스 성형 단계에서, 각각의 외부 프레임은 상기 전극면보다도 우묵하게 들어간 오목부와 상기 전극면과 동일한 높이의 면을 갖는 볼록부로 이루어지는 요철을 형성하는 단계를 포함하는 것이 바람직하다. 또한, 서로 대향하여 배치된 외부 프레임 사이의 거의 중앙부에 중간(intermediate) 프레임을 형성하는 것이 바람직하다. 이에 따라, 리드 프레임의 골격 부분을 간단하며 효율적인 방법으로 제조할 수 있게 된다.
상기 인입 단계에서는, 에칭, 폴리싱, 프레스 가공 중 하나를 선택적으로 이용하는 것도 가능하다. 이들 어느 방법에 따라서도 상기 전극 지지부의 위치를 용이하게 낮출 수 있어서, 제조업자는 이들 방법 중 설비 시설에 적합한 것을 임의로 이용할 수 있게 된다.
상기 전극들을 분리하는 절단 단계에서, 외부 프레임에 배치된 볼록부의 정상을 절단 및 제거하여 분리하는 것이 바람직하다. 즉, 제조업자는, 반도체 장치가 조립된 후의 안정된 상태에서, 전극들 각각을 한꺼번에 분리할 수 있어, 외부 회로와 접속되는 다수의 전극을 효과적으로 형성할 수 있게 된다.
<실시예>
본 발명은 첨부 도면과 관련된 실시예에 의해 더욱 자세히 설명된다. 여기서, 본 발명은 개시된 실시예에 한정되는 것은 아니며, 실시예는 첨부 도면과 결합되어 본 발명의 개요를 설명하지만, 편의상 본 발명의 설명에 불필요한 요소들은 생략한다. 또한, 본 도면은 반드시 실제대로 도시한 것은 아니므로, 도시한 각 요소의 형상, 수, 각 부의 축척 등은 실제 설계 및 제품의 것과 반드시 일치하지 않을 수 있다.
도 1은 본 발명의 양호한 실시예에 따른 반도체 장치의 외관을 도시하는 사시도이고, 도 2는 도 1의 선 A-A'을 따라 절취한 단면도이다. 도 1 및 도 2에 도시한 바와 같이, 반도체 칩(5)의 본딩 패드(7)와 리드 프레임의 전극이 본딩 와이어(8)에 의해 접속되어 있고, 반도체 칩(5)을 포함하는 리드 프레임 전체가 밀봉용 수지(2)로 밀봉되어, 리드 프레임의 전극(20)만이 밀봉용 수지(2)의 일면에 노출된 구조로 되어 있다. 도 1에 도시한 바와 같이, 반도체 장치(1)의 일면에 다수의 땜납 범프(3)가 정연하게 배치되어 있다. 또한, 전극(20)이 노출된 반도체 장치의 상기 일면에는, 격자형의 그루브(4)가 형성되어 배치된다. 도 2에 도시한 바와 같이, 수지(2)의 일면 상에 '노출된' 전극(20)은 반도체 칩(5)의 본딩 패드(7)의 내측(반도체 칩(5)의 중심측)에 배치되어 있다. 이러한, 전극(20)의 배치에 대해서는 이하 더욱 상세히 설명한다. 이에 따라, 반도체 장치(1)의 전체적인 크기는 반도체 칩(5)의 크기보다도 약간 커질 뿐, 현저하게 소형화된다.
도 2에 도시하는 단면 구조를 갖는 본 실시예의 반도체 장치(1)에 따르면, 반도체 칩(5) 위에 다수의 전극 지지부(17)가 전극(20)과 나란히 배열되어 있고, 이들은 수지(2)에 의해 서로 절연된 상태로 고정되고, 전극(20)만이 밀봉용 수지(2)의 외부 표면에 노출되어 있다. 또한, 전극(20)의 표면에는 땜납 범프(3)가 형성되어 있다.
본 발명의 반도체 장치(1)의 세부적인 구조를 설명하기 전에, 우선 본 발명의 반도체 장치의 제조 방법부터 설명한다. 즉, 본 실시예의 반도체 장치는 하기의 제조 공정들에 의해 제조될 수 있는데, 도 3은 본 발명의 반도체 장치의 제조 방법의 순서도이고, 본 발명의 제조 방법은 리드 프레임 성형 공정, 리드 프레임 조립 공정, 밀봉(캡슐화) 공정, 도금 공정, 땜납 범프 형성 공정, 및 절단(또는 제거) 공정을 포함하고 있다. 이하, 공정별로 자세히 설명한다.
1. 리드 프레임 성형 공정
도 4는 리드 프레임 성형 공정에서 성형되는 리드 프레임의 1 유닛(반도체 장치의 실장면 측에서 바라봄)을 도시하는 평면도이다. 실제로, 도 4에 도시한 바와 같이, 그 각각이 동일한 크기 및 형상을 갖는 다수의 유닛의 리드 프레임이 평면적으로 상호 연결된 다연결 리드 프레임 조립물이 제공된다. 편의상, 도 4에 도시된 리드 프레임의 단일 유닛을 리드 프레임(10)이라고 지칭한다. 이 리드 프레임(10)은 외형이 정방형의 금속판으로 이루어져, 외부 프레임(11 및 13)은 각각 쌍을 이루고, 4개의 측면에 서로가 대향하여 배치되어 있다. 도 4에 도시된 리드 프레임(10)의 경우에, 중간 프레임(15)이 '페어드(paired)' 외부 프레임(11)과 함께 상호 접속되도록 배치된다. 전극 지지부(17)에 의해 지지되는 다수의 전극(20)은, 외부 프레임(13) 사이의 영역 내에서 중간 프레임(15)에 의해 분할되는 영역에 배치된다. 본 실시예에서는, 외부 프레임(11, 13), 전극 지지부(17) 및 전극(20)은 모두 서로 전기적으로 접속되고, 이들을 집합적으로 전극부라고 지칭한다.
전술한 설명은 리드 프레임(10)의 하나의 유닛에 관한 것이다. 실제로, 제조업자는 복수의 리드 프레임이 각각의 리드 프레임(10)의 4개의 코너에 배치된 리드 프레임 상호 접속 부재(18)를 이용하여 상호 연결되는 다연결 리드 프레임을 다루게 된다.
다음에, 리드 프레임(10)에 인입 가공을 행하고, 이 가공은 전극 지지부(17)의 표면을 외부 프레임(11, 13)의 표면 및 전극(20)의 표면보다 한층 낮게 인입한다. 이것은, 예컨대, 포토리소그래피를 이용한 에칭이나 폴리싱 혹은 프레스 가공 등에 의해 행할 수 있다. 도 4에서, 사선 부분은, 인입 공정에서 인입되고, 다른 부분보다 낮은 위치의 '인입'부를 나타낸다.
또한, 전극 지지부(17)와 상호 접속된 외부 프레임(11, 13)의 일부에 작은 오목부가 형성되어, 외부 프레임(11, 13)의 전역에 걸쳐 요철(높이가 다른 부분)이 형성된다. 여기서, 각각의 오목부는 인입부보다 한층 더 낮게 된다. 따라서, 외부 프레임(11, 13)을 따르는 오목부는 프레스 가공에 의해 형성하는 것이 바람직하다.
도 5는 쇄선에 의해 둘러싸인 외부 프레임(13)의 요철부 및 그 근방을 도시하는 영역을 확대한 확대 사시도이다. 구체적으로, 외부 프레임(11, 13)은 프레스 가공되고, 이 외부 프레임은, 연속이며 교호적으로 배치되는 일련의 볼록부(볼록체)(14)와 오목부(16)를 포함한다. 전극들이 서로 전기적으로 독립되도록, 볼록부(14)는 최후에 절단 및 제거된다.
오목부(16)로부터 전극 지지부(17)가 연장하고 있고, 전극 지지부(17)에는 전극(20)이 형성되어 있다. 전극 지지부(17)의 표면은 전극(20)의 표면보다 약간 낮도록 인입 가공되어 있다. 도 4에 도시된 바와 같이, 본 실시예에서는, 외부 프레임(13) 사이의 영역이 중간 프레임(15)에 의해 분할된 영역들 각각 내에서, 전극(20)들이 2열로 정렬되어 있고, 이 전극(20)들은 전극 지지부(17)에 의해 소정의 정렬 위치에 각각 고정되고, 전극 지지부(17)는 전극(20)의 양단에서 연장하여 외부 프레임(11, 13)과 중간 프레임(15)에 각각 상호 접속된다.
도 6은, 중간 프레임(15)의 양측에 있는 전극(20)의 위치를 고정하는 전극 지지부(17)를 관통하는 선 C-C'(도 4 참조)을 따라서 절취한 단면 구조를 도시하는데, 중간 프레임(15)의 표면과 전극(20)의 표면은 높이가 동일한 한편, 전극 지지부(17)의 표면은 중간 프레임(15) 및 전극(20)의 표면보다 한층 낮다. 여기서, 한층 낮게 하는 깊이 't'는 리드 프레임(10)의 최초의 두께 'T'의 50% 정도로 하는 것이 적당하다.
도 7a 및 도 7b는 리드 프레임(10)의 하나의 코너에서의 외부 프레임(11, 13)에 연결되고, 전극(20)을 위치 고정하는 전극 지지부(17)를 관통하는 선 D-D'을 따라서 절취한 단면 구조를 도시하는데, 볼록부(14)의 표면과 전극(20)의 표면은 높이가 동일한 한편, 전극 지지부(17)의 표면은 볼록부(14) 및 전극(20)의 표면보다 깊이 't'만큼 낮다. 여기서, 전극 지지부(17)는 외부 프레임(11, 13)의 근방에서 오목부(16)로 이어져 있다. 전극 지지부(17)는 도 7a에 도시된 바와 같이 경사지게 배치되는 것도 가능하다. 대안적으로, 도 7b에 도시된 바와 같이, 전극 지지부(17)는 크랭크(crank) 형상으로 형성할 수도 있다.
도 8은 선 D-D'을 따라 절취한 상술한 단면 구조를 정면에서 본 도면이다. 볼록부(14)와 오목부(16)가 연속적이고 교호적으로 배치되고, 오목부(16)로부터 전극 지지부(17)가 세워져 있어, 전극(20)에 접속된다. 한편, 외부 프레임(11, 13)과 전극 지지부(17) 및 전극(20)을 총괄하여 전극부라고 지칭한다.
2. 리드 프레임 조립 공정
전술한 바와 같이, 가공이 끝난 리드 프레임(10)에 반도체 칩(5)이 페이스-업(face-up) 모드로 접착된다. 도 9는 리드 프레임(10)과 반도체 칩(5)이 정합된 상태를 도시하는 평면도로서, 리드 프레임(10)은 반도체 칩(5)의 외주부에 설치된 본딩 패드(7)에 의해 둘러싸인 중앙부 내에 배치된다. 이러한 배치는, 본 발명이 최종 목표로 하는, 반도체 장치가 반도체 칩(5)과 거의 동일한 크기를 갖도록 하는 것이 가능해지게 한다. 반도체 칩(5)의 본딩 패드(7)는 본딩 와이어(8)에 의해서 상술한 리드 프레임(10)의 전극부의 대응하는 오목부(16)에 접속된다. 이와 같이 하여, 리드 프레임 조립물을 완성할 수 있다.
도 10은, 도 9의 쇄선 E로 둘러싸인, 외부 프레임(13)의 요철부 및 그 근방을 확대한 확대 사시도이다.
도 10에 도시한 바와 같이, 볼록부(14) 및 오목부(16)가 외부 프레임(13)에 연속적이고 교호적으로 형성되어 있고, 전극(20)의 위치를 고정하는 전극 지지부(17)가 오목부(16)로부터 신장하고 있다. 그리고, 오목부(16)는 본딩 와이어(8)에 의해서 반도체 칩(5)의 본딩 패드(7)와 접속된다. 오목부(16)의 밑면은 절연 테이프(19)를 개재하여 반도체 칩(5) 상에 실장되어 있다.
3. 밀봉(또는 캡슐화) 공정
전술한 리드 프레임 조립물(실제로는, 다연결 리드 프레임 조립물)은 캐비티(cavity)를 제공하는 분리형 몰드 내에 설치되고, 용융된 수지가 유입된 후 경화된다. 이에 따라, 복수의 유닛의 리드 프레임에 각각 연결된 일련의 패키지가 형성된다. 이 밀봉 공정에서, 수지는, 전극 연결 부재를 인입함으로써 형성된 공극에 충전되고, 전극 연결 부재의 주변을 둘러싸고 수지가 경화된다.
그 후, 일련의 경화물을 분리형 몰드로부터 꺼내면, 반도체 장치의 복수의 유닛의 연속체가 얻어지며, 반도체 장치의 실장면에 각 유닛의 전극(20)의 표면이 노출된다.
4. 도금 공정
다음에, 반도체 장치의 실장면을 금속 도금한다. 실제로, Sn-Pb계, Sn-Bi계, Sn-Cu계 등의 저융점 합금이 자주 이용된다. 이러한 합금을 이용하여, 전극(20)의 노출된 면에 도금층을 적절히 형성한다.
5. 땜납 범프 형성 공정
다음에, 전극(20)의 노출된 면에 형성된 도금층을 가열 용융함으로써 저융점 합금이 구형화(spheroidized)되어 땜납 범프가 형성된다. 대안적으로, 도금층의 표면에 소정의 용제(solvent)를 도포하여 땜납 범프를 가열 압접함으로써 땜납 범프를 형성할 수 있다.
6. 절단 공정
전술한 복수의 유닛의 반도체 장치의 연속체에는, 도 9에 도시된 바와 같이, 외부 프레임(11, 13) 및 중간 프레임(15)을 따라서 절삭구(4)가 형성된다. 도 11은 절단될 반도체 장치의 일부의 외관을 도시하는 확대 사시도이고, 절단은 외부 프레임(11, 13)을 따라 수행된다. 구체적으로, 도 11에 도시한 바와 같이, 평면 S로 나타낸 정도까지 하프 다이싱(half dicing)이 수행되어, 외부 프레임(11, 13)의 볼록부(14)가 부분적으로 다이싱된다.
도 11은 중간 프레임(15)에 대해서는 구체적으로 도시하지 않지만, 하프 다이싱에 의해서 중간 프레임(15)을 절단 및 제거하여, 전극 연결 부재들이 서로 분리된다.
이에 따라, 도 12에 도시한 바와 같이, 각 오목부(16)가 서로 분리되어, 각 전극부가 서로 독립적으로 분리된다.
도 13은 중간 프레임(15)을 따라 형성된 절삭구의 측벽을 개략적으로 도시하는, 도 9의 선 G-G'에 따른 단면도이다. 즉, 전극 지지부(17)의 절단면은 중간 프레임(15)을 따라 형성되는 절삭구의 양 측벽에 연속적으로 형성되고 노출된다. 전극 지지부(17)의 절단면의 4 변은 전술한 수지(2)에 의해 피복되고 둘러싸이며, 전극 지지부(17)의 상면은 수지(2)의 표면에서 깊이 't'만큼 낮게 위치한다. 각각의 전극 지지부(17)가 수지(2)로 둘러싸이고 견고하게 유지되어 있다는 조건 하에서, 반도체 장치를 외부 회로에 접속하기 때문에, 반도체 장치에 외력이 가해져도 전극(20)과 수지가 분리되는 것이 신뢰성 있게 방지된다.
도 14는, 도 6과 마찬가지로, 도 9에 도시된 중간 프레임(15)의 양측에 있는 전극(20)을 위치 고정하는 전극 지지부(17)를 관통하는 선 F-F'을 따라서 절단한 단면을 도시하는 도면으로서, 중간 프레임(15)이 하프 다이싱되고, 그에 대응하여 절삭구(4)가 형성된다. 여기서, 수지(2)의 표면에 노출된 전극(20)의 표면에는 도금층(22)을 개재하여 땜납 범프(3)가 형성되어 있다.
도 15는 외부 프레임(11, 13)의 각각에 형성된 절삭구(4)를 도시하는 평면도이다. 전술한 바와 같이, 하프 다이싱에 의해 절삭구(4)가 형성되고, 외부 프레임(11, 13)의 볼록부(14)가 절단 및 제거된다. 따라서, 각각의 외부 프레임(11, 13)을 따라 형성된 절삭구(4)의 측벽에는 아무것도 노출되지 않고, 이 절삭구(4)의 저면에는 절단 및 제거된 볼록부(14)의 절단면(14a)만이 노출되어 있을 뿐이다. 전극 지지부(17), 오목부(16) 및 본딩 와이어(8)는 수지(2)에 매립된다.
도 16은 도 15의 선 H-H'을 따라 절취한 단면도로서, 전술한 구성 요소들이 수지(2)에 매립된 단면 구조를 도시한다. 도 16에 도시된 바와 같이, 절삭구(4)의 깊이는 볼록부(14)의 절단면(14a)까지이고, 전극 지지부(17), 오목부(16) 및 본딩 와이어(8)는 수지(2)에 완전히 매립되고, 전극(20)만이 수지 표면에 부분적으로 노출되어 있고, 전극(20)의 표면에는 도금층(21)을 개재하여 땜납 범프(3)가 형성되어 있다.
전술한 바와 같이, 본 발명의 반도체 장치는, 전극 표면만이 수지 표면에 노출되도록 설계되고, 수지에 형성된 절삭구에 노출된 전극 연결 부재의 절단면은 수지에 의해 둘러싸여 있어, 전극면과 연속하여 접합되는 것이 방지된다. 이것은, 도금층 형성 시에, 전극면과 전극 연결 부재의 절단면 사이에 땜납 브릿지가 형성되는 것을 방지한다. 또한, 소비되는 땜납 부착량도 일정하게 되어, 제조업자의 제조 공정 관리가 용이해진다.
한편, 수지에 형성된 전술한 절삭구는 그냥 그대로 두어도 무방하다. 대안적으로, 전극 연결 부재를 서로 분리한 후, 절연성 및 방습성을 갖는 수지로 절삭구를 매우는 것도 가능하다. 전극 연결 부재의 절단면이 수지로 밀봉되기 때문에, 반도체 장치의 방진, 방습성이 강화되어, 보다 안정된 동작이 보장될 수 있다.
게다가, 반도체 장치의 전극면 상에 땜납 범프 또는 솔더 볼을 형성하는 것도 가능하다. 또한, 범프 또는 볼을 형성하는 데 이용되는 재료는 땜납에 한정되는 것은 아니고, 예컨대, 금, 은, 구리 또는 금과 은과 구리 중에서 적어도 2 가지의 성분을 함유하는 합금 또는 도전성 폴리머로 대체될 수도 있다.
전술한 바와 같이, 본 발명은 이하와 같은 다양한 효과 및 장점을 갖는다.
(1) 본 발명의 반도체 장치는, 외부 회로와 접속하기 위한 전극이 반도체 칩의 본딩 패드의 내측에 배치되어 있다. 따라서, 반도체 장치의 전체 크기가 반도체 칩과 거의 동일한 크기가 된다. 따라서, 반도체 장치의 소형화가 용이하게 달성될 수 있다.
(2) 본 발명의 반도체 장치는, 전극면과 전극 연결 부재의 절단면이 연속하여 접합되지 않도록 설계되었다. 이에 따라, 전극과 전극 연결 부재를 연결하는 땜납 브릿지가 형성되는 것이 방지된다. 따라서, 땜납의 소비량을 일정하게 할 수 있고, 이에 따라, 제조업자의 생산 관리도 용이하게 된다.
(3) 모든 전극 연결 부재가 반도체 칩을 포함하는 반도체 장치의 주요부를 밀봉하기 위한 수지 내에 매립되기 때문에, 전극과 수지 패키지 간의 결합 강도가 향상되어, 반도체 장치가 위/아래로 움직이거나 인장되는 경우에도 수지 패키지로부터의 전극의 분리가 확실하게 방지될 수 있다.
본 발명은 그 기술적 사상과 주요한 특징을 벗어나지 않고 다양한 형태로 실시될 수 있고, 따라서, 본 실시예는 제한적이 아니라 예시적이며, 본 발명의 범주는 전술한 설명이 아니라 이하의 특허청구범위에 의해 규정되므로, 특허청구범위에 대한 모든 변경 또는 균등물은 특허청구범위에 포함되도록 의도되었다.

Claims (25)

  1. 반도체 장치에 있어서,
    반도체 칩(5)과,
    상기 반도체 칩과 접속되고, 표면이 수지 패키지(2)의 표면에 노출되는 방식으로 상기 수지 패키지 내에 밀봉되는 복수의 전극(20)
    을 포함하고,
    상기 전극들의 표면은, 상기 반도체 칩의 복수의 본딩 패드(7)에 의해 둘러싸인 규정된 영역의 내측에 배치되며,
    상기 전극들의 표면이 노출된 상기 수지 패키지의 표면에, 복수의 절삭구(cutting groove)(4)가 하프 다이싱(half dicing)에 의해 형성되는 반도체 장치.
  2. 제1항에 있어서,
    복수의 범프(3) 또는 볼(ball)이 각각 상기 전극들의 노출된 표면 위에 부착되는 반도체 장치.
  3. 제2항에 있어서,
    상기 복수의 범프 또는 볼 각각은, 땜납, 금, 은, 구리, 또는 금과 은과 구리로부터 선택되는 적어도 2 가지의 성분을 함유하는 합금, 또는 도전성 폴리머로 제조되는 반도체 장치.
  4. 삭제
  5. 반도체 장치에 있어서,
    반도체 칩(5)과,
    상기 반도체 칩과 접속되고, 표면이 수지 패키지(2)의 표면에 노출되는 방식으로 상기 수지 패키지 내에 밀봉되는 복수의 전극(20)
    을 포함하고,
    상기 전극들의 표면은, 상기 반도체 칩의 복수의 본딩 패드(7)에 의해 둘러싸인 규정된 영역의 내측에 배치되며,
    상기 복수의 전극은, 리드 프레임(10)과 상호 접속되는 복수의 전극 지지부(17)에 의해 지지되고, 상기 수지 패키지 내에 매립(embedded)되는 반도체 장치.
  6. 제1항에 있어서,
    상기 복수의 전극은, 리드 프레임(10)과 상호 접속되는 복수의 전극 지지부(17)에 의해 지지되고, 상기 수지 패키지 내에 매립되는 반도체 장치.
  7. 제6항에 있어서,
    상기 전극 지지부는 부분적으로 절단되어 그 절단면이 적어도 하나의 절삭구에 노출되는 반도체 장치.
  8. 제6항에 있어서,
    상기 전극 지지부는 부분적으로 절단되어 그 절단면이 적어도 하나의 절삭구의 양 측벽에 노출되는 반도체 장치.
  9. 제5항에 있어서,
    상기 리드 프레임은 복수의 외부 프레임(11, 13)을 포함하고, 상기 외부 프레임 각각은 복수의 요철(14, 16)을 포함하는 반도체 장치.
  10. 제6항에 있어서,
    상기 리드 프레임은 복수의 외부 프레임(11, 13)을 포함하고, 상기 외부 프레임 각각은 복수의 요철(14, 16)을 포함하는 반도체 장치.
  11. 제10항에 있어서,
    적어도 하나의 상기 외부 프레임이 절단되어, 상기 요철의 절단면이 적어도 하나의 상기 절삭구의 저부(bottom)에 노출되는 반도체 장치.
  12. 제9항 내지 제11항 중 어느 한 항에 따른 반도체 장치에 있어서,
    상기 복수의 요철은, 상기 외부 프레임을 따라 연속적으로 교대로 배치된 일련의 볼록부(14) 및 오목부(16)를 포함하는 반도체 장치.
  13. 제9항에 있어서,
    상기 리드 프레임은 상기 복수의 외부 프레임에 의해 규정되는 영역을 분할하기 위한 중간 프레임(15)을 더 포함하는 반도체 장치.
  14. 제10항에 있어서,
    상기 리드 프레임은 상기 복수의 외부 프레임에 의해 규정되는 영역을 분할하기 위한 중간 프레임(15)을 더 포함하는 반도체 장치.
  15. 제9항에 있어서,
    상기 복수의 전극 지지부는 각각 상기 복수의 요철 내의 복수의 오목부(16)와 접속되는 반도체 장치.
  16. 제10항에 있어서,
    상기 복수의 전극 지지부는 각각 상기 복수의 요철 내의 복수의 오목부(16)와 접속되는 반도체 장치.
  17. 반도체 장치(1)를 제조하는 방법에 있어서,
    복수의 외부 프레임(11, 13)과, 상기 복수의 외부 프레임과 접속되는 복수의 전극 지지부(17)와, 상기 복수의 전극 지지부에 의해 각각 지지되는 복수의 전극(20)을 구비하는 리드 프레임(10)을 제작하기 위해 금속 재료를 프레스하는 공정;
    상기 복수의 전극 지지부를 상기 전극 표면 및 상기 외부 프레임의 적어도 일부보다 낮은 위치에 인입(drawing)하는 공정;
    반도체 칩(5)이 상기 복수의 전극과 전기적으로 접속되는 리드 프레임 조립물을 형성하는 공정;
    상기 리드 프레임 조립물을, 상기 전극의 표면이 상기 수지 패키지의 표면에 노출되는 방식으로 수지 패키지(2) 내에 밀봉(enclosing)하는 공정; 및
    상기 복수의 전극이 서로 분리되도록 상기 전극 지지부의 적어도 규정된 일부를 절단하는 공정
    을 포함하는 방법.
  18. 제17항에 있어서,
    상기 전극들의 노출된 표면 상에 각각 금속 도금하는 도금 공정; 및
    상기 전극들의 도금된 표면 상에 복수의 범프(3) 또는 볼을 형성하는 공정
    을 더 포함하는 방법.
  19. 제18항에 있어서,
    상기 전극의 도금된 표면 상에 복수의 범프 또는 볼이 형성된 후에, 상기 전극 지지부의 규정된 일부가 절단되어 상기 복수의 전극이 서로 분리되는 방법.
  20. 제18항에 있어서,
    상기 복수의 범프 또는 볼 각각은, 땜납, 금, 은, 구리, 또는 금과 은과 구리로부터 선택되는 적어도 2 가지의 성분을 함유하는 합금, 또는 도전성 폴리머로 제조되는 방법.
  21. 제17항에 있어서,
    상기 리드 프레임은 프레스 가공되어, 일련의 볼록부(14) 및 오목부(16)를 포함하는 복수의 요철이 적어도 하나의 외부 프레임을 따라 형성되고, 상기 볼록부 각각은 상기 각각의 전극 표면과 실질적으로 대등한 높이에 위치되고, 상기 오목부 각각은 상기 각각의 전극 표면보다 낮은 높이에 위치되는 방법.
  22. 제17항에 있어서,
    상기 리드 프레임은 상기 외부 프레임에 의해 정의되는 영역의 중앙에 실질적으로 위치한 중간 프레임(15)을 더 포함하는 방법.
  23. 제17항에 있어서,
    상기 복수의 전극 지지부는 에칭, 폴리싱, 프레스 가공 중 어느 하나에 따라서 적소에 인입되는 방법.
  24. 제21항에 있어서,
    상기 전극 지지부는 절단되어, 상기 외부 프레임을 따라 배치된 상기 볼록부의 정상부가 절단되는 방법.
  25. 제5항에 있어서,
    복수의 범프(3) 또는 볼(ball)이 각각 상기 전극들의 노출된 표면 위에 부착되는 반도체 장치.
KR1020040011115A 2003-02-21 2004-02-19 반도체 장치 및 그 제조 방법 KR100692325B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003044495A JP3952963B2 (ja) 2003-02-21 2003-02-21 半導体装置及びその製造方法
JPJP-P-2003-00044495 2003-02-21

Publications (2)

Publication Number Publication Date
KR20040075761A KR20040075761A (ko) 2004-08-30
KR100692325B1 true KR100692325B1 (ko) 2007-03-09

Family

ID=32866484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040011115A KR100692325B1 (ko) 2003-02-21 2004-02-19 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7192808B2 (ko)
JP (1) JP3952963B2 (ko)
KR (1) KR100692325B1 (ko)
CN (2) CN100446233C (ko)
TW (1) TWI230452B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
DE112006003664B4 (de) 2006-02-01 2011-09-08 Infineon Technologies Ag Herstellung eines QFN-Gehäuses für eine integrierte Schaltung und damit hergestelltes QFN-Gehäuse und Verwendung eines Leiterrahmens dabei
US8334467B2 (en) * 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
US8420508B2 (en) * 2010-03-17 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with bump contact on package leads and method of manufacture thereof
US9929076B2 (en) * 2011-04-21 2018-03-27 Alpha And Omega Semiconductor Incorporated Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
JP2013232620A (ja) 2012-01-27 2013-11-14 Rohm Co Ltd チップ部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256427A (ja) * 1997-03-14 1998-09-25 Lg Semicon Co Ltd Ｂｇａ半導体パッケージ及びその製造方法
KR20000008492U (ko) * 1998-10-22 2000-05-15 김영환 볼 그리드 어레이 패키지
JP2000232181A (ja) 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びｌｇａ構造の半導体装置並びにその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JPH09219463A (ja) 1996-02-08 1997-08-19 Shinko Electric Ind Co Ltd 半導体装置
JPH10144853A (ja) 1996-11-07 1998-05-29 Toshiba Corp 半導体装置
US6083837A (en) * 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
JP3611948B2 (ja) * 1997-05-16 2005-01-19 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP3655069B2 (ja) * 1997-10-27 2005-06-02 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
JP3521758B2 (ja) 1997-10-28 2004-04-19 セイコーエプソン株式会社 半導体装置の製造方法
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
JP3830640B2 (ja) 1997-11-17 2006-10-04 松下電器産業株式会社 リードフレームとその製造方法およびそのリードフレームを使用した半導体装置
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6031282A (en) * 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package
JP3297387B2 (ja) * 1998-11-20 2002-07-02 沖電気工業株式会社 半導体装置の製造方法
JP3976441B2 (ja) 1999-03-30 2007-09-19 三洋電機株式会社 半導体装置
JP2000315700A (ja) 1999-04-28 2000-11-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US6528349B1 (en) * 1999-10-26 2003-03-04 Georgia Tech Research Corporation Monolithically-fabricated compliant wafer-level package with wafer level reliability and functionality testability
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
JP3420153B2 (ja) 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001217354A (ja) * 2000-02-07 2001-08-10 Rohm Co Ltd 半導体チップの実装構造、および半導体装置
JP2002043338A (ja) * 2000-07-21 2002-02-08 Mitsubishi Electric Corp 半導体デバイス及びその製造装置並びに製造方法
US6762502B1 (en) * 2000-08-31 2004-07-13 Micron Technology, Inc. Semiconductor device packages including a plurality of layers substantially encapsulating leads thereof
US6597065B1 (en) * 2000-11-03 2003-07-22 Texas Instruments Incorporated Thermally enhanced semiconductor chip having integrated bonds over active circuits
JP2002190552A (ja) 2000-12-20 2002-07-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100677651B1 (ko) * 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
JP4598316B2 (ja) 2001-07-06 2010-12-15 パナソニック株式会社 樹脂封止型半導体装置およびその製造方法
US6885086B1 (en) * 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
JP3866127B2 (ja) * 2002-03-20 2007-01-10 株式会社ルネサステクノロジ 半導体装置
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
DE10333841B4 (de) * 2003-07-24 2007-05-10 Infineon Technologies Ag Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
US20050046022A1 (en) * 2003-08-26 2005-03-03 Micrel, Incorporated Semiconductor devices integrated with wafer-level packaging
US20050046016A1 (en) * 2003-09-03 2005-03-03 Ken Gilleo Electronic package with insert conductor array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256427A (ja) * 1997-03-14 1998-09-25 Lg Semicon Co Ltd Ｂｇａ半導体パッケージ及びその製造方法
KR20000008492U (ko) * 1998-10-22 2000-05-15 김영환 볼 그리드 어레이 패키지
JP2000232181A (ja) 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びｌｇａ構造の半導体装置並びにその製造方法

Also Published As

Publication number Publication date
TWI230452B (en) 2005-04-01
CN100446233C (zh) 2008-12-24
KR20040075761A (ko) 2004-08-30
US7192808B2 (en) 2007-03-20
CN1523666A (zh) 2004-08-25
JP2004253719A (ja) 2004-09-09
JP3952963B2 (ja) 2007-08-01
TW200425452A (en) 2004-11-16
US20040164399A1 (en) 2004-08-26
US20060012025A1 (en) 2006-01-19
CN2692838Y (zh) 2005-04-13

Similar Documents

Publication Publication Date Title
KR100831818B1 (ko) 반도체 패키지
US7820486B2 (en) Method of fabricating a semiconductor device having a heat sink with an exposed surface
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
KR101160694B1 (ko) 반도체장치의 제조 방법
KR100689726B1 (ko) 반도체 장치
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
KR20150047168A (ko) 반도체 패키지
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2002110718A (ja) 半導体装置の製造方法
US20070298544A1 (en) Manufacturing method for a leadless multi-chip electronic module
KR100692325B1 (ko) 반도체 장치 및 그 제조 방법
JP5378643B2 (ja) 半導体装置及びその製造方法
KR20020063120A (ko) 실장기판에 안정결합하는 반도체장치
TWI383484B (zh) 四方平面無導腳之導線架、四方平面無導腳封裝單元及其製法
JP4030363B2 (ja) 半導体装置
KR100973287B1 (ko) 범프들이 형성되는 반도체 패키지용 기판, 이 반도체패키지용 기판에 의하여 형성된 반도체 패키지, 및 이반도체 패키지의 제조 방법
JP7211267B2 (ja) 半導体パッケージの製造方法
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
JP4651218B2 (ja) 半導体装置の製造方法
JP2007095964A (ja) 半導体装置の製造方法
JPS62219531A (ja) 半導体集積回路装置
JP2005093616A (ja) 半導体装置およびその製造方法
KR101491258B1 (ko) 리드 프레임의 제조방법
JP2005135938A (ja) 半導体装置およびその製造方法
CN117727729A (zh) 多水平交错式端子结构及使用其的半导体封装体与组体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee