KR100689726B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100689726B1
KR100689726B1 KR1020020002925A KR20020002925A KR100689726B1 KR 100689726 B1 KR100689726 B1 KR 100689726B1 KR 1020020002925 A KR1020020002925 A KR 1020020002925A KR 20020002925 A KR20020002925 A KR 20020002925A KR 100689726 B1 KR100689726 B1 KR 100689726B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
bond pad
pad
wire
wire bond
Prior art date
Application number
KR1020020002925A
Other languages
English (en)
Other versions
KR20020033654A (ko
Inventor
오기야마켄지
후지하라테루히사
우에다타모츠
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020033654A publication Critical patent/KR20020033654A/ko
Application granted granted Critical
Publication of KR100689726B1 publication Critical patent/KR100689726B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

탑재할 반도체 소자의 사양에 상관없이, 동일한 리드 프레임을 사용하여 반도체 소자의 수지밀봉을 행하는 반도체 장치의 제조방법 및, 방열특성, 고주파 특성이 우수한 소형, 경량화가 가능한 반도체 장치를 제공하는 것을 목적으로 한다. 동일 평면 내에 대략 평행하게 설치된 복수의 리드를 갖는 리드 프레임에, 복수의 반도체 소자를 탑재하고, 전체를 일괄해서 수지밀봉한 후에, 각 반도체 장치로 분할한다.
반도체, 리드 프레임, 수지밀봉, 다이본드 패드, 와이어본드 패드

Description

반도체 장치{SEMICONDUCTOR DEVICE }
도 1은 본 발명의 실시예 1에 관한 반도체 장치,
도 2는 본 발명의 실시예 1에 관한 반도체 장치의 제조공정도,
도 3은 본 발명의 실시예 1에 관한 반도체 장치의 제조공정도,
도 4는 본 발명의 실시예 2에 관한 반도체 장치,
도 5는 본 발명의 실시예 2에 관한 반도체 장치,
도 6은 본 발명의 실시예 2에 관한 반도체 장치,
도 7은 본 발명의 실시예 3에 관한 반도체 장치,
도 8은 본 발명의 실시예 3에 관한 반도체 장치,
도 9는 본 발명의 실시예 4에 관한 반도체 장치의 제조공정도,
도 10은 본 발명의 실시예 5에 관한 반도체 장치의 제조공정도,
도 11은 본 발명의 실시예 6에 관한 반도체 장치의 제조공정도,
도 12는 본 발명의 실시예 7에 관한 반도체 장치의 제조공정도,
도 13은 본 발명의 실시예 8에 관한 반도체 장치의 제조공정도,
도 14는 본 발명의 실시예 8에 관한 반도체 장치의 제조공정도,
도 15는 종래 구조에 관한 반도체 장치,
도 16은 종래 구조에 관한 반도체 장치의 제조공정도,
도 17은 종래 구조에 관한 반도체 장치의 제조에 사용되는 리드 프레임,
도 18은 종래 구조에 관한 반도체 장치의 제조공정도,
도 19는 종래 구조에 관한 또 다른 반도체 장치,
도 20은 종래 구조에 관한 또 다른 반도체 장치의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 리드 2 : 다이본드재
3 : 반도체 소자 4 : 와이어
5 : 밀봉수지 6 : 리드 프레임
7 : 마크
본 발명은, 반도체 장치 및 그 구조에 관한 것으로, 특히, 소형화, 박형화, 경량화, 저가격화를 가능하게 하는 수지밀봉형의 반도체 장치 및 그 구조에 관한 것이다.
도 15는 종래 구조의 걸윙(gull-wing)형 반도체 장치로서, 도 15a에 단면도를, 도 15b에 평면도를 나타낸 것이다.
이러한 반도체 장치는, 일반적으로는, 도 16에 나타낸 것 같은 공정에 따라 제조된다. 즉, 도 17에 나타낸 것과 같은 아일랜드(24)와 리드(1)를 구비한 리드 프레임(6)의 아일랜드(24) 위에, 반도체 소자(3)가 다이본드재(2)에 의해 고정된다. 이어서, 아일랜드(24)의 주위의 리드(1)의 인너리드부와 반도체 소자(3) 상의 전극패드가 금선 등의 와이어(4)를 사용한 와이어 본딩에 의해 접속된 후, 밀봉용 수지(5)를 사용하여, 리드 프레임(6)의 양측으로부터, 각 소자마다 개별적으로 수지밀봉이 행해진다. 도 18은, 수지 밀봉후의 종래 구조에 관한 반도체 장치의 평면도이다. 마지막으로, 리드(1)의 아우터리드부에는, 주석 등의 도금이 수행되고, 리드 프레임(6)으로부터 절단되며, 걸윙형으로 성형되어, 도 15에 도시된 것 같은 반도체 장치로 된다.
종래의 제조방법에서는, 미리, 반도체 소자(3)의 크기에 맞는 아일랜드(24) 등을 구비한 리드 프레임(6)을 준비할 필요가 있으며, 또한, 각 반도체 소자(3) 마다 수지밀봉용의 몰드금형(미도시)이 필요하게 된다. 따라서, 사양이 다른 반도체 소자(3)를 사용하는 경우, 각각의 사양에 따른 리드 프레임(6) 및 몰드금형을 준비하는 것이 필요하게 된다.
또한, 도 15에 나타낸 것과 같은 종래의 반도체 장치에서는, 리드 프레임(6)의 양면에 수지가 형성되기 때문에, 반도체 장치의 소형화, 경량화에 일정한 한계가 있었다.
더구나, 반도체 소자(3)의 방열이 리드(6)를 통해 행해지기 때문에, 방열량 이 큰 고출력용 트랜지스터 등에 사용하는 것이 곤란한 동시에, 반도체 소자(3)와 마더보드의 접속거리도 비교적 길어지기 때문에, 고주파 트랜지스터 등에 사용하는 것도 곤란하였다.
이것에 대해, 예를 들면, 일본국 특개소 62-134945호 공보에는, 리드의 일면에만 수지몰드된 몰드 트랜지스터가 제안되어 있지만, 이러한 몰드 트랜지스터의 제조에는, 종래와 같이, 사양에 따른 리드 프레임이 필요하게 되는 동시에, 수지몰드도 각 반도체 소자마다 개별적으로 행해지기 때문에, 몰드용 금형도 각 사양에 따라 준비하는 것이 필요해져, 전술한 문제점을 해결한 것은 아니다.
또한, 평탄한 리드를 사용하여 마더보드에 실장되지만, 리드 면적이 비교적 좁기 때문에, 열방출량이 큰 소자에의 적용은 곤란하였다.
따라서, 본 발명은, 반도체 소자의 사양에 상관없이, 동일한 리드 등을 사용하여 반도체 소자의 수지밀봉을 행하는 반도체 장치의 제조방법 및, 방열특성, 고주파 특성이 우수하고, 소형, 경량화가 가능한 반도체 장치를 제공하는 것을 목적으로 한다.
결국, 본 발명자들은 예의 연구를 거듭한 결과, 대략 평행하게 설치한 리드를 갖는 리드 프레임에 복수의 반도체 소자를 탑재하고, 전체를 수지밀봉한 후에, 각 반도체 장치로 절단함으로써, 반도체 소자의 사양에 관계없이 동일한 리드 프레임을 사용하여 반도체 장치를 제작할 수 있는 것과, 이러한 반도체 장치에서는, 방 열 특성, 고주파 특성의 향상이 가능하게 되는 것을 발견하고, 본 발명을 완성하였다.
즉, 본 발명은, 다이본드 패드 및 와이어본드 패드와, 이 다이본드 패드 상에 탑재된 반도체 소자와, 이 반도체 소자를 매립하는 밀봉수지로 이루어진 반도체 장치에 있어서, 상하면을 가진 와이어본드 패드와,
상기 와이어본드 패드 와는 간격을 두고 그 것으로부터 종방향으로 바꾸고 거의 평형으로 배치된 상하면을 가지는 다이본드 패드와,
상기 다이본드 패드의 상면상에 탑재되는 반도체소자와,
상기 와이어본드 패드의 상면과 상기 반도체 소자의 제1 전극에 전기적으로 접속되게 구성되는 와이어와,
상기 와이어본드 패드, 상기 다이본드 패드, 상기 반도체소자 및 와이어를 봉지하고, 상기 와이어본드 패드와 상기 다이본드 패드의 각각의 하면만이 노출하도록 상기 와이어본드 패드와 상기 다이본드 패드사이의 간격을 충전하게 구성된 밀봉수지를 구비하고,
상기 와이어본드 패드와 상기 다이본드 패드는 반도체장치의 측면적과 동일한 종방향의에 수직인 측면적을 가지는 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명은 상기 와이어본드 패드에 대해 거의 평행으로 배치된 상하면을 가지는 제2 와이어본드 패드와,
상기 제2 와이어본드 패드의 상면에 반도체소자의 제2 전극을 전기적으로 접속하게 구성되는 제 2 와이어와,
상기 와이어본드 패드 와 상기 제2 와이어본드 패드 각각과 간격을 두고 양쪽으로부터 종방향으로 바꾸어, 상기 와이어본드 패드 및 상기 제2 와이어본드 패드사이에 거의 평형으로 배열 배치된 다이본드 패드를 구비하고,
상기 밀봉 수지가 상기 다이본드 패드와 상기 와이어본드 패드와 제2 와이어본드 패드 및 다이본드 패드의 각각의 하면만이 노출하도록 상기 다이본드 패드와, 상기 와이어본드 패드 및 상기 제2 와이어본드 패드 의 각각의 사이에 간격을 충전하고 상기 제 2 와이어본드 패드와 제2 와이어를 더 밀봉하고,
상기 제2 와이어본드 패드는 반도체장치의 측면적과 동일한 종방향의 수직인 측면을 가지는 반도체장치이다.
그리고, 본원 발명은 상하면을 가지는 와이어본드 패드와,
상기 와이어본드 패드 와의 사이에 간격을 두고 그것으로부터 종방향으로 바꾸어 거의 평형하게 배치된 상하면을 가지는 다이본드 패드와,
상기 다이본드 패드의 상면상에 탑재된 반도체소자와,
상기 와이어본드 패드의 상면과 반도체 소자의 제 1전극에 전기적으로 접속되데 구성되는 와이어와,
밀봉수지를 각각 가지는 제1 반도체 장치와 제2 반도체 장치를 구비하고,
상기 제1 반도체장치 및 상기 제2 반도체 장치는 그 들사이에 간격을 두고, 종방향으로 바꾸어, 종렬 배치되며,
상기 밀봉수지가 상기 제1 반도체장치 및 상기 제2 반도체장치의 각각의 상기 와이어본드 패드와 상기 다이본드 패드의 각각 하면만을 노출하도록 상기 제1 반도체 장치 및 상기 제2 반도체장치의 각각의 상기 다이본드와 상기 와이어본드 패드 사이의 간격을 충전하여, 상기 와이어본드 패드, 상기 다이본드 패드, 상기 반도체소자, 및 상기 와이어를 밀봉하며, 상기 제1 반도체 장치와 상기 제2 반도체장치를 함께 성형하게 구성하고,
상기 제1 반도체 장치 및 상기 제2 반도체 장치의 각각의 상기 와이어본드 패드와 상기 다이본드 패드는 반도체장치의 측면적과 동일한 종방향으로 수직인 측면적을 가지는 반도체장치.
이러한 반도체 장치에서는, 반도체 장치의 표면만이 수지밀봉되고, 하면으로 리드를 절단하여 형성된 다이본드 패드와 와이어본드 패드가 노출된 구조로 되어 있기 때문에, 반도체 장치의 하면을 사용하여 직접 마더보드에 접속하는 것이 가능해져, 실장면적, 실장 높이를 작게 할 수 있어, 소형화, 경량화에 기여하는 것이 가능해진다.
또한, 마더보드 상에 직접 다이본드 패드와 와이어본드 패드가 접속되기 때문에, 반도체 소자로부터의 방열특성을 향상시킬 수 있어, 발열량이 큰 고출력 소자에 적용하는 것도 가능해진다.
또한, 마더보드와 반도체 소자와의 접속거리의 단축이 가능해지기 때문에, 반도체 소자로 고주파 소자를 사용한 경우에도, 양호한 고주파 특성을 얻는 것이 가능해진다.
또한, 다이본드 패드, 와이어본드 패드를 사용하여, 반도체 장치를 땜납 등으로 마더보드에 고정하는 경우의 고정면적도 커져, 고정강도의 향상을 도모하는 것도 가능하게 된다.
상기 다이본드 패드와 상기 와이어본드 패드는, 상기 반도체 장치의 횡방향으로, 이 반도체 장치의 양측면의 사이에 걸치도록 설치되는 것이 바람직하다.
이러한 구조로 함으로써, 반도체 장치의 하면의 다이본드 패드 및 와이어본드 패드의 면적을 넓게 할 수 있어, 방열특성의 향상이나, 고정강도의 향상이 가능해진다.
상기 다이본드 패드와 상기 와이어본드 패드의 측면 사이에, 상기 밀봉수지 대신에, 마스크재를 매립한 것이어도 좋다.
이러한 마스크재를 설치하는 것에 의해, 리드 하면으로의 밀봉수지의 스며듬을 방지하는 것이 가능하게 된다.
상기 다이본드 패드 및/또는 상기 와이어본드 패드는, 그것의 상면 및/또는 하면에 복수의 오목부를 구비하는 것이 바람직하다.
이와 같이, 리드가 오목부를 구비하는 것에 의해, 그 위에 충전된 밀봉수지, 또는 마더보드와의 접속에 사용되는 땜납재와의 접촉면적이 커져, 양자의 밀착성이 높아지고, 반도체 장치의 신뢰성의 향상을 도모할 수 있다.
또한, 이러한 구조에서는, 리드의 절단면의 단면적을 작게 할 수 있기 때문에, 다이싱 때의 절단면적이 감소하여, 절단시의 스트레스를 경감할 수 있고, 다이싱용 블레이드의 마모도 적게 하는 것이 가능하게 된다.
상기한 다이본드 패드 및/또는 상기 와이어본드 패드의 측면은, 복수의 오목부를 구비하는 것이 바람직하다.
이러한 구조에서도 리드와 밀봉수지와의 접촉면적을 크게 할 수 있기 때문이다.
상기 오목부는, 이 오목부를 설치한 상기 다이본드 패드 또는 상기 와이어본드 패드의 종방향의 절단면이 어느 한 개의 이 오목부를 가로지르도록 설치된 것이 바람직하다.
상기 다이본드 패드 및/또는 상기 와이어본드 패드의 종방향의 단면 형상은, 상면이 하면보다 큰 사다리꼴인 것이 바람직하다.
상기 다이본드 패드의 종방향의 폭은, 이 다이본드 패드에 탑재된 상기 반도체 소자의 종방향의 폭과 동일하거나 또는 보다 좁은 것이 바람직하다.
반도체 장치의 소형화에 따라, 다이본드 패드와 와이어본드 패드와의 거리가 작아진 경우에도, 이러한 구조를 사용함으로써, 양자의 거리를 크게 유지하여, 땜납 브릿지의 발생을 방지할 수 있기 때문이다.
또한, 본 발명은, 상기 반도체 소자와, 이 반도체 소자가 탑재된 상기 다이본드 패드에 대해 종렬 배치된 다른 다이본드 패드에 탑재된 반도체 소자가, 동일한 상기 밀봉수지로 매립되어 이루어진 반도체 장치이기도 하다.
복수의 반도체 소자를 일체화함으로써, 반도체 장치의 소형화가 가능해지기 때문이다.
(실시예 )
실시예 1
본 발명의 실시예 1에 관해 도 1∼도 3을 참조하면서 설명한다.
도 1은 본 발명에 관한 반도체 장치로서, 도 1a는 A-A'에 있어서의 단면도, 도 1b는 평면도, 도 1c는 하면도를 나타낸 것이다. 도면 중에서, 1은 외부전극(와이어본드 패드), 2는 다이본드재, 3은 반도체 소자, 4는 금선 등의 와이어, 5는 밀봉용 수지이다.
다음에, 도 1의 반도체 장치의 제조방법에 관해 도 2 및 도 3을 사용하여 설명한다.
먼저, 도 2에 도시된 것과 같은, 복수의 리드가 간격을 두고 평행하게 배치되어, 소위 발 형태로 연속된 리드 프레임(6)을 준비한다. 도 2a 중에서, 우측 도면은 리드 프레임(6)의 평면도, 좌측 도면은 B-B'에 있어서의 단면도이다. 이하, 도 2 및 도 3에 있어서, 우측 도면은 평면도, 좌측 도면은 B-B' 해당 위치에 있어서의 단면도이다. 이러한 리드 프레임(6)의 재료로는, 구리, 4·2 알로이 등을 사용하는 것이 바람직하다.
다음에, 도 2b의 다이본드 공정에 나타낸 것 같이, 복수의 반도체 소자(3)를 에폭시 수지 등의 다이본드재(2)로 리드 프레임(6) 상에 접착하여 고정한다.
다음에, 도 2c의 와이어본드 공정에 나타낸 것 같이, 금선 등의 와이어(4)를 사용하여, 개별 반도체 소자(3)의 전극(미도시)과, 반도체 소자(3)를 고정된 리드 프레임에 인접한 리드 프레임(6)을 접속하여 배선한다.
다음에, 도 3a의 수지밀봉 공정에 나타낸 것 같이, 열경화성 에폭시수지 등의 밀봉용 수지(5)로, 복수의 반도체 소자(3)가 탑재되어 배선된 리드 프레임(6)의 일면을 덮는다. 이러한 공정에서는, 각 반도체 소자(3)마다 수지 밀봉용 몰드금형 을 사용하여 수지밀봉을 행하는 것은 아니라, 복수의 반도체 소자(3) 전체를 1개의 수지 밀봉용 몰드금형을 사용하여 밀봉한다.
다음에, 도 3b의 마킹공정에 나타낸 것 같이, 밀봉수지(5)의 소정의 위치에 레이저 등에 의해 마크(7)를 시행한다. 이러한 마킹공정은, 예를 들면, YAG 레이저 등을 사용하여 밀봉수지(5)의 소정 부위를 변질시킴으로써 행해진다.
다음에, 도 3c의 분할공정에 나타낸 것 같이, 동일한 밀봉수지(5)로 밀봉된 반도체 소자(11)를 분할하여, 개개의 반도체 장치를 제작한다. 여기에서는, 다이싱장치를 사용한 절단에 의해, 각 반도체 장치로의 분할을 행하고 있다.
이러한 공정에서는, 우선, 수지밀봉된 반도체 소자는, 고정용 프레임(10)에 고정된 염화비닐 등의 점착테이프(9) 상에 부착된다. 이와 같이 고정함으로써, 각 반도체 장치로 분할한 때의 흩어짐을 방지할 수 있다.
이어서, 다이싱 장치(미도시)에 의해, 절단라인(8)으로 절단되어 각 반도체 소자로 분할된다. 이러한 다이싱 공정에서는, 밀봉수지(5)를 절단함과 동시에, 리드 프레임(6)의 리드도 동시에 절단된다. 이에 따라, 반도체 소자(3)가 고정된 리드는 다이본드 패드가 되고, 또한, 반도체 소자(3)와 와이어(4)로 접속된 리드는 와이어본드 패드가 된다. 분할된 반도체 장치는, 점착테이프(9)에 부착된 상태로 전기적 특성의 테스트가 행해진다.
이어서, 점착테이프(9)로부터 각 반도체 장치를 분리하는 것에 의해, 반도체 장치가 완성된다.
한편, 점착테이프(9)로부터 반도체 장치를 분리한 후에, 전기적 특성의 테스 트를 행하더라도 좋다.
마지막으로, 도 3d의 포장공정에 나타낸 것 같이, 반도체 장치를 종이 등의 테이핑용 엠보스 테이프(12) 또는 트레이 등에 나란하게 패키징한다. 이러한 상태로 제품으로서 출하가 가능해진다.
이와 같이, 본 실시예에 관한 반도체 장치는, 반도체 장치의 표면만이 수지밀봉되고, 하면에 리드를 절단하여 형성된 다이본드 패드와 와이어본드 패드가 노출한 구조로 되어 있다.
따라서, 도 15에 도시된 종래 구조의 반도체 장치와 같이, 아우터리드(1b)를 사용하여 마더보드에 접속되는 것이 아니고, 반도체 장치의 하면을 사용하여 직접 접속되기 때문에, 실장면적, 실장 높이를 작게 할 수 있어, 소형화, 경량화에 기여하는 것이 가능해진다.
또한, 마더보드 상에 직접 다이본드 패드와 와이어본드 패드가 접속되기 때문에, 종래 구조에 비해, 반도체 소자로부터의 방열특성을 향상시킬 수 있다. 이에 따라, 반도체 소자(3)에 발열량이 큰 고출력 소자를 사용한 경우에도 안정된 동작을 확보하는 것이 가능하게 된다.
또한, 인너리드(1a), 아우터리드(1b)를 사용하여 마더보드와 접속하는 종래 구조에 비해, 마더보드와 반도체 소자(3)의 접속거리의 단축이 가능해지기 때문에, 반도체 소자(3)에 고주파 소자를 사용한 경우에도, 양호한 고주파 특성을 얻는 것이 가능해진다.
또한, 밀봉수지(5)와 다이본드 패드, 와이어본드 패드와의 접속면적이, 도 15의 종래 구조의 반도체 장치에 비해 커지기 때문에, 양자 사이에 가해지는 열 스트레스 등에 의한 밀봉수지(5)와 다이본드 패드 등의 박리를 방지하는 것이 가능해져, 반도체 장치의 신뢰성의 향상을 도모하는 것도 가능해진다.
또한, 다이본드 패드, 와이어본드 패드를 사용하여, 반도체 장치를 땜납 등으로 마더보드에 고정하는 경우의 고정면적도 커져, 고정강도의 향상을 도모하는 것도 가능해진다.
특히, 도 20a에 나타낸 것 같이, 반도체 장치를 마더보드(17) 상에 고정하는 경우에는, 땜납 페이스트(26)를 마더보드(17)의 전극패드(27)에 전사하고, 그 위에 반도체 장치를 탑재한 후, 리플로우하여 페이스트(26)를 용융시켜 땜납(15)으로 하는 것에 의해, 반도체 장치를 전극패드(27) 상에 고정한다. 이러한 경우에, 전극패드(27) 사이에서의 브릿지의 발생을 방지하기 위해, 일반적으로는, 땜납 페이스트(26)의 전사위치의 간격을 될 수 있는 한 떨어지도록 형성한다.
따라서, 본 실시예에 관한 반도체 장치에서는, 다이본드 패드, 와이어본드 패드의 면적이 넓기 때문에, 예를 들면, 도 8a에 나타낸 것 같이, 땜납 페이스트(26)를 패드전극(27)의 외측으로 전사하고, 땜납 페이스트(26) 사이의 거리(다이본드 패드 상에 전사된 땜납 페이스트(26)와, 와이어본드 패드 상에 전사된 땜납 페이스트(26)와의 거리)를 크게 할 수 있기 때문에, 패드전극(27) 사이에서의 브릿지의 발생을 방지하는 것이 가능하게 된다. 이에 따라, 제품의 수율의 향상을 도모할 수 있다.
또한, 본 실시예에 관한 반도체 소자의 제조방법에서는, 소위 발 형태의 리 드 프레임(6)에 복수의 반도체 소자를 고정하고, 수지밀봉한 후 절단하여 반도체 장치를 형성한다.
이 때문에, 도 17에 나타낸 것과 같은, 탑재되는 반도체 소자에 맞는 아일랜드(24)를 구비한 리드 프레임(6)을 준비하는 종래의 방법과 비교하여, 리드 프레임(6)의 공유화를 도모하는 것이 가능해져, 제조공정의 간략화, 제조비용의 저감이 가능해진다.
또한, 반도체 소자(3)를 고정한 리드 프레임을 일괄하여 수지밀봉하기 때문에, 각 반도체 장치마다 수지밀봉을 행하고 있는 종래 방법과 같이, 반도체 장치마다 그 크기에 따른 수지 밀봉용 몰드금형이 필요하게 되지 않아, 제조비용의 저감이 가능해진다.
또한, 다이싱 위치를 변경함으로써, 용이하게 반도체 장치의 형상의 변경을 행할 수 있어, 반도체 장치의 설계변경에 용이하게 대응하는 것이 가능해진다.
특히, 양산공정에 있어서는, 도 3a와 같이, 연속해서 반도체 소자를 고정한 리드 프레임(6)을 절단하여 반도체 장치를 제작하기 때문에, 리드 프레임(6)에 쓸데없는 부분이 발생하지 않아, 리드 프레임(6)의 단위면적당 제품수량이 향상되고, 제조비용의 감소를 도모하는 것이 가능해진다.
또한, 예를 들면, 일본국 특개소 62-134945호 공보에는, 도 19b 및 도 19c에 나타낸 것과 같은 몰드 트랜지스터가 기재되어 있지만, 이러한 몰드 트랜지스터는, 반도체 소자(3)에 따른 리드 프레임(6)(도 19a)을 사용하여, 각 반도체 장치마다 몰드금형을 사용하여 수지밀봉되는 점에서, 본 실시예에 관한 반도체 장치와 제조 방법이 다르다.
또한, 도 1의 본 실시예에 관한 반도체 장치에서는, 다이본드 패드 및 와이어본드 패드가, 상기 반도체 장치의 상기 리드에 대해 수직인 방향의 양 측면의 사이에 걸치도록 설치되어 있는 점에서, 도 19에 나타낸 종래 구조의 반도체 장치와는, 구성을 달리하고 있다. 즉, 도 19에 기재된 반도체 장치에서는, 방열특성의 향상을 특히 의도하고 있지 않고, 다이본드 패드와 와이어본드 패드의 면적을 넓혀 방열특성의 향상, 마더보드에의 고정강도의 향상 등을 목적으로 하는 본 실시예에 관한 반도체 장치와는 다르다.
실시예 2
본 발명의 또 다른 실시예에 관한 반도체 장치에 대해 도 4∼도 6을 참조하면서 설명한다.
도 4는, 리드의 상면에 복수의 오목부를 구비한 반도체 장치로서, 우측 도면이 평면도(투시도), 좌측 도면이 E-E'에 있어서의 단면도이다. 도면 중에서, 도 1과 동일한 부호는 동일 또는 해당되는 부분을 나타낸다. 특히, 도 4에서는, 다이싱 위치가 어떤 장소라도, 리드(1)의 상면에 설치한 오목부가 절단되는 구조로 되어 있다.
또한, 도 5는, 리드의 측면이 요철을 구비한 반도체 장치로서, 우측 도면이 평면도(투시도), 좌측 도면이 상기 E-E' 해당 부분에 있어서의 단면도이다. 도면 중에서, 도 1과 동일한 부호는 동일 또는 해당 부분을 나타낸다. 도 5에서는, 다이 싱 위치가 어떤 장소라도, 리드(1)의 측면에 설치된 오목부가 절단되는 구조로 되어 있다.
또한, 도 6은, 리드의 단면 형상이, 상면이 하면보다 큰 사다리꼴인 반도체 장치로서, 우측 도면이 평면도(투시도), 좌측 도면이 상기 E-E' 해당 부분에 있어서의 단면도이다. 도면 중에서, 도 1과 동일한 부호는 동일 또는 해당 부분을 나타낸다.
이와 같이, 본 실시예에 관한 리드(1)를 사용하는 것에 의해, 리드(1)와, 그 위에 충전된 밀봉수지(5)와의 접촉면적이 커져, 양자의 밀착성이 높아지고, 반도체 장치의 신뢰성의 향상을 도모하는 것이 가능해진다.
또한, 이러한 구조에서는, 리드(1)의 절단면의 단면적이, 종래 구조와 비교하여 작게 할 수 있기 때문에, 예를 들면, 도 3c의 분할공정에서 다이싱 장치 등으로 반도체 장치의 분할을 행하는 경우에, 리드(1)의 절단면적이 감소하여, 절단시에 반도체 장치에 부가되는 스트레스를 경감시킬 수 있는 동시에, 다이싱용 블레이드의 마모도 적게 하는 것이 가능해진다.
특히, 도 6에 나타낸 형태에서는, 각 리드(1) 사이의 거리(20)를, 종래 구조의 리드를 사용하는 경우에 비해 크게 할 수 있기 때문에, 반도체 장치를 마더보드 상에 땜납으로 접속하는 경우의, 리드(1) 사이에서의 브릿지의 발생을 방지하는 것이 가능해진다.
실시예 3
본 발명의 또 다른 실시예에 관한 반도체 장치에 대해 도 7 및 도 8을 참조하면서 설명한다.
도 7은, 리드의 하면에 복수의 오목부를 구비한 반도체 장치로서, 우측 도면이 평면도(투시도), 좌측 도면이 E-E' 해당 부분에 있어서의 단면도이다. 도면 중에서, 도 1과 동일한 부호는, 동일 또는 해당 부분을 나타낸다. 특히, 도 7에서는, 다이싱 위치가 어떤 장소라도, 리드(1)의 하면에 설치된 오목부가 절단되는 구조로 되어 있다.
도 8은, 본 실시예에 관한 반도체 장치를 마더보드(17)에 고정하는 경우의 개략도이다. 도면 중에서, 26은 전사형성된 땜납 페이스트, 27은 마더보드 상에 형성된 패드전극, 15는 땜납 페이스트를 리플로우하여 형성된 땜납, 23은 리드에 형성된 땜납 필렛(fillet)이다.
이와 같이, 리드 하면이 오목부를 구비하는 것에 의해, 마더보드(17) 상의 반도체 장치를 땜납(15)으로 전극패드(27)에 고정하는 경우, 도 8a에 나타낸 것 같이, 땜납(15)의 젖음성(wettability)이 양호한 땜납 필렛(23)을 갖는 것에 의해, 땜납붙임을 견고하게 하는 것이 가능해진다.
또한, 땜납 접속부의 양·불량을 육안 검사하는 경우에 있어서도, 땜납(15)의 접속상태가 파악하기 쉬워, 양·불량 판정을 용이하게 행하는 것이 가능하게 된다.
특히, 리드(1)의 재료로 구리를 사용한 경우에는, 리드(1)의 표면에 금의 와이어(4) 등이 접속하기 쉽게 하기 위해, 리드(1)의 표면에 금 도금 등이 행해진다. 따라서, 리드(1)의 오목부의 홈에도 금 도금이 시행되고 있는 것으로 되어, 땜납(15) 등의 접합재가 용이하게 그 홈에 젖음성이 양호한 땜납(15) 등의 필렛이 형성된다. 이에 따라, 마더보드와 반도체 장치를 견고하게 접합하는 것이 가능해진다.
또한, 본 실시예에서도, 리드의 절단면이 오목부를 통과하기 때문에, 리드의 절단 단면적이 작아져, 상기 실시예 2와 동일한 효과를 얻는 것도 가능해진다.
실시예 4
본 발명의 또 다른 실시예에 관해 도 9를 참조하면서 설명한다.
실시예 1의 도 3a에 나타낸 수지밀봉 공정에서, 와이어본드가 완료한 반도체 장치를 밀봉수지(5)로 밀봉하는 경우, 리드 프레임의 변형 등으로 리드(1)의 하면에 밀봉수지(5)가 유입하여, 수지 돌기(bur)(14)가 발생하는 일이 있다(도 9a).
수지 돌기(14)가 발생하면, 마더보드(17)와 반도체 장치를 땜납(15)으로 전기접속하는 경우, 16에 나타낸 것과 같이, 땜납의 젖음성이 나쁜 부분이 발생하여, 접속불량을 일으키는 경우가 있다(도 9c).
따라서, 본 실시예에서는, 수지밀봉 공정의 후에 수지돌기 제거공정(도 9b)을 설치하여, 리드(1)의 하면에 부착된 불필요한 수지 돌기를 제거하는 것으로 하고 있다. 이러한 수지 돌기의 제거에는, 예를 들면, 물 내부에서 교반된 글라스 비드 가루를 고압으로 리드(1)에 내뿜는 방법을 사용할 수 있다.
이와 같이, 수지밀봉 공정의 후에 수지돌기 제거공정을 설치함으로써, 마더 보드(17)와 반도체 장치를 접속하는 땜납(15)의 충분한 젖음성을 확보할 수 있다.
실시예 5
본 발명의 또 다른 실시예에 관해 도 10을 참조하면서 설명한다.
본 실시예는, 실시예 1의 도 3a의 수지밀봉 공정의의 앞에 마스킹공정을 설치하는 것이다.
즉, 실시예 4에 나타낸 것과 같이, 수지밀봉 공정에서는, 리드(1)의 하면에 밀봉수지가 돌아들어가 땜납 불량의 발생원인이 되는 경우가 있었다.
따라서, 본 실시예에서는, 도 10a에 도시된 것과 같이, 수지밀봉 공정에 앞서서, 마스킹재(18)를 리드(1)의 하면 전체면(도 10의 중앙) 또는 일부(도 10의 우측)에 형성하여(도 14에 마스킹 형성 후의 상태도를 나타내었다), 수지 밀봉시의 수지의 침입을 방지하는 것이다.
이에 따라, 리드(1)의 하면을 보호하여, 반도체 장치와 마더보드와의 접속불량의 발생을 방지할 수 있다.
마스킹재(18)로는, 폴리이미드 테이프 등을 사용하여, 수지밀봉 후에 박리 또는 용해 등에 의해 제거한다(도 10c).
또한, 도 10의 우측 도면과 같이, 마스킹재(18)를 부분적으로 형성한 경우에는, 수지밀봉 공정에서, 밀봉용 수지(5)가 리드(1)의 하면에 부분적으로 들어가기 때문에, 리드(1)를 포함하는 것 같은 형상이 되어, 밀봉용 수지(5)와 리드(1)의 밀착성을 향상시켜, 신뢰성을 향상시키는 것이 가능하게 된다.
실시예 6
본 발명의 또 다른 실시예에 관해 도 11을 참조하면서 설명한다.
본 실시예는, 실시예 1의 도 3a의 수지밀봉 공정의 앞에, 프레임 사이에의 수지형성공정을 설치한 것이다.
즉, 도 11a에 나타낸 것과 같이, 리드(1)의 사이(19)에 아크릴이나 에폭시 수지 등의 마스크재(18)를 미리 인쇄 등에 의해 충전하여 형성하는 것이다.
이러한 공정을 구비하는 것에 의해, 도 11b에 나타낸 것과 같이, 수지밀봉 공정에서의 리드(1)의 사이(19)로부터의 수지가 새는 것을 방지하여, 리드(1)의 하면에의 수지의 침입을 방지하는 것이 가능해진다.
실시예 7
본 발명의 또 다른 실시예에 관해 도 12를 참조하면서 설명한다.
본 실시예에서는, 도 3c의 분할공정에 있어서, 다이싱 위치를 바꾸어, 복수의 반도체 소자(3a, 3b)가 동일한 밀봉수지(15)로 밀봉된 반도체 장치를 얻는 것이다(도 12).
즉, 리드(1)에 평행한 방향의 다이싱 위치는, 리드 프레임(6)의 절단을 따르지 않기 때문에, 임의로 선택할 수 있으므로, 복수의 반도체 소자(3)의 주위에 다이싱 위치를 선택함으로써, 도 12와 같은 복수의 반도체 소자(3)가 어레이 형태로 배치된 반도체 장치를 제작하는 것이 가능해진다.
이러한 경우, 반도체 소자(3)의 개수는, 설계 등에 따라 선택할 수 있고, 또한 종류가 서로 다른 반도체 소자(3)를 구비한 반도체 장치를 제작하는 것도 가능하게 된다.
실시예 8
본 발명의 또 다른 실시예에 관해 도 13을 참조하면서 설명한다.
리드(1)의 간격(20)이 좁은 경우에는, 반도체 장치를 마더보드(17) 상에 접속할 때에, 도 14의 좌측 도면에 나타낸 것과 같은, 브릿지(21)가 발생하여, 접속불량을 일으키는 경우가 있다.
따라서, 본 실시예에 관한 반도체 장치에서는, 반도체 소자(3)를 고정한 리드(1)(다이본드 패드)의 폭 치수(도 14의 횡 방향)를 반도체 소자(3)의 폭 치수와 동일하거나 또는 보다 좁게 함으로써, 리드(1)의 간격(20)을 넓게 잡는 수 있어, 접속불량을 예방할 수 있다(도 13).
이상의 설명으로부터 명백한 것 같이, 본 발명에 관한 반도체 소자의 제조방법에서는, 탑재되는 반도체 소자에 맞추어 리드 프레임을 준비할 필요가 없고, 리드 프레임의 공유화가 가능해지기 때문에, 제조공정의 간략화, 제조비용의 저감이 가능해진다.
또한, 반도체 소자를 고정한 리드 프레임을 일괄해서 수지밀봉하기 때문에, 반도체 장치마다, 그 크기에 따른 수지밀봉용 몰드금형을 준비하는 것이 불필요하게 되어, 제조공정의 간략화, 제조비용의 저감이 가능해진다.
특히, 이러한 제조방법에서는, 연속하여 반도체 소자를 고정한 리드 프레임을 절단하여 반도체 장치를 제작하기 때문에, 리드 프레임에 쓸데없는 부분이 발생하지 않아, 리드 프레임의 단위면적당의 제품수량이 향상되어, 제조비용의 저감을 꾀하는 것이 가능해진다.
또한, 리드가 오목부를 구비하는 것에 의해, 그 위에 충전된 밀봉수지, 또는 마더보드와의 밀착성을 높여, 반도체 장치의 신뢰성의 향상을 도모할 수 있다.
또한, 리드의 절단면의 단면적을 작게 하여, 절단시에 반도체 장치에 관한 스트레스를 경감하고, 다이싱용 블레이드의 마모를 적게 하는 것이 가능해진다.
또한, 반도체 장치의 소형화에 따라, 다이본드 패드와 와이어본드 패드의 거리가 작아진 경우에도, 양자의 거리를 크게 유지하여, 땜납 브릿지의 발생을 방지할 수 있다.
또한, 본 발명에 관한 반도체 장치에서는, 반도체 장치의 표면만이 수지밀봉되고, 하면에 리드를 절단하여 형성된 다이본드 패드와 와이어본드 패드가 노출된 구조로 되어있기 때문에, 반도체 장치의 하면을 사용하여 직접 마더보드에 접속하는 것이 가능해져, 실장면적, 실장 높이를 작게 할 수 있어, 소형화, 경량화에 기여하는 것이 가능해진다.
또한, 마더보드 상에 직접 다이본드 패드와 와이어본드 패드가 접속되기 때문에, 반도체 소자로부터의 방열특성을 향상시키는 수 있어, 발열량이 큰 고출력 소자에 적용하는 것도 가능해진다.
또한, 마더보드와 반도체 소자와의 접속거리의 단축이 가능해지기 때문에, 반도체 소자에 고주파 소자를 사용한 경우에도, 양호한 고주파 특성을 얻는 것이 가능하게 된다.
또한, 다이본드 패드, 와이어본드 패드를 사용하여, 반도체 장치를 땜납 등으로 마더보드에 고정하는 경우의 고정면적도 커져, 고정강도의 향상을 도모하는 것도 가능해진다.

Claims (3)

  1. 표면과 저면을 갖는 와이어본드 패드와,
    표면과 저면을 갖는 다이본드 패드로서, 그 다이본드 패드와 상기 와이어본드 패드 사이에 간격을 갖도록, 상기 와이어본드 패드에 대하여 실질적으로 평행하고, 또한 상기 와이어본드 패드로부터 종방향으로 배치된 다이본드 패드와,
    상기 다이본드 패드의 표면에 탑재된 반도체소자와,
    상기 반도체소자의 제1전극과 상기 와이어본드 패드의 표면을 전기적으로 접속하도록 형성된 와이어와,
    상기 와이어본드 패드와 상기 다이본드 패드의 저면만이 노출하도록, 상기 와이어본드 패드, 상기 다이본드 패드, 상기 반도체소자 및 상기 와이어를 봉지하고, 상기 다이본드 패드와 상기 와이어본드 패드 사이의 공간을 메우는 밀봉수지를 구비하고,
    상기 와이어본드 패드와 상기 다이본드 패드가 상기 종방향에 직교하는 횡방향의 폭치수를 갖고, 상기 횡방향의 폭치수가 반도체장치의 횡방향의 폭치수에 동일한 것을 특징으로 반도체장치.
  2. 제 1 항에 있어서,
    표면과 저면을 갖고, 상기 와이어본드 패드에 대하여 실질적으로 평행하게 배치된 제2와이어본드 패드와,
    상기 반도체소자의 제2전극과 상기 제2와이어본드 패드의 표면을 전기적으로 접속하도록 형성된 제2와이어를 구비하고,
    상기 다이본드 패드가 상기 와이어본드 패드와 상기 제2와이어본드 패드에 대하여 실질적으로 평행하고, 이들 와이어본드 패드 사이에 배치되어, 각각의 상기 다이본드 패드와, 상기 와이어본드 패드와 상기 제2와이어본드 패드의 양쪽 사이에 간격을 갖도록, 이들 와이어본드 패드로부터 종방향으로 배치되고,
    상기 밀봉수지가, 상기 와이어본드 패드, 상기 제2와이어본드 패드 및 상기 다이본드 패드의 저면만이 노출하도록, 상기 제2와이어본드 패드와 상기 제2와이어를 봉지하고, 또한 상기 다이본드 패드와, 상기 와이어본드 패드와 상기 제2와이어본드 패드의 양쪽 사이의 간격을 메우고,
    상기 제2와이어본드 패드가, 상기 종방향에 직교하는 횡방향의 폭치수를 갖고, 상기 횡방향의 폭치수가 반도체장치의 횡방향의 폭치수에 동일한 것을 특징을 하는 반도체장치.
  3. 제1반도체장치와 제2반도체장치를 포함한 반도체장치로서, 각각의 반도체장치는,
    표면과 저면을 갖는 와이어본드 패드와,
    표면과 저면을 갖는 다이본드 패드로서, 상기 다이본드 패드와 상기 와이어본드 사이에 간격을 갖도록, 상기 와이어본드 패드에 대하여 실질적으로 평행하고, 또한 상기 와이어본드 패드로부터 종방향에 배치된 상기 다이패드와,
    상기 다이본드 패드의 표면에 탑재된 반도체소자와,
    상기 반도체소자의 제1전극과 상기 와이어본드 패드의 표면을 전기적으로 접속하도록 구성된 와이어와,
    밀봉수지를 구비하고,
    상기 제1반도체장치와 상기 제2반도체장치가, 상기 제1반도체장치와 제2반도체장치 사이에 간격이 형성되도록, 종방향의 어레이로서 상기 종방향으로 배치되고,
    상기 밀봉수지가, 상기 제1반도체장치와 상기 제2반도체장치를 함께 몰드하고, 상기 제1반도체장치와 제2반도체장치 각각의 와이어본드 패드와 다이본드 패드의 저면만이 노출하도록, 상기 와이어본드 패드, 상기 다이본드 패드, 상기 반도체소자 및 와이어를 봉지하고, 상기 제1반도체장치와 제1반도체장치 각각의 상기 다이본드 패드와 상기 와이어본드 패드의 사이 공간을 메우도록 형성되며,
    상기 제1반도체장치와 제2반도체장치 각각의 상기 와이어본드 패드와 상기 다이본드 패드가, 상기 종방향으로 직교하는 횡방향의 폭치수를 갖고, 상기 횡방향의 폭치수가 반도체장치의 횡방향의 폭치수에 동일한 것을 특징으로 하는 반도체장치.
KR1020020002925A 1998-05-12 2002-01-18 반도체 장치 KR100689726B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12889698A JP3862410B2 (ja) 1998-05-12 1998-05-12 半導体装置の製造方法及びその構造
JPJP-P-1998-00128896 1998-05-12
KR1019990007841A KR100345621B1 (ko) 1998-05-12 1999-03-10 반도체 장치의 제조방법 및 그 방법에 사용되는 리드 프레임

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007841A Division KR100345621B1 (ko) 1998-05-12 1999-03-10 반도체 장치의 제조방법 및 그 방법에 사용되는 리드 프레임

Publications (2)

Publication Number Publication Date
KR20020033654A KR20020033654A (ko) 2002-05-07
KR100689726B1 true KR100689726B1 (ko) 2007-03-08

Family

ID=14996039

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019990007841A KR100345621B1 (ko) 1998-05-12 1999-03-10 반도체 장치의 제조방법 및 그 방법에 사용되는 리드 프레임
KR1020020002925A KR100689726B1 (ko) 1998-05-12 2002-01-18 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019990007841A KR100345621B1 (ko) 1998-05-12 1999-03-10 반도체 장치의 제조방법 및 그 방법에 사용되는 리드 프레임

Country Status (4)

Country Link
US (2) US6252306B1 (ko)
JP (1) JP3862410B2 (ko)
KR (2) KR100345621B1 (ko)
TW (1) TW409375B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110884A (ja) * 2000-10-02 2002-04-12 Nitto Denko Corp リードフレーム積層物
AU2003261857A1 (en) * 2003-08-29 2005-03-29 Renesas Technology Corp. Semiconductor device manufacturing method
US7056766B2 (en) * 2003-12-09 2006-06-06 Freescale Semiconductor, Inc. Method of forming land grid array packaged device
US7462317B2 (en) 2004-11-10 2008-12-09 Enpirion, Inc. Method of manufacturing an encapsulated package for a magnetic device
US7426780B2 (en) 2004-11-10 2008-09-23 Enpirion, Inc. Method of manufacturing a power module
US8139362B2 (en) * 2005-10-05 2012-03-20 Enpirion, Inc. Power module with a magnetic device having a conductive clip
US8631560B2 (en) 2005-10-05 2014-01-21 Enpirion, Inc. Method of forming a magnetic device having a conductive clip
US8701272B2 (en) 2005-10-05 2014-04-22 Enpirion, Inc. Method of forming a power module with a magnetic device having a conductive clip
US7688172B2 (en) 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
US7952459B2 (en) 2007-09-10 2011-05-31 Enpirion, Inc. Micromagnetic device and method of forming the same
US7955868B2 (en) 2007-09-10 2011-06-07 Enpirion, Inc. Method of forming a micromagnetic device
US8133529B2 (en) 2007-09-10 2012-03-13 Enpirion, Inc. Method of forming a micromagnetic device
US7920042B2 (en) 2007-09-10 2011-04-05 Enpirion, Inc. Micromagnetic device and method of forming the same
US8018315B2 (en) 2007-09-10 2011-09-13 Enpirion, Inc. Power converter employing a micromagnetic device
US8686698B2 (en) 2008-04-16 2014-04-01 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US9246390B2 (en) 2008-04-16 2016-01-26 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8692532B2 (en) 2008-04-16 2014-04-08 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8541991B2 (en) 2008-04-16 2013-09-24 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8266793B2 (en) 2008-10-02 2012-09-18 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8339802B2 (en) 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8153473B2 (en) 2008-10-02 2012-04-10 Empirion, Inc. Module having a stacked passive element and method of forming the same
US9054086B2 (en) 2008-10-02 2015-06-09 Enpirion, Inc. Module having a stacked passive element and method of forming the same
US9548714B2 (en) 2008-12-29 2017-01-17 Altera Corporation Power converter with a dynamically configurable controller and output filter
US8698463B2 (en) 2008-12-29 2014-04-15 Enpirion, Inc. Power converter with a dynamically configurable controller based on a power conversion mode
US8867295B2 (en) 2010-12-17 2014-10-21 Enpirion, Inc. Power converter for a memory module
JP5549612B2 (ja) * 2011-01-31 2014-07-16 三菱電機株式会社 半導体装置の製造方法
WO2012120568A1 (ja) 2011-03-09 2012-09-13 パナソニック株式会社 半導体装置
US9509217B2 (en) 2015-04-20 2016-11-29 Altera Corporation Asymmetric power flow controller for a power converter and method of operating the same
JP6630390B2 (ja) * 2018-03-29 2020-01-15 アオイ電子株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636145A (en) 1979-08-31 1981-04-09 Hitachi Ltd Thin semiconductor integrated circuit device and its manufacture
JPH0783074B2 (ja) 1985-12-06 1995-09-06 ソニー株式会社 モ−ルドトランジスタ
JPH01145837A (ja) * 1987-12-02 1989-06-07 Toshiba Corp 半導体装置
US5157475A (en) * 1988-07-08 1992-10-20 Oki Electric Industry Co., Ltd. Semiconductor device having a particular conductive lead structure
US5442228A (en) * 1992-04-06 1995-08-15 Motorola, Inc. Monolithic shielded integrated circuit
JPH0621305A (ja) 1992-06-30 1994-01-28 Matsushita Electron Corp 半導体装置
KR100247908B1 (ko) * 1992-12-30 2000-03-15 윤종용 반도체장치
JP2960283B2 (ja) * 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
TW467401U (en) * 1997-03-21 2001-12-01 Rohm Co Ltd Lead frame and the semiconductor device utilizing the lead frame
US6025640A (en) * 1997-07-16 2000-02-15 Dai Nippon Insatsu Kabushiki Kaisha Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
MY118338A (en) * 1998-01-26 2004-10-30 Motorola Semiconductor Sdn Bhd A leadframe, a method of manufacturing a leadframe and a method of packaging an electronic component utilising the leadframe.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法

Also Published As

Publication number Publication date
KR19990087868A (ko) 1999-12-27
US20010041384A1 (en) 2001-11-15
KR20020033654A (ko) 2002-05-07
US6372546B2 (en) 2002-04-16
JP3862410B2 (ja) 2006-12-27
JPH11330313A (ja) 1999-11-30
US6252306B1 (en) 2001-06-26
TW409375B (en) 2000-10-21
KR100345621B1 (ko) 2002-07-27

Similar Documents

Publication Publication Date Title
KR100689726B1 (ko) 반도체 장치
JP7228063B2 (ja) 半導体装置
US6437429B1 (en) Semiconductor package with metal pads
KR101645771B1 (ko) 반도체 장치 및 그 제조 방법
US7741161B2 (en) Method of making integrated circuit package with transparent encapsulant
JP3526731B2 (ja) 半導体装置およびその製造方法
TWI540315B (zh) 壓力感測器及其組裝方法
US9275945B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20030006055A1 (en) Semiconductor package for fixed surface mounting
US20100013069A1 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
EP3440697B1 (en) Flat no-leads package with improved contact leads
JPH11121644A (ja) 個別半導体装置およびその製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100387171B1 (ko) 반도체 장치의 제조방법 및 그 구조
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
KR100692325B1 (ko) 반도체 장치 및 그 제조 방법
JP2013143445A (ja) 半導体装置の製造方法および半導体装置
JP7148220B2 (ja) 半導体パッケージ及びその製造方法
JP2000164759A (ja) プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品
JP2003273309A (ja) リードフレーム及び半導体装置並びにそれらの製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP3938525B2 (ja) 半導体装置の製造方法
JP2001185567A (ja) 半導体装置およびその製造方法
JP4651218B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030829

Effective date: 20051031

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051207

Effective date: 20060818

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060823

Effective date: 20061201

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 13

EXPY Expiration of term