JP5549612B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5549612B2
JP5549612B2 JP2011017877A JP2011017877A JP5549612B2 JP 5549612 B2 JP5549612 B2 JP 5549612B2 JP 2011017877 A JP2011017877 A JP 2011017877A JP 2011017877 A JP2011017877 A JP 2011017877A JP 5549612 B2 JP5549612 B2 JP 5549612B2
Authority
JP
Japan
Prior art keywords
lead frame
resin
semiconductor device
manufacturing
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011017877A
Other languages
English (en)
Other versions
JP2012160517A (ja
Inventor
健 坂本
武敏 鹿野
貢 田中
太志 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011017877A priority Critical patent/JP5549612B2/ja
Priority to US13/213,593 priority patent/US8518751B2/en
Priority to DE102011086312.5A priority patent/DE102011086312B4/de
Priority to CN201110364928.4A priority patent/CN102623360B/zh
Publication of JP2012160517A publication Critical patent/JP2012160517A/ja
Application granted granted Critical
Publication of JP5549612B2 publication Critical patent/JP5549612B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、トランスファーモールドを行う樹脂封止型の半導体装置の製造方法に関する。
リードフレームは順送金型により金属板から打ち抜くことで形成される。その際にリードフレームの側面にカエリ面、破断面、ダレ面が設けられる。この破断面などにより樹脂バリとリードフレームとの密着力が強化されるため、樹脂バリの除去が困難となる。
そこで、ダム部にモールド樹脂と密着性の低い物質を付けて、樹脂バリの除去性を向上させる方法が提案されている（例えば、特許文献１の図１１参照）。しかし、この方法でも樹脂バリを容易に除去できなかった。また、手間とコストがかかり、現実の生産工程には取り込み難いという問題もあった。
これに対して、リードフレームの側面を垂直にシェービング加工することで、カエリ面や破断面を除去する方法が提案されている（例えば、特許文献２参照）。これにより、樹脂バリを容易に除去することができる。
特開平４−１６４３５６号公報 特開平２−２０２０４５号公報
装置の小型化に伴ってリードフレームの端子間の距離（空間距離）が小さくなり、リードフレームの端子間の放電が発生するという問題があった。リードフレームの側面を垂直にシェービング加工する方法でも放電の問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は樹脂バリを容易に除去することができ、かつリードフレームの端子間の放電を抑制することができる半導体装置の製造方法を得るものである。
本発明に係る半導体装置の製造方法は、パッケージ外部領域とパッケージ内部領域を有し、側面の上端にカエリ面が設けられ、前記側面の上端近傍に破断面が設けられたリードフレームを用いる半導体装置の製造方法であって、前記パッケージ外部領域において前記リードフレームの前記側面の前記上端を面取り加工する工程と、前記パッケージ内部領域において前記リードフレーム上に半導体素子を搭載して樹脂で封止する工程と、面取り加工及び樹脂封止の後に、前記パッケージ外部領域において前記リードフレームの前記側面に設けられた樹脂バリを除去する工程とを備え、前記樹脂で封止する際にモールド金型を用い、前記モールド金型により前記面取り加工も同時に行うことを特徴とする。
本発明により、樹脂バリを容易に除去することができ、かつリードフレームの端子間の放電を抑制することができる。
本発明の実施の形態１で用いるリードフレームを示す上面図である。 図１のリードフレームのリード端子を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための上面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための上面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 リード端子間の最短距離に位置するリード端子の側面の面積を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の変形例１を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法の変形例２を説明するための断面図である。 本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態３に係る半導体装置の製造方法を説明するための上面図である。 図１１の一部を拡大した断面図である。 本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法について図面を参照して説明する。図１は、本発明の実施の形態１で用いるリードフレームを示す上面図である。リードフレーム１は、ダイパッド２と、リード端子３と、タイバー４とを有する。リードフレーム１の領域は、後の工程で樹脂封止されないパッケージ外部領域５と、後の工程で樹脂封止されるパッケージ内部領域６とに分けられる。
図２は、図１のリードフレームのリード端子を示す断面図である。リードフレーム１は順送金型により金属板から打ち抜くことで形成される。その際にリードフレーム１の側面の上端にカエリ面７が設けられ、側面の上端近傍に破断面８が設けられ、側面の下端にダレ面９が設けられる。リードフレーム１の側面において、せん断面がフレーム厚に対して約７０％、破断面８がフレーム厚に対して約３０％である。
図３，６は、本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。図４，５は、本発明の実施の形態１に係る半導体装置の製造方法を説明するための上面図である。
まず、図３に示すように、パッケージ外部領域５においてリードフレーム１のカエリ面７と破断面８が設けられた部分を面取り加工（Ｃ面加工）する。ただし、パッケージ内部領域６ではカエリ面７、破断面８、及びダレ面９を残したままにする。
面取り加工可能な角度θは３°〜８７°である。ただし、面取り加工が最も容易にできる角度θは４５°である。具体的な面取り加工の方法として、リード金型によるリードフレーム１の角部のカット、リード金型のクランプ圧によるリードフレーム１の角部の変形、シェービング、やすりによる研削などがある。
次に、図４に示すように、パッケージ内部領域６においてリードフレーム１のダイパッド２上に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やダイオードなどの半導体素子１０を半田により搭載する。そして、ワイヤ１１により半導体素子１０とリード端子３を接続する。その後、図５及び図６に示すように、半導体素子１０及びワイヤ１１をモールド樹脂１２で封止する。この際に、パッケージ外部領域５においてリードフレーム１の側面に樹脂バリ１３が設けられる。
次に、アルカリ溶液中での電解剥離や高圧の水を噴射することにより、樹脂バリ１３を除去する。以上の構成により本実施の形態に係る半導体装置が製造される。
上述のように本実施の形態では、パッケージ外部領域５においてリードフレーム１のカエリ面７と破断面８が設けられた部分を面取り加工する。これにより、樹脂バリ１３の引っ掛かり起点が無くなるため、樹脂バリ１３を電解バリ取りや水圧バリ取りで容易に除去することができる。従って、リード端子３の成形性を向上させ、外装半田めっきの不着部を低減することができる。
また、パッケージ内部領域６でカエリ面７等を残したままの状態にすることにより、モールド樹脂１２の引っ掛かり性や密着性が向上して、リードフレーム１とモールド樹脂１２との界面を起点とする樹脂クラックや剥離を抑制することができる。
また、図７は、リード端子間の最短距離に位置するリード端子の側面の面積を説明するための断面図である。図面上側が実施の形態１、図面下側が比較例である。実施の形態１では面取り加工を行っているが、比較例では面取り加工を行っていない。面積Ｓは、リード端子３間の最短距離に位置するリード端子３の側面の面積である。実施の形態１では面積Ｓを比較例よりも減少することができる。従って、リード端子３間の距離を狭くしても、リード端子３間の放電を抑制することができる。このため、装置を小型化することができる。
図８は、本発明の実施の形態１に係る半導体装置の製造方法の変形例１を説明するための断面図である。面取り加工精度が悪いと、面取り加工後に破断面８が残る場合がある。この場合でも、破断面８の残存する側面の上下方向の幅Ｗをフレーム厚Ｔの１０％以下にすれば、樹脂バリ１３を次工程で容易に除去することができる。
図９は、本発明の実施の形態１に係る半導体装置の製造方法の変形例２を説明するための断面図である。モールド樹脂１２で封止した後に、リードフレーム１のカエリ面７と破断面８が設けられた部分を面取り加工してもよい。樹脂バリ１３のリードフレーム１と強く密着している部分を面取り加工で除去することにより、残りの樹脂バリ１３を次工程で容易に除去することができる。
実施の形態２．
図１０は、本発明の実施の形態２に係る半導体装置の製造方法を説明するための断面図である。本実施の形態では、パッケージ外部領域５においてリードフレーム１のダレ面９が設けられた部分も面取り加工する。これにより、リード端子３間の最短距離に位置するリード端子３の側面の面積を実施の形態１よりも減少することができる。従って、リード端子３間の放電を更に抑制することができる。
実施の形態３．
図１１は本発明の実施の形態３に係る半導体装置の製造方法を説明するための上面図であり、図１２はその一部を拡大した断面図である。
モールド樹脂１２で封止する際に、モールド金型である上金型１４と下金型１５を用いる。まず、リードフレーム１を下金型１５上に置く。次に、リードフレーム１を上金型１４と下金型１５で挟み込む。このモールド金型クランプ時に、上金型１４の突起部１６をリードフレーム１の角部に押し付けて角部を変形させることで、面取り加工を同時に行う。その後、ランナーゲート１７から上金型１４と下金型１５の間にモールド樹脂１２を注入する。
このように樹脂封止と同時に面取り加工を行うことで間材・工数・時間を削減できるため、加工コストを低減することができる。ただし、本実施の形態を実行するためには、半導体素子１０への影響がないこと、リードフレーム１の位置合わせが十分であること、及び突起部１６による面取り加工が容易であることが必要である。
実施の形態４．
図１３は、本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。実施の形態１〜３と同様に面取り加工及び樹脂止した後に、リードフレーム１の側面に樹脂バリ１３が設けられた部分を曲げ加工する。これにより、リードフレーム１の側面に付着した樹脂バリ１３に応力が発生するため、樹脂バリ１３の除去が容易となる。
１ リードフレーム
５ パッケージ外部領域
６ パッケージ内部領域
７ カエリ面
８ 破断面
９ ダレ面
１０ 半導体素子
１２ モールド樹脂（樹脂）
１３ 樹脂バリ
１４ 上金型（モールド金型）
１５ 下金型（モールド金型）

Claims (3)

  1. パッケージ外部領域とパッケージ内部領域を有し、側面の上端にカエリ面が設けられ、前記側面の上端近傍に破断面が設けられたリードフレームを用いる半導体装置の製造方法であって、
    前記パッケージ外部領域において前記リードフレームの前記側面の前記上端を面取り加工する工程と、
    前記パッケージ内部領域において前記リードフレーム上に半導体素子を搭載して樹脂で封止する工程と、
    面取り加工及び樹脂封止の後に、前記パッケージ外部領域において前記リードフレームの前記側面に設けられた樹脂バリを除去する工程とを備え、
    前記樹脂で封止する際にモールド金型を用い、
    前記モールド金型により前記面取り加工も同時に行うことを特徴とする半導体装置の製造方法。
  2. 前記リードフレームの前記側面の下端を面取り加工する工程を更に備えることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記面取り加工し、前記樹脂で封止した後に、前記リードフレームの前記側面に前記樹脂バリが設けられた部分を曲げ加工することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
JP2011017877A 2011-01-31 2011-01-31 半導体装置の製造方法 Expired - Fee Related JP5549612B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011017877A JP5549612B2 (ja) 2011-01-31 2011-01-31 半導体装置の製造方法
US13/213,593 US8518751B2 (en) 2011-01-31 2011-08-19 Method for manufacturing semiconductor device including removing a resin burr
DE102011086312.5A DE102011086312B4 (de) 2011-01-31 2011-11-14 Verfahren zum Herstellen einer Halbleitervorrichtung
CN201110364928.4A CN102623360B (zh) 2011-01-31 2011-11-17 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011017877A JP5549612B2 (ja) 2011-01-31 2011-01-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012160517A JP2012160517A (ja) 2012-08-23
JP5549612B2 true JP5549612B2 (ja) 2014-07-16

Family

ID=46511491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011017877A Expired - Fee Related JP5549612B2 (ja) 2011-01-31 2011-01-31 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8518751B2 (ja)
JP (1) JP5549612B2 (ja)
CN (1) CN102623360B (ja)
DE (1) DE102011086312B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6597393B2 (ja) * 2016-02-29 2019-10-30 住友電装株式会社 樹脂成形品とその製造方法
US11152275B2 (en) 2016-03-07 2021-10-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
WO2017168537A1 (ja) * 2016-03-29 2017-10-05 三菱電機株式会社 樹脂封止型電力半導体装置の製造方法
EP3471220A1 (en) * 2017-10-16 2019-04-17 TE Connectivity Germany GmbH Bent electric contact element with chamfered edges and method for its manufacture
US11543466B2 (en) 2018-03-24 2023-01-03 Melexis Technologies Sa Magnetic sensor component and assembly
EP3544394A1 (en) 2018-03-24 2019-09-25 Melexis Technologies SA Integrated circuit lead frame design and method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123047A (ja) * 1983-12-07 1985-07-01 Toshiba Corp 半導体装置
JPS60261163A (ja) * 1984-06-07 1985-12-24 Shinko Electric Ind Co Ltd リードフレームの製造方法
JPS62198143A (ja) * 1986-02-26 1987-09-01 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPS62247553A (ja) * 1986-04-18 1987-10-28 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63151056A (ja) 1986-12-16 1988-06-23 Matsushita Electronics Corp リ−ドフレ−ムの製造方法
JPS63197363A (ja) 1987-02-12 1988-08-16 Goto Seisakusho:Kk 半導体装置の製造方法
JP2606736B2 (ja) * 1989-01-31 1997-05-07 株式会社三井ハイテック リードフレームの製造方法
JPH03275224A (ja) 1990-03-23 1991-12-05 Hitachi Cable Ltd 順送金型によるリードフレームの打抜き加工方法
JPH0442565A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 半導体パッケージ
JPH04164356A (ja) 1990-10-29 1992-06-10 Nec Corp リードフレーム
JPH06291244A (ja) * 1993-03-31 1994-10-18 Kawasaki Steel Corp リードフレームおよび半導体装置
US5637914A (en) 1994-05-16 1997-06-10 Hitachi, Ltd. Lead frame and semiconductor device encapsulated by resin
GB2296992A (en) * 1995-01-05 1996-07-17 Int Rectifier Co Ltd Electrode configurations in surface-mounted devices
JPH09276952A (ja) 1996-04-15 1997-10-28 Apic Yamada Kk リードフレーム打ち抜き用プレス加工金型
US5886397A (en) * 1996-09-05 1999-03-23 International Rectifier Corporation Crushable bead on lead finger side surface to improve moldability
DE19736895A1 (de) 1996-09-05 1998-04-16 Int Rectifier Corp Gehäuse für Halbleiterbauteile
US5939775A (en) 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
JP3862410B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof

Also Published As

Publication number Publication date
US8518751B2 (en) 2013-08-27
CN102623360B (zh) 2014-10-22
JP2012160517A (ja) 2012-08-23
CN102623360A (zh) 2012-08-01
DE102011086312A1 (de) 2012-08-02
US20120196405A1 (en) 2012-08-02
DE102011086312B4 (de) 2016-03-24

Similar Documents

Publication Publication Date Title
JP5549612B2 (ja) 半導体装置の製造方法
JP6773197B2 (ja) リードフレームおよびその製造方法
CN105655318B (zh) 半导体装置及其制造方法
JP2008091527A (ja) 半導体装置の製造方法
US8859338B2 (en) Method of manufacturing a semiconductor device and semiconductor device
CN104681528A (zh) 停止集成电路引线成品上树脂溢出和模具溢料的方法和设备
JP2011091330A (ja) 樹脂封止型半導体装置及びその製造方法
JP5976557B2 (ja) モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
WO2018088080A1 (ja) 半導体装置およびその製造方法
US20170148709A1 (en) Lead frame and method for manufacturing semiconductor device
JP6338406B2 (ja) 半導体装置の製造方法
JP2010147162A (ja) 半導体装置
JP6549003B2 (ja) 半導体装置
JP4180352B2 (ja) プリモールドパッケージ用リードフレーム及びプリモールドパッケージの製造方法
TWI689063B (zh) 半導體裝置及其製造方法
JP2015126225A (ja) 半導体装置の製造方法
JP7057727B2 (ja) リードフレームおよび半導体装置
JP2010056371A (ja) 樹脂封止型半導体装置とその製造方法
JP2012146704A (ja) 半導体装置、リードフレーム、及び半導体装置の製造方法
JP2014167977A (ja) 半導体装置の製造方法
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
JP2008258541A (ja) 半導体装置及びその製造方法
KR100832405B1 (ko) 리드 프레임의 타이 바 및 타이 바 절단장치
JP6332053B2 (ja) 半導体装置及びその製造方法
JP5772306B2 (ja) モールドパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140505

R150 Certificate of patent or registration of utility model

Ref document number: 5549612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees