CN105655318B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN105655318B
CN105655318B CN201510764946.XA CN201510764946A CN105655318B CN 105655318 B CN105655318 B CN 105655318B CN 201510764946 A CN201510764946 A CN 201510764946A CN 105655318 B CN105655318 B CN 105655318B
Authority
CN
China
Prior art keywords
resin
terminal
internal terminal
internal
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510764946.XA
Other languages
English (en)
Other versions
CN105655318A (zh
Inventor
泷泽直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105655318A publication Critical patent/CN105655318A/zh
Application granted granted Critical
Publication of CN105655318B publication Critical patent/CN105655318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明提供一种在具备由外部端子(12)和与该外部端子的连接部(40)连接的内部端子(11)构成的外部输出端子的半导体装置中，在切开该内部端子和端子连结部时，抑制了在内部端子下产生间隙的半导体装置及其制造方法。通过在内部端子(11)的前端(11a)附近形成与水平树脂部(14)相连的树脂固定部(18)，在切断内部端子(11)和端子连结部(21)时，能够抑制在内部端子(11)下方产生间隙。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法。
背景技术
图20A和图20B为现有的IGBT模块900的结构图。图20A为俯视图。图20B为在图20A的X-X线位置剖切的截面图。在此，未显示上部的盖和填充于内部的凝胶。
IGBT模块900具备散热板51、在散热板51上以焊料52固定的绝缘基板53以及在绝缘基板53上以焊料54固定的半导体元件55。另外，具备在散热板51上以粘接剂56固定的插入端子壳体57、和固定于插入端子壳体57、半导体元件55以及绝缘基板53的键合线58。插入端子壳体57由树脂壳体59和外部输出端子60构成。外部输出端子60由内部端子61(内部引线)和与内部端子61呈直角地连接的外部端子62(外部引线)构成。树脂壳体59的内壁59a成为L状，树脂壳体59由上侧的垂直树脂部63(以下，仅称为垂直树脂部)和与之相连的水平树脂部64以及下侧的垂直树脂部65构成。外部端子62露出前端而被插入于垂直树脂部63，内部端子61以将表面露出的方式被埋设到形成于水平树脂部64的槽66。虽然优选内部端子61的前端61a和水平树脂部64的侧壁64a没有阶梯差而为平坦状态，但也可以有阶梯差。在该露出的内部端子61的表面61b通过超声波键合来接合成为布线的键合线58。另外，散热板51通过粘接剂56固定于下侧的垂直树脂部65。
插入端子壳体57是在金属模具配置引线框架70，通过注射模塑成型使引线框架70插入到树脂壳体59，并切掉不需要的端子连结部71而形成。该端子连结部71是连结内部端子61的部分。
图21A和图21B是示出从引线框架70切掉端子连结部71的状态的说明图。图21A和图21B是图20B的B部的放大图。图21A是切掉前的图。图21B是切掉后的图。
在上部支撑体85施加朝向下方的加压力FP，通过上部支撑体85和下部支撑体87夹住引线框架70和水平树脂部64。接下来，使切割刀片86朝向上方在G方向移动，从引线框架70切掉从树脂壳体59和固定于引线框架70的树脂壳体59的水平树脂部64突出的端子连结部71。由于切割刀片86的定位是以水平树脂部64的侧壁64a为基准介由下部支撑体87而进行的，因此使系杆切割(tie-bar cut)的切割刀片86从下方向上方在G方向移动，与使之从上方向下方移动的情况相比，能够缩短内部端子61的前端61a(切断部位V)与水平树脂部64的侧壁64a之间的距离J1。进一步，优选以上部支撑体85按压平坦的内部端子61的表面61b。应予说明，将切断端子连结部的动作称为系杆切割。
另外，在专利文献1中记载了以下结构，即，在将键合线超声波接合到构成插入端子壳体的内部端子时，防止在使焊接器移动时牵拉键合线而使内部端子移动，或内部端子从树脂壳体向上翘起而引起超声波键合缺陷等的结构。
现有技术文献
专利文献
专利文献1：日本特开2000-332179号公报
发明内容
技术问题
图22为在由上部支撑体85施加的加压力FP不充分的状态下进行系杆切割时的图。加压力FP不充分的状态是指上部支撑体85虽然与内部端子61接触但加压力FP小的情况。在由上部支撑体85施加的加压力FP不充分的情况下，通过切割刀片86引起的向上提升的力使上部支撑体85向上方的E方向提升，从而导致内部端子61变形。并且，会出现内部端子61的前端61a附近从水平树脂部64剥离，在超声波键合部位的内部端子61下方产生10μm左右的间隙T的情况。
图23为在图22的状态下，对内部端子进行引线键合时的说明图。
当内部端子下方存在间隙T时，由于超声波键合时的引线负重F(介由头部90，引线58按压内部端子61的力)不能充分地施加至内部端子61，超声波振动未传达至内部端子61，因此引线接合性降低。由于引线接合性的降低使产品寿命降低，所以需要在内部端子61方下不产生间隙T。
另外，在专利文献1中记载了防止在键合时的内部端子的移动的对策，即用树脂覆盖内部端子的前端，并将内部端子固定于树脂壳体，以防止内部端子移动。这是在切断内部端子和端子连结部的边界部后，将内部端子固定于树脂壳体的情况。因此，针对在将内部端子固定于树脂壳体后从内部端子切掉端子连结部的工序中在内部端子下产生间隙的问题，没有任何记载。
本发明的目的在于，提供一种解决上述问题，在切开内部端子和端子连结部时抑制内部端子下方的间隙的产生的半导体装置及其制造方法。
技术方案
为了达成上述目的，本发明为在具有端子壳体的半导体装置中，具备：外部输出端子，由外部端子和与该外部端子的连接部连接的内部端子构成；上侧的垂直树脂部，固定有上述外部端子；水平树脂部，与该上侧的垂直树脂部连接，并在槽内埋设上述内部端子；和下侧的垂直树脂部，与该水平树脂部连接，并且构成为上述内部端子的上表面的一部分被与上述水平树脂部连接的树脂固定部覆盖，并且与上述连接部侧相反一侧的内部端子的长边方向的前端面是露出的切断面。
另外，优选从上述内部端子的上述前端面朝向上述连接部侧配置有L状阶梯部，在上述L状阶梯部配置有上述树脂固定部，上述内部端子的露出的上表面与上述树脂固定部的上表面平坦地连接。
另外，优选从上述内部端子的前端面朝向上述外部端子配置有L状阶梯部，在上述L状阶梯部配置有上述树脂固定部，上述树脂固定部的上表面比上述内部端子的露出的上表面突出。
另外，优选在上述内部端子的短边方向配置有凹部，在上述凹部配置有上述树脂固定部，上述内部端子的露出的上表面和上述树脂固定部的上表面平坦地连接。
另外，优选在上述内部端子配置有凹部，在上述凹部配置有上述树脂固定部，上述树脂固定部的上表面比上述内部端子的露出的上表面突出。
另外，优选上述内部端子的露出的上表面平坦，在上述内部端子上表面配置有上述树脂固定部。
另外，是在上述半导体装置的制造方法中，包括将具有与上述外部输出端子的上述内部端子连接的端子连结部的引线框架配置于金属模具的工序；向上述金属模具中注入液状的树脂，使该液状的树脂固化，而形成具有树脂固定部的引线框架结构体的工序；从上述金属模具取出上述引线框架结构体的工序；以及切断上述端子连结部，形成端子壳体的工序的制造方法。
另外，设置为以下制造方法：形成与上述内部端子和上述端子连结部连续的一个凹部，以成为上述树脂固定部的树脂填充上述凹部，并将填充于上述凹部的上述树脂和上述凹部下的上述引线框架同时切断。
另外，设置为以下制造方法：在上述内部端子的短边方向形成凹部，以成为上述树脂固定部的树脂填充上述凹部，并将未形成上述凹部的上述端子连结部侧的引线框架切断。
另外，设置为以下制造方法：在连接上述内部端子和上述端子连结部的平坦的部位的上表面形成成为上述树脂固定部的树脂，然后将上述树脂和上述树脂下方的上述引线框架同时切断。
另外，设置为以下制造方法：在上述内部端子的平坦的上表面，在短边方向形成成为上述树脂固定部的树脂，并将未形成上述树脂的上述端子连结部侧的引线框架切断。
发明效果
根据本发明，能够在切分内部端子和端子连结部时抑制内部端子下方的间隙的产生。
附图说明
图1A和图1B为本发明的第一实施方式的半导体装置100的制造工序图。
图2为继续图1A和图1B的制造工序图。
图3为继续图2的制造工序图。
图4为继续图3的制造工序图。
图5A和图5B为继续图4的制造工序图。
图6A至图6C为继续图5A和图5B的制造工序图。
图7为由上部支撑体施加的加压不充分的状态的说明图。
图8A和图8B为本发明的第二实施方式的半导体装置300的制造工序图。
图9为本发明的第三实施方式的半导体装置400的制造工序图。
图10为系杆切割装置800的结构图。
图11A和图11B为本发明的第一种半导体装置100的结构图，图11A为俯视图，图11B为在图11A的X-X线位置剖切的截面图。
图12A至图12C为本发明的第一种半导体装置100的结构图，图12A为图11A的A部放大平面图，图12B为图11B的A部放大截面图，图12C为从箭头B观察图12B的放大立体图。
图13A和图13B为本发明的第二种半导体装置200的结构图。图13A为俯视图，图13B为在图13A的X-X线位置剖切的截面图。
图14A和图14B为本发明的第三种半导体装置300的结构图。图14A为俯视图，图14B为在图14A的X-X线位置剖切的截面图。
图15A至图15C为示出图14A和图14B的变形例的截面图，图15A中凹部的形状为三角形，图15B中凹部的形状为梯形，图15C中凹部的形状为半圆形。
图16A和图16B为本发明的第四种半导体装置400的结构图。图16A为俯视图，图16B为在图16A的X-X线位置剖切的截面图。
图17A和图17B为本发明的第五种半导体装置500的结构图。图17A为俯视图，图17B为在图17A的X-X线位置剖切的截面图。
图18A和图18B为本发明的第六种半导体装置600的结构图。图18A为俯视图，图18B为在图18A的X-X线位置剖切的截面图。
图19A和图19B为本发明的第七种半导体装置700的结构图。图19A为俯视图，图19B为在图19A的X-X线位置剖切的截面图。
图20A和图20B为现有的IGBT模块900的结构图。
图21A和图21B为示出从引线框架切掉端子连结部的状态的说明图。
图22为在由上部支撑体施加的加压力FP不充分的状态下进行系杆切割时的图。
图23为在图22的状态下，对内部端子进行引线键合时的说明图。
符号的说明
1 散热板
2 焊料
3 绝缘基板
4 焊料
5 半导体元件
6 粘接剂
7 插入端子壳体
8 键合线
9 树脂壳体
9a 树脂壳体的内壁
10 外部输出端子
11 内部端子
11a 内部端子的前端
11b 内部端子的表面
12 外部端子
12a 外部端子的前端
13 上侧的垂直树脂部
14 水平树脂部
14a 水平树脂部的前端
14b 水平树脂部的表面
15 下侧的垂直树脂部
16 槽
17 L状阶梯部
18 树脂固定部
18a 树脂固定部的侧壁
18b 树脂固定部的上表面
20 引线框架
21 端子连结部
21a 贯穿孔
22、26、27、28 凹部
22a 端部
23 金属模具
24 上部金属模具
25 下部金属模具
26a 凹部26的前端
29 注入口
30 树脂液
31 引线框架结构体
33 凹部
35 上部支撑体
35a 上部支撑体的侧壁
36 切割刀片
37 下部支撑体
37a 下部支撑体的侧壁
40 连接部
100～700 本发明的半导体装置
800 系杆切割装置
V 切断部位
FP 加压力
具体实施方式
(实施方式)
图1A～图6C为示出本发明第一实施方式的半导体装置100的制造方法的，以工序顺序示出的制造工序图。在此，对插入端子壳体7的形成方法进行说明，()内的数字表示工序序号。
(1)准备图1A和图1B所示的引线框架20。图1A和图1B是引线框架20的结构图。图1A为平面图。图1B为在图1A的X-X线位置剖切的截面图。引线框架20具备外部端子12、内部端子11和连接上述内部端子11的端子连结部21。上述外部端子12和上述内部端子11通过连接部40连接。从内部端子11朝向端子连结部21，以夹着系杆切割的切断部位V的方式形成有凹部22。如图12B所示，该凹部22成为L状阶梯部17，切断部位V成为内部端子11的前端11a。另外，凹部22通过冲压加工等形成。当然，也可以使用在滚轧机设置凸部，使用由该滚轧机进行压延而形成了凹部的板材(通常称为异形条材(deformed material)的板材)。引线框架20的材质例如为铜，表面例如实施镀镍。然而如果为常用的材料，并不限于此。另外，内部端子11的宽度Z1为3mm左右，厚度R1为1mm左右，凹部22的厚度R2为从0.1至0.7mm，优选从0.4至0.6mm。另外，R2相对于R1的比(R2/R1)为从0.1至0.7，优选从0.4至0.6。在该范围内，能够更有效地抑制系杆切割时的内部端子的变形。另外，构成引线框架20的端子连结部21为通过系杆切割而切掉的不要部分。也可以在该端子连结部21形成多个贯穿孔21a。该贯穿孔21a是在由平板形成引线框架20时形成的。上述贯穿孔21a用于引线框架的搬送和/或定位。
接下来，准备图2中示出的树脂成型用的金属模具23。图2为截面图。金属模具23由上部金属模具24和下部金属模具25构成。在下部金属模具25中，形成有供外部端子12插入的凹部26，还形成有埋设内部端子11、端子连结部21以及凹部22的凹部27。在上部金属模具24形成有用于形成水平树脂部14和下侧的垂直树脂部15的凹部28。在此，上述水平树脂部14和下侧的垂直树脂部15示出于图6A至图6C。上部金属模具24的注入口29用于将树脂液30浇注成型。
(2)在图3中，将引线框架20载置于下部金属模具25，之后，将上部金属模具24载置到下部金属模具25上。引线框架20的相对于下部金属模具25的定位，通过使形成于下部金属模具25的凹部27与引线框架20的端子连结部21相配合而进行。另外，外部端子12的前端12a与下部金属模具25的凹部26的前端26a相配合，被作为定位而利用。图3为将引线框架20配置于金属模具23时的结构图。
(3)在图4中，从注入口29将树脂液30注入到金属模具，在温度为200℃左右使树脂液30固化而形成树脂壳体9。图4为使树脂液30固化时的说明图。作为树脂液30，例如使用PPS(聚苯硫醚)树脂等。
(4)在图5A和图5B中，从上述金属模具23取出形成有树脂壳体9的引线框架20(以下，称为引线框架结构体31)。图5A和图5B为从金属模具23取出了引线框架结构体31的图。图5A为平面图。图5B为在图5A的X-X线位置剖切的截面图。以虚线表示的切断部位V设置于内部端子11和端子连结部21之间的引线框架20的凹部22。在该凹部22埋设有成为树脂固定部18的树脂39。应予说明，如图12A至图12C等所示，优选内部端子11的表面11b与水平树脂部14的表面14b为相同高度。但是，上述内部端子11的表面11b也可以比水平树脂部14的表面14b高或者低。
(5)在图6A至图6C中，在成为与从树脂壳体9露出的上述端子连结部21连接的内部端子11的前端11a的虚线V的位置切断，从而从引线框架结构体31形成插入端子壳体7。切断通过系杆切割进行。系杆切割是指内部端子11与端子连结部21(参考图5A和图5B)在多个部位相连，将该多个连接部位(系杆)同时切断的情况。
由上部支撑体35向P方向按压内部端子11。将该按压力设为FP。优选上部支撑体35的侧面35a被配置于水平树脂部14的前端14a附近上方，接近由系杆切割的切割刀片36进行切断的部位V而配置。应予说明，在上述切割刀片使用了高速钢和/或碳化钨等的超硬合金。
切断主要通过切割刀片36的剪切应力进行。但是，由于具有树脂固定部18，因此能够使引线框架20的切断部位V附近虽然受到来自切割刀片36的向上方的力但不向上翘起。系杆切割通过使切割刀片36从水平树脂部14的背面向正面方向，沿下部支撑体37的侧壁37a向G方向移动而进行。上述下部支撑体37能够改变位置，并且能够改变从下部支撑体37的侧壁37a到水平树脂部的前端14a的距离。通过以下部支撑体37的侧壁37a为基准对切割刀片36进行定位，从而能够缩小后述的图12B所示的距离J。距离J是从切断部位V至水平树脂部的前端14a为止的距离。并且，通过缩小从下部支撑体37的侧壁37a至水平树脂部的前端14a的距离，从而能够缩小距离J。
另外，图6A至图6C是示出系杆切割的状态的说明图。图6A为系杆切割前的截面图。图6B为系杆切割后的截面图。图6C为系杆切割后的插入端子壳体7的平面图。下部支撑体37用作载置引线框架结构体31的树脂壳体9的支撑台，并用于切割刀片36的定位。另外，也有将整体上下颠倒，使切割刀片36从上方向下方移动进行切断的情况。在该情况下，将内部端子11的表面11b载置在位于下侧的上述的上部支撑体35。
在上述的工序(5)中，通过在薄的部位(凹部22)从内部端子11的前端11a朝向内侧配置成为树脂固定部18的树脂39，从而使内部端子11被该树脂39固定。因此，在系杆切割时，即使上部支撑体35的加压力FP不充分，也能抑制在内部端子11下方产生间隙。其结果为，能够提高引线接合性。应予说明，本制造方法也能够适用于制造图13A和图13B所示的半导体装置200的情况等。
另外，在树脂固定部18的牵拉强度充分的情况下，不需要通过上部支撑体35以充分的加压力FP按压内部端子11，极端的情况如图7所示，即使空出有间隙M也可以。在由上部支撑体35对引线框架的多个成为内部端子的部位同时进行按压时，加压力FP之间产生偏差，极端的情况是有可能出现间隙M。在该情况下，以树脂39按压内部端子11，防止由切割刀片36使内部端子11向上翘起。在该情况下的上部支撑体35的作用主要为，接收并阻止切断时的系杆切割的切割刀片36向上方的G方向移动时的力，以防止引线框架结构体31从下部支撑体37向上翘起。因此，在具有将引线框架结构体31固定于下部支撑体37的作用的情况下，不需要上部支撑体35。
图8A和图8B为本发明的第二实施方式的半导体装置300的制造工序图。图8A和图8B为示出内部端子11的切断的状态的说明图。在此，上述半导体装置300示出于图14A和图14B。
与第一实施方式的区别点为：在工序(1)中，将凹部22设置在相对于内部端子11的前端11a更靠近上述连接部40侧的部位。在图8A和图8B所示的工序(5)中，在未形成凹部22的内部端子11的前端11a、且没有树脂固定部18的部位进行切断。将上述凹部22的靠近上述内部端子11的前端11a侧的端部作为22a。
为了对抗切断的力，防止引线框架结构体31从下部支撑体37向上翘起，从上述前端11a至凹部22的22a为止的距离优选为从0.1mm至3mm，更优选为从0.1mm至1mm。这是因为当从上述前端11a至凹部22的22a位置的距离短时，能够减小切断的力的弯曲力矩。由于设置有树脂固定部18，因此与现有的半导体装置相比，能够大幅度地抑制间隙的产生。另外，由于仅切断引线框架20，因此具有易于切断的优点。
图9为本发明的第三实施方式的半导体装置400的制造工序图。上述半导体装置400示出于图16A和图16B。图9为下部金属模具25的平面图。
与第一实施方式的区别点为：在工序(1)中，在下部金属模具25从内部端子11的前端11a附近到端子连结部21为止设置填充成为树脂固定部18的凹部33。以与凹部22对应的方式形成凹部33。在该情况下，形成该树脂固定部18的树脂从内部端子11的表面11b突出。该从内部端子11的表面11b突出的高度越高，越能抵抗切断的力。然而，如果过高，则成为键合引线的障碍，或者出现难以通过上部支撑体对内部端子进行按压等缺陷，所以优选高度为从0.1mm至5mm，更优选为从1mm至2mm。
作为切断面，是露出并能观察到树脂固定部18、水平树脂部14和内部端子11各自的侧面的面。完成品为图16A和图16B的半导体装置400。应予说明，本实施例也适用于制造图17A和图17B的半导体装置500的情况等。另外，当制造半导体装置600、700时，使用在引线框架20不形成L状阶梯部17的部件。
以下针对作为半导体装置100～700的制造装置的系杆切割装置800进行说明。图10为系杆切割装置800的结构图。系杆切割装置800具备按压以虚线表示的水平树脂部14的下部的下部支撑体37、按压水平树脂部14的正面侧的上部支撑体35、和沿着下部支撑体37的侧壁37a而移动的系杆切割的切割刀片36。另外，虽然没有图示，但具备用于对各部件35、37以及切割刀片36进行定位的定位机构，以及使它们各自移动的移动机构。
使用该制造装置800对系杆切割的顺序进行说明。将构成引线框架结构体31的树脂壳体9的水平树脂部14的下表面载置于下部支撑体37上。接下来，将上部支撑体35沿N方向向下方移动，并载置于具有相同高度的内部端子11的表面11b和水平树脂部14的表面14b。应予说明，上述内部端子11的表面11b和水平树脂部14的表面14b也可以不具有相同高度。在上述内部端子11的表面11b高的情况下，在上述内部端子11的表面11b载置上部支撑体35。接下来，用上部支撑体35和下部支撑体37夹住构成引线框架结构体31的水平树脂部14和内部端子11，由上部支撑体35对引线框架结构体31的内部端子11进行加压。接下来，使切割刀片36沿下部支撑体37的侧壁37a朝向G方向移动，切断引线框架。切开内部端子11和端子连结部21，形成插入端子壳体7。
对使用上述实施方式说明的制造方法制造而成的半导体装置进行说明。
图11A至图11B以及图12A至图12C为本发明的第一种半导体装置100的结构图。图11A为俯视图。图11B为在图11A的X-X线位置剖切的截面图。图12A至图12C为图11A以及图11B的A部放大图。图12A为图11A的A部放大平面图，图12B为图11B的A部放大平截面图，图12C为从箭头B观察图12B的放大立体图。应予说明，图12B为在图12C的Y-Y线位置剖切的截面图。在此，在图11A至图11B中未图示上部的盖和填充于内部的凝胶。
该半导体装置100具备散热板1、在散热板1上以焊料2进行了固定的绝缘基板3、和在绝缘基板3上以焊料4固定的半导体元件5。具备在散热板1上以粘接剂6固定的插入端子壳体7和固定于插入端子壳体7、半导体元件5和绝缘基板3等的键合线8。绝缘基板3由绝缘板、绝缘板背面的导电层、和绝缘板正面的电路布线层构成。另外，插入端子壳体7由树脂壳体9和外部输出端子10构成。外部输出端子10由内部端子11和与内部端子11呈直角地连接的外部端子12构成。树脂壳体9的内部9a成为L状，树脂壳体9由上侧的垂直树脂部13(以下仅称为垂直树脂部)和与之相连的水平树脂部14以及下侧的垂直树脂部15构成。
如图12B所示，水平树脂部14的表面14b的长度Q例如为3mm左右。在垂直树脂部13插入有外部端子12，在水平树脂部14形成有槽16，在该槽16埋设有露出表面11b的内部端子11。优选使内部端子11的表面11b与水平树脂部14的表面14b平齐。但是，上述内部端子11的表面11b也可以比水平树脂部14的表面14b高或者低。上述散热板1以粘接剂6固定于下侧的垂直树脂部15。另外，从水平树脂部14的前端14a到内部端子11的前端11a位置的距离J优选为从0.1mm至2mm，更优选为从0.1mm至0.5mm。该距离J依赖于以水平树脂部14的前端14a为基准的切割刀片36(参考图6A至图6C)的定位精度，如果定位精度高则能够变小。理想的距离J为零。
在内部端子11的前端11a附近的上部，从前端11a朝向上述连接部40而形成椅子型的阶梯差。该阶梯差为形成于内部端子11的L状阶梯部17，在L状阶梯部17填充有树脂。该填充的树脂与构成两侧的树脂壳体9的水平树脂部14相连成为树脂固定部18。该树脂固定部18与水平树脂部14一体成型，将内部端子11牢固地固定。该树脂固定部18的上表面18b和内部端子11的上表面11b平坦地连接。另外，树脂固定部18的截面形状在此为四边形。在此，树脂固定部18是指在宽度方向上覆盖内部端子11的树脂。
另外，内部端子11的前端11a为切断面，该切断面也是成为树脂固定部18的侧壁18a的切断面。因此，内部端子11的前端11a与树脂固定部18的侧壁18a一致。另外，由于形成了L状阶梯部17，所以位于切断面的内部端子11的厚度R2比内侧的内部端子11的厚度R1薄。
另外，由于由下部金属模具25(参考图2)按压内部端子11的上表面，而成为使下部金属模具25成为盖子而盖于L状阶梯部17上的状态，所以能够如上所述使内部端子11的表面11b与填充于L状阶梯部17的树脂固定部18的上表面18b平齐。
另外，通过在内部端子11的前端形成树脂固定部18，内部端子11被树脂固定部18固定。因此，能够抑制在内部端子11下方产生间隙。其结果为提高引线接合性。
固定部18的厚度R3可以为耐受系杆切割时的由切割刀片36施加到内部端子11的向上的提升力与上部支撑体35的加压力FP(参考图6A至图6C)的合力的厚度。优选将在切断部位V的内部端子11的厚度R2与树脂固定部18的厚度R3(L状阶梯部17的阶梯差的高度)设为同等程度。当增大R3时，虽然可以抵抗切断的力，但如果R2过薄，则作为内部端子11的强度降低。另外，电阻也增加。因此，内部端子11的厚度R2优选为从0.1至0.7mm，更优选从0.4至0.6mm。另外，R2的相对于R1的比(R2/R1)为从0.1至0.7，优选从0.4至0.6。在该范围内，能够抑制系杆切割时的内部端子的变形。内部端子11的长度Q优选为从2mm至50mm，但并不限于此。
另外，树脂固定部18的宽度W越宽，越能够抵抗切断的力。然而如果过宽，则内部端子的电阻增加。另外，由于引线键合的部分的长度K变短，所以优选树脂固定部18的宽度W为从0.5mm至3mm，更有选为从1mm至2mm。为了确保能够进行引线键合的区域，该树脂固定部18的W优选设为内部端子11的长度的1/3以下程度。当内部端子11的长度为4mm，将内部端子11的前端11a和垂直树脂部13的内侧壁13a之间的距离Q设置为3mm左右时，引线键合的部位的长度K成为2mm左右(Q-W＝3mm-1mm)，能够确保键合的面积。因此，通过形成树脂固定部18，从而防止由切割刀片36引起的对内部端子11向上方的提升，能够抑制在内部端子11下方产生间隙(相当于图22的间隙T的间隙)。
另外，由于在系杆切割的部位内部端子11的厚度R2变薄，所以切断时间变短，由切割刀片36引起的提升内部端子11的力的作用时间变短。因此，与不形成L状阶梯部17的厚的内部端子11(例如，参考图21A和图21B)的情况相比，在内部端子11下方的间隙的产生被抑制。
图13A和图13B为本发明的第二种半导体装置200的结构图。图13A为俯视图，图13B为在图13A的X-X线位置剖切的截面图。图13A和图13B是与图12A和图12B相对应的图。
与图11A至图11B以及图12A至图12C所示的半导体装置100的不同点在于在L状阶梯部17，树脂固定部18形成至内部端子11内部，并且前端11a附近露出。也可以使树脂固定部18的侧壁18a与水平树脂部14的前端14a一致。系杆切割在与树脂固定部18分离的内部端子11的薄的部位进行。由于在该情况下，成为仅切断内部端子11，所以切断时间变短，间隙的产生被抑制。从内部端子11的前端11a到树脂固定部18的侧壁18a的、内部端子11露出的长度最好较短，优选为从0.1mm至1mm。更优选从0.1mm至0.5mm。
图14A和图14B为本发明的第三种半导体装置300的结构图。图14A为俯视图，图14B为在图14A的X-X线位置剖切的截面图。图14A和图14B为与图12A和图12B相对应的图。
与图11A至图11B与图12A至图12C所示的半导体装置100的不同点在于从内部端子11的前端11a起算朝向上述连接部40侧距离为S的位置形成凹部22，并将树脂填充到该凹部22而成为树脂固定部18。内部端子11的长边方向的凹部22的截面形状为四边形。另外，树脂固定部18的宽度U可以为从0.5mm至3mm，更优选为从1mm至2mm。另外，从上述前端11a至凹部22的22a为止的距离S优选为从0.1mm至2mm，更优选为从0.1mm至1mm。另外，为了确保能够引线键合的区域，该树脂固定部18的宽度U加上上述距离S的长度优选在内部端子11的长度的1/3以下程度。
另外，在图14A和图14B中，也有使填充于凹部22的树脂从内部端子11的表面11b突出而形成树脂固定部18的情况。在该情况下，从该内部端子11的表面11b突出的高度越高，越能够抵抗切断的力。然而，如果过高，则成为键合引线的障碍，或者出现难以通过上部支撑体对内部端子进行按压等缺陷，所以优选从0.1mm至5mm，进一步优选为从1mm至2mm。通过这样形成树脂固定部18，防止了由切割刀片36引起的对内部端子11向上方的提升，能够抑制在内部端子11下方生成间隙(相当于图22的间隙T的间隙)。
图15A至图15C为示出形成于图14A和图14B的凹部22的树脂固定部18的截面形状变形例的截面图。图15A为三角形。图15B为梯形。图15C为半圆形。对于任一种情况，只要树脂固定部18的牵拉强度为1MPa以上即可。
图16A和图16B为本发明的第四种半导体装置400的结构图。图16A为俯视图，图16B为在图16A的X-X线位置剖切的截面图。图16A和图16B为与图12A和图12B相对应的图。
与图11A至图11B以及图12A至图12C所示的半导体装置100的不同点在于树脂固定部18从内部端子11的表面11b突出。从该内部端子11的表面11b突出的高度越高，则越能够抵抗切断的力。然而，如果过高，则成为键合引线的障碍，或者出现难以通过上部支撑体对内部端子进行按压等缺陷，所以优选从0.1mm至5mm，进一步优选为从1mm至2mm。因为与半导体装置100相比树脂固定部18的厚度变厚，因此与半导体装置100相比能够使抵抗切断的力的力变强。因此，能够抑制间隙的产生。树脂固定部18的侧壁18a和内部端子11的前端11a为系杆切割的切断面。
另外，该树脂固定部18的宽度W优选为从0.5mm至3mm，更优选为从1mm至2mm，为了确保引线键合的区域，可以将树脂固定部18的宽度W设置在内部端子11的长度的1/3以下程度。
图17A和图17B为本发明的第五种半导体装置500的结构图。图17A为俯视图，图17B为在图17A的X-X线位置剖切的截面图。图17A和图17B为与图12A和图12B相对应的图。
图17A和图17B的树脂固定部18被设置于从内部端子11的前端11a朝向上述连接部侧隔开距离S的部位。与图16A和图16B所示的半导体装置400的不同点在于树脂固定部18的表面的宽度W2比埋进内部端子11的部位的宽度W1宽。该突出部分的宽度W2比凹部22的宽度W1宽的突出部分成为檐。因此，由于按压内部端子11的力变大，抑制内部端子11向上方变形的力，所以抑制了上述间隙T的产生。进一步地，与W1与W2相同的情况相比，能够使W2变小，所以能够提高作为内部端子11的强度。W1优选为从0.5mm至3mm，更优选为从1mm至2mm。另外，W2与W1的比(W2/W1)优选为从0.2至0.8，更优选为从0.4至0.6。另外，从上述前端11a起算的距离S优选为从0.1mm至2mm，更优选为从0.1mm至1mm。另外，为了确保能够引线键合的区域，优选该树脂固定部18的宽度W和上述S相加的长度在内部端子11的长度的1/3以下程度。
图18A和图18B为本发明的第六种半导体装置600的结构图。图18A为俯视图，图18B为在图18A的X-X线位置剖切的截面图。图18A和图18B为与图12A和图12B相对应的图。
与图11A至图11B以及图12A至图12C所示的半导体装置100的不同点在于不在内部端子11形成L状阶梯部17，树脂固定部18在内部端子11的前端11a附近从内部端子11的表面11b突出。从该内部端子11的表面11b突出的高度越高，越能够抵抗切断的力。然而，如果过高，则成为键合引线的障碍，或者出现难以通过上部支撑体对内部端子进行按压等问题，所以优选为从0.1mm至5mm，更优选从1mm至2mm。另外，图18A和图18B的树脂固定部的宽度W优选为从0.5mm至3mm，更优选为从1mm至2mm。通过在切断部位V的内部端子11厚而使内部端子11难以变形，并且能够将树脂固定部18的厚度设置得厚，从而能够抑制上述间隙T的产生。在切断面，内部端子11的前端11a和树脂固定部18的侧壁18a露出而能够被观察到。
另外，为了确保引线键合的区域，可以将该树脂固定部18配置在内部端子11的长度的1/3以下程度的部位。
图19A和图19B为本发明的第七种半导体装置700的结构图。图19A为俯视图，图19B为在图19A的X-X线位置剖切的截面图。图19A和图19B为与图12A和图12B相对应的图。
与图18A和图18B所示的半导体装置600的不同点在于比内部端子11的前端11a更靠近上述连接部40侧，在从前端11a起算的距离S的位置，形成树脂固定部18。上述距离S优选为从0.1mm至3mm，更优选为从0.1mm至1mm。从该内部端子11的表面11b突出的高度越高，越能够抵抗切断的力。然而，如果过高，则成为键合引线的障碍，或者出现难以通过上部支撑体对内部端子进行按压等缺陷，所以优选为从0.1mm至5mm，进一步优选为从1mm至2mm。另外，图19A和图19B的树脂固定部的宽度W优选为从0.5mm至3mm，更优选为从1mm至2mm。内部端子11的前端11a作为切断面而露出而能够被观察到。通过在切断部位V的内部端子11厚而使内部端子11难以变形，并且能够将树脂固定部18的厚度设置得厚，从而能够抑制上述间隙T的产生。

Claims (9)

1.一种半导体装置，其特征在于，在具有端子壳体的半导体装置中，具备：
外部输出端子，由外部端子和与该外部端子的连接部连接的内部端子构成；
上侧的垂直树脂部，固定有所述外部端子；
水平树脂部，与该上侧的垂直树脂部连接，并在槽内埋设所述内部端子；和
下侧的垂直树脂部，与该水平树脂部连接，
其中，所述内部端子的上表面的一部分被与所述水平树脂部连接的树脂固定部覆盖，与所述连接部侧相反一侧的内部端子的长边方向的前端面是露出的截面，
所述内部端子的宽度在除了所述连接部之外的长边方向上是相等的，
从所述内部端子的所述前端面朝向连接部配置有L状阶梯部，在所述L状阶梯部配置有所述树脂固定部，所述树脂固定部的上表面比所述内部端子的露出的上表面突出。
2.根据权利要求1所述的半导体装置，其特征在于，
所述树脂固定部沿所述内部端子的短边方向从所述内部端子的一端连续到所述内部端子的另一端。
3.一种半导体装置，其特征在于，在具有端子壳体的半导体装置中，具备：
外部输出端子，由外部端子和与该外部端子的连接部连接的内部端子构成；
上侧的垂直树脂部，固定有所述外部端子；
水平树脂部，与该上侧的垂直树脂部连接，并在槽内埋设所述内部端子；和
下侧的垂直树脂部，与该水平树脂部连接，
其中，所述内部端子的上表面的一部分被与所述水平树脂部连接的树脂固定部覆盖，与所述连接部侧相反一侧的内部端子的长边方向的前端面是露出的截面，
所述内部端子的宽度在除了所述连接部之外的长边方向上是相等的，
在所述内部端子的短边方向配置有凹部，在所述凹部配置有所述树脂固定部，所述内部端子的露出的上表面和所述树脂固定部的上表面平坦地连接。
4.一种半导体装置，其特征在于，在具有端子壳体的半导体装置中，具备：
外部输出端子，由外部端子和与该外部端子的连接部连接的内部端子构成；
上侧的垂直树脂部，固定有所述外部端子；
水平树脂部，与该上侧的垂直树脂部连接，并在槽内埋设所述内部端子；和
下侧的垂直树脂部，与该水平树脂部连接，
其中，所述内部端子的上表面的一部分被与所述水平树脂部连接的树脂固定部覆盖，与所述连接部侧相反一侧的内部端子的长边方向的前端面是露出的截面，
所述内部端子的宽度在除了所述连接部之外的长边方向上是相等的，
在所述内部端子的短边方向配置有凹部，在所述凹部配置有所述树脂固定部，所述树脂固定部的上表面比所述内部端子的露出的上表面突出。
5.一种半导体装置，其特征在于，在具有端子壳体的半导体装置中，具备：
外部输出端子，由外部端子和与该外部端子的连接部连接的内部端子构成；
上侧的垂直树脂部，固定有所述外部端子；
水平树脂部，与该上侧的垂直树脂部连接，并在槽内埋设所述内部端子；和
下侧的垂直树脂部，与该水平树脂部连接，
其中，所述内部端子的上表面的一部分被与所述水平树脂部连接的树脂固定部覆盖，与所述连接部侧相反一侧的内部端子的长边方向的前端面是露出的截面，
所述内部端子的宽度在除了所述连接部之外的长边方向上是相等的，
所述内部端子的露出的上表面平坦，在所述内部端子上表面配置有所述树脂固定部。
6.一种半导体装置的制造方法，其特征在于，
在权利要求1所述的半导体装置的制造方法中，包括：
将具有与所述外部输出端子的所述内部端子连接的端子连结部的引线框架配置于金属模具的工序；
向所述金属模具中注入液状的树脂，使该液状的树脂固化，而形成具有树脂固定部的引线框架结构体的工序；
从所述金属模具取出所述引线框架结构体的工序；以及
切断所述端子连结部，形成端子壳体的工序，
形成与所述内部端子和所述端子连结部连续的一个凹部，以成为所述树脂固定部的树脂填充所述凹部，并将填充于所述凹部的所述树脂和所述凹部下方的所述引线框架同时切断。
7.一种半导体装置的制造方法，其特征在于，
在权利要求3或4所述的半导体装置的制造方法中，包括：
将具有与所述外部输出端子的所述内部端子连接的端子连结部的引线框架配置于金属模具的工序；
向所述金属模具中注入液状的树脂，使该液状的树脂固化，而形成具有树脂固定部的引线框架结构体的工序；
从所述金属模具取出所述引线框架结构体的工序；以及
切断所述端子连结部，形成端子壳体的工序，
在所述内部端子的短边方向形成凹部，以成为所述树脂固定部的树脂填充所述凹部，并将未形成所述凹部的所述端子连结部侧的引线框架切断。
8.一种半导体装置的制造方法，其特征在于，
在权利要求5所述的半导体装置的制造方法中，包括：
将具有与所述外部输出端子的所述内部端子连接的端子连结部的引线框架配置于金属模具的工序；
向所述金属模具中注入液状的树脂，使该液状的树脂固化，而形成具有树脂固定部的引线框架结构体的工序；
从所述金属模具取出所述引线框架结构体的工序；以及
切断所述端子连结部，形成端子壳体的工序，
在与所述内部端子和所述端子连结部连续的平坦的部位的上表面形成成为所述树脂固定部的树脂，并将所述树脂和所述树脂下方的所述引线框架同时切断。
9.一种半导体装置的制造方法，其特征在于，
在权利要求5所述的半导体装置的制造方法中，包括：
将具有与所述外部输出端子的所述内部端子连接的端子连结部的引线框架配置于金属模具的工序；
向所述金属模具中注入液状的树脂，使该液状的树脂固化，而形成具有树脂固定部的引线框架结构体的工序；
从所述金属模具取出所述引线框架结构体的工序；以及
切断所述端子连结部，形成端子壳体的工序，
在所述内部端子的平坦的上表面，在短边方向形成成为所述树脂固定部的树脂，并将未形成所述树脂的所述端子连结部侧的引线框架切断。
CN201510764946.XA 2014-12-02 2015-11-10 半导体装置及其制造方法 Active CN105655318B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014243588A JP6413709B2 (ja) 2014-12-02 2014-12-02 半導体装置およびその製造方法
JP2014-243588 2014-12-02

Publications (2)

Publication Number Publication Date
CN105655318A CN105655318A (zh) 2016-06-08
CN105655318B true CN105655318B (zh) 2020-02-28

Family

ID=56079628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510764946.XA Active CN105655318B (zh) 2014-12-02 2015-11-10 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US9761462B2 (zh)
JP (1) JP6413709B2 (zh)
CN (1) CN105655318B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130175704A1 (en) * 2012-01-05 2013-07-11 Ixys Corporation Discrete power transistor package having solderless dbc to leadframe attach
US10727189B2 (en) * 2016-09-07 2020-07-28 Mitsubishi Electric Corporation Power semiconductor device
CN110024118A (zh) * 2016-11-25 2019-07-16 三菱电机株式会社 半导体装置
CN110800105A (zh) * 2017-07-03 2020-02-14 三菱电机株式会社 半导体装置
JP6841199B2 (ja) * 2017-09-29 2021-03-10 三菱電機株式会社 半導体装置
JP7183551B2 (ja) * 2018-03-15 2022-12-06 富士電機株式会社 半導体装置
JP7353255B2 (ja) 2020-10-30 2023-09-29 三菱電機株式会社 半導体装置用の筐体の製造方法
CN114628347B (zh) * 2022-05-16 2022-07-22 山东中清智能科技股份有限公司 一种半导体封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
CN103094238A (zh) * 2011-10-31 2013-05-08 索尼公司 引线框架和半导体器件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410969B2 (ja) * 1997-06-30 2003-05-26 株式会社東芝 半導体装置
JP2000332179A (ja) * 1999-05-18 2000-11-30 Fujitsu Ten Ltd 端子の固定構造
JP3681922B2 (ja) * 1999-06-03 2005-08-10 三菱電機株式会社 引き出し端子、電力用半導体装置用ケース及び電力用半導体装置
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP3715590B2 (ja) * 2002-06-17 2005-11-09 三菱電機株式会社 インサート成形ケース及び半導体装置
JP2005243697A (ja) * 2004-02-24 2005-09-08 Nissan Motor Co Ltd 半導体装置
JP2007335632A (ja) * 2006-06-15 2007-12-27 Toyota Industries Corp 半導体装置
JP5251066B2 (ja) * 2007-10-15 2013-07-31 富士電機株式会社 半導体装置
JP5481111B2 (ja) * 2009-07-02 2014-04-23 新電元工業株式会社 半導体装置
CN102576706B (zh) * 2010-03-16 2015-07-22 富士电机株式会社 半导体器件
JP6115172B2 (ja) * 2013-02-15 2017-04-19 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
CN103094238A (zh) * 2011-10-31 2013-05-08 索尼公司 引线框架和半导体器件

Also Published As

Publication number Publication date
US9761462B2 (en) 2017-09-12
JP2016111028A (ja) 2016-06-20
US20160155687A1 (en) 2016-06-02
JP6413709B2 (ja) 2018-10-31
CN105655318A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN105655318B (zh) 半导体装置及其制造方法
JP6249892B2 (ja) 半導体装置の製造方法
JP5246662B2 (ja) 半導体装置用パッケージおよびその製造方法
EP2557633A1 (en) Press fit terminal and semiconductor device
JP2008177496A (ja) リードフレーム、パッケージ部品、半導体装置およびそれらの製造方法
CN105810594B (zh) 半导体器件的制造方法
US10325825B2 (en) Semiconductor apparatus
US8518751B2 (en) Method for manufacturing semiconductor device including removing a resin burr
JP5065747B2 (ja) 半導体パッケージの製造方法及び製造装置
JP2008091527A (ja) 半導体装置の製造方法
US20160293452A1 (en) Method for manufacturing a semiconductor device
JP6856199B2 (ja) 半導体装置の製造方法
KR102113457B1 (ko) 반도체 장치의 제조 방법
JP2016051734A (ja) 半導体装置の製造方法
CN106409694B (zh) 半导体装置及其制造方法
JP4698658B2 (ja) 半導体チップ搭載用の絶縁基板
CN110718471A (zh) 树脂密封模具和半导体装置的制造方法
JP2012244112A (ja) ゲート切断装置およびゲート切断方法
JP4419686B2 (ja) 複合部品の成形方法
WO2022259395A1 (ja) 半導体製造装置および半導体装置の製造方法
JP2011238963A (ja) パッケージ部品の製造方法
JP5857883B2 (ja) モールドパッケージの製造方法
JP5250756B2 (ja) 半導体装置の製造方法及び半導体装置
WO2010092853A1 (ja) フレームパッケージの製造方法
JP2004087672A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant